JP2020181883A - プリント回路基板およびその製造方法ならびにプリント配線板 - Google Patents
プリント回路基板およびその製造方法ならびにプリント配線板 Download PDFInfo
- Publication number
- JP2020181883A JP2020181883A JP2019083794A JP2019083794A JP2020181883A JP 2020181883 A JP2020181883 A JP 2020181883A JP 2019083794 A JP2019083794 A JP 2019083794A JP 2019083794 A JP2019083794 A JP 2019083794A JP 2020181883 A JP2020181883 A JP 2020181883A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- slit
- board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 174
- 238000003780 insertion Methods 0.000 claims abstract description 72
- 230000037431 insertion Effects 0.000 claims abstract description 72
- 239000004020 conductor Substances 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 21
- 238000005520 cutting process Methods 0.000 claims description 17
- 238000005266 casting Methods 0.000 claims description 11
- 238000005304 joining Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 107
- 230000000052 comparative effect Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 10
- 238000005476 soldering Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000011190 CEM-3 Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002990 reinforced plastic Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Abstract
Description
実施の形態1に係る立体型のプリント回路基板等について説明する。なお、説明の便宜上、X−Y−Z軸座標軸を用いる。図1に示すように、立体型のプリント回路基板1には、第1基板としてのメイン基板3と第2基板としてのサブ基板21とが使用される。メイン基板3が、X−Y平面に平行に配置され、サブ基板21がZ−X平面に平行に配置されている。
上述した立体型のプリント回路基板1では、サブ基板電極23の部分を覆うソルダレジスト処理部25として、図4に示すように、挿通主面21ba、21bbにおける先端を起点として、先端から離れる方向(Z方向)に延在している場合を例に挙げて説明した。
実施の形態2に係る立体型のプリント回路基板等について説明する。図17に示すように、立体型のプリント回路基板1では、サブ基板電極23は、挿通部21bの挿通主面21ba、21bbにおける先端から距離Dを隔てられた位置を起点として、本体部21aの側(Z方向)に向かって延在している。距離Dは、たとえば、0.1mm〜0.5mm程度である。
上述した立体型のプリント回路基板1では、ルーターを用いた切削加工によって、サブ基板シート27の外形加工を施す場合について説明した。この他に、たとえば、金型によるプレス加工を適用して、サブ基板シート27に打ち抜き加工を行うようにしてもよい。
実施の形態3に係る立体型のプリント回路基板等について説明する。図23に示すように、立体型のプリント回路基板1では、メイン基板3のスリット5にサブ基板21が取り付けられている。スリット5には、キャスタレーション電極部11が設けられている。
上述した立体型のプリント回路基板1では、切削刃51によって、メイン基板3に長円形の開口部9a、9bを形成する場合について説明した。この他に、たとえば、金型によるプレス加工によって、メイン基板3に長円形の開口部9a、9bを形成するようにしても、同様の効果を得ることができる。
Claims (12)
- 第1方向に延在するスリット、および、前記スリットから、前記第1方向と交差する第2方向に延在する1つ以上の第1電極を有するとともに、1つ以上の第1電子部品が実装された第1基板と、
前記スリットに挿通されて、前記第1基板に対して、前記第1方向および前記第2方向と交差する第3方向に立設するように前記第1基板に取り付けられ、1つ以上の第2電極を有するとともに、1つ以上の第2電子部品が実装された第2基板と、
前記第1電極と前記第2電極とを接合する接合材と
を有し、
前記第2基板は、
本体部と、
前記第1方向に延在して前記スリットに挿通され、挿通主面を有する挿通部と
を備え、
前記第2電極は、前記挿通主面における先端の側から前記第3方向に延在し、
前記挿通主面には、前記先端の側に位置する前記第2電極の部分を覆う被覆部が形成された、プリント回路基板。 - 前記第2電極は、前記挿通主面における前記先端を起点として前記第3方向に延在し、
前記被覆部は、前記挿通主面における前記先端を起点として前記第3方向に延在して前記第2電極の前記部分を覆うように位置する、請求項1記載のプリント回路基板。 - 前記第2電極は、前記挿通主面における前記先端から距離を隔てられた位置を起点として前記第3方向に延在し、
前記被覆部は、前記挿通主面における前記先端を起点として前記第3方向に延在して前記第2電極の前記部分を覆うように位置する、請求項1記載のプリント回路基板。 - 前記スリットには、前記第2基板から後退するように距離を隔てられた後退壁が形成され、
前記後退壁には、キャスタレーション電極部が形成された、請求項1〜3のいずれか1項に記載のプリント回路基板。 - 前記第2電極は、前記第1方向に間隔を隔てて隣り合うように配置された一の第2電極と他の第2電極とを含み、
前記被覆部は、前記一の第2電極と前記他の第2電極との間に位置する前記挿通主面の部分を覆う態様で前記第3方向に延在するように位置する、請求項1〜4のいずれか1項に記載のプリント回路基板。 - 前記接合材は、前記第1電極と、前記被覆部によって覆われていない前記第2電極の部分とを覆うように位置する、請求項1〜5のいずれか1項に記載のプリント回路基板。
- 前記被覆部は、前記挿通部における前記先端の端面を覆う部分を含む、請求項1〜6のいずれか1項に記載のプリント回路基板。
- 第1方向に延在するスリットが形成されるスリット形成領域が規定され、前記スリット形成領域を横切るように、前記第1方向と交差する第2方向に延在する第1導電体が配置された第1基板を用意する工程と、
前記スリット形成領域に前記第1基板を貫通する前記スリットを形成して、前記第1導電体を二分し、二分された前記第1導電体を第1電極として形成する工程と、
第3方向に延在する第2導電体と、前記第3方向と交差する第4方向に帯状に延在し、前記第2導電体を二分するように覆う被覆部とが配置されるとともに、前記第4方向に延在し、前記第2導電体および前記被覆部を二分する態様でダイシング領域を規定した第2基板シートを用意する工程と、
前記ダイシング領域を切削することによって、前記第2導電体、前記被覆部および前記第2基板シートを二分し、2つの第2基板として分離する工程と、
前記第1基板に、1つ以上の第1電子部品を実装する工程と、
前記第2基板に、1つ以上の第2電子部品を実装する工程と、
前記第2基板を前記第1基板の前記スリットに挿通する工程と、
前記第2基板が前記第1基板の前記スリットに挿通された状態で接合材を噴き付ける工程と
を備え、
前記第2基板シートを前記第2基板として分離する工程では、分離された二つの前記第2基板のそれぞれにおいて、二分された前記第2導電体が第2電極とされて、前記被覆部が、前記第2基板における分離された側を起点として、前記第2電極の一部を覆うように、前記第3方向に延在しており、
前記第2基板を前記第1基板の前記スリットに挿通する工程では、前記第2基板は、前記第2電極の一部が前記被覆部によって覆われている側が、前記第1基板の前記スリットに挿通され、
前記接合材を噴き付ける工程では、前記第1電極と前記第2電極とが前記接合材によって接合される、プリント回路基板の製造方法。 - 前記第2基板シートを前記第2基板として分離する工程では、分離された二つの前記第2基板のそれぞれにおいて、前記第2電極は、前記第2基板における分離された側を起点として前記第3方向に延在する、請求項8記載のプリント回路基板の製造方法。
- 前記第2基板シートを用意する工程では、
前記第2導電体は、
前記第3方向に延在する第2導電体第1部と、
前記第2導電体第1部に対して前記第3方向に間隔を隔てられて、前記第3方向に延在する第2導電体第2部と
を含み、
前記被覆部は、前記第2導電体第1部と前記第2導電体第2部との間の領域を覆う部分を含むように配置され、
前記ダイシング領域は、前記領域における、前記第2導電体第1部および前記第2導電体第2部のそれぞれとは前記第3方向に距離を隔てられた部分に規定され、
前記第2基板シートを前記第2基板として分離する工程では、
分離された二つの前記第2基板のうち、一方の前記第2基板では、
前記第2導電体第1部が第2電極第1部とされ、
前記第2電極第1部は、前記第2基板における分離された側から前記第3方向に距離を隔てられた位置を起点として前記第3方向に延在し、
分離された二つの前記第2基板のうち、他方の前記第2基板では、
前記第2導電体第2部が第2電極第2部とされ、
前記第2電極第2部は、前記第2基板における分離された側から前記第3方向に距離を隔てられた位置を起点として前記第3方向に延在する、請求項8記載のプリント回路基板の製造方法。 - 前記スリットを形成する工程は、
前記第1導電体に、前記第2方向に互いに距離を隔てられるとともに前記第1基板を貫通する態様で第1開口部および第2開口部をそれぞれ形成する工程と、
前記第1開口部および前記第2開口部のそれぞれの開口側壁面を覆うように、導電性膜を形成する工程と、
前記スリットから後退するように前記第1開口部の側壁部分を残すとともに、前記スリットから後退するように前記第2開口部の側壁部分を残す態様で、前記スリットを形成することにより、前記スリットから後退した前記第1開口部の側壁部分および前記第2開口部の側壁部分をキャスタレーション電極部とする工程と
を含み、
前記第2基板を前記第1基板の前記スリットに挿通する工程では、前記第2基板は、前記キャスタレーション電極部が形成された前記スリットに挿通される、請求項8記載のプリント回路基板の製造方法。 - 第1基板と第2基板とを有するプリント配線板であって、
前記第1基板は、
第1方向に延在するスリットと、
前記スリットから、前記第1方向と交差する第2方向に向かって延在するように形成された1つ以上の第1電極と
を備え、
前記第2基板は、
本体部と、
前記本体部と繋がり、前記スリットに挿通されることになる、挿通主面を有する挿通部と、
前記挿通主面における先端の側から前記本体部の側に向かって延在するように形成された1つ以上の第2電極と、
前記挿通主面に形成され、前記第2電極のうち、前記先端の側に位置する前記第2電極の部分を覆う被覆部と
を備えた、プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019083794A JP7390800B2 (ja) | 2019-04-25 | 2019-04-25 | プリント回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019083794A JP7390800B2 (ja) | 2019-04-25 | 2019-04-25 | プリント回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020181883A true JP2020181883A (ja) | 2020-11-05 |
JP7390800B2 JP7390800B2 (ja) | 2023-12-04 |
Family
ID=73024874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019083794A Active JP7390800B2 (ja) | 2019-04-25 | 2019-04-25 | プリント回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7390800B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548262A (ja) * | 1991-08-20 | 1993-02-26 | Fuji Electric Co Ltd | 複合形混成集積回路 |
JP2010258190A (ja) * | 2009-04-24 | 2010-11-11 | Nikon Corp | プリント基板の接続体 |
JP2018107389A (ja) * | 2016-12-28 | 2018-07-05 | 三菱電機株式会社 | プリント基板接合体 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3894774B2 (ja) | 2001-10-31 | 2007-03-22 | 富士通株式会社 | カードエッジコネクタ及びその製造方法、電子カードならびに電子機器 |
-
2019
- 2019-04-25 JP JP2019083794A patent/JP7390800B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548262A (ja) * | 1991-08-20 | 1993-02-26 | Fuji Electric Co Ltd | 複合形混成集積回路 |
JP2010258190A (ja) * | 2009-04-24 | 2010-11-11 | Nikon Corp | プリント基板の接続体 |
JP2018107389A (ja) * | 2016-12-28 | 2018-07-05 | 三菱電機株式会社 | プリント基板接合体 |
Also Published As
Publication number | Publication date |
---|---|
JP7390800B2 (ja) | 2023-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5073351B2 (ja) | 表面実装用の電子デバイス | |
JP6024693B2 (ja) | 電子部品 | |
US9839135B2 (en) | Method of producing electronic components and method of producing substrate-type terminals | |
CN111034375B (zh) | 将电子元件附接至印刷电路的方法 | |
US20180192523A1 (en) | Method for back-drilling a through-hole onto a printed circuit board (pcb) | |
EP0996322B1 (en) | Electronic circuit unit comprising a circuit board useful for mobile phones or the like, and a method of manufacturing the same | |
US20160189979A1 (en) | Method for producing wiring board | |
EP0159771A2 (en) | Chip resistors and forming method | |
JP7390800B2 (ja) | プリント回路基板の製造方法 | |
JP2001160630A (ja) | チップ型半導体装置 | |
US11266018B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2019071332A (ja) | 配線基板、電子機器、板金部品の取り付け方法及び配線基板の製造方法 | |
WO2019142724A1 (ja) | 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 | |
JP2006156502A (ja) | リジッドフレキシブルプリント配線板及びその製造方法 | |
JP7123237B2 (ja) | プリント配線板 | |
JP2019140327A (ja) | プリント配線板、プリント回路板およびプリント回路板の製造方法 | |
JP3774039B2 (ja) | 樹脂成形基板 | |
CN210519039U (zh) | 刚挠结合板 | |
JP4748455B2 (ja) | 電子部品モジュール | |
KR100814710B1 (ko) | 후동박 식각 인쇄회로기판 및 그 제조방법 | |
JP4457739B2 (ja) | 電子部品およびその製造方法 | |
JPH05191026A (ja) | フラットパッケージic半田ディップ型プリント配線板 | |
JP2017195318A (ja) | 集合基板 | |
JPH09283867A (ja) | プリント配線板 | |
JP2012204775A (ja) | プリント配線板、そのプリント配線板を用いた回路基板、および回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7390800 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |