JP2019071332A - 配線基板、電子機器、板金部品の取り付け方法及び配線基板の製造方法 - Google Patents

配線基板、電子機器、板金部品の取り付け方法及び配線基板の製造方法 Download PDF

Info

Publication number
JP2019071332A
JP2019071332A JP2017196037A JP2017196037A JP2019071332A JP 2019071332 A JP2019071332 A JP 2019071332A JP 2017196037 A JP2017196037 A JP 2017196037A JP 2017196037 A JP2017196037 A JP 2017196037A JP 2019071332 A JP2019071332 A JP 2019071332A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
sheet metal
extending
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017196037A
Other languages
English (en)
Inventor
信雄 武富
Nobuo Taketomi
信雄 武富
貴博 北川
Takahiro Kitagawa
貴博 北川
光紀 安陪
Mitsunori Abe
光紀 安陪
成 杉野
Shigeru Sugino
成 杉野
清之 畑中
Kiyoyuki Hatanaka
清之 畑中
入口 慈男
Shigeo Iriguchi
慈男 入口
亮 金井
Akira Kanai
亮 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017196037A priority Critical patent/JP2019071332A/ja
Priority to US16/150,777 priority patent/US10624216B2/en
Publication of JP2019071332A publication Critical patent/JP2019071332A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09181Notches in edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10371Shields or metal cases
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405Edge mounted components, e.g. terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】板金部材と半田との干渉の発生を抑制する。【解決手段】配線基板は、第1の面、第1の面とは反対側の第2の面、並びに第1の面及び第2の面に繋がる側面を有する基材と、側面に設けられた導体と、側面に設けられ、導体の、第1の面の側に延在する第1の部分と第2の面の側に延在する第2の部分とを隔て、導体よりも半田に対する濡れ性が低い材料からなり、導体に対して突出した突起部と、を含む。【選択図】図1B

Description

開示の技術は、配線基板、電子機器、板金部品の取り付け方法及び配線基板の製造方法に関する。
基材の側面に部品を半田付けするための電極を備えた配線基板に関する技術として、以下の技術が知られている。例えば、基材の側面に形成された切欠部内に電子部品が半田付けされる複数の側面電極を備えたプリント配線基板が知られている。側面電極の各々は、相対的に高い部分と相対的に低い部分を有し、基材またはソルダーレジストからなる仕切り部によって仕切られている。
特開2013−179157号公報
携帯電話やスマートフォンなどの無線通信端末は、外部から到来する電磁波による誤動作、及び自身が発する電磁波による通信用電波への干渉を防止するための構造を有する。例えば、無線通信用の電子部品を搭載した配線基板は、固定電位に接続されたシールド板金で覆われる。シールド板金による電磁波の遮蔽効果を高めるためには、配線基板の主面である第1の面及び第1の面とは反対側の第2の面のみならず、配線基板の側面もシールド板金で覆うことが好ましい。この場合、配線基板の形状及び寸法に合わせて折り曲げ加工が施された第1のシールド板金によって、配線基板の第1の面及び側面の一部が覆われ、同様の折り曲げ加工が施された第2のシールド板金によって配線基板の第2の面及び側面の他の一部が覆われる。第1のシールド板金は配線基板の側面に設けられた導体(電極)に半田付けされ、その後、第2のシールド板金が配線基板の側面に設けられた導体(電極)に半田付けされる。
ここで、第1のシールド板金の取り付けに用いる半田が第2のシールド板金の取り付け部にまで濡れ広がるおそれがある。この場合、第2のシールド板金の配線基板が、第1のシールド板金の取り付けに用いた半田と干渉し、第2のシールド板金の配線基板への取り付けが困難となるおそれがある。
開示の技術は、板金部材と半田との干渉の発生を抑制することを目的とする。
開示の技術に係る配線基板は、第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材と、前記側面に設けられた導体と、を含む。配線基板は、前記側面に設けられ、前記導体の、前記第1の面の側に延在する第1の部分と前記第2の面の側に延在する第2の部分とを隔て、前記導体よりも半田に対する濡れ性が低い材料からなり、前記導体に対して突出した突起部と、を含む。
開示の技術は、板金部材と半田との干渉の発生を抑制する、という効果を奏する。
開示の技術の実施形態に係る配線基板の構成を示す斜視図である。 図1Aにおける1B−1B線に沿った断面図である。 開示の技術の実施形態に係る配線基板の部分的な断面図である。 開示の技術の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の実施形態に係る配線基板の製造方法の一例を示す平面図である。 図3Aにおける4A−4A線に沿った断面図である。 図3Bにおける4B−4B線に沿った断面図である。 図3Cにおける4C−4C線に沿った断面図である。 図3Dにおける4D−4D線に沿った断面図である。 図3Eにおける4E−4E線に沿った断面図である。 図3Fにおける4F−4F線に沿った断面図である。 開示の技術の実施形態に係るインクジェット装置を用いてめっき膜の表面に樹脂インクを塗布する方法を示す図である。 開示の技術の実施形態に係る電子機器の構成を示す斜視図である。 図6Aにおける6B−6B線に沿った断面図である。 開示の技術の実施形態に係る配線基板にシールド板金の取り付ける方法の一例を示す断面図である。 開示の技術の実施形態に係る配線基板にシールド板金の取り付ける方法の一例を示す断面図である。 開示の技術の実施形態に係る配線基板にシールド板金の取り付ける方法の一例を示す断面図である。 開示の技術の実施形態に係る配線基板にシールド板金の取り付ける方法の一例を示す断面図である。 開示の技術の実施形態に係る配線基板にシールド板金の取り付ける方法の一例を示す断面図である。 比較例に係る配線基板にシールド板金を取り付ける場合を示す断面図である。 開示の技術の他の実施形態に係る配線基板の構成を示す断面図である。 開示の技術の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の他の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の他の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の他の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の他の実施形態に係る配線基板の製造方法の一例を示す平面図である。 図10Aにおける11A−11A線に沿った断面図である。 図10Bにおける11B−11B線に沿った断面図である。 図10Cにおける11C−11C線に沿った断面図である。 図10Dにおける11D−11D線に沿った断面図である。 図10Eにおける11E−11E線に沿った断面図である。 開示の技術の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の他の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の他の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の他の実施形態に係る配線基板の製造方法の一例を示す平面図である。 開示の技術の他の実施形態に係る配線基板の製造方法の一例を示す平面図である。 図12Aにおける13A−13A線に沿った断面図である。 図12Bにおける13B−13B線に沿った断面図である。 図12Cにおける13C−13C線に沿った断面図である。 図12Dにおける13D−13D線に沿った断面図である。 図12Eにおける13E−13E線に沿った断面図である。 開示の技術の実施形態に係るビルドアップ材11bの構成を示す平面図である。 開示の技術の他の実施形態に係る電子機器の構成を示す断面図である。
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は適宜省略する。
[第1の実施形態]
図1Aは、開示の技術の実施形態に係る配線基板1の構成を示す斜視図、図1Bは、図1Aにおける1B−1B線に沿った断面図である。
配線基板1は、ガラスエポキシ樹脂等の絶縁体からなる基材11を含んで構成されている。基材11は、第1の面S1、第1の面S1とは反対側の第2の面S2、並びに第1の面S1及び第2の面S2に繋がる側面S3及びS4を有する。配線基板1は、基材11の複数箇所に設けられた導体12を有する。導体12の各々は、後述するシールド板金の配線基板1への取り付けに用いられる。導体12の各々は、グランド電位等の固定電位に接続される。なお、各図において、導体12を固定電位に接続するためのパターン形状については図示を省略している。基材11の側面S3に沿って設けられた導体12の各々は、基材11の第1の面S1に延在する導体部分12A、第2の面S2に延在する導体部分12B、及び基材11の側面S3に延在し且つ導体部分12A及び12Bに接続された導体部分12Cを有する。基材11の側面S4に沿って設けられた導体12の各々は、基材11の第1の面S1に延在する導体部分12A、第2の面S2に延在する導体部分12B、及び基材11の側面S4に延在し且つ導体部分12A及び12Bに接続された導体部分12Dを有する。配線基板1は、基材11の第1の面S1、第2の面S2及び内層に、配線基板1に搭載される電子部品に電気的に接続される配線パターン(図示せず)を含み得る。
基材11の側面S3に延在する導体部分12Cの表面には、基材11の第1の面S1と第2の面S2との中間位置に、導体部分12Cの表面に対して突出した突起部20Cが設けられている。突起部20Cは、導体部分12Cの、基材11の第1の面S1の側に延在する部分12C_1と、基材11の第2の面S2の側に延在する部分12C_2とを隔てている。
同様に、基材11の側面S4に延在する導体部分12Dの表面には、基材11の第1の面S1と第2の面S2との中間位置に、導体部分12Dの表面に対して突出した突起部20Dが設けられている。突起部20Dは、導体部分12Dの、基材11の第1の面S1の側に延在する部分12D_1と、基材11の第2の面S2の側に延在する部分12D_2とを隔てている。
突起部20C及び20Dは、導体12よりも半田に対する濡れ性が低い材料で構成されている。突起部20C及び20Dは、例えば、樹脂材料で構成されていてもよく、樹脂材料として、ソルダーレジスト用インク及び、配線基板1に文字、記号、マーク等を描画する場合に使用される樹脂インクを用いることができる。突起部20C及び20Dの高さh(図2参照)は、例えば、20μm〜30μm程度であり、突起部20C及び20Dの幅w(基材11の厚さ方向に沿った長さ 図2参照)は、例えば、40μm〜100μm程度である。
基材11の第1の面S1及び第2の面S2は、ソルダーレジスト13によって覆われている。
図3A、図3B、図3C、図3D、図3E及び図3Fは、それぞれ、配線基板1の製造方法の一例を示す平面図である。図4A、図4B、図4C、図4D、図4E及び図4Fは、それぞれ、図3A〜図3Fにおける、4A−4A線、4B−4B線、4C−4C線、4D−4D線、4E−4E線及び4F−4F線に沿った断面図である。
初めに、ガラスエポキシ樹脂等の絶縁体からなる基材11の第1の面S1と第2の面S2に銅箔15を貼り付け、第1の面S1と第2の面S2との間を貫通する貫通孔14を形成する(図3A、図4A)。
次に、めっき法を用いて、銅箔15の表面及び貫通孔14の内壁にめっき膜16を形成する。めっき膜16の材料として銅を用いることができる。(図3B、図4B)。
次に、導体12をパターニングする。これにより、貫通孔14の外周を囲む導体パターンが形成される。基材11の第1の面S1及びS2において、めっき膜16及び銅箔15が積層された部分は、導体部分12A及び12Bを構成し、めっき膜16が貫通孔14の内壁を覆う部分は、導体部分12C及び12Dを構成する(図3C、図4C)。
次に、基材11の第1の面S1及び第2の面S2にそれぞれ、ソルダーレジスト13を形成する(図3D、図4D)。
次に、貫通孔14を通過する切断線L(図3D参照)に沿って基材11を切断する。これにより、基材11の側面S3(または側面S4)となる面が表出し、貫通孔14の内壁を覆うめっき膜16が露出する(図3E、図4E)。
次に、基材11の側面S3及びS4を覆うめっき膜16(導体部分12C及び12D)の表面に、それぞれ樹脂インクを塗布することにより突起部20C及び20Dを形成する(図3F、図4F)。樹脂インクは、ソルダ−レジストインク及び、配線基板の表面に文字、記号、マーク等を描画する場合に使用されるものを用いることができる。樹脂インクの塗布は、例えば、インクジェット法によって行うことができる。
図5は、インクジェット装置200を用いてめっき膜16(導体部分12C及び12D)の表面に樹脂インクを塗布する方法を示す図である。インクジェット装置200は、樹脂インクを収容したインクカートリッジ211、及び吐出口213から樹脂インクの液滴を吐出する吐出ユニット212を有するインク吐出部210と、インク吐出部210におけるインクの吐出を制御するコントロールユニット220と、を備える。吐出口213から基材11の側面S3(またはS4)を覆うめっき膜16(導体部分12Cまたは12D)に向けて樹脂インクの液滴が吐出される。樹脂インクの液滴をめっき膜16に付着させた後、100℃〜150℃程度の熱処理によって樹脂インクを硬化させる。これにより、めっき膜16の表面に突起部20C及び20Dが形成される。
図6Aは、配線基板1を含んで構成される開示の技術の第1の実施形態に係る電子機器2の構成を示す斜視図、図6Bは、図6Aにおける6B−6B線に沿った断面図である。電子機器2は、配線基板1と、配線基板1の第1の面S1及び第2の面S2に搭載された電子部品30と、シールド板金40A及び40Bとを含んで構成されている。電子機器2は、例えば、携帯電話やスマートフォンなどの無線通信端末を構成するものであってもよく、電子部品30は、例えば、無線通信用の集積回路を内蔵した半導体チップであってもよい。シールド板金40A及び40Bは、それぞれ、配線基板1の形状及び寸法に合わせて板金の2か所に90°の折り曲げ加工が施されている。
シールド板金40Aは、配線基板1の第1の面S1に搭載された電子部品30を遮蔽するように第1の面S1を覆っている。シールド板金40Aは、更に、配線基板1の側面S3及びS4の、突起部20C及び20Dからみて第1の面S1の側の領域を覆っている。シールド板金40Aは、配線基板1の第1の面S1に延在する導体部分12Aに半田50を介して接合されている。シールド板金40Aは更に、配線基板1の側面S3に延在する導体部分12Cのうち、突起部20Cからみて第1の面S1の側に延在する部分12C_1に半田50を介して接合されている。シールド板金40Aは更に、配線基板1の側面S4に延在する導体部分12Dのうち、突起部20Dからみて第1の面S1の側に延在する部分12D_1に半田50を介して接合されている。
シールド板金40Bは、配線基板1の第2の面S2に搭載された電子部品30を遮蔽するように第2の面S2を覆っている。シールド板金40Bは更に、配線基板1の側面S3及びS4の、突起部20C及び20Dからみて第2の面S2の側の領域を覆っている。シールド板金40Bは、配線基板1の第2の面S2に延在する導体部分12Bに半田50を介して接合されている。シールド板金40Bは更に、配線基板1の側面S3に延在する導体部分12Cのうち、突起部20Cからみて第2の面S2の側に延在する部分12C_2に半田50を介して接合されている。シールド板金40Bは更に、配線基板1の側面S4に延在する導体部分12Dのうち、突起部20Dからみて第2の面S2の側に延在する部分12D_2に半田50を介して接合されている。
シールド板金40A及び40Bは、導体12を介してグランド電位に接続される。シールド板金40A及び40Bによって配線基板1を覆うことで、電子部品30から発せられる電磁波による通信用電波への干渉、及び外部から到来する電磁波による電子部品30の誤動作の発生が抑制される。配線基板1の第1の面S1及び第2の面S2のみならず、側面S3及びS4もシールド板金40A及び40Bで覆うことで、電磁波を遮蔽する効果が促進される。
図7A〜図7Eは、配線基板1にシールド板金40A及び40Bを取り付ける方法の一例を示す断面図である。
はじめに、配線基板1の第1の面S1に搭載される電子部品30用のフットプリント及び配線基板1の第1の面S1に延在する導体部分12Aに、ペースト状の半田50を印刷する(図7A)。
次に、配線基板1の第1の面S1に、電子部品30及びシールド板金40Aを搭載する。配線基板1の第1の面S1、並びに配線基板1の側面S3及びS4の、突起部20C及び20Dからみて第1の面S1の側の領域は、シールド板金40Aによって覆われる(図7B)。
次に、リフロー処理によって半田50を溶融させる。シールド板金40Aは、配線基板1の第1の面S1に延在する導体部分12Aに半田付けされる。シールド板金40Aは更に、配線基板1の側面S3に延在する導体部分12Cのうち、突起部20Cからみて第1の面S1の側に延在する部分12C_1に半田付けされる。シールド板金40Aは更に、配線基板1の側面S4に延在する導体部分12Dのうち、突起部20Dからみて第1の面S1の側に延在する部分12D_1に半田付けされる(図7C)。
導体部分12C及び12Dの表面には、それぞれ、半田50に対する濡れ性が導体12よりも低い突起部20C及び20Dが設けられている。これにより、導体部分12C及び12Dのうち、突起部20C及び20Dからみて第2の面S2の側に延在する部分12C_2及び12D_2に半田50が濡れ広がることを抑制することができる。
次に、第2の面S2が上面となるように配線基板1を180°回転させた後、配線基板1の第2の面S2に搭載される部品電子30用のフットプリント及び配線基板1の第2の面S2に延在する導体部分12Bに、ペースト状の半田50を印刷する(図7D)。
次に、配線基板1の第2の面S2に、電子部品30及びシールド板金40Bを搭載する。配線基板1の第2の面S2、並びに配線基板1の側面S3及びS4の、突起部20C及び20Dからみて第2の面S2の側の領域は、シールド板金40Bによって覆われる。上記したように、シールド板金40Aを取り付ける際に、導体部分12C及び12Dの、突起部20C及び20Dからみて第2の面S2の側に延在する部分12C_2及び12D_2への半田50の濡れ広がりが抑制される。これにより、シールド板金40Aを取り付ける際に用いた半田50と干渉を生じることなく、シールド板金40Bを配線基板1に取り付けることが可能となる。その後、リフロー処理によって半田50を溶融させる。シールド板金40Bは、配線基板1の第2の面S2に延在する導体部分12Bに半田付けされる。シールド板金40Bは更に、配線基板1の側面S3に延在する導体部分12Cのうち、突起部20Cからみて第2の面S2の側に延在する部分12C_2に半田付けされる。シールド板金40Bは更に、配線基板1の側面S4に延在する導体部分12Dのうち、突起部20Dからみて第2の面S2の側に延在する部分12D_2に半田付けされる(図7E)。
図8は、導体部分12C及び12Dの表面に突起部が設けられていない比較例に係る配線基板1Xに、シールド板金40A及び40Bを取り付ける場合を示す断面図である。比較例に係る配線基板1Xによれば、シールド板金40Aの取り付けに用いる半田50が、導体部分12C及び12Dを伝って、シールド板金40Bの取り付け位置にまで濡れ広がるおそれがある。この場合、シールド板金40Bの側面S3及びS4を覆う部分が、シールド板金40Aの取り付けに用いた半田50と干渉し、シールド板金40Bの配線基板1Xへの取り付けが困難となる。
一方、開示の技術の実施形態に係る配線基板1は、導体部分12Cの、基材11の第1の面S1の側に延在する部分12C_1と基材11の第2の面S2の側に延在する部分12C_2とを隔てる突起部20Cを備える。配線基板1は更に、導体部分12Dの、基材11の第1の面S1の側に延在する部分12D_1と、基材11の第2の面S2の側に延在する部分12D_2とを隔てる突起部20Dを有する。これにより、シールド板金40Aを配線基板1に取り付ける際に、突起部20C及び20Dからみて第2の面S2の側に延在する部分12C_2及び12D_2に半田50が濡れ広がることを抑制することができる。従って、シールド板金40Bと半田50との干渉の発生を抑制することが可能となり、シールド板金40Bの配線基板1への取り付けが容易となる。
[第2の実施形態]
図9は、開示の技術の第2の実施形態に係る配線基板1Aの構成を示す断面図である。なお、図9に示す断面は、図1Bに示す断面に対応している。配線基板1Aは、突起部20C及び20Dが、基材11の側面S3及びS4から突出した構造部分によって構成されており、導体部分12C及び12Dが、突起部20C及び20Dによって分断されている点が第1の実施形態に係る配線基板1(図1B参照)と異なる。
すなわち、配線基板1Aにおいて、基材11の側面S3に延在する導体部分12Cのうち、基材11の第1の面S1の側に延在する部分12C_1と、基材11の第2の面S2の側に延在する部分12C_2とが、突起部20Cを間に挟んで分断されている。同様に、基材11の側面S4に延在する導体部分12Dのうち、基材11の第1の面S1の側に延在する部分12D_1と、基材11の第2の面S2の側に延在する部分12D_2とが、突起部20Dを間に挟んで分断されている。突起部20C及び20Dは、基材11と同じ材料で構成されていてもよい。
図10A、図10B、図10C、図10D及び図10Eは、配線基板1Aの製造方法の一例を示す平面図である。図11A、図11B、図11C、図11D及び図11Eは、それぞれ、図10A〜図10Eにおける、11A−11A線、11B−11B線、11C−11C、11D−11D及び11E−11E線に沿った断面図である。
初めに、ガラスエポキシ樹脂等の絶縁体からなる基材11の第1の面S1及び第2の面S2にそれぞれ銅箔15を貼り付ける。次に、基材11の第1の面S1から第2の面S2に向けて凹んだ凹部17Aを形成する。続いて、凹部17Aに対応する位置に、基材11の第2の面S2から第1の面S1に向けて凹んだ凹部17Bを形成する(図10A、図11A)。
次に、めっき法を用いて、銅箔15の表面及び凹部17A及び17Bの各々の内壁にめっき膜16を形成する。めっき膜16の材料として銅を用いることができる(図10B、図11B)。
次に、導体12をパターニングする。これにより、凹部17A及び17Bの各々の外周を囲む導体パターンが形成される。基材11の第1の面S1及びS2において、めっき膜16及び銅箔15が積層された部分は、導体部分12A及び12Bを構成し、めっき膜16が凹部17A、17Bの内壁を覆う部分は、導体部分12C及び12Dを構成する(図10C、図11C)。
次に、基材11の第1の面S1及び第2の面S2にそれぞれ、ソルダーレジスト13を形成する(図10D、図11D)。
次に、凹部17A及び17Bを通過する切断線L(図10D参照)に沿って基材11を切断する。これにより、基材11の側面S3(または側面S4)となる面が表出し、凹部17A及び17Bの内壁を覆うめっき膜16が露出する。凹部17Aの底面と凹部17Bの底面との間に挟まれた基材11の一部分によって、突起部20C(または突起部20D)が形成される(図10E、図11E)。
図12A、図12B、図12C、図12D及び図12Eは、配線基板1Aの製造方法の他の例を示す平面図である。図13A、図13B、図13C、図13D及び図13Eは、それぞれ、図12A〜図12Eにおける、13A−13A線、13B−13B線、13C−13C、13D−13D及び13E−13E線に沿った断面図である。図14は、基材11の材料として用いられるビルドアップ材11bの平面図である。
図14に示すように、ビルドアップ材11bには予め貫通孔18を形成しておく。ビルドアップ材11bとしてプリプレグを用いることができる。基材11の材料であるコア材11aの両面に、それぞれ貫通孔18を有する複数のビルドアップ材11bを貫通孔18の位置が互いに重なるように積層する。これにより、第1の面S1から第2の面S2に向けて凹んだ凹部17Aと、第2の面S2から第1の面S1に向けて凹んだ凹部17Bと、を有する基材11が形成される(図12A、図13A)。
次に、基材11の第1の面S1及び第2の面S2にそれぞれ銅箔15を貼り付け、凹部17A及び17B(貫通孔18)の形成部の銅箔15を除去する。これにより、凹部17A及び17Bの内壁が露出する(図12B、図13B)。
次に、めっき法を用いて、銅箔15の表面及び凹部17A及び17B(貫通孔18)の各々の内壁にめっき膜16を形成する。めっき膜16の材料として銅を用いることができる。その後、導体12をパターンニングする。これにより、凹部17A及び17Bの各々の外周を囲む導体パターンが形成される。基材11の第1の面S1及びS2において、めっき膜16及び銅箔15が積層された部分は、導体部分12A及び12Bを構成し、めっき膜16が凹部17A、17Bの内壁を覆う部分は、導体部分12C及び12Dを構成する(図12C、図13C)。
次に、基材11の第1の面S1及び第2の面S2にそれぞれ、ソルダーレジスト13を形成する(図12D、図13D)。
次に、凹部17A及び17B(貫通孔18)を通過する切断線L(図12D参照)に沿って基材11を切断する。これにより、基材11の側面S3(または側面S4)となる面が表出し、凹部17A及び17B(貫通孔18)の内壁を覆うめっき膜16が露出する。凹部17Aの底面と凹部17Bの底面との間に挟まれた基材11の一部分(すなわち、コア材11a)によって、突起部20C(または突起部20D)が形成される(図12E、図13E)。
図15は、配線基板1Aを含んで構成される開示の技術の第2の実施形態に係る電子機器2Aの構成を示す断面図である。なお、図15に示す断面は、図6Bに示す断面に対応している。電子機器2Aは、第1の実施形態に係る電子機器2(図6B参照)と同様、配線基板1Aと、配線基板1Aの第1の面S1及び第2の面S2に搭載された電子部品30と、シールド板金40A及び40Bとを含んで構成されている。
シールド板金40Aは、配線基板1Aの第1の面S1に搭載された電子部品30を遮蔽するように第1の面S1を覆っている。シールド板金40Aは、更に、配線基板1Aの側面S3及びS4の、突起部20C及び20Dからみて第1の面S1の側の領域を覆っている。シールド板金40Aは、配線基板1Aの第1の面S1に延在する導体部分12Aに半田50を介して接合されている。シールド板金40Aは更に、配線基板1Aの側面S3に延在する導体部分12Cのうち、突起部20Cからみて第1の面S1の側に延在する部分12C_1に半田50を介して接合されている。シールド板金40Aは更に、配線基板1Aの側面S4に延在する導体部分12Dのうち、突起部20Dからみて第1の面S1の側に延在する部分12D_1に半田50を介して接合されている。
シールド板金40Bは、配線基板1Aの第2の面S2に搭載された電子部品30を遮蔽するように第2の面S2を覆っている。シールド板金40Bは更に、配線基板1Aの側面S3及びS4の、突起部20C及び20Dからみて第2の面S2の側の領域を覆っている。シールド板金40Bは、配線基板1Aの第2の面S2に延在する導体部分12Bに半田50を介して接合されている。シールド板金40Bは更に、配線基板1Aの側面S3に延在する導体部分12Cのうち、突起部20Cからみて第2の面S2の側に延在する部分12C_2に半田50を介して接合されている。シールド板金40Bは更に、配線基板1Aの側面S4に延在する導体部分12Dのうち、突起部20Dからみて第2の面S2の側に延在する部分12D_2に半田50を介して接合されている。
シールド板金40A及び40Bは、導体12を介してグランド電位に接続される。シールド板金40A及び40Bによって配線基板1Aを覆うことで、電子部品30から発せられる電磁波による通信用電波への干渉、及び外部から到来する電磁波による電子部品30の誤動作の発生が抑制される。配線基板1Aの第1の面S1及び第2の面S2のみならず、配線基板1の側面S3及びS4をもシールド板金40A及び40Bで覆うことで、電磁波を遮蔽する効果が促進される。
配線基板1Aへのシールド板金40A及び40Bの取り付け方法は、第1の実施形態に係る配線基板1へのシールド板金40A及び40Bの取り付け方法と同様であるので、説明は省略する。
開示の技術の第2の実施形態に係る配線基板1Aは、導体部分12Cの、基材11の第1の面S1の側に延在する部分12C_1と、基材11の第2の面S2の側に延在する部分12C_2とを隔てる突起部20Cを備える。配線基板1Aは、更に、導体部分12Dの、基材11の第1の面S1の側に延在する部分12D_1と、基材11の第2の面S2の側に延在する部分12D_2とを隔てる突起部20Dを有する。これにより、シールド板金40Aを配線基板1Aに取り付ける際に、突起部20C及び20Dからみて第2の面S2の側に延在する部分12C_2及び12D_2に半田50が濡れ広がることを抑制することができる。従って、シールド板金40Bと半田50との干渉の発生を抑制することが可能となり、シールド板金40Bの配線基板1Aへの取り付けが容易となる。
なお、配線基板1及び1Aは、開示の技術における配線基板の一例である。基材11は、開示の技術に係る基材の一例である。導体部分12C及び12Dは、開示の技術における導体の一例である。突起部20C及び20Dは、開示の技術における突起部の一例である。電子機器2及び2Aは、開示の技術における電子機器の一例である。電子部品30は、開示の技術における電子部品の一例である。シールド板金40A及び40Bは、開示の技術における板金部品の一例である。
以上の第1および第2の実施形態に関し、更に以下の付記を開示する。
(付記1)
第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材と、
前記側面に設けられた導体と、
前記側面に設けられ、前記導体の、前記第1の面の側に延在する第1の部分と前記第2の面の側に延在する第2の部分とを隔て、前記導体よりも半田に対する濡れ性が低い材料からなり、前記導体に対して突出した突起部と、
を含む配線基板。
(付記2)
前記導体は、
前記第1の部分に接続され、前記第1の面に延在する部分と、
前記第2の部分に接続され、前記第2の面に延在する部分と、
を含む付記1に記載の配線基板。
(付記3)
前記突起部は、樹脂インクで構成されている
付記1または付記2に記載の配線基板。
(付記4)
前記突起部は、前記基材と同じ材料で構成されている
付記1または付記2に記載の配線基板。
(付記5)
第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材と、前記側面に設けられた導体と、前記側面に設けられ、前記導体の、前記第1の面の側に延在する第1の部分と前記第2の面の側に延在する第2の部分とを隔て、前記導体よりも半田に対する濡れ性が低い材料からなり、前記導体に対して突出した突起部と、を含む配線基板と、
前記第1の面及び前記第2の面に設けられた電子部品と、
前記第1の面、及び前記側面の、前記突起部からみて前記第1の面の側の領域を覆い、前記導体の前記第1の部分に半田付けされた第1の板金部品と、
前記第2の面、及び前記側面の、前記突起部からみて前記第2の面の側の領域を覆い、前記導体の前記第2の部分に半田付けされた第2の板金部品と、
を含む電子機器。
(付記6)
前記導体は、
前記第1の部分に接続され、前記第1の面に延在する部分と、
前記第2の部分に接続され、前記第2の面に延在する部分と、
を含む付記5に記載の電子機器。
(付記7)
前記突起部は、樹脂インクで構成されている
付記5または付記6に記載の電子機器。
(付記8)
前記突起部は、前記基材と同じ材料で構成されている
付記5または付記6に記載の電子機器。
(付記9)
第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材と、前記側面に設けられた導体と、を含む配線基板に、前記第1の面、前記第2の面及び前記側面を覆う板金部品を取り付ける板金部品の取り付け方法であって、
前記導体の、前記第1の面の側に延在する第1の部分と前記第2の面の側に延在する第2の部分とを隔て、前記導体よりも半田に対する濡れ性が低い材料からなり、前記導体に対して突出した突起部を設け、
前記第1の面、及び前記側面の、前記突起部からみて前記第1の面の側を覆う第1の板金部品を、前記導体の前記第1の部分に半田付けし、
前記第2の面、及び前記側面の、前記突起部からみて前記第2の面の側を覆う第2の板金部品を、前記導体の前記第2の部分に半田付けする、
板金部品の取り付け方法。
(付記10)
第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材に、前記第1の面と前記第2の面との間を貫通する貫通孔を形成する工程と、
前記貫通孔の内壁を覆う導体を形成する工程と、
前記貫通孔を通る切断線に沿って前記基材を切断する工程と、
前記導体の、前記第1の面の側に延在する第1の部分と前記第2の面の側に延在する第2の部分とを隔て、前記導体よりも半田に対する濡れ性が低い材料からなり、前記導体に対して突出した突起部を、前記導体の表面に形成する工程と、
を含む配線基板の製造方法。
(付記11)
前記導体の表面に樹脂インクを塗布することにより前記突起部を形成する
付記10に記載の製造方法。
(付記12)
第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材に、前記第1の面から前記第2の面に向けて凹んだ第1の凹部を形成する工程と、
前記基材の前記第1の凹部に対応する位置に、前記第2の面から前記第1の面に向けて凹んだ第2の凹部を形成する工程と、
前記第1の凹部の内壁及び前記第2の凹部の内壁をそれぞれ覆う導体を形成する工程と、
前記基材の、前記第1の凹部及び前記第2の凹部を通る切断線に沿って前記基材を切断する工程と、
を含む配線基板の製造方法。
(付記13)
コア材の両面に、それぞれ貫通孔を有する複数のビルドアップ材を、前記貫通孔の位置が互いに重なるように積層する工程と、
前記複数のビルドアップ材の各々の前記貫通孔の内壁を覆う導体を形成する工程と、
前記コア材及び前記複数のビルドアップ材を含む基材を、前記貫通孔を通る切断線に沿って切断する工程と、
を含む配線基板の製造方法。
1、1A 配線基板
2、2A 電子機器
11 基材
12 導体
12A、12B、12C、12D 導体部分
20C、20D 突起部
30 電子部品
40A、40B シールド板金
50 半田

Claims (9)

  1. 第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材と、
    前記側面に設けられた導体と、
    前記側面に設けられ、前記導体の、前記第1の面の側に延在する第1の部分と前記第2の面の側に延在する第2の部分とを隔て、前記導体よりも半田に対する濡れ性が低い材料からなり、前記導体に対して突出した突起部と、
    を含む配線基板。
  2. 前記突起部は、樹脂インクで構成されている
    請求項1に記載の配線基板。
  3. 前記突起部は、前記基材と同じ材料で構成されている
    請求項1に記載の配線基板。
  4. 第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材と、前記側面に設けられた導体と、前記側面に設けられ、前記導体の、前記第1の面の側に延在する第1の部分と前記第2の面の側に延在する第2の部分とを隔て、前記導体よりも半田に対する濡れ性が低い材料からなり、前記導体に対して突出した突起部と、を含む配線基板と、
    前記第1の面及び前記第2の面に設けられた電子部品と、
    前記第1の面、及び前記側面の、前記突起部からみて前記第1の面の側の領域を覆い、前記導体の前記第1の部分に半田付けされた第1の板金部品と、
    前記第2の面、及び前記側面の、前記突起部からみて前記第2の面の側の領域を覆い、前記導体の前記第2の部分に半田付けされた第2の板金部品と、
    を含む電子機器。
  5. 第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材と、前記側面に設けられた導体と、を含む配線基板に、前記第1の面、前記第2の面及び前記側面を覆う板金部品を取り付ける板金部品の取り付け方法であって、
    前記導体の、前記第1の面の側に延在する第1の部分と前記第2の面の側に延在する第2の部分とを隔て、前記導体よりも半田に対する濡れ性が低い材料からなり、前記導体に対して突出した突起部を設け、
    前記第1の面、及び前記側面の、前記突起部からみて前記第1の面の側を覆う第1の板金部品を、前記導体の前記第1の部分に半田付けし、
    前記第2の面、及び前記側面の、前記突起部からみて前記第2の面の側を覆う第2の板金部品を、前記導体の前記第2の部分に半田付けする、
    板金部品の取り付け方法。
  6. 第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材に、前記第1の面と前記第2の面との間を貫通する貫通孔を形成する工程と、
    前記貫通孔の内壁を覆う導体を形成する工程と、
    前記貫通孔を通る切断線に沿って前記基材を切断する工程と、
    前記導体の、前記第1の面の側に延在する第1の部分と前記第2の面の側に延在する第2の部分とを隔て、前記導体よりも半田に対する濡れ性が低い材料からなり、前記導体に対して突出した突起部を、前記導体の表面に形成する工程と、
    を含む配線基板の製造方法。
  7. 前記導体の表面に樹脂インクを塗布することにより前記突起部を形成する
    請求項6に記載の製造方法。
  8. 第1の面、前記第1の面とは反対側の第2の面、並びに前記第1の面及び前記第2の面に繋がる側面を有する基材に、前記第1の面から前記第2の面に向けて凹んだ第1の凹部を形成する工程と、
    前記基材の前記第1の凹部に対応する位置に、前記第2の面から前記第1の面に向けて凹んだ第2の凹部を形成する工程と、
    前記第1の凹部の内壁及び前記第2の凹部の内壁をそれぞれ覆う導体を形成する工程と、
    前記基材の、前記第1の凹部及び前記第2の凹部を通る切断線に沿って前記基材を切断する工程と、
    を含む配線基板の製造方法。
  9. コア材の両面に、それぞれ貫通孔を有する複数のビルドアップ材を、前記貫通孔の位置が互いに重なるように積層する工程と、
    前記複数のビルドアップ材の各々の前記貫通孔の内壁を覆う導体を形成する工程と、
    前記コア材及び前記複数のビルドアップ材を含む基材を、前記貫通孔を通る切断線に沿って切断する工程と、
    を含む配線基板の製造方法。
JP2017196037A 2017-10-06 2017-10-06 配線基板、電子機器、板金部品の取り付け方法及び配線基板の製造方法 Pending JP2019071332A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017196037A JP2019071332A (ja) 2017-10-06 2017-10-06 配線基板、電子機器、板金部品の取り付け方法及び配線基板の製造方法
US16/150,777 US10624216B2 (en) 2017-10-06 2018-10-03 Wiring board, electronic apparatus, method for attaching sheet metal covers, and method for manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017196037A JP2019071332A (ja) 2017-10-06 2017-10-06 配線基板、電子機器、板金部品の取り付け方法及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2019071332A true JP2019071332A (ja) 2019-05-09

Family

ID=65993674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017196037A Pending JP2019071332A (ja) 2017-10-06 2017-10-06 配線基板、電子機器、板金部品の取り付け方法及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US10624216B2 (ja)
JP (1) JP2019071332A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110267511B (zh) * 2019-05-17 2020-05-22 上海航天电子通讯设备研究所 电磁屏蔽装置、微波组件、信号传输设备及气密钎焊方法
CN113534472B (zh) * 2020-04-16 2023-06-13 三赢科技(深圳)有限公司 光束整合器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0310565U (ja) * 1989-06-15 1991-01-31
JPH04249398A (ja) * 1991-02-05 1992-09-04 Matsushita Electric Ind Co Ltd シールドケース
JPH06291459A (ja) * 1993-04-01 1994-10-18 Nec Corp 印刷配線板の製造方法
JP2001332885A (ja) * 2000-05-25 2001-11-30 Canon Inc プリント基板の保持構造及び電子機器
JP2003218490A (ja) * 2002-01-24 2003-07-31 Sharp Corp プリント配線板およびその製造方法
JP2009231406A (ja) * 2008-03-21 2009-10-08 Alps Electric Co Ltd 電子回路ユニット及びこのユニットの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3750650B2 (ja) * 2001-12-05 2006-03-01 株式会社村田製作所 回路基板装置
JP2013179157A (ja) 2012-02-28 2013-09-09 Nec Casio Mobile Communications Ltd プリント配線基板、及び電子部品付きプリント配線基板
US9807872B2 (en) * 2016-03-09 2017-10-31 Panasonic Liquid Crystal Display Co., Ltd. Circuit board and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0310565U (ja) * 1989-06-15 1991-01-31
JPH04249398A (ja) * 1991-02-05 1992-09-04 Matsushita Electric Ind Co Ltd シールドケース
JPH06291459A (ja) * 1993-04-01 1994-10-18 Nec Corp 印刷配線板の製造方法
JP2001332885A (ja) * 2000-05-25 2001-11-30 Canon Inc プリント基板の保持構造及び電子機器
JP2003218490A (ja) * 2002-01-24 2003-07-31 Sharp Corp プリント配線板およびその製造方法
JP2009231406A (ja) * 2008-03-21 2009-10-08 Alps Electric Co Ltd 電子回路ユニット及びこのユニットの製造方法

Also Published As

Publication number Publication date
US10624216B2 (en) 2020-04-14
US20190110365A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
US10237971B2 (en) Wiring board assembly and method for producing same
WO2017086095A1 (ja) 多層基板及び電子機器
US9854663B2 (en) Radio frequency module
JP2008263407A (ja) 表面実装用の電子デバイス
CN106879188B (zh) 一种元器件内置型电路板的制作方法及电路板
US20070017699A1 (en) Circuit board
JP2019071332A (ja) 配線基板、電子機器、板金部品の取り付け方法及び配線基板の製造方法
US20120152606A1 (en) Printed wiring board
JP2013073989A (ja) 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板
KR101141443B1 (ko) 반도체 패키지의 제조 방법
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
KR100828877B1 (ko) 안테나 모듈, 기판 및 안테나 소자
US20200315010A1 (en) Multilayer substrate and electric element
TWM611216U (zh) 電子線路總成
US10375865B2 (en) Mechanically attached edge shield
EP2825003B1 (en) Printed wiring board and electric tool switch provided therewith
JP2013168520A (ja) 電子装置
CN213586442U (zh) 电子线路总成
JP2015012078A (ja) フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板
JP7069404B2 (ja) プリント配線板および電子機器
JP2018207070A (ja) プリント配線板およびその製造方法
KR20070111886A (ko) 표면 실장용 인쇄 회로 기판 및 그 형성방법
JP3854265B2 (ja) 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
CN113747653A (zh) 嵌埋元件的软硬结合电路板及其制作方法
KR101926729B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211019