KR100814710B1 - 후동박 식각 인쇄회로기판 및 그 제조방법 - Google Patents

후동박 식각 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100814710B1
KR100814710B1 KR1020070039647A KR20070039647A KR100814710B1 KR 100814710 B1 KR100814710 B1 KR 100814710B1 KR 1020070039647 A KR1020070039647 A KR 1020070039647A KR 20070039647 A KR20070039647 A KR 20070039647A KR 100814710 B1 KR100814710 B1 KR 100814710B1
Authority
KR
South Korea
Prior art keywords
copper foil
pcb
etching
circuit board
printed circuit
Prior art date
Application number
KR1020070039647A
Other languages
English (en)
Inventor
조현귀
Original Assignee
조현귀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조현귀 filed Critical 조현귀
Priority to KR1020070039647A priority Critical patent/KR100814710B1/ko
Application granted granted Critical
Publication of KR100814710B1 publication Critical patent/KR100814710B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명 후동박 식각 인쇄회로기판(PCB) 및 그 제조방법은, 두꺼운 형태의 회로라인인 후동박(Heavy copper)의 선로를 요동이나 움직임이 없도록 전체 혹은 부분적으로 식각하여 PCB 제조과정에서 효과적으로 이용함으로써 후동박PCB를 보다 효율적으로 제조하는, 후동박 형태의 PCB 및 그 제조방법에 관한 것이다.
본 발명의 후동박 식각 PCB(Heavy copper etching lamination PCB)는, 서로 관통되는 비아홀을 구비하며 그 외향으로 회로패턴이 형성된 상태로 위치되는 후동박선로와; 상기 후동박선로의 중심부에서 상기 후동박선로를 합체하여 접합시키고 있는 절연수지를 포함하는 특징을 갖는다.
아울러 본 발명의 후동박 식각 PCB 제조방법은, 일정 크기로 절단하여 준비된 후동박재료판을 일측면에서부터 일정 두께로 조절하여, 완성시킬 후동박 식각 PCB의 후동박선로를 식각해 내고, 상기 식각해 낸 후동박재료판을 덧대인 후 그 사이에 녹인 절연수지를 채워 경화시킴으로써 후동박PCB재료기판을 형성시키며, 공지의 PCB제조방법에 따라 상기 후동박PCB재료기판에 천공, 도금, 식각, 솔더마킹 공정의 어느 하나 이상을 수행하여 제조하는 특징이 있다.
따라서 본 발명은, 제조과정에서의 요동을 방지하기 위해 후동박재료판의 두께를 조절하면서 식각하거나, 혹은 후동박재료판의 측단면을 테이프나 얇은 수지 등으로 피복 활용하여 보다 효율적으로 PCB를 제조함으로써 제조시간과 제조비용을 낮추어 경쟁력을 갖출 수 있는 기술을 제공해 준다. 아울러 완성된 본 후동박 PCB 는 PCB 표면으로부터 후동박이 얇게 돌출되어, 두꺼운 후동박선로가 PCB 표면으로부터 돌출됨으로 인해 발생될 수 있는 예상치 않은 정전용량, 먼지 끼임 등을 방지함으로써 관련 산업계에서 큰 호응을 얻을 것으로 예상된다.
후막 동박, 인쇄회로기판, PCB, 식각, 회로패턴

Description

후동박 식각 인쇄회로기판 및 그 제조방법{Heavy copper etching lamination PCB(printed circuit board) and method thereof}
도 1은 본 발명의 일실시예에 따른 후동박 식각 PCB를 나타낸 도면.
도 2는 도 1 후동박 식각 PCB의 일부분에 대한 단면도.
도 3a ~ 도 3i는 본 발명의 일실시예에 따른 후동박 식각 PCB 제조방법을 나타낸 도면.
도 4는 도 3a ~ 도 3i 실시예의 후동박 식각 PCB 제조방법에 대한 순서도.
도 5a ~ 도 5j는 본 발명의 일실시예에 따른 또다른 후동박 식각 PCB 제조방법을 나타낸 도면.
도 6은 도 5a ~ 도 5j 실시예의 후동박 식각 PCB 제조방법에 대한 순서도를 나타낸 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
10 ; 후동박 식각 PCB 10m ; 후동박PCB재료기판
10s ; 후동박선로 10v ; 비아홀
110,110a,110b ; 후동박재료판
110rh ; 가이드홀 110r ; 리벳
120 ; 절연수지
150 ; 박피
본 발명은 인쇄회로기판(PCB;printed circuit board)의 제조에 관한 것으로, 두꺼운 형태의 회로라인인 후동박선로를 요동이나 움직임이 없도록 전체 혹은 부분적으로 식각하여 PCB 제조과정에서 효과적으로 이용함으로써 후동박PCB를 효율적으로 제조하는, 후동박 식각 인쇄회로기판(PCB) 및 그 제조방법을 제시한 것이다.
인쇄회로기판(PCB)은 다양한 전자부품을 삽입하여 각종 전자기기의 회로를 만들기 위한 기판이다. 이러한 PCB도 회로의 특성과 용도에 따라 다양한 종류가 있으며, 그 중에서도 큰 전류나 전력을 제어하는 등의 특수한 목적을 위해, 후동박형태 즉 두꺼운 회로라인을 갖는 후동박형 PCB(heavy Copper PCB)가 쓰이고 있다.
일반적인 PCB는 수십 μm ~ 0.1 mm 정도까지의 두께의 회로선로를 갖지만, 현재 많이 사용되고 있는 에폭시 PCB나 페놀 PCB의 경우, 동박의 두께는 1온즈(35mm)나 1/2온즈(18mm)가 사용되고 있다. 이에 반해 후동박 PCB(heavy Copper PCB)는 0.1mm ~ 1mm 내외의 두께의 회로선로를 갖게 된다.
이러한 후동박으로 인해, 후동박PCB는 일반적인 PCB에 비해 두꺼운 후동박선로를 PCB의 절연용 수지판 상에 형성시키야 하므로 그 제조공정이 까다롭다. 아울러 일반적인 PCB는 절연용 수지판 상에 얇은 동박을 입히고 이러한 얇은 동박을 식각해 내기 때문에 제조공정의 진행이 비교적 간단하지만, 후동박선로는 일반적인 식각공정과는 달리 두꺼운 재료를 식각(deep etching)해야 하므로 식각 자체도 어 렵고, 식각공정 이후 식각한 후동박을 제어하는 것 또한 난해하다. 이러한 식각 부분 이외에도 일반적인 공정단계와 차이를 나타내는 것이 많으며, 이로 인해 제조시간이 길고 제조단가도 높은 실정이다.
따라서 전술한 문제점을 해결하기 위한 본 발명의 목적은, 후동박형태의 회로패턴을 갖는 PCB를 효율적으로 제조하는 기술을 제공함으로써, 제조시간과 제조비용을 낮추어 경쟁력을 갖추고자 한다.
또한 종래 후동박PCB에 있어, 두꺼운 회로선로가 후동박PCB 표면으로부터 돌출되어 형성됨으로 인해, 후동박선로 사이에 이물질이 끼어 쌓이는 등의 문제를 해결하기 위한 기술을 제공함에 있다.
아울러 본 발명의 또다른 목적은, 후동박 PCB의 제조과정에서의 요동을 방지하기 위해 후동박재료판의 두께를 조절하면서 식각하거나, 혹은 후동박재료판의 측단면을 테이프나 얇은 수지 등으로 피복하여 활용함으로써 보다 효율적으로 제조하는 후동박 식각 PCB 및 그 제조방법을 제공함에 있다.
이하, 본 발명의 바람직한 실시예를 첨부 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 후동박 식각 PCB(10)를 나타낸 도면이고, 도 2는 도 1 후동박 식각 PCB(10)의 일부분에 대한 단면도이다.
도시한 바와 같이 본 실시예의 후동박 식각 PCB(10)는, 서로 관통되는 비아홀(10v)을 구비하며 그 외향으로 회로패턴이 형성된 상태로 위치되는 후동박선로(10s)와; 상기 후동박선로(10s)의 중심부에서 상기 후동박선로(10s)를 합체한 상태로 접합시키고 있는 절연수지(120)를 포함하고 있으며, 후술하는 제조방법에 의해 제조되는 특징을 갖는다.
또한 상세한 공정을 후술하겠지만, 본 발명 일실시예의 후동박 식각 PCB 제조방법은, 일정 크기로 절단하여 준비된 후동박재료판(110,110a,110b)을 일측면에서부터 일정 두께로 조절하여 완성시킬 후동박 식각 PCB(10)의 후동박선로(10s)를 식각해 내고, 상기 식각해 낸 후동박재료판(110,110a,110b)을 덧대인 후 그 사이에 녹인 절연수지(120)를 채워 경화시킴으로써 후동박PCB재료기판(10m)을 형성시키며, 공지의 PCB제조방법에 따라 상기 후동박PCB재료기판(10m)에 천공, 도금, 식각, 솔더마킹 공정의 어느 하나 이상을 수행하여 제조하는 특징이 있다.
보다 상세하게 살펴보면 이러한 본 발명 일실시예의 후동박 식각 PCB 제조방법은, 상기 후동박재료판(110,110a,110b)을 일정한 크기로 자르고, 일정 위치에 가이드홀(110rh)을 뚫어 준비하는 후동박재료판 준비단계와; 형성시킬 절연상태에 근거하여, 상기 PCB상에 형성되는 회로패턴 위치 이면으로 상기 후동박의 두께를 조절하면서 필요한 두께만큼 상기 후동박재료판(110,110a,110b)의 단면을 식각하는 후동박회로 식각단계와; 형성시킬 수만큼의 상기 후동박회로가 식각된 후동박재료판(110,110a,110b) 사이에 경화되지 않은 상태의 절연수지(120)를 주입한 후 경화 시켜 후동박PCB재료기판(10m)을 형성하는 후동박 PCB재료기판 형성단계와; 형성시킬 회로패턴의 연결을 위한 비아홀(10v)을 상기 후동박PCB재료기판(10m) 상에 뚫고 그 외부를 도금하는 기판회로 천공도금단계와; 상기 천공도금된 후동박 PCB재료기판 상에 형성시키고자 하는 회로패턴에 따라, 이 상부를 솔더마스킹하여 회로패턴을 형성하고 필요한 마무리처리를 실시하여 완성하는 PCB인쇄회로기판 완성단계를 포함하여 진행된다.
또 다른 본 발명 일실시예의 후동박 식각 PCB 제조방법은, 상기 후동박재료판(110,110a,110b)을 일정한 크기로 자르고, 일정 위치에 가이드홀(110rh)을 뚫어 준비하는 후동박재료판 준비단계와; 가공과정에서의 요동을 방지하기 위해 상기 준비한 후동박재료판(110,110a,110b)의 일측면에 박피(150)를 피복하는 박피 피복 단계와; 형성시킬 절연상태에 근거하여, 상기 PCB상에 형성되는 회로패턴 위치 이면으로 상기 후동박의 두께를 조절하면서 필요한 두께만큼 상기 후동박재료판(110,110a,110b)의 단면을 식각하는 후동박회로 식각단계와; 형성시킬 수만큼의 상기 후동박회로가 식각된 후동박재료판(110,110a,110b) 사이에 경화되지 않은 상태의 절연수지(120)를 주입한 후 경화시켜 후동박PCB재료기판(10m)을 형성하는 후동박 PCB재료기판 형성단계와; 상기 경화된 후동박 PCB재료기판 면상에 피복된 박피(150)를 제거하는 박피 제거 단계와; 형성시킬 회로패턴의 연결을 위한 비아홀(10v)을 상기 후동박 PCB재료기판 상에 뚫고 그 외부를 도금하는 기판회로 천공도금단계와; 상기 천공도금된 후동박 PCB재료기판 상에 형성시키고자 하는 회로패턴에 따라, 이 상부를 솔더마스킹하여 회로패턴을 형성하고 필요한 마무리처리를 실시하여 완성하는 PCB인쇄회로기판 완성단계를 포함하여 진행된다.
아울러 이렇게 구성되는 본 실시예의 후동박 식각 PCB 제조방법에 있어, 상기 박피(150)는 테이프(tape) 및 박막형 수지 중 어느 하나이고, 상기 박피 피복 단계는 약 60℃~180℃의 온도범위와 수소이온농도(pH) 약 6.5~ 7.5정도로 실시하는 것이 바람직하다.
위와 같은 구성 및 공정을 통해 형성되는 본 실시예 후동박 식각 PCB(10)의 제조과정을 자세히 살펴본다.
도 1 및 도 2에 도시한 바와 같이 본 실시예의 제조방법에 따라 완성된 후동박 식각 PCB(10)는, 그 외향으로 회로패턴이 형성된 상태로 후동박선로(10s)가 형성되어 있다. 후술하겠지만 이러한 후동박선로(10s)는 최초 가공하기 전의 후동박재료판(110)으로부터 생성된 것이다. 또한 후동박선로(10s)는 본 실시예에서와 같이 각각의 회로패턴이 비아홀(10v)을 통해 서로 통전상태로 형성되는 것이 바람직하다.
본 실시예에 따라 완성된 후동박 식각 PCB(10)는 두꺼운 후동박선로(10s)에 의해 PCB회로가 형성되어 있다. 전술한 바와 같이 이러한 후동박선로(10s)는 그 두께가 0.1mm ~ 1mm 내외로 일반PCB보다 몇 배 이상 두꺼우며, 본 실시예에서는 후동박선로(10s)의 두께가 0.85mm 인 후동박 식각 PCB(10)를 제조하는 과정을 중심으로 설명한다.
도 3a ~ 도 3i는 본 발명의 일실시예에 따른 후동박 식각 PCB 제조방법을 나타낸 도면이고, 도 4는 도 3a ~ 도 3i 실시예의 후동박 식각 PCB 제조방법에 대한 순서도이다.
먼저, 전술한 바와 같이, 후동박이 형성된 후동박재료판(110,110a,110b)을 일정한 크기로 자르고, 일정 위치에 가이드홀(110rh)을 뚫어 준비하는 후동박재료판 준비단계를 진행하게 된다.
이 후동박재료판 준비단계에서는 도 3a에서 보는 바와 같이, 일반 인쇄회로기판(PCB)의 동박과는 비교가 되지 않을 정도로 두꺼운 전도성 재료판인 후동박재료판(110,110a,110b)을 본 실시예의 후동박 식각 PCB(10) 제조에 알맞은 크기로 잘라 준비하게 된다(P502).
이 후 도 3b와 같이, 본 실시예에 따른 후동박 식각 PCB(10)의 중간제조과정에서 상하부에 위치하는 각 후동박재료판(110,110a,110b)을 서로 고정시키기 위해, 리벳등을 사용하여 고정시키기 위한 가이드홀(110rh)을 천공하여 준비하게 된다(P504).
후술하는 공정에서 파악되겠지만, 이러한 가이드홀(110rh)은 중간 제조과정에서는 상부와 하부에 각각 위치시키게 되는 후동박재료판(110,110a,110b)을 서로 고정시키기 위해 사용된다. 하지만, 완성된 상태에서는 상부와 하부 각 후동박재료판(110,110a,110b)의 회로패턴을 전기적으로 연결하는 비아홀(10v)로 작용하게 된다.
이렇게 후동박재료판(110,110a,110b)이 준비된 후에는, 최후 완성할 후동박 식각 PCB(10)의 내면으로 형성시킬 절연상태에 근거하여, 완성되는 후동박 식각 PCB(10)상 회로패턴 위치의 이면방향(중심부방향)에서 그 두께를 조절하면서 후동 박재료판(110,110a,110b)을 필요한 두께만큼 식각하여 준비하는 후동박회로 식각단계를 진행하게 된다.
즉 도 3c와 같이, 상부에 위치시킬 후동박재료판(110a)과 하부에 위치시킬 후동박재료판(110b)을 필요한 두께만큼 부분적으로 식각(Half Etching)하여 준비한다(P506).
이 후 상기와 같이 회로패턴이 식각된 후동박재료판(110,110a,110b) 사이에, 젤 상태와 같이 어느 정도 점도를 갖도록 녹인 절연수지(120)를 주입한 후 경화시킴으로써 후동박PCB재료기판(10m)을 형성하는 후동박PCB재료기판 형성단계를 진행하게 된다.
이 후동박PCB재료기판 형성단계에서는 먼저, 도 3d와 같이 상부와 하부 양측면에 후동박재료판(110,110a,110b)을 위치시키고 그 사이에 젤 상태의 절연수지(120)를 주입한다(P508). 그리고 고정시키기 위해 천공한 가이드홀(110rh)에 리벳(110r)을 삽입한 후 양측면의 후동박재료판(110,110a,110b)을 고정시킨 상태에서 경화시키게 된다(P510).
본 실시예를 설명함에 있어 가이드홀(110rh)은 필요한 위치에 형성해 주는 것이 가능하고 본 실시예에서는 가이드홀(110rh)을 이용하는 것을 설명하는 것이 목적이므로, 도 3a ~ 도 3i와 후술할 도 5a ~ 도 5j에서 평면도상에 이러한 가이드홀(110rh)을 표시하지는 않고 이용되는 원리를 중심으로 설명한다.
이 후 어느 정도 시간이 흘러 경화된 후에는 도 3e와 같이, 고정시킨 리벳(110r)을 제거하여 후동박PCB재료기판(10m)을 형성하며, 이 후 다시 후공정에서 계속 진행하게 된다(P512).
이렇게 후동박PCB재료기판(10m)이 형성되었으면, 형성시킬 회로패턴과 관련된 비아홀(10v)을 상기 후동박PCB재료기판(10m) 상에 뚫고, 뚫은 비아홀(10v)의 외부를 도금하는 기판회로 천공도금단계를 진행하게 된다.
이 단계에서는 먼저, 도 3f와 같이 상기 공정을 통해 경화된 후동박PCB재료기판(10m)을 천공하여 필요한 위치에 비아홀(10v)을 형성하게 된다(P514).
그리고 이 후 도 3g와 같이, 형성된 비아홀(10v)을 포함한 후동박PCB재료기판(10m) 전체 표면을 도금한다(P516). 따라서 이를 통하여 비아홀(10v)은 완성될 후동박 식각 PCB(10)에서 상/하부 회로패턴의 후동박선로(10s)를 연결하게 되며, 도 3g의 좌측에 도시된 평면도와 같이 전체적인 회로패턴 윤곽을 갖추게 된다.
이렇게 천공과 도금이 완료된 후에는, 상기 천공도금된 후동박PCB재료기판(10m) 상에 형성시키고자 하는 회로패턴에 따라, 다시 이 상부를 솔더마스킹하여 회로패턴을 형성하고 필요한 표면처리와 외형절단 등 후처리를 수행하여 본 실시예에 따른 후동박 식각 PCB(10)를 완성하는 PCB인쇄회로기판 완성단계를 진행하게 된다.
즉 도 3h와 같이, 비아홀(10v)과 외부표면이 도금된 후동박PCB재료기판(10m)상에 노광, 식각 등의 공정을 통해 최종적인 회로패턴을 형성한다(P518). 아울러 이를 통하여 형성된 회로패턴은 도 3h의 좌측 평면도에서와 같이 회로패턴을 위한 후동박선로(10s)와 이 주위의 빈공간을 통해 확인할 수 있다.
그리고 회로패턴이 완성되면, 도 3i와 같이 회로패턴의 상부를 솔더마스킹하 고(P520), 본 후동박 식각 PCB(10) 제조과정에서 남아 있을 수 있는 불순물 등을 제거하는 등 최종적인 마무리 처리를 수행하여 외형선분과 같은 모양으로 절단함으로써 후동박 식각 PCB(10)를 완성하게 된다(P522). 이러한 마킹과정에서는 완성된 후동박 식각 PCB(10)에 회로부품을 실제 실장mount)할 수 있도록 납땜할 부분 등을 개구하는 것이 중요하다.
아울러 깨끗하지 못한 비아홀(10v) 등은 라우터(router)작업 등을 통해 보다 양호하게 형성해 내며, 프레스펀칭(press punching) 등을 통해 최종 사용할 수 있는 정도의 크기로 절단해 내게 된다. 동시에 그 표면은 무전해 니켈도금 및 금도금의 혼합도금이나, 무전해 주석도금 또는 무전해 실버도금 등을 수행하여 그 표면도 말끔하게 처리하여 완성하는 것이 바람직하다.
본 발명 일실시예의 후동박 식각 PCB(10)는 위의 제조과정과 달리 또 다른 제조방법을 통해 제작하는 것도 가능하며, 다음의 도면을 참조하여 또 다른 제조과정을 상세히 설명한다.
도 5a ~ 도 5j는 본 발명의 일실시예에 따른 또다른 후동박 식각 PCB 제조방법을 나타낸 도면이고, 도 6은 도 5a ~ 도 5j 실시예의 후동박 식각 PCB 제조방법에 대한 순서도를 나타낸 도면이다.
먼저 앞선 방법과 다른 본 실시예의 후동박 식각 PCB 제조방법에 있어서도, 후동박재료판(110,110a,110b)을 일정한 크기로 자르고, 일정 위치에 가이드홀(110rh)을 뚫어 준비하는 후동박재료판 준비단계를 진행하게 된다.
따라서 도 5a 및 도 5b에 도시한 바와 같이 본 제조방법의 P602과정 및 P604 과정은 앞선 제조방법의 P502과정 및 P504과정에서와 같으며, 아울러 리벳등을 사용하여 고정시키기 위한 가이드홀(110rh)과 관련된 내용 역시 앞에 설명되어 있으므로 이를 참조하기로 한다.
이 후, 앞서 설명한 것과 달리 본 실시예의 후동박 식각 PCB 제조방법에서는, 후차 가공과정에서의 요동을 방지하기 위해 상기 후동박재료판(110,110a,110b)의 측단면에 박피(150)를 피복하는 박피 피복 단계를 진행하게 된다.
즉 도 5c와 같이, 준비된 각 후동박재료판(110,110a,110b) 상부 즉 일측단면을 테이프(tape)나 필름(film), 혹은 얇은 수지 등과 같은 박피(150)로 피복한다(P606).
이 P606과정에서의 박피(150)는 후술하는 본 후동박 식각 PCB(10)의 제조공정에서, 후동박의 완전식각(Full Etching) 혹은 부분식각(Half Etching)으로 인해 분리되거나 혹은 분리될 수 있는 후동박들의 이탈을 방지하기 위한 것이다. 즉 후차공정에서 식각된 후동박은 균열이 생기거나 분열되기 때문에 이를 방지하기 위한 것이다.
본 실시예에 있어 이러한 박피 피복 공정은 약 60℃~180℃의 범위에서, 약 0.2~4 [m/분]의 속도 범위내에서 실시하는 것이 좋다. 아울러 이때의 조건은 수소이온농도(pH) 6.5~ 7.5정도를 갖는 재료를 사용함으로써 내산성 및 내알칼리성을 모두 갖추도록 하는 것이 좋으며, 약 0.025~2.0 mm 범위 이내에서 실시하는 것이 바람직하다.
이 후 박피(150)가 형성된 후동박재료판(110,110a,110b)을, 최후 완성할 후 동박 식각 PCB(10)의 내면에 형성시킬 절연상태에 근거하여, 완성되는 후동박 식각 PCB(10)상 회로패턴 위치의 이면방향(중심부방향)에서 후동박재료판(110,110a,110b)을 그 두께를 조절하면서 필요한 두께만큼 식각하는 후동박회로 식각단계를 진행하게 된다.
여기서의 식각공정은 앞선 제조공정 실시예에서의 P506과정과 유사하다. 다만 앞선 실시예에서는 식각된 후동박재료판(110,110a,110b)의 후동박이 서로 이탈할 염려가 있어 부분적인 식각(Half Etching)을 실시하는 데 반해, 본 실시예에서는 후동박재료판(110,110a,110b)의 일측면에 박피(150)가 형성되어 있으므로, 부분식각(Half Etching)이나 완전식각(Full Etching)이 모두 가능하다. 따라서 제조공정의 효율을 따져 필요한 두께가 형성되도록 일정한량의 식각을 실시하는 것이 가능하다.
본 실시예에서는 도 5d에 도시한 바와 같이 박피(150)가 피복된 후동박재료판(110,110a,110b)의 끝까지 완전히 식각하는 완전식각(Full Etching)을 실시하고 있다(P608).
아울러 이와 달리 본 P608과정에서 후동박의 두께를 조절하여 부분식각(Half Etching)을 하는 경우에는, 후술하는 제조공정에서 후동박재료판(110,110a,110b) 중간에 형성되는 절연수지(120)가 드러나도록 식각시켜 주는 것이 필요하다.
이 후 상기와 같이 회로패턴이 식각된 후동박재료판(110,110a,110b) 사이에 젤 상태와 같이 어느 정도 점도를 갖도록 녹인 절연수지(120)를 주입한 후 경화시키고, 본 실시예에 있어 후동박재료판(110,110a,110b)의 측단면에 피복시켰던 박 피(150)를 제거함으로써 후동박PCB재료기판(10m)을 형성하는 후동박PCB재료기판 형성단계를 진행하게 된다.
이 후동박PCB재료기판 형성단계의 진행에 있어서 도 5e에 도시한 바와 같이, 본 제조방법의 P610과정 및 P612과정은 후동박재료판(110,110a,110b)상의 박피(150)에 대한 내용을 제외하면 앞선 제조방법의 P508과정 및 P510과정에서와 그 개념이 같아 이를 참조하기로 한다.
위의 과정을 통해 리벳(110r)이 제거된 후에는 도 5f와 같이, 본 후동박재료판(110,110a,110b) 외측으로 피복시킨 박피(150)를 제거(P614)하여, 후동박PCB재료기판(10m)을 형성한다.
전술한 바와 같이, 본 실시예의 후동박PCB재료기판(10m)은 중간제조과정에서 박피(150)까지 완전식각(Full Etching)을 실시했으므로, 박피(150)를 제거하게 되면 중간의 절연수지(120)가 외부로 노출됨으로써, 도 3e와는 차이를 나타낸다.
이 후 이렇게 후동박PCB재료기판(10m)가 형성되었으면 기판회로 천공도금단계를 진행하여, 형성시킬 회로패턴과 관련된 비아홀(10v)을 상기 후동박PCB재료기판(10m) 상에 뚫고 이렇게 뚫은 비아홀(10v)의 외부를 도금하게 된다.
그리고 마지막 단계로서 PCB인쇄회로기판 완성단계를 진행함으로써, 위의 천공도금된 후동박PCB재료기판(10m) 상에 형성시키고자 하는 회로패턴에 따라 , 다시 이 상부를 솔더마스킹하여 회로패턴을 형성하고 필요한 표면처리와 외형절단을 수행하여 본 실시예의 후동박 식각 PCB(10)를 완성하게 된다.
이러한 기판회로 천공도금단계와 PCB인쇄회로기판 완성단계를 위한, 본 실시 예의 P616과정 ~ P624과정은 앞선 실시예에서의 P514과정 ~ P522과정과 동일한 개념으로 진행되므로 이를 참조하기로 한다.
따라서 이상에서와 같이, 후동박재료판(110,110a,110b)의 일측면을 내부에서 부분식각(Half Etching)하여 진행하거나, 혹은 후동박재료판(110,110a,110b)의 일측면에 피복한 박피(150)를 이용하는 것을 통하여 완전식각(Full Etching)이나 부분식각(Half Etching)을 필요적으로 채택하여 진행함으로써 본 실시예의 후동박 식각 PCB(10)를 제조하는 것이 가능하다.
아울러 본 실시예에 따른 후동박 식각 PCB 제조방법은 필요한 두께 만큼 후동박을 식각해 내는 것이 가능하고, 필요에 따라 후동박재료판의 일측면을 피복하여 이용함으로써 보다 효율적으로 PCB를 제조할 수 있는 등 다양한 변화를 주어 실시하는 것이 가능하며, 이러한 다양하게 변화된 응용실시는 본 발명의 기술범위에 포함된다고 할 것이다.
상기한 바와 같이 본 발명은, 후동박의 회로패턴을 갖는 PCB를 효율적으로 제조할 수 있는 해결책을 제공한다.
또한 후동박 PCB의 제조과정에서의 요동을 방지하기 위해 후동박재료판의 두께를 조절하면서 식각하거나, 혹은 후동박재료판의 측단면을 테이프나 얇은 수지 등으로 피복하여 활용함으로써 보다 효율적으로 PCB를 제조할 수 있는 기술을 제공해 준다.
아울러 완성된 본 후동박 PCB는 PCB 표면으로부터 후동박이 돌출되는 높이가 거의 없어, 두꺼운 후막동선로가 PCB 표면으로부터 돌출됨으로 인해 발생될 수 있는 정전용량, 먼지 끼임 등을 방지하여 관련업계의 좋은 호응이 기대된다.

Claims (6)

  1. 인쇄회로기판(PCB)의 제조에 있어서,
    후동박이 형성된 후동박재료판을 일정한 크기로 자르고, 일정 위치에 가이드홀을 뚫어 준비하는 후동박재료판 준비단계와;
    형성시킬 절연상태에 근거하여, 상기 PCB상에 형성되는 회로패턴 위치 이면으로 상기 후동박의 두께를 조절하면서, 상기 후동박의 식각에 따른 제조공정에서의 이탈을 방지하는 상태로 상기 후동박재료판의 단면을 식각하는 후동박회로 식각단계와;
    형성시킬 인쇄회로기판의 회로패턴에 따라 상기 이탈을 방지하는 상태로 상기 후동박회로가 식각된 후동박재료판 사이에 경화되지 않은 상태의 절연수지를 주입한 후 경화시켜 후동박PCB재료기판을 형성하는 후동박PCB재료기판 형성단계와;
    형성시킬 회로패턴의 연결을 위한 비아홀을 상기 후동박PCB재료기판 상에 뚫고 그 외부를 도금하는 기판회로 천공도금단계와;
    상기 천공도금된 후동박PCB재료기판 상에 형성시키고자 하는 회로패턴에 따라, 이 상부를 솔더마스킹하여 회로패턴을 형성하고 표면처리와 외형절단에 의한 마무리처리를 실시하여 완성하는 PCB인쇄회로기판 완성단계를;
    포함하는 것을 특징으로 하는 후동박식각 인쇄회로기판 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 후동박재료판 준비단계 후 상기 후동박회로 식각단계 전에, 가공과정에서의 요동을 방지하기 위해 상기 준비한 후동박재료판의 일측면에 박피를 피복하는 박피 피복 단계와;
    상기 후동박PCB재료기판 형성단계 후 상기 천공도금단계 전에, 상기 경화된 후동박PCB재료기판 면상에 피복된 박피를 제거하는 박피 제거 단계를;
    더 포함하는 것을 특징으로 하는 후동박식각 인쇄회로기판 제조방법.
  4. 제3항에 있어서, 상기 박피는
    테이프(tape) 및 박막형 수지 중 어느 하나인 것을 특징으로 하는 후동박 식각 인쇄회로기판 제조방법.
  5. 제3항에 있어서, 상기 박피 피복 단계는
    60℃~180℃의 온도범위와 수소이온농도(pH) 6.5~ 7.5 범위에서 실시하는 것을 특징으로 하는 후동박 식각 인쇄회로기판 제조방법.
  6. 인쇄회로기판(PCB)에 있어서,
    서로 관통되는 비아홀을 구비하며 그 외향으로 회로패턴이 형성된 상태로 위치하는 후동박선로와;
    상기 후동박선로의 중심부에서 상기 후동박선로를 합체한 상태로 접합시키고 있는 절연수지를 포함하며;
    상기 제1항의 방법에 의해 제조된 것을 특징으로 하는, 후동박 식각 인쇄회로기판(PCB).
KR1020070039647A 2007-04-24 2007-04-24 후동박 식각 인쇄회로기판 및 그 제조방법 KR100814710B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070039647A KR100814710B1 (ko) 2007-04-24 2007-04-24 후동박 식각 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070039647A KR100814710B1 (ko) 2007-04-24 2007-04-24 후동박 식각 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100814710B1 true KR100814710B1 (ko) 2008-03-18

Family

ID=39410928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070039647A KR100814710B1 (ko) 2007-04-24 2007-04-24 후동박 식각 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100814710B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711404B1 (ko) 2016-01-25 2017-03-02 강봉균 주문형 회로원판의 비아 형성 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040111302A (ko) * 2004-12-08 2004-12-31 이오에스하이텍(주) 다층 헤비카파 인쇄회로기판 및 그 제조방법
KR20050112365A (ko) * 2004-05-25 2005-11-30 대덕전자 주식회사 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법
KR20060088144A (ko) * 2005-02-01 2006-08-04 주식회사 신협전자 양면 에이취씨씨엘용 인쇄회로 기판의 제조공정

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112365A (ko) * 2004-05-25 2005-11-30 대덕전자 주식회사 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법
KR20040111302A (ko) * 2004-12-08 2004-12-31 이오에스하이텍(주) 다층 헤비카파 인쇄회로기판 및 그 제조방법
KR20060088144A (ko) * 2005-02-01 2006-08-04 주식회사 신협전자 양면 에이취씨씨엘용 인쇄회로 기판의 제조공정

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711404B1 (ko) 2016-01-25 2017-03-02 강봉균 주문형 회로원판의 비아 형성 장치

Similar Documents

Publication Publication Date Title
US4591220A (en) Injection molded multi-layer circuit board and method of making same
US4121044A (en) Flexible through-contacted printed circuits
JP3209772B2 (ja) リジッドフレックス配線板の製造方法
JP2000101245A (ja) 積層樹脂配線基板及びその製造方法
US7277005B2 (en) Printed circuit board including embedded resistor and method of fabricating the same
US9596765B2 (en) Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
CA1218761A (en) Method and apparatus for tape automated bonding of integrated circuits
JPH07154070A (ja) 印刷配線板の製造方法
US4064357A (en) Interconnected printed circuits and method of connecting them
US20030121700A1 (en) Method for fabricating electrical connecting element, and electrical connecting element
KR100814710B1 (ko) 후동박 식각 인쇄회로기판 및 그 제조방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR20020085999A (ko) 인쇄회로기판의 제조방법
JP5317491B2 (ja) プリント配線板の製造方法
JPH08307053A (ja) 金属コアプリント配線板の製造方法
JPH10126024A (ja) 端面スルーホール配線板
US6240635B1 (en) Printed circuit board scrap removal and printed circuit board fabrication process
JP2700259B2 (ja) プリント配線板における凹所を有する半田層の形成方法
JPH11238966A (ja) フレックスリジット多層配線板およびその製造方法
CN114258213B (zh) 多层线路板及其制作方法
US20230232546A1 (en) Manufacturing process of rigid-flex board
JP2749685B2 (ja) 回路基板の製造方法
JP7390800B2 (ja) プリント回路基板の製造方法
JPH0983106A (ja) プリント配線板の製造方法
JPH0336319B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101201

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee