JP2020170741A - ウェーハの分割方法 - Google Patents

ウェーハの分割方法 Download PDF

Info

Publication number
JP2020170741A
JP2020170741A JP2019069838A JP2019069838A JP2020170741A JP 2020170741 A JP2020170741 A JP 2020170741A JP 2019069838 A JP2019069838 A JP 2019069838A JP 2019069838 A JP2019069838 A JP 2019069838A JP 2020170741 A JP2020170741 A JP 2020170741A
Authority
JP
Japan
Prior art keywords
wafer
polishing
chip
cleaning
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019069838A
Other languages
English (en)
Other versions
JP7327974B2 (ja
Inventor
井上　雄貴
Yuki Inoue
雄貴 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2019069838A priority Critical patent/JP7327974B2/ja
Priority to CN202010194654.8A priority patent/CN111799218A/zh
Priority to KR1020200039027A priority patent/KR20200116424A/ko
Publication of JP2020170741A publication Critical patent/JP2020170741A/ja
Application granted granted Critical
Publication of JP7327974B2 publication Critical patent/JP7327974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】ウェーハの表面から加工屑を良好に除去する。【解決手段】分割工程においてウェーハＷを分割してチップＣ１を得た後に、チップＣ１の表面２ａを、研磨工程において研磨する。これにより、チップＣ１の表面２ａに付着あるいは融着している加工屑を、良好に除去することができる。したがって、チップＣ１の製造に関する歩留まりを高めることができる。また、本実施形態では、研磨工程において、チップＣ１の表面２ａに対して、スラリーを用いたＣＭＰ研磨を実施している。このようなＣＭＰ研磨は、ウェーハＷの製造時に、デバイス４の表面（すなわち表面２ａ）に実施される研磨である。このため、研磨工程において、チップＣ１の表面２ａが劣化されることを抑制することができる。【選択図】図４

Description

本発明は、ウェーハの分割方法に関する。
半導体ウェーハでは、格子状の分割予定ラインによって区画されたウェーハの表面の各領域に、デバイスが配置されている。ウェーハを分割予定ラインに沿って分割することにより、デバイスを含むチップを得ることができる。このようなウェーハの分割は、分割予定ラインに沿って切削ブレードを切削加工すること、あるいは、分割予定ラインに沿ってレーザー光線を照射して、ウェーハをアブレーション加工することによって、実施される。
上記の様にウェーハを分割加工した場合、加工溝であるカーフ付近のウェーハ表面に、加工屑が付着することがある。そのため、切削ブレードによる切削加工では、特許文献１および特許文献２に記載のように、切削加工中または切削加工後に、高圧洗浄を実施することが提案されている。また、レーザー光線を用いたアブレーション加工では、特許文献３に記載のように、保護膜によって表面を保護することが提案されている。
特開２０１０−０４６７２６号公報 特開２００６−１８７８３４号公報 特開２００６−１４０３１１号公報
しかし、加工屑が、加工熱等によりウェーハの表面に融着されている場合、分割加工後に洗浄を実施しても、ウェーハの表面に加工屑が残ることがある。
本発明の目的は、分割加工後に、ウェーハの表面から加工屑を良好に除去することにある。
本発明のウェーハの分割方法（本分割方法）は、分割予定ラインによって区画された表面の各領域にデバイスが形成されているウェーハを、該分割予定ラインに沿って分割するウェーハの分割方法であって、裏面にダイシングテープが貼着され、該ダイシングテープを介してチャックテーブルによって保持された該ウェーハを、該分割予定ラインに沿って分割することによって、該デバイスを含む複数のチップを形成する分割工程と、該分割工程の後、複数の該チップの表面を研磨パッドによって研磨することによって、加工屑を除去する研磨工程と、該研磨工程の後、該チップの該表面側に洗浄水を供給することによって、該チップを洗浄する洗浄工程と、を含む。
本分割方法では、分割工程においてウェーハを分割してチップを得た後に、チップの表面を、研磨工程において研磨している。これにより、チップの表面に付着あるいは融着している加工屑を、良好に除去することができる。したがって、チップの製造に関する歩留まりを高めることができる。
ウェーハを示す斜視図である。 ウェーハを含むワークセットを示す説明図である。 分割工程を示す断面図である。 研磨工程を示す断面図である。 洗浄工程を示す断面図である。
本実施形態にかかるウェーハの分割方法では、図１に示すようなウェーハＷが用いられる。図１に示すように、ウェーハＷは、表面である表面２ａ、および、裏面である裏面２ｂを有する、円板状のシリコン基板である。ウェーハＷの表面２ａには、格子状の複数の分割予定ライン３によって区画された領域のそれぞれに、デバイス４が形成されている。
なお、デバイス４は、ウェーハＷの表面２ａに形成されている。したがって、表面２ａは、デバイス４の表面でもある。また、表面２ａは、ウェーハＷを分割することによって得られるチップの表面でもある。このため、以下では、「デバイス４の表面２ａ」および「チップの表面２ａ」のような表現を用いることもある。
ウェーハＷは、リングフレームＦおよびダイシングテープＴとともに、図２に示すようなワークセットＷＳを形成する。
ワークセットＷＳの形成では、まず、開口を有する環状のリングフレームＦの開口内に、リングフレームＦの中心と中心を一致させウェーハＷの表面２ａを下に向けて配置させる。
次に、円形状のダイシングテープＴの粘着面をリングフレームＦとウェーハＷの裏面２ｂとに貼着して、リングフレームＦの開口を塞ぎ、ダイシングテープＴを介してウェーハＷがリングフレームＦに支持されたワークセットＷＳが形成される。
このワークセットＷＳでは、ウェーハＷの表面２ａが露出されている。
次に、本実施形態の各工程について説明する。
［分割工程］
この工程では、ワークセットＷＳのウェーハＷを、分割予定ライン３に沿って分割することによって、デバイスを含む複数のチップを形成する。
この工程では、図３に示すように、ウェーハＷを含むワークセットＷＳが、第１チャックテーブル３１および切削部３３を備えた切削装置３０に設置される。
第１チャックテーブル３１は、図示しない吸引源に連通可能な、ポーラス材等からなる第１保持面３２を備えている。
分割工程では、図３に示すように、ウェーハＷの裏面２ｂが、ダイシングテープＴを介して、第１保持面３２に吸引保持される。また、リングフレームＦが、図示しない挟持クランプによって保持される。これにより、ウェーハＷは、その表面２ａが上向きに露出した状態で、第１チャックテーブル３１に固定される。
切削装置３０の切削部３３は、水平方向の回転軸を有する第１スピンドル３４、および、第１スピンドル３４とともに回転可能な切削ブレード３５を備えている。
そして、切削工程では、第１スピンドル３４が矢印Ｂ方向に回転しながら、切削部３３が降下する。さらに、ウェーハＷを保持している第１チャックテーブル３１が、水平面内で第１スピンドル３４の回転軸と直交する方向に移動する。
これにより、切削ブレード３５が、ウェーハＷの表面２ａにおけるデバイス４の間に設けられた分割予定ライン３に沿って、ウェーハＷを切断する。
その結果、ウェーハＷが複数のチップＣ１に分割され、ウェーハＷの表面２ａは、チップＣ１の表面２ａとなる。なお、チップＣ１は、その表面２ａに、１つずつのデバイス４を有している。
［研磨工程］
この工程では、複数のチップＣ１の表面２ａを、研磨パッドによって研磨することによって、表面２ａから加工屑を除去する。
この工程では、図４に示すように、複数のチップＣ１に分割されたウェーハＷは、リングフレームＦおよびダイシングテープＴと一体のワークセットＷＳの形状のまま、切削装置３０から取り外されて、研磨装置４０に設置される。
研磨装置４０は、第２チャックテーブル４１および研磨部４３を備えている。第２チャックテーブル４１は、図示しない吸引源に連通可能な、ポーラス材等からなる第２保持面４２を備えている。
研磨工程では、図４に示すように、分割工程と同様に、ウェーハＷの裏面２ｂが、ダイシングテープＴを介して、第２保持面４２に吸引保持される。また、リングフレームＦが、図示しない挟持クランプによって保持される。これにより、ウェーハＷは、その表面２ａが上向きに露出した状態で、第２チャックテーブル４１に固定される。
研磨装置４０の研磨部４３は、第２スピンドル４４、および、第２スピンドル４４とともに回転可能な研磨プレート４５を備えている。研磨プレート４５の底面には、平板状の研磨パッド４６が配設されている。
そして、研磨工程では、第２チャックテーブル４１が、たとえば矢印Ｃ方向に回転する。さらに、研磨部４３の研磨プレート４５が、矢印Ｃ方向に回転しながら降下する。そして、研磨パッド４６が、ウェーハＷの表面２ａ、すなわちチップＣ１の表面２ａを、押圧しながら研磨する。
また、研磨パッド４６による研磨の際、第２スピンドル４４内のスラリー供給路４４ａを介して、チップＣ１の表面２ａと研磨パッド４６との間に、スラリーが供給される。
そのため、研磨プレート４５と研磨パッド４６との中心を貫通する貫通孔が形成されていて、スラリー供給路４４ａを通ったスラリーは、貫通孔を通って、チップＣ１の表面２ａと研磨パッド４６との間に供給される。
なお、スラリーの供給では、スラリーは、第２スピンドル４４内を通過させなくてもよい。研磨加工中の研磨パッド４６がウェーハＷの面積より小さい面積の場合、または、研磨パッド４６がウェーハＷの表面２ａ全面を覆っていない場合には、研磨パッド４６で覆われていないため、露出したウェーハＷの表面２ａにスラリーが供給されてもよい。
また、研磨パッド４６をウェーハＷの表面２ａに接触させウェーハＷの表面２ａからはみ出している場合、研磨パッド４６の研磨面に向かってスラリーが供給されてもよい。
また、供給されたスラリーがウェーハＷの外周とリングフレームの内周との間のダイシングテープＴの上に滞留され、研磨面に滞留されたスラリーが供給されるようにしてもよい。
このような研磨により、チップＣ１の表面２ａから、従前の工程において付着あるいは融着した切削屑およびデブリ等の加工屑が除去される。なお、研磨除去量は、たとえば、３ｎｍ〜５ｎｍの範囲である。
［洗浄工程］
この工程では、チップＣ１の表面２ａ側に洗浄水を供給することによって、チップＣ１を洗浄する。
この工程では、図５に示すように、表面２ａの研磨後、複数のチップＣ１を含むウェーハＷは、リングフレームＦおよびダイシングテープＴと一体のワークセットＷＳの形状のまま、研磨装置４０から取り外されて、スピンナ洗浄装置５０に設置される。
スピンナ洗浄装置５０は、スピンナテーブル５１およびスピンナ洗浄部５３を備えている。スピンナテーブル５１は、図示しない吸引源に連通可能な、ポーラス材等からなる第３保持面５２を備えている。
洗浄工程では、図５に示すように、研磨工程等と同様に、ウェーハＷの裏面２ｂが、ダイシングテープＴを介して、第３保持面５２に吸引保持される。また、リングフレームＦが、図示しない挟持クランプによって保持される。これにより、ウェーハＷは、その表面２ａが上向きに露出した状態で、スピンナテーブル５１に固定される。
スピンナ洗浄装置５０のスピンナ洗浄部５３は、洗浄ノズル５４、および、洗浄ノズル５４を水平方向に移動させるための水平移動機構５５を備えている。
水平移動機構５５は、水平方向に延びるシャフト５６、および、洗浄ノズル５４を支持する支持部材５７を有している。支持部材５７は、洗浄ノズル５４を支持（保持）したまま、シャフト５６に沿って水平方向に移動することができる。また、洗浄ノズル５４には、水供給源５８およびエア供給源５９が接続されている。
そして、洗浄工程では、スピンナテーブル５１が、たとえば矢印Ｄ方向に回転する。さらに、ウェーハＷの上方に配置された洗浄ノズル５４が、支持部材５７によって、矢印Ｅによって示すように水平方向に移動する。
この際、水供給源５８から供給された水とエア供給源５９から供給されたエアとの混合物である二流体洗浄水が、洗浄ノズル５４から噴射される。
このようにして、ウェーハＷにおける略全てのチップＣ１の表面２ａに二流体洗浄水が噴射されて、チップＣ１が洗浄される。
また、この洗浄工程では、ウェーハＷの表面に洗浄部材を接触させて洗浄しても良い。
洗浄部材として、ブラシ、またはソフラススポンジを用いる。洗浄部材を接触させることで、ウェーハＷの表面２ａに付着したスラリーを除去する時間が短縮される。また、洗浄時にダイシングテープＴからチップＣ１が剥がれるチップ飛びを防止することができる。
なお、ブラシとしては、スクラブブラシが用いられると良い。
以上のように、本実施形態では、分割工程においてウェーハＷを分割してチップＣ１を得た後に、チップＣ１の表面２ａを、研磨工程において研磨している。これにより、表面２ａに付着あるいは融着している加工屑を、良好に除去することができる。したがって、チップＣ１の製造に関する歩留まりを高めることができる。
また、本実施形態では、研磨工程において、チップＣ１の表面２ａに対して、スラリーを用いたＣＭＰ（Chemical Mechanical Polishing）研磨を実施している。このようなＣＭＰ研磨は、ウェーハＷの製造時に、デバイス４の表面（すなわち表面２ａ）に実施される研磨である。このため、研磨工程において、表面２ａが劣化されることを抑制することができる。
ＷＳ：ワークセット、Ｆ：リングフレーム、Ｔ：ダイシングテープ、
Ｗ：ウェーハ、２ａ：表面、２ｂ：裏面、３：分割予定ライン、４：デバイス、
Ｃ１：チップ、
３０：切削装置、４０：研磨装置、５０：スピンナ洗浄装置

Claims (1)

  1. 分割予定ラインによって区画された表面の各領域にデバイスが形成されているウェーハを、該分割予定ラインに沿って分割するウェーハの分割方法であって、
    裏面にダイシングテープが貼着され、該ダイシングテープを介してチャックテーブルによって保持された該ウェーハを、該分割予定ラインに沿って分割することによって、該デバイスを含む複数のチップを形成する分割工程と、
    該分割工程の後、複数の該チップの表面を研磨パッドによって研磨することによって、加工屑を除去する研磨工程と、
    該研磨工程の後、該チップの該表面側に洗浄水を供給することによって、該チップを洗浄する洗浄工程と、
    を含むウェーハの分割方法。
JP2019069838A 2019-04-01 2019-04-01 ウェーハの分割方法 Active JP7327974B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019069838A JP7327974B2 (ja) 2019-04-01 2019-04-01 ウェーハの分割方法
CN202010194654.8A CN111799218A (zh) 2019-04-01 2020-03-19 晶片的分割方法
KR1020200039027A KR20200116424A (ko) 2019-04-01 2020-03-31 웨이퍼의 분할 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019069838A JP7327974B2 (ja) 2019-04-01 2019-04-01 ウェーハの分割方法

Publications (2)

Publication Number Publication Date
JP2020170741A true JP2020170741A (ja) 2020-10-15
JP7327974B2 JP7327974B2 (ja) 2023-08-16

Family

ID=72746054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019069838A Active JP7327974B2 (ja) 2019-04-01 2019-04-01 ウェーハの分割方法

Country Status (3)

Country Link
JP (1) JP7327974B2 (ja)
KR (1) KR20200116424A (ja)
CN (1) CN111799218A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059865A (ja) * 2001-08-20 2003-02-28 Towa Corp 切断装置及び切断方法
JP2005039088A (ja) * 2003-07-16 2005-02-10 Sanyo Electric Co Ltd 切削方法、切削装置及び半導体装置の製造方法
JP2006339373A (ja) * 2005-06-01 2006-12-14 Tokyo Seimitsu Co Ltd 溝形成方法
JP2015109348A (ja) * 2013-12-04 2015-06-11 株式会社ディスコ ウエーハの加工方法
JP2015126022A (ja) * 2013-12-25 2015-07-06 株式会社ディスコ 加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4571850B2 (ja) 2004-11-12 2010-10-27 東京応化工業株式会社 レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法
JP2006187834A (ja) 2005-01-06 2006-07-20 Disco Abrasive Syst Ltd 切削装置
JP5399662B2 (ja) 2008-08-19 2014-01-29 株式会社ディスコ 切削装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059865A (ja) * 2001-08-20 2003-02-28 Towa Corp 切断装置及び切断方法
JP2005039088A (ja) * 2003-07-16 2005-02-10 Sanyo Electric Co Ltd 切削方法、切削装置及び半導体装置の製造方法
JP2006339373A (ja) * 2005-06-01 2006-12-14 Tokyo Seimitsu Co Ltd 溝形成方法
JP2015109348A (ja) * 2013-12-04 2015-06-11 株式会社ディスコ ウエーハの加工方法
JP2015126022A (ja) * 2013-12-25 2015-07-06 株式会社ディスコ 加工方法

Also Published As

Publication number Publication date
JP7327974B2 (ja) 2023-08-16
KR20200116424A (ko) 2020-10-12
CN111799218A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
KR102505700B1 (ko) 웨이퍼의 가공 방법
WO2007099986A1 (ja) ウェーハ加工方法
TW201904703A (zh) 晶圓生成裝置
WO2007091670A1 (ja) ウェーハ加工装置及び方法
WO2007099787A1 (ja) ウェーハ加工方法
KR20150140215A (ko) 웨이퍼 가공 방법
JP7444410B2 (ja) 半導体チップ洗浄方法及び半導体チップ洗浄装置
JP2020088187A (ja) ウェーハの加工方法
CN103658986B (zh) 激光加工装置以及保护膜覆盖方法
TW202008452A (zh) 晶片製造方法
JP2018060912A (ja) 加工方法
JP6814574B2 (ja) テープ貼着方法
US20230294141A1 (en) Cleaning apparatus
JP5528202B2 (ja) 支持トレイ
JP7327974B2 (ja) ウェーハの分割方法
JP2017213613A (ja) ドレッサーボード及びドレス方法
TWI822984B (zh) 積層器件晶片之製造方法
JP2013258203A (ja) ウェーハの加工方法
JP2014054713A (ja) ウェーハの加工方法
TW202109640A (zh) 複數之裝置晶片之製造方法
JP4909575B2 (ja) 洗浄方法，洗浄装置
JP2016136558A (ja) 被加工物の切削方法
JPH06326185A (ja) ダイシング装置およびダイシング用ブレード
JP2015126022A (ja) 加工方法
JP5288785B2 (ja) ウェーハ加工装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230803

R150 Certificate of patent or registration of utility model

Ref document number: 7327974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150