JP2020167554A - マスタ装置、演算処理装置、プログラマブル・ロジック・コントローラ、ネットワーク、及び情報処理方法 - Google Patents

マスタ装置、演算処理装置、プログラマブル・ロジック・コントローラ、ネットワーク、及び情報処理方法 Download PDF

Info

Publication number
JP2020167554A
JP2020167554A JP2019067208A JP2019067208A JP2020167554A JP 2020167554 A JP2020167554 A JP 2020167554A JP 2019067208 A JP2019067208 A JP 2019067208A JP 2019067208 A JP2019067208 A JP 2019067208A JP 2020167554 A JP2020167554 A JP 2020167554A
Authority
JP
Japan
Prior art keywords
slave
output port
port
network
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019067208A
Other languages
English (en)
Other versions
JP6969585B2 (ja
Inventor
成憲 澤田
Shigenori Sawada
成憲 澤田
典弘 前川
Norihiro Maekawa
典弘 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2019067208A priority Critical patent/JP6969585B2/ja
Priority to EP20782535.7A priority patent/EP3952224B1/en
Priority to PCT/JP2020/005143 priority patent/WO2020202803A1/ja
Priority to CN202080020796.0A priority patent/CN113574833B/zh
Priority to US17/440,197 priority patent/US20220163939A1/en
Publication of JP2020167554A publication Critical patent/JP2020167554A/ja
Application granted granted Critical
Publication of JP6969585B2 publication Critical patent/JP6969585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/052—Linking several PLC's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/423—Loop networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/085—Retrieval of network configuration; Tracking network configuration history
    • H04L41/0853—Retrieval of network configuration; Tracking network configuration history by actively collecting configuration information or by backing up configuration information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/12—Discovery or management of network topologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/22—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks comprising specially adapted graphical user interfaces [GUI]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14037—Fault in I-O communication
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14054—Self test
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/4026—Bus for use in automation systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L2012/421—Interconnected ring systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H04L41/0806—Configuration setting for initial configuration or provisioning, e.g. plug-and-play

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Small-Scale Networks (AREA)
  • Programmable Controllers (AREA)

Abstract

【課題】リングトポロジを含むネットワークにおける不正な経路を容易に知ることが可能なマスタ装置を提供する。【解決手段】マスタ装置はリングトポロジを含むネットワークを構成する複数のスレーブ装置を管理する。複数のスレーブ装置は、リングトポロジの起点及び終点となる第１のスレーブ装置と、第１のスレーブ装置の第１の出力ポートと第２の出力ポートとの間に接続され、かつリングトポロジを構成する複数の第２のスレーブ装置とを含む。マスタ装置は、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが有効なときに検出されるネットワークの構成と、第２の出力ポート及び対となる出力ポートが無効にされたときに検出されるネットワークの構成とに基づき、第１の出力ポートと第２の出力ポートと間の不正な配線経路を特定し、かつ不正な配線経路を示す情報を情報処理装置に出力する。【選択図】図１

Description

本発明は、マスタ装置、演算処理装置、プログラマブル・ロジック・コントローラ、ネットワーク、及び情報処理方法に関する。
従来、マスタ装置とスレーブ装置とから構成される各種のネットワークが知られている。たとえば、特許文献１にも開示されているように、このようなネットワークは、ライントポロジ（ディジーチェーン）、リングトポロジ、ツリートポロジ、スタートポロジ等の各種の接続形態をとることができる。
特開２０１７−１５３０５０号公報
上記のようなネットワークにおいてスレーブ装置同士を配線で接続する際に、間違って、予定しているネットワーク構成とは異なる接続をしてしまうことが起き得る。
特に、リングトポロジを含むネットワークにおいては、当該ネットワークに不正な経路が存在していても、マスタ装置が当該不正な経路を検知できない場合がある。この場合、ネットワークのユーザ（管理者、作業者等）は、マスタ装置からの情報だけでは、どの経路が不正であるかを知ることができない。このため、ユーザは、現場で、配線を一つずつ確認する必要がある。
本開示は、上記の問題点に鑑みなされたものであって、その目的は、リングトポロジを含むネットワークにおける不正な経路を容易に知ることが可能なマスタ装置、演算処理装置、プログラマブル・ロジック・コントローラ、ネットワーク、及び情報処理方法を提供することにある。
本開示のある局面に従うと、マスタ装置は、リングトポロジを含むネットワークを構成する複数のスレーブ装置を管理する。複数のスレーブ装置は、リングトポロジの起点及び終点となる第１のスレーブ装置と、第１のスレーブ装置の第１の出力ポートと第２の出力ポートとの間に接続され、かつリングトポロジを構成する複数の第２のスレーブ装置とを含む。マスタ装置は、複数のスレーブ装置との通信に基づき、ネットワークの構成を検出する検出手段と、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートを無効にするためのポート制御手段と、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが有効なときに検出されるネットワークの構成と、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが無効にされたときに検出されるネットワークの構成とに基づいて、第１の出力ポートと第２の出力ポートと間の不正な配線経路を特定する特定手段と、特定された不正な配線経路を示す情報を、マスタ装置の外部の情報処理装置に出力する出力手段とを備える。
好ましくは、第１の出力ポートと第２の出力ポートとは、第１のスレーブ装置の出力ポートである。第１の出力ポートは、リングトポロジの起点ポートであり、第２の出力ポートは、リングトポロジの終点ポートである。
好ましくは、検出手段は、予め定められた検出用データを用いて、ネットワークの構成を検出する。検出用データは、第１のデータと、第１のデータが複数の第２のスレーブ装置を通過した時刻を示すタイムスタンプ情報を各第２のスレーブ装置から取得するための第２のデータとを含む。
好ましくは、検出手段は、マスタ装置が起動したことを条件に、検出用データを送信する。
好ましくは、検出手段は、ネットワークに新たな機器が追加されたことが検出されたことを条件に、検出用データを送信する。
好ましくは、複数の第２のスレーブ装置の１つは、入力ポートと複数の出力ポートとを有する分岐用のスレーブ装置であり、複数の出力ポートの各々には、第２のスレーブ装置と、リングトポロジを構成しない第３のスレーブ装置とが接続可能である。不正な配線経路がない場合には、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが有効なときに検出されるネットワークの構成と、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが無効化されたときに検出されるネットワークの構成とには、第３のスレーブ装置の情報が含まれる。不正な配線経路がある場合には、場合には、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが有効なときに検出されるネットワークの構成には第３のスレーブ装置の情報が含まれず、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが無効化されたときに検出されるネットワークの構成に第３のスレーブ装置の情報が含まれる。
好ましくは、配線にて互いに接続された第２のスレーブ装置のうち、一方のスレーブ装置は、他方のスレーブ装置よりもリングトポロジの起点側に位置する。他方のスレーブ装置と一方のスレーブ装置とを接続する配線経路が不正でない場合には、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが有効なときに検出されるネットワークの構成と、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが無効化されたときに検出されるネットワークの構成とには、一方のスレーブ装置の情報と他方のスレーブ装置の情報とが含まれる。他方のスレーブ装置と一方のスレーブ装置とを接続する配線経路が不正である場合には、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが有効なときに検出されるネットワークの構成には一方のスレーブ装置の情報が含まれず、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが無効化されたときに検出されるネットワークの構成に一方のスレーブ装置の情報と他方のスレーブ装置の情報とが含まれる。
好ましくは、ネットワークは、ＥｔｈｅｒＣＡＴネットワークである。
本発明の他の開示に従うと、演算処理装置は、上述したマスタ装置を備える。
本発明のさらに他の開示に従うと、プログラマブル・ロジック・コントローラは、上述した演算処理装置のハードウェアユニットを備える。
本発明のさらに他の開示に従うと、ネットワークは、リングトポロジを含む。ネットワークは、ネットワークを構成する複数のスレーブ装置と、複数のスレーブ装置を管理するマスタ装置と、マスタ装置に通信可能に接続された情報処理装置とを備える。複数のスレーブ装置は、リングトポロジの起点及び終点となる第１のスレーブ装置と、第１のスレーブ装置の第１の出力ポートと第２の出力ポートとの間に接続され、かつリングトポロジを構成する複数の第２のスレーブ装置とを含む。マスタ装置は、複数のスレーブ装置との通信に基づき、ネットワークの構成を検出する。マスタ装置は、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートを無効にすることが可能である。マスタ装置は、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが有効なときに検出されるネットワークの構成と、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが無効にされたときに検出されるネットワークの構成とに基づいて、第１の出力ポートと第２の出力ポートと間の不正な配線経路を特定する。マスタ装置は、特定された不正な配線経路を示す情報を、情報処理装置に出力する。情報処理装置は、不正な配線経路を表示する。
本発明のさらに他の開示に従うと、情報処理方法は、リングトポロジを含むネットワークを構成する複数のスレーブ装置を管理するマスタ装置において実行される。複数のスレーブ装置は、リングトポロジの起点及び終点となる第１のスレーブ装置と、第１のスレーブ装置の第１の出力ポートと第２の出力ポートとの間に接続され、かつリングトポロジを構成する複数の第２のスレーブ装置とを含む。情報処理方法は、マスタ装置が、複数のスレーブ装置との通信に基づき、ネットワークの構成を検出するステップと、マスタ装置が、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートを無効にするステップと、マスタ装置が、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが有効なときに検出されるネットワークの構成と、第２の出力ポート及び第２の出力ポートと対となる第２のスレーブ装置の出力ポートが無効にされたときに検出されるネットワークの構成とに基づいて、第１の出力ポートと第２の出力ポートと間の不正な配線経路を特定するステップと、マスタ装置が、特定された不正な配線経路を示す情報を、マスタ装置の外部の情報処理装置に出力するステップとを備える。
上記の開示によれば、リングトポロジを含むネットワークにおける不正な経路を容易に知ることが可能となる。
ネットワークの状態を表した図である。 ネットワークの構成を説明するための図である。 ＰＬＣのハードウェア構成例を示すブロック図である。 リングトポロジにおけるデータを説明するための図である。 ライントポロジにおけるデータの流れを説明するための図である。 ネットワークの構成を表した図である。 分岐用のスレーブを説明するための図である。 他の分岐用のスレーブを説明するための図である。 図６に示したネットワークにおけるデータの流れを説明するための図である。 ネットワークにおいて不正な配線経路がなされた場合におけるデータの流れを説明するための図である。 スレーブの出力ポートからケーブルを取り外した状態を表した図である。 スレーブの出力ポートを無効化した状態を表した図である。 図９の状態でネットワークが構成されている場合に、サポート装置で表示される画面を表した図である。 図１０の状態でネットワークが構成されている場合に、サポート装置で表示される画面を表した図である。 図１２の状態でネットワークが構成されている場合に、サポート装置で表示される画面を表した図である。 ライントポロジを含むネットワークを表した図である。 図１６に示したライントポロジを有するネットワークにおけるデータの流れを説明するための図である。 ネットワークにおいて不正な配線経路がなされた場合における、データの流れを説明するための図である。 ネットワークにおけるデータの流れを説明するための図である。 ネットワークにおいて不正な配線経路がなされた場合における、データの流れを説明するための図である。 スレーブの出力ポートを無効化した状態を表した図である。 図２０の状態でネットワークに検出用データを流し、かつ図２１の状態でネットワークにデータを流した場合に、サポート装置で表示される画面を表した図である。 マスタの機能的構成を説明するための図である。 マスタが管理するスレーブ情報を示した図である。 リングトポロジを含むネットワークを示した図である。 図２５に示した接続関係を有するネットワークにおいてマスタが管理するスレーブのデータを示した図である。 図２５に示したネットワークにおいて、スレーブの出力ポートを無効化した状態を表した図である。 図２７に示した接続関係を有するネットワークにおいてマスタが管理するスレーブのデータを示した図である。 ネットワークにおいて不正な配線経路がなされた状態を表した図である。 図２９に示した接続関係を有するネットワークにおいてマスタが管理するスレーブのデータを示した図である。 図２９に示したネットワークにおいて、スレーブの出力ポートを無効化した状態を表した図である。 図３１に示した接続関係を有するネットワークにおいてマスタが管理するスレーブのデータを示した図である。 マスタにおいて実行される処理の流れを示したフロー図である。
以下において、本発明の実施の形態について図面を参照しつつ説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称及び機能も同じである。したがって、それらについては詳細な説明は繰返さない。
なお、以下では、マスタ装置を「マスタ」と称し、スレーブ装置を「スレーブ」と称する。スレーブは、入力ポートと出力ポートとを備える。各図においては、便宜上、入力ポートを「ＩＮポート」あるいは単に「ＩＮ」として表記し、出力ポートを「ＯＵＴポート」あるいは単に「ＯＵＴ」として表記する。
また、以下では、不正な配線経路とは、ユーザ（作業者等）の誤配線によって生じた通信経路を指す。具体的には、不正な配線経路とは、マスタに記憶されたネットワーク構成情報に従っていない経路を指す。
なお、ネットワーク構成情報は、マスタに接続される情報処理装置によって、ユーザによって事前に作成され、かつマスタに送られる。このように、当該ネットワーク構成情報は、ユーザの意図通りのネットワーク構成を示している。詳しくは、ネットワーク構成情報は、ネットワークに接続される装置を識別する情報を含む。
ネットワーク構成情報は、ネットワークにおいて接続されている構成を特定するための情報が格納されている。たとえば、ネットワーク構成情報には、マスタ（プログラマブル・ロジック・コントローラ）、当該マスタに接続されたスレーブ等で、ネットワークが構成されている旨の情報が格納されている。ネットワーク構成情報は、マスタとスレーブとの間の接続関係等の情報を含む。
§１ 適用例
図１は、ネットワークの状態を表した図である。
図１に示されるように、ネットワーク（ネットワークシステム）は、マスタと複数のスレーブとで構成されている。マスタは、リングトポロジを含むネットワークを構成する複数のスレーブ＃１〜＃５を管理する。また、マスタは、外部の情報処理装置に通信可能に接続されている。
スレーブ＃１は、リングトポロジの起点及び終点となるスレーブである。スレーブ＃２〜＃４は、スレーブ＃１の出力ポート＃１と出力ポート＃２との間に接続され、かつリングトポロジを構成する。なお、スレーブ＃５は、リングトポロジを構成しない。
また、スレーブ＃１もリングトポロジを構成するスレーブである。詳しくは、スレーブ＃１については、出力ポート＃１と出力ポート＃２とがリングトポロジを構成し、スレーブ＃１の入力ポートはリングトポロジを構成しないとも言える。
状態（Ａ）では、出力ポート＃１と出力ポート＃２との間に不正な配線経路が存在する。スレーブ＃３では、入力ポートに入力されたデータは、出力ポート＃１から出力される。その結果、当該データは、スレーブ＃５には届かず、スレーブ＃４に入力される。その後、当該データは、スレーブ＃１に戻る。
スレーブ＃３では、複数の出力ポートに配線（ケーブル）が接続されている場合、当該配線が接続された出力ポートのうち、ポート番号の若いものからデータが出力される。たとえば、状態（Ａ）では、出力ポート＃１と出力ポート＃４とに配線が接続されているため、出力ポート＃１からデータが出力される。
このように、状態（Ａ）では、マスタは、スレーブ＃５と通信できないため、スレーブ＃５を認識できない。したがって、この場合、マスタは、スレーブ＃１〜＃４を含むネットワークの構成を検出する。
次に、マスタは、状態（Ｂ）に示すように、スレーブ＃４の出力ポート（すなわち、スレーブ＃１の出力ポート＃２と対となる、スレーブ＃４の出力ポート）、及びスレーブ＃１の出力ポート＃２を無効にする。すなわち、マスタは、スレーブ＃４の出力ポート及びスレーブ＃１の出力ポート＃２の状態を、オープン状態からクローズ状態に遷移させる。スレーブ＃４の出力ポートが無効になると、スレーブ＃４の入力ポートに入力されたデータは、スレーブ＃４の出力ポートから出力されない。その後、データは、スレーブ＃４の入力ポートに送られ、当該入力ポートからスレーブ＃３の出力ポート＃１に入力される。
スレーブ＃３の出力ポート＃２，＃３には配線が接続されていないため、スレーブ＃３の出力ポート＃１に入力されたデータは、出力ポート＃４から出力される。その結果、データは、スレーブ＃５の入力ポートに入力される。その後、当該データは、スレーブ＃５の出力ポートから出力され、スレーブ＃３の出力ポート＃４に入力される。さらに、当該データは、スレーブ＃３の入力ポートからスレーブ＃２の出力ポートに送られ、その後、スレーブ＃２の入力ポートからスレーブ＃１の出力ポート＃１へと送られる。
このように、マスタは、スレーブ＃４の出力ポート及びスレーブ＃１の出力ポート＃２を無効にすることにより、スレーブ＃５を認識できるようになる。したがって、この場合、マスタは、スレーブ＃１〜＃５を含むネットワークの構成を検出する。
このようして、マスタは、スレーブ＃５の存在を検知できる。これにより、マスタは、スレーブ＃３に対するスレーブ＃５の配線経路が不正であることを検知できる。また、マスタは、スレーブ＃３に対するスレーブ＃４の配線経路が不正であることも検知できる。
以上のように、マスタは、スレーブ＃１の出力ポート＃２及びスレーブ＃１の出力ポート＃２と対となるスレーブ＃４の出力ポート有効なときに検出されるネットワークの構成と、スレーブ＃１の出力ポート＃２及びスレーブ＃１の出力ポート＃２と対となるスレーブ＃４の出力ポートが無効にされたときに検出されるネットワークの構成とに基づいて、スレーブ＃１の出力ポート＃１と出力ポート＃２と間の不正な配線経路を特定する。なお、「対」とは、ケーブルにより直接接続されるポートの組み合わせであるとも言える。
したがって、マスタが、特定された不正な配線経路を示す情報を情報処理装置に出力することより、ネットワークのユーザ（管理者、作業者等）は、リングトポロジを含むネットワークにおける不正な経路を知ることができる。これにより、状態（Ａ）のように、マスタによって得られたネットワーク構成がユーザにとって意図しないネットワークの構成であった場合であっても、ユーザは、現場で配線を一つずつ確認する必要が不要となる。
§２ 構成例
＜Ａ．ネットワークの構成＞
図２は、ネットワークの構成を説明するための図である。
図２を参照して、ネットワーク（ネットワークシステム）１は、制御装置であるＰＬＣ（プログラマブル・ロジック・コントローラ）１０と、情報処理装置としてのサポート装置２００と、複数のスレーブ３００とを含む。ＰＬＣ１０は、演算処理装置としてのＣＰＵ（Central Processing Unit）ユニット１００を含む。ＣＰＵユニット１００は、ＥｔｈｅｒＣＡＴ（登録商標）のマスタ１５０を含む。マスタ１５０は、サポート装置２００において予め作成されたネットワーク構成情報をサポート装置２００から取得し、かつ記憶する。ネットワーク構成情報は、ＥｔｈｅｒＣＡＴのネットワーク構成と、ＥｔｈｅｒＣＡＴのマスタのパラメータ設定と、プロセスデータ等を記憶している。
複数のスレーブ３００は、ＥｔｈｅｒＣＡＴに対応したＬＡＮ（Local Area Network）ケーブル８によってＰＬＣ１０（典型的には、マスタ１５０）に接続されている。
なお、以下では、マスタ及びスレーブはＥｔｈｅｒＣＡＴ通信に準拠した機器とする。
＜Ｂ．ＰＬＣ１０のハードウェア構成例＞
図３は、ＰＬＣ１０のハードウェア構成例を示すブロック図である。図３を参照して、ＰＬＣ１０は、ＣＰＵユニット１００及び１または複数のＩ／Ｏユニット１２４−１，１２４−２，…を含む。
ＣＰＵユニット１００は、プロセッサ１０２と、チップセット１０４と、主記憶装置１０６と、二次記憶装置１０８とを含む。また、ＣＰＵユニット１００は、上位ネットワークコントローラ１１０と、ＵＳＢ（Universal Serial Bus）コントローラ１１２と、メモリカードインターフェイス１１４とを含む。さらに、ＣＰＵユニット１００は、内部バスコントローラ１２２と、フィールドバスコントローラ１１８と、タイマ１２５とを含む。
プロセッサ１０２は、ＣＰＵ（Central Processing Unit）やＭＰＵ（Micro-Processing Unit）などで構成され、二次記憶装置１０８に格納された各種プログラムを読み出して、主記憶装置１０６に展開して実行する。プロセッサ１０２は、各種プログラムを主記憶装置１０６に展開することで、制御対象に応じた制御、及び、各種処理を実現する。チップセット１０４は、プロセッサ１０２と各デバイスを制御することで、ＰＬＣ１０全体としての処理を実現する。
二次記憶装置１０８には、システムプログラムと、ユーザプログラム１５２とが格納される。
上位ネットワークコントローラ１１０は、上位ネットワークを介した他の装置との間のデータの遣り取りを制御する。より具体的には、上位ネットワークコントローラ１１０は、例えば、外部装置にプロセス値を送信する。
ＵＳＢコントローラ１１２は、ＵＳＢ接続を介してサポート装置２００との間のデータの遣り取りを制御する。
メモリカードインターフェイス１１４は、メモリカード１１６を着脱可能に構成されており、メモリカード１１６に対してデータを書込み、メモリカード１１６から各種データ（ユーザプログラム１５２やトレースデータなど）を読出すことが可能になっている。
内部バスコントローラ１２２は、ＰＬＣ１０に搭載されるＩ／Ｏユニット１２４−１，１２４−２，…との間でデータを遣り取りするインターフェイスである。
フィールドバスコントローラ１１８は、フィールドバス（フィールドネットワーク）を介した他の装置との間のフィード値の遣り取りを制御する。本例では、フィールドバスコントローラ１１８が、上述したマスタとして機能する。たとえば、フィールドバスコントローラ１１８の内部のマイクロプロセッサ（図示せず）がファームウェアを実行することにより、フィールドバスコントローラ１１８がマスタとして機能する。あるいは、フィールドバスコントローラ１１８内のＡＳＩＣ（application specific integrated circuit）が、フィールドバスコントローラ１１８がマスタとして機能する。
なお、これに限らず、二次記憶装置１０８のシステムプログラムがマスタとしての機能を果たしてもよい。あるは、サポート装置２００がマスタとして機能してもよい。
図３には、プロセッサ１０２がプログラムを実行することで必要な機能が提供される構成例を示したが、これらの提供される機能の一部または全部を、専用のハードウェア回路（例えば、ＡＳＩＣ（Application Specific Integrated Circuit）またはＦＰＧＡ（Field-Programmable Gate Array）など）を用いて実装してもよい。あるいは、ＰＬＣ１０の主要部を、汎用的なアーキテクチャに従うハードウェア（例えば、汎用パソコンをベースとした産業用パソコン）を用いて実現してもよい。この場合には、仮想化技術を用いて、用途の異なる複数のＯＳ（Operating System）を並列的に実行させるとともに、各ＯＳ上で必要なアプリケーションを実行させるようにしてもよい。
＜Ｃ．データの構造及びデータの流れ＞
以下では、互いにケーブルで接続された２つのスレーブのうち、一方のスレーブの出力ポートから他方のスレーブの入力ポートへのデータ入力を、「ＯＵＴからＩＮへの入力」とも称する。また、互いにケーブルで接続された２つのスレーブのうち、一方のスレーブの入力ポートから他方のスレーブの出力ポートへのデータ入力を、（以下、「ＩＮからＯＵＴへの入力」とも称する）。
さらに、互いにケーブルで接続された２つのスレーブのうち、一方のスレーブの入力ポートから他方のスレーブの入力ポートへのデータ入力を、「ＩＮからＩＮへの入力」とも称する。また、互いにケーブルで接続された２つのスレーブのうち、一方のスレーブの出力ポートから他方のスレーブの出力ポートへのデータ入力を、「ＯＵＴからＯＵＴへの入力」とも称する。
また、互いにケーブルで接続された２つのスレーブの接続態様が、これら４つのいずれであるかを判定することを、「ＩＮ−ＯＵＴ関係判定」とも称する。なお、当該判定は、マスタ１５０によって実行される。なお、図１の状態（Ｂ）の矢印に示したように、スレーブ＃３とスレーブ＃５との関係に着目すると、「ＯＵＴからＩＮへの入力」と、「ＩＮからＯＵＴへの入力」とが行われている。
図４は、リングトポロジにおけるデータを説明するための図である。図４（Ａ）は、リングトポロジの構成の流れを説明するための図である。図４（Ｂ）は、データ（詳しくは、フレームデータ）の構造を説明するための図である。図４（Ａ）を参照して、マスタ１５０は、プロセスデータ等のデータＤ４を出力する。
データＤ４は、フィールドネットワーク（ＥｔｈｅｒＣＡＴ）によって、分岐用のスレーブＺ、スレーブＡ、スレーブＢ、スレーブＣ、スレーブＤ、スレーブＺをこの順番に通過し、マスタ１５０に戻る。なお、図４（Ａ）のデータＤ４におけるＡ，Ｂ，Ｃ，Ｄの記号は、それぞれ、スレーブＡに関するデータ、スレーブＢに関するデータ、スレーブＣに関するデータ、スレーブＤに関するデータを表している。
図４（Ｂ）を参照して、データＤ４は、スレーブＡのＯＵＴデータが格納される領域と、スレーブＢのＯＵＴデータが格納される領域と、スレーブＣのＯＵＴデータが格納される領域と、スレーブＤのＯＵＴデータが格納される領域とを含む。さらに、データＤ４は、スレーブＡのＩＮデータが格納される領域と、スレーブＢのＩＮデータが格納される領域と、スレーブＣのＩＮデータが格納される領域と、スレーブＤのＩＮデータが格納される領域とを含む。
スレーブＡのＯＵＴデータが格納される領域には、スレーブＡが取得する（読み出す）データがマスタ１５０によって書き込まれる。また、同様に、スレーブＢ，Ｃ，ＤのＯＵＴデータが格納される領域には、それぞれ、スレーブＢ，Ｃ，Ｄが取得するデータが書き込まれる。
また、スレーブＡのＩＮデータが格納される領域は、スレーブＡがセンサ等の装置から取り込んだデータが書き込まれる。また、同様に、スレーブＢ，Ｃ，ＤのＩＮデータが格納される領域には、それぞれ、スレーブＢ，Ｃ，Ｄがセンサ等の装置から取り込んだデータが書き込まれる。
なお、マスタ１５０は、データＤ４と同様のデータ構造にて、後述する検出用データをネットワークに送信する。
図５は、ライントポロジにおけるデータの流れを説明するための図である。
図５を参照して、破線の矢印は、データ（詳しくは、フレームデータ）の流れ（経路）を表している。また、破線の矢印の上下の番号（（i），（ii），(iii)，…）は、データの流れの順序（経路の順序）を示している。以下では、説明の便宜上、経路（i）等と記載した場合には、番号（i）の経路を指すものとする。これらは、図９等の他の図面でも同様である。
スレーブ３２１の入力ポート３２１１にデータが入力されると（（i）参照）、入力ポート３２１１からデータ処理部３２１２にデータが送られる（（ii）参照）。データ処理部３２１２は、受け付けたデータに対して所定の処理を行なう。その後、データ処理部３２１２は、処理後のデータを出力ポート３２１３に送る（（iii）参照）。
データは、出力ポート３２１３から、ケーブル８を介してスレーブ３２２に送信される。データは、スレーブ３２２の入力ポート３２２１に入力される（（iv）参照）。スレーブ３２２の入力ポート３２２１にデータが入力されると、入力ポート３２２１からデータ処理部３２２２にデータが送られる（（v）参照）。データ処理部３２２２は、受け付けたデータに対して所定の処理を行なう。その後、データ処理部３２２２は、処理後のデータを出力ポート３２２３に送る（（vi）参照）。
その後、データは、出力ポート３２２３から、データ処理部３２２２を介することなく、入力ポート３２２１に送られる（（vii）参照）。入力ポート３２２１に送られたデータは、ケーブル８を介して、スレーブ３２１に送信される。データは、スレーブ３２１の出力ポート３２１３に入力される（（viii）参照）。
スレーブ３２１の出力ポート３２１３にデータが入力されると、データは、出力ポート３２１３から、データ処理部３２１２を介することなく、入力ポート３２１１に送られる（（ix）参照）。その後、データは、スレーブ３２１の入力ポート３２１１から、ケーブル８を介してスレーブ３２１に接続された機器（図示せず）に送信される（（x）参照）。
図５の例では、スレーブ３２１とスレーブ３２２との間で、出力ポート３２１３から入力ポート３２２１へのデータ入力（「ＯＵＴからＩＮへの入力」）と、入力ポート３２２１から出力ポート３２１３へのデータ入力（「ＩＮからＯＵＴへの入力」）とが行われる。
ライントポロジの場合には、上記のように、配線接続が正しくても、ＯＵＴからＩＮへの入力と、ＩＮからＯＵＴへの入力とが行われる。一方、リングトポロジの場合には、配線経路が正しい限り、ＩＮからＯＵＴへの入力は行われない。
また、スレーブ内においては、入力ポートから出力ポートへと向かう経路に、データ処理部が配置される。スレーブ内においては、出力ポートから入力ポートへと向かう場合には、フレーム処理がなされない。スレーブ内においては、出力ポートから入力ポートへと向かう経路には、データ処理部が配置されていない。以下に示す各スレーブ（分岐用のスレーブを除く）は、このようなフレーム処理を有するものとする。
以下、２つのネットワークの具体例を挙げつつ、ポートを無効化する意義及び処理について説明する。
＜Ｄ．第１のネットワーク例＞
（ｄ１．不正な配線がない場合）
図６は、ネットワーク５０の構成を表した図である。
図６を参照して、ネットワーク５０は、マスタ１５０と、スレーブ３１０〜３１４と、サポート装置２００（図示せず）とを備える。図６の状態は、不正な配線経路がない状態を示している。
マスタ１５０は、ケーブル８によってスレーブ３１０と接続されている。詳しくは、マスタ１５０の出力ポートとスレーブ３１０の入力ポートとがケーブル８によって接続されている。
スレーブ３１０は、分岐用のスレーブである。ネットワーク５０においては、スレーブ３１０が、リングトポロジの起点及び終点となる。スレーブ３１０の出力ポートＸ４と出力ポートＸ５との間に、スレーブ３１１、３１２，３１３が、リングトポロジの起点側から、この順に接続されている。つまり、スレーブ３１０の出力ポートＸ４が、リングトポロジの起点ポートとなり、スレーブ３１０の出力ポートＸ５がリングトポロジの終点ポートとなる。
スレーブ３１２は、分岐用のスレーブである。スレーブ３１２の出力ポートＸ５は、ケーブル８によって、スレーブ３１４の入力ポートと接続されている。スレーブ３１２の出力ポートＸ６は、ケーブル８によって、スレーブ３１３の入力ポートと接続されている。
スレーブ３１３の出力ポートは、ケーブル８によって、スレーブ３１０の出力ポートＸ６と接続されている。
なお、本例のネットワーク５０では、ネットワーク５０内に、リングトポロジの起点及び終点となるスレーブ（本例では、スレーブ３１０）を１つだけ配置できる。以下では、このようなスレーブ３１０を、「リング起点スレーブ」とも称する。
図７は、分岐用のスレーブ３１０，３１２を説明するための図である。
図７を参照して、スレーブ３１０では、出力ポートＸ２または出力ポートＸ４が、リングトポロジの起点（始点）となるポート（以下、「起点ポート」と称する）となる。出力ポートＸ２を起点ポートとして用いた場合、出力ポートＸ３がリングトポロジの終点となるポート（以下、「終点ポート」と称する）となる。出力ポートＸ４を起点ポートとして用いた場合、出力ポートＸ５がリングトポロジの終点ポートとなる。なお、マスタ１５０では、物理的に１台のスレーブ３１０を、論理的に２台のスレーブとして扱う。
図８は、他の分岐用のスレーブ３１９を説明するための図である。
図８を参照して、スレーブ３１９では、出力ポートＸ２が起点ポートとなり、出力ポートＸ３が終点ポートとなる。スレーブ３１０（あるいはスレーブ３１２）の代わりに、スレーブ３１９を用いてもよい。
図９は、図６に示したネットワーク５０におけるデータの流れを説明するための図である。以下、図９を参照して、不正な配線経路がない状態におけるデータの流れを説明する。なお、マスタとスレーブとの間の通信、及びスレーブ同士の通信は、ケーブル８を介して行われる。
まず、マスタ１５０の出力ポートから出力さえたデータは、リング起点スレーブであるスレーブ３１０の入力ポート入力される（（i）参照）。入力されたデータは、スレーブ３１０の出力ポートＸ４（起点ポート）からスレーブ３１１の入力ポートに送信される（（ii）参照）。スレーブ３１１内において、入力ポートに入力されたデータは、データ処理部（図示せず）を介して出力ポートに送られる（（iii）参照）。
スレーブ３１１の出力ポートから出力されたデータは、分岐用のスレーブ３１２の入力ポートに入力される（（iv)参照）。スレーブ３１２の入力ポートに入力されたデータは、出力ポートＸ５から出力されて、スレーブ３１４の入力ポートに入力される（（v)参照）。
スレーブ３１４内において、入力ポートに入力されたデータは、データ処理部（図示せず）を介して出力ポートに送られる（（vi）参照）。その後、スレーブ３１４内において、データは、出力ポートから、データ処理部（図示せず）を介さずに入力ポートに送られる（（vii）参照）。その後、入力ポートに送られたデータは、分岐用のスレーブ３１２の出力ポートＸ５に入力される（（viii）参照）。
スレーブ３１２の出力ポートＸ５に入力されたデータは、スレーブ３１２の出力ポートＸ６からスレーブ３１３に入力ポートに送信される（（ix）参照）。スレーブ３１３内において、入力ポートに入力されたデータは、データ処理部（図示せず）を介して出力ポートに送られる（（x）参照）。スレーブ３１３の出力ポートから出力されたデータは、分岐用のスレーブ３１０の出力ポートＸ５に入力される（（xi)参照）。その後、スレーブ３１０の出力ポートＸ５に入力されたデータは、スレーブ３１０の入力ポートからマスタ１５０の出力ポートへと送信される（（xii）参照）。
このように、ネットワーク５０においては、マスタから出力されたデータは、スレーブ３１０、スレーブ３１１、スレーブ３１２、スレーブ３１４、スレーブ３１３、スレーブ３１０、マスタ１５０の順に流れる。分岐用のスレーブ３１０，３１２以外のスレーブに着目すると、マスタから出力されたデータは、スレーブ３１１、スレーブ３１４、スレーブ３１３の順に流れる。また、スレーブにおいてデータ処理部による処理がなされる順も、スレーブ３１１（図の＃１）、スレーブ３１４（図の＃２）、スレーブ３１３（図の＃３）となる。
（ｄ２．不正な配線がある場合）
図１０は、ネットワーク５０において不正な配線経路がなされた場合におけるデータの流れを説明するための図である。
図１０を参照して、分岐用のスレーブ３１２に対するスレーブ３１４とスレーブ３１３との接続が間違っている。すなわち、スレーブ３１２の出力ポートＸ５に接続されるべきスレーブ３１４が、間違って出力ポートＸ６に接続されている。また、スレーブ３１２の出力ポートＸ６に接続されるべきスレーブ３１３が、間違って出力ポートＸ５に接続されている。このように、スレーブ３１２に対するスレーブ３１４の配線とスレーブ３１３の配線とが、入れ違っている。
以下、図１０の場合におけるデータの流れについて説明する。なお、経路（i）〜（iv）までは、図９の場合と同様であるため、ここでは繰り返し説明をしない。
スレーブ３１２の入力ポートに入力されたデータは、スレーブ３１２の出力ポートＸ５から出力されて、スレーブ３１３の入力ポートに入力される（（v）参照）。スレーブ３１３内において、入力ポートに入力されたデータは、データ処理部（図示せず）を介して出力ポートに送られる（（vi）参照）。スレーブ３１３の出力ポートから出力されたデータは、分岐用のスレーブ３１０の出力ポートＸ５に入力される（（vii)参照）。その後、スレーブ３１０の出力ポートＸ５に入力されたデータは、スレーブ３１０の入力ポートからマスタ１５０の出力ポートへと送信される（（viii）参照）。
このように、ネットワーク５０において、上記のような不正な配線経路がある場合には、マスタから出力されたデータは、スレーブ３１０、スレーブ３１１、スレーブ３１２、スレーブ３１３、スレーブ３１０、マスタ１５０の順に流れる。
分岐用のスレーブ３１０，３１２以外のスレーブに着目すると、マスタから出力されたデータは、スレーブ３１１、スレーブ３１３の順に流れる。また、スレーブにおいてデータ処理部による処理がなされる順も、スレーブ３１１（図の＃１）、スレーブ３１３（図の＃２）である。すなわち、スレーブ３１４にはデータが流れない。このため、マスタ１５０は、スレーブ３１４の存在を検知することができない。
（ｄ３．スレーブ３１４の検知方法）
ところで、スレーブ３１４の存在を検知する１つの方法として、リング起点スレーブである分岐用のスレーブ３１０の出力ポートＸ５（すなわち、終点ポート）からケーブル８を取り外すことが考えられる。以下、この場合における、データの流れについて説明する。
図１１は、スレーブ３１０の出力ポートＸ５からケーブルを取り外した状態を表した図である。なお、図１１の例では、スレーブ３１３の出力ポートからもスレーブ３１０との接続に用いられていたケーブルを取り外している。なお、経路（i）〜（v）までは、図１０の場合と同様であるため、ここでは繰り返し説明をしない。
スレーブ３１３の入力ポートに入力されたデータは、スレーブ３１３内のデータ処理部（図示せず）を介してスレーブ３１３の出力ポートに送られた後、当該出力ポートからスレーブ３１３の入力ポートに送られる（（vi）参照）。その後、データは、スレーブ３１３の入力ポートからスレーブ３１２の出力ポートＸ５に送信される（（vii）参照）。スレーブ３１２の出力ポートＸ５に入力されたデータは、スレーブ３１２の出力ポートＸ６からスレーブ３１４の入力ポートに入力される（（viii）参照）。
スレーブ３１４の入力ポートに入力されたデータは、スレーブ３１４内のデータ処理部（図示せず）を介してスレーブ３１４の出力ポートに送られた後、当該出力ポートからスレーブ３１４の入力ポートに送られる（（ix）参照）。その後、データは、スレーブ３１４の入力ポートからスレーブ３１２の出力ポートＸ６に送信される（（x）参照）。
その後、スレーブ３１２の出力ポートＸ６に入力されたデータは、スレーブ３１２の入力ポートからスレーブ３１１の出力ポートに入力される（（xi）参照）。スレーブ３１１の出力ポートに入力されたデータは、スレーブ３１１の入力ポートに送られ(（xii）参照）、その後、当該入力ポートからリング起点スレーブであるスレーブ３１０の出力ポートＸ４に入力される(（xiii）参照）。
スレーブ３１０の出力ポートＸ４に入力されたデータは、スレーブ３１０の入力ポートからマスタ１５０の出力ポートへと送信される（（xiv）参照）。
このように、図１１に示すネットワーク５０においては、マスタから出力されたデータは、スレーブ３１０、スレーブ３１１、スレーブ３１２、スレーブ３１３、スレーブ３１２、スレーブ３１４、スレーブ３１２、スレーブ３１１、スレーブ３１０、マスタ１５０の順に流れる。
分岐用のスレーブ３１０，３１２以外のスレーブに着目すると、マスタから出力されたデータは、スレーブ３１１、スレーブ３１３、スレーブ３１４、スレーブ３１１の順に流れる。また、スレーブにおいてデータ処理部による処理がなされる順は、スレーブ３１１（図の＃１）、スレーブ３１３（図の＃２）、スレーブ３１４（図の＃３）である。
このように、スレーブ３１０の終点ポートである出力ポートＸ５からケーブル８を取り外すことにより、マスタ１５０は、スレーブ３１４の存在を検知することができるようになる。
しかしながら、図１１に示したように、ケーブルを取り外して不正な配線経路を確認することは、ケーブルの取り外しといった現場作業を伴うためであり、手間を要する。そこで、以下では、ケーブルを取り外すことなく、不正な配線経路を特定するための手法について説明する。
マスタ１５０は、図１０に示したように、リング起点スレーブであるスレーブ３１０の出力ポートＸ５と出力ポートＸ６とを有効な状態として、データをネットワークに流す。なお、データの詳細については後述する。マスタ１５０は、図１０の経路（viii）によってデータを受信した後、スレーブ３１０の終点ポートである出力ポートＸ５を無効化する。すなわち、マスタ１５０は、スレーブ３１０の出力ポートＸ５をクローズする。
図１２は、スレーブ３１０の出力ポートＸ５及びスレーブ３１３の出力ポート（すなわち、スレーブ３１０の出力ポートＸ５と対となる、スレーブ３１３の出力ポート）を無効化した状態を表した図である。以下、図１２の場合におけるデータの流れについて説明する。なお、経路（i）〜（v）までは、図１０の場合と同様であるため、ここでは繰り返し説明をしない。
スレーブ３１２からデータがスレーブ３１３の入力ポートに入力されると、スレーブ３１３の出力ポートは無効化されているため、データは、スレーブ３１３の出力ポートから出力されることなく、スレーブ３１３の入力ポートからスレーブ３１２の出力ポートＸ５に送信される（（vi）,（vii），（viii）参照）。スレーブ３１２の出力ポートＸ５に入力されたデータは、スレーブ３１２の出力ポートＸ６からスレーブ３１４の入力ポートに入力される（（ix）参照）。
スレーブ３１４の入力ポートに入力されたデータは、スレーブ３１４内のデータ処理部（図示せず）を介してスレーブ３１４の出力ポートに送られた後、当該出力ポートからスレーブ３１４の入力ポートに送られる（（x）参照）。その後、データは、スレーブ３１４の入力ポートからスレーブ３１２の出力ポートＸ６に送信される（（xi）参照）。
その後、スレーブ３１２の出力ポートＸ６に入力されたデータは、スレーブ３１２の入力ポートからスレーブ３１１の出力ポートに入力される（（xii）参照）。スレーブ３１１の出力ポートに入力されたデータは、スレーブ３１１の入力ポートに送られ(（xiii）参照）、その後、当該入力ポートからリング起点スレーブであるスレーブ３１０の出力ポートＸ４に入力される(（xiv）参照）。
スレーブ３１０の出力ポートＸ４に入力されたデータは、スレーブ３１０の入力ポートからマスタ１５０の出力ポートへと送信される（（xv）参照）。
すなわち、データがスレーブ３１３の入力ポートからスレーブ３１２の出力ポートＸ５に送信された後（（xiii）以降）は、図１１に示した場合と同様の経路をデータが流れる（図１１の（vii）〜（xiv）と同様）。
このように、図１２に示すネットワーク５０においては、マスタ１５０から出力されたデータは、スレーブ３１０、スレーブ３１１、スレーブ３１２、スレーブ３１３、スレーブ３１２、スレーブ３１４、スレーブ３１２、スレーブ３１１、スレーブ３１０、マスタ１５０の順に流れる。
分岐用のスレーブ３１０，３１２以外のスレーブに着目すると、マスタ１５０から出力されたデータは、スレーブ３１１、スレーブ３１３、スレーブ３１４、スレーブ３１１の順に流れる。また、スレーブにおいてデータ処理部による処理がなされる順は、スレーブ３１１（図の＃１）、スレーブ３１３（図の＃２）、スレーブ３１４（図の＃３）である。
このように、スレーブ３１０の終点ポートである出力ポートＸ５及びスレーブ３１３の出力ポートを無効化することにより、マスタ１５０は、スレーブ３１４の存在を検知することができるようになる。
マスタ１５０は、図１０に示した場合（スレーブ３１０の出力ポートＸ４，Ｘ５を共に有効にした場合）と図１２に示した場合（スレーブ３１０の出力ポートＸ４を有効にし、スレーブ３１０の出力ポートＸ５及びスレーブ３１３の出力ポートを無効にした場合）とにおいてデータをネットワーク５０に流すことにより、スレーブ３１２に対するスレーブ３１４の配線経路が不正であることを検知できる。また、マスタは、スレーブ３１２に対するスレーブ３１３の配線経路が不正であることも検知できる。
以上のように、マスタ１５０は、スレーブ３１０の出力ポートＸ５が有効なときに検出されるネットワークの構成と、スレーブ３１０の出力ポートＸ５及びスレーブ３１３の出力ポートが無効にされたときに検出されるネットワークの構成とに基づいて、スレーブ３１０の出力ポートＸ４と出力ポートＸ５と間の不正な配線経路を特定する。
したがって、マスタ１５０が、特定された不正な配線経路を示す情報をサポート装置２００に出力することより、ネットワークのユーザ（管理者、作業者等）は、リングトポロジを含むネットワークにおける不正な経路をサポート装置２００において視認することができる。これにより、マスタ１５０によって得られたネットワーク構成がユーザにとって意図しないネットワークの構成であった場合であっても、ユーザは、現場で配線を一つずつ確認する必要が不要となる。
（ｄ４．サポート装置２００のＵＩ）
図１３は、図９の状態でネットワーク５０が構成されている場合に、サポート装置２００で表示される画面２２０を表した図である。なお、画面２２０は、マスタ１５０からの出力に基づき、サポート装置２００で表示される。
図１３を参照して、サポート装置２００の画面２２０には、スレーブ３１２（図９参照）の出力ポートＸ５に接続された態様で、スレーブ３１４を示す画像３１４Ｇが表示される。これは、図９のネットワーク５０の状態では不正な配線経路がないため、マスタ１５０がスレーブ３１４を検知したためである。なお、画面２２０には、スレーブ３１２の出力ポートＸ６に接続された態様で、スレーブ３１３を示す画像３１３Ｇも表示される。
図１４は、図１０の状態でネットワーク５０が構成されている場合に、サポート装置２００で表示される画面２２０Ａを表した図である。なお、画面２２０Ａは、マスタ１５０からの出力に基づき、サポート装置２００で表示される。
図１４を参照して、サポート装置２００の画面２２０Ａには、スレーブ３１２（図１０参照）の出力ポートＸ５に接続された態様で、スレーブ３１３を示す画像３１３Ｇが表示される。しかしながら、図１３とは異なり、画面２２０Ａには、スレーブ３１２の出力ポートＸ６に接続されたスレーブ３１４を示す画像３１４Ｇは表示されない。これは、図１０のネットワーク５０の状態では不正な配線経路があるため、マスタ１５０が、スレーブ３１４を検知できないからである。
図１５は、図１２の状態でネットワーク５０が構成されている場合に、サポート装置２００で表示される画面２２０Ｂを表した図である。すなわち、画面２２０Ｂは、スレーブ３１０（図１２参照）のスレーブ３１０の出力ポートＸ５（終点ポート）及びスレーブ３１３の出力ポートが無効化されたときに表示される。なお、画面２２０Ｂは、マスタ１５０からの出力に基づき、サポート装置２００で表示される。
図１５を参照して、サポート装置２００の画面２２０Ｂには、スレーブ３１２（図１２参照）の出力ポートＸ６に接続された態様で、スレーブ３１４を示す画像３１４Ｇが表示される。これは、図１２のネットワーク５０の状態ではスレーブ３１０の出力ポートＸ５及びスレーブ３１３の出力ポートを無効化しているため、マスタ１５０がスレーブ３１４を検知できたためである。なお、画面２２０には、スレーブ３１２の出力ポートＸ５に接続された態様で、スレーブ３１３を示す画像３１３Ｇも表示される。
さらに、画像３１４Ｇは、警告表示の画像３９９が含まれている。この警告表示も、マスタ１５０からの指示に基づきサポート装置２００で表示される。
図１４の画面２２０Ａと図１５の画面２２０Ｂとを比較しても分かるように、マスタ１５０は、スレーブ３１０の出力ポートＸ５及びスレーブ３１３の出力ポートを無効化することにより、無効化する前には検出できなかったスレーブ３１４を検出している。このため、マスタ１５０は、無効化することによって新たに検出されたスレーブをサポート装置２００に通知することにより、サポート装置２００は、当該スレーブを表す画像３１４Ｇに対して警告表示用の画像３９９を関連付けた態様で表示する。詳しくは、マスタ１５０が、スレーブ３１０の出力ポートＸ５及びスレーブ３１３の出力ポートの状態変化（有効な状態から無効な状態への変化）に基づいたネットワークの構成の変化を検出することによって、サポート装置２００にて画像３９９が表示される。
このような警告表示により、ユーザは、スレーブ３１４を他のスレーブに接続する配線経路は、不正な配線経路であることを判断できる。また、ユーザは、スレーブ３１４とともに分岐用のスレーブ３１２に接続された他のスレーブ３１３の配線経路も、不正であることを判断できる。
以上のように、ネットワーク、マスタ１５０は、リング起点スレーブの終点ポートを無効化（クローズ）することにより、ネットワークの構成の変化を検出し、当該検出結果から、ネットワーク５０における不正な配線経路を特定する。サポート装置２００は、不正な経路を表示する。この場合には、サポート装置２００は、警告表示用の画像３９９を用いて、スレーブ３１２の出力ポートＸ６に接続されたスレーブの配線経路が不正であることを表示する。
（ｄ５．不正な配線経路の特定方法の詳細）
上記のように、マスタ１５０は、出力ポートを無効化することにより、ネットワーク５０における不正な配線経路を特定する。以下では、当該特定方法の詳細について説明する。
マスタ１５０は、ネットワーク５０のスレーブ３１０の出力ポートＸ５が有効な状態において、予め定められた検出用データを用いて、ネットワーク５０の構成を検出する。
詳しくは、検出用データは、第１のデータと、第１のデータが各スレーブを通過した時刻を示すタイムスタンプ情報を各スレーブから取得するための第２のデータとを含んでいる。マスタ１５０は、先に第１のデータをネットワーク５０に流す。マスタ１５０が、リングトポロジを介して戻ってきた第１のデータを受信した後に、第２のデータをネットワーク５０に流す。そして、マスタ１５０は、リングトポロジを介して戻ってきた第２のデータを受信する。
なお、詳しくは、タイムスタンプ情報は、各ポートをデータが通過したときの時間（時刻）である。たとえば、入力ポートにデータ入力され、かつ出力ポートから当該データ出力される場合、タイムスタンプ情報は、入力ポートをデータ通過したときの時間と、出力ポートをデータが通過したときの時間を含む。タイムスタンプは、各スレーブ内のデータ処理部で記憶される。
マスタ１５０は、タイムスタンプを利用することにより、データの各ポートの通過順序が分かる。また、マスタ１５０は、ケーブルで互いに接続された２つのスレーブ間において、「ＯＵＴからＩＮへの入力」、「ＩＮからＯＵＴへの入力」、「ＯＵＴからＯＵＴへの入力」、「ＩＮからＩＮへの入力」のいずれが行われているかを判断できる。
また、マスタ１５０は、タイムスタンプを利用することにより、スレーブ内において、入力ポートからデータ処理部を介した出力ポートへのデータの流れと、出力ポートから入力ポートへのデータの流れとの順序も判定することができる。
このような一連の処理により、マスタ１５０は、スレーブ３１０の出力ポートＸ５が有効な状態でのネットワーク５０の構成を検出する。
ところで、不正な配線経路がないときには、通常、スレーブは、「入力ポートから出力ポートにデータが流れる一方、出力ポートから入力ポートにはデータが流れない状態」と、「入力ポートから出力ポートにデータが流れ、かつ出力ポートから入力ポートにもデータが流れる状態」とのいずれかとなる。
スレーブにおいて、「入力ポートから出力ポートにデータが流れずに、出力ポートから入力ポートに対してのみデータが流れる状態」には、不正な配線経路が生じているといえる。この場合には、当該スレーブのデータ処理部をデータが通過しないため、データ処理部でのデータ処理が行われない。このため、マスタ１５０は、当該スレーブも検出できないし、当該スレーブのタイムスタンプを取得することもできない。
次に、マスタ１５０は、ネットワーク５０のスレーブ３１０の出力ポートＸ５及びスレーブ３１３の出力ポートを無効化した状態において、上記と同様に、予め定められた検出用データを用いて、ネットワーク５０の構成を検出する。すなわち、マスタ１５０は、出力ポートＸ５が有効な状態で行ったときと同様の処理を行う。このような処理により、マスタ１５０は、スレーブ３１０の出力ポートＸ５を無効化した状態でのネットワーク５０の構成を検出する。
マスタ１５０は、上記の処理により、スレーブ３１０の出力ポートＸ５が有効な状態でのネットワーク５０の構成と、スレーブ３１０の出力ポートＸ５及びスレーブ３１３の出力ポートを無効化した状態でのネットワーク５０の構成とを知ることができる。さらに、マスタ１５０は、図２にも示したように、ユーザが設計したネットワーク構成（ユーザが意図するネットワーク構成）の情報を有している。
上述したように、マスタ１５０は、スレーブ３１０の出力ポートＸ５及びスレーブ３１３の出力ポートを無効化することにより、新たなスレーブを検出することができる。また、タイムスタンプにより、上述したように、出力ポートＸ５及びスレーブ３１３の出力ポートが有効なときと無効化されたときとのスレーブの順序を知ることもできる。マスタ１５０は、これらの情報と、ユーザが設計したネットワーク構成とに基づき、ネットワーク５０における不正な配線経路を特定可能となる。
マスタ１５０は、典型的には、マスタ１５０が起動したときと、上記検出用データをネットワークに送信する。このようなタイミングで検出を行うことにより、ユーザがネットワークの利用を開始する前に、不正な配線経路を知り得ることができる。
また、マスタ１５０は、ネットワークへのスレーブの追加をマスタ１５０が検出したときに、上記検出用データをネットワークに送信する。スレーブを追加する場合には、作業者の誤作業によって、不正な配線経路が生じる可能性がある。そこで、このようなタイミングで検出を行うことにより、新たな構成のネットワークの利用開始に先立ち、ユーザは不正な配線経路を知り得ることができる。
なお、以下に述べる第２のネットワーク例においても、検出用データを用いて、不正な配線経路を特定する。また、以下では、第１のネットワーク例と異なる部分に着目して説明する。
＜Ｅ．第２のネットワーク例＞
第２のネットワークの構成を説明する前に、ライントポロジについて説明する。その後、第２のネットワーク例である、リングトポロジを含むネットワークについて説明する。
（ｅ１．ライントポロジ）
図１６は、ライントポロジを含むネットワーク５０５を表した図である。
図１６を参照して、ネットワーク５０５は、マスタ１５０と、複数のスレーブ３２１〜３２５とを備えている。スレーブ３２１の入力ポートは、ケーブルを介して、マスタ１５０の出力ポートに接続されている。スレーブ３２１の出力ポートは、ケーブルを介して、スレーブ３２２の入力ポートに接続されている。
同様に、スレーブ３２２の出力ポートは、ケーブルを介して、スレーブ３２３の入力ポートに接続されている。スレーブ３２３の出力ポートは、ケーブルを介して、スレーブ３２４の入力ポートに接続されている。スレーブ３２４の出力ポートは、ケーブルを介して、スレーブ３２５の入力ポートに接続されている。スレーブ３２５の出力ポートには、ケーブルが接続されていない。
スレーブ３２１〜３２５がライントポロジを構成する。詳しくは、スレーブ３２１の出力ポートと、スレーブ３２２〜３２５における各入力ポート及び出力ポートと、スレーブ３２５の入力ポートと、各スレーブ間を接続するケーブルとで、ライントポロジが構成される。
図１７は、図１６に示したライントポロジを有するネットワーク５０５におけるデータの流れを説明するための図である。
図１７を参照して、マスタ１５０から出力されたデータは、スレーブ３２１の入力ポートに入力される（（i）参照）。スレーブ３２１では、データは、入力ポートから、データ処理部（図示せず）を介して出力ポートに送られる（（ii）参照）。スレーブ３２１の出力ポートから出力されたデータは、スレーブ３２２の入力ポートに入力される（（iii）参照）。
スレーブ３２２では、データは、入力ポートから、データ処理部（図示せず）を介して出力ポートに送られる（（iv）参照）。スレーブ３２２の出力ポートから出力されたデータは、スレーブ３２３の入力ポートに入力される（（v）参照）。
スレーブ３２３では、データは、入力ポートから、データ処理部（図示せず）を介して出力ポートに送られる（（vi）参照）。スレーブ３２３の出力ポートから出力されたデータは、スレーブ３２４の入力ポートに入力される（（vii）参照）。
スレーブ３２４では、データは、入力ポートから、データ処理部（図示せず）を介して出力ポートに送られる（（viii）参照）。スレーブ３２４の出力ポートから出力されたデータは、スレーブ３２５の入力ポートに入力される（（ix）参照）。
ライントポロジの終端のスレーブ３２５では、データは、入力ポートから、データ処理部（図示せず）を介して出力ポートに送られる（（x）参照）。その後、出力ポートから、データ処理部を介さずに、入力ポートに送られる（（xi）参照）。つまり、データが折り返される。スレーブ３２５の出力ポートから出力されたデータは、スレーブ３２４の出力ポートに入力される（（xii）参照）。
スレーブ３２４では、データは、出力ポートから、データ処理部を介さずに、入力ポートに送られる（（xiii）参照）。スレーブ３２４の入力ポートから出力されたデータは、スレーブ３２３の出力ポートに入力される（（xiv）参照）。
スレーブ３２３では、データは、出力ポートから、データ処理部を介さずに、入力ポートに送られる（（xv）参照）。スレーブ３２３の入力ポートから出力されたデータは、スレーブ３２２の出力ポートに入力される（（xvi）参照）。
スレーブ３２２では、データは、出力ポートから、データ処理部を介さずに、入力ポートに送られる（（xvii）参照）。スレーブ３２２の入力ポートから出力されたデータは、スレーブ３２１の出力ポートに入力される（（xviii）参照）。
スレーブ３２１では、データは、出力ポートから、データ処理部を介さずに、入力ポートに送られる（（xix）参照）。スレーブ３２１の入力ポートから出力されたデータは、マスタ１５０の出力ポートに入力される（（xx）参照）。
以上のような経路（i）から（xx）をたどり、データは、マスタ１５０からライントポロジを構成するスレーブ内を流れ、マスタ１５０に戻ってくる。詳しくは、図１７に示すネットワーク５０５においては、マスタ１５０から出力されたデータは、スレーブ３２１、スレーブ３２２、スレーブ３２３、スレーブ３２４、スレーブ３２５、スレーブ３２４、スレーブ３２３、スレーブ３２２、スレーブ３２１、マスタ１５０の順に流れる。
また、各スレーブ３２１〜３２５においてデータ処理部による処理がなされる順は、スレーブ３２１（図の＃１）、スレーブ３２２（図の＃２）、スレーブ３２３（図の＃３）、スレーブ３２４（図の＃４）、スレーブ３２５（図の＃５）である。
図１８は、ネットワーク５０５において不正な配線経路がなされた場合における、データの流れを説明するための図である。
図１８を参照して、本例では、不正な配線経路として、スレーブ３２１の出力ポートとスレーブ３２２の出力ポートとを接続する経路と、スレーブ３２２の入力ポートとスレーブ３２３の入力ポートとを接続する経路とがある。つまり、本例では、スレーブ３２２の入力ポート及び出力ポートに対する誤配線が生じている。
なお、以下では、少なくとも経路（vi）〜（xv）は、図１７に示した経路（vi）〜（xv）と同一であるため、当該経路（vi）〜（xv）については繰り返し説明しない。
マスタ１５０から出力されたデータは、スレーブ３２１の入力ポートに入力される（（i）参照）。スレーブ３２１では、データは、入力ポートから、データ処理部（図示せず）を介して出力ポートに送られる（（ii）参照）。スレーブ３２１の出力ポートから出力されたデータは、スレーブ３２２の出力ポートに入力される（（iii）参照）。
スレーブ３２２では、データは、出力ポートから、データ処理部（図示せず）を介さずに入力ポートに送られる（（iv）参照）。スレーブ３２２の入力ポートから出力されたデータは、スレーブ３２３の入力ポートに入力される（（v）参照）。
スレーブ３２３の入力ポートから出力されたデータは、スレーブ３２２の入力ポートに入力される（（xvi）参照）。
スレーブ３２２では、データは、入力ポートから、データ処理部を介して、出力ポートに送られる（（xvii）参照）。スレーブ３２２の出力ポートから出力されたデータは、スレーブ３２１の出力ポートに入力される（（xviii）参照）。
スレーブ３２１では、データは、出力ポートから、データ処理部を介さずに、入力ポートに送られる（（xix）参照）。スレーブ３２１の入力ポートから出力されたデータは、マスタ１５０の出力ポートに入力される（（xx）参照）。
以上のような経路（i）から（xx）をたどり、データは、マスタ１５０からライントポロジを構成するスレーブ内を流れ、マスタ１５０に戻ってくる。詳しくは、図１８に示すネットワーク５０５においては、マスタ１５０から出力されたデータは、図１７と同様に、スレーブ３２１、スレーブ３２２、スレーブ３２３、スレーブ３２４、スレーブ３２５、スレーブ３２４、スレーブ３２３、スレーブ３２２、スレーブ３２１、マスタ１５０の順に流れる。
しかしながら、各スレーブ３２１〜３２５においてデータ処理部による処理がなされる順は、図１７の場合とは異なり、スレーブ３２１（図の＃１）、スレーブ３２３（図の＃２）、スレーブ３２４（図の＃３）、スレーブ３２５（図の＃４）、スレーブ３２２（図の＃５）となる。
このようにライントポロジの場合には、図１８に示すような不正な配線があったとしても、マスタ１５０は、スレーブ３２２を検出することはできる。また、マスタ１５０は、上述したような検出用データを用いことにより、タイムスタンプに基づいて、第１のデータが各スレーブ３２１〜３２５のデータ処理部を通過した順序を判断することができる。したがって、マスタ１５０は、図１８のネットワーク５０５における不正な配線経路を特定できる。それゆえ、ユーザは、サポート装置２００による表示によって、不正な配線経路を知ることができる。
以上を前提として、リングトポロジを含むネットワーク５２について説明する。
（ｅ２．ネットワーク５２）
図１９は、ネットワーク５２におけるデータの流れを説明するための図である。なお、図１９に示した状態では、ネットワーク５２は、不正な配線経路を含んでいない。
図１９を参照して、ネットワーク５２は、マスタ１５０と、リング起点スレーブである分岐用のスレーブ３１０と、複数のスレーブ３２１〜３２５と、サポート装置２００（図示せず）とを備えている。
マスタ１５０の出力ポートは、ケーブルを介して、分岐用のスレーブ３１０の入力ポートに接続されている。スレーブ３１０の出力ポートＸ４（起点ポート）は、ケーブルを介して、スレーブ３２１の入力ポートに接続されている。
スレーブ３２１の出力ポートは、ケーブルを介して、スレーブ３２２の入力ポートに接続されている。同様に、スレーブ３２２の出力ポートは、ケーブルを介して、スレーブ３２３の入力ポートに接続されている。スレーブ３２３の出力ポートは、ケーブルを介して、スレーブ３２４の入力ポートに接続されている。スレーブ３２４の出力ポートは、ケーブルを介して、スレーブ３２５の入力ポートに接続されている。
スレーブ３２５の出力ポートは、ケーブルを介して、分岐用のスレーブ３１０の出力ポートＸ５（終点ポート）に接続されている。
以上のように、分岐用のスレーブ３１０の存在を無視して、複数のスレーブ３２１〜３２５の部分だけを見ると、図１６に示したように、ライントポロジの態様となっている。
次に、データの流れを説明する。
マスタ１５０の出力ポートから出力さえたデータは、リング起点スレーブであるスレーブ３１０の入力ポート入力される（（i）参照）。入力されたデータは、スレーブ３１０の出力ポートＸ４（起点ポート）からスレーブ３２１の入力ポートに送信される（（ii）参照）。スレーブ３２１内において、入力ポートに入力されたデータは、データ処理部（図示せず）を介して出力ポートに送られる（（iii）参照）。
スレーブ３２１の出力ポートから出力されたデータは、スレーブ３２２の入力ポートに入力される（（iv）参照）。スレーブ３２２内において、入力ポートに入力されたデータは、データ処理部（図示せず）を介して出力ポートに送られる（（v）参照）。
スレーブ３２２の出力ポートから出力されたデータは、スレーブ３２３の入力ポートに入力される（（vi）参照）。スレーブ３２３内において、入力ポートに入力されたデータは、データ処理部（図示せず）を介して出力ポートに送られる（（vii）参照）。
スレーブ３２３の出力ポートから出力されたデータは、スレーブ３２４の入力ポートに入力される（（viii）参照）。スレーブ３２４内において、入力ポートに入力されたデータは、データ処理部（図示せず）を介して出力ポートに送られる（（ix）参照）。
スレーブ３２４の出力ポートから出力されたデータは、スレーブ３２５の入力ポートに入力される（（x）参照）。スレーブ３２５内において、入力ポートに入力されたデータは、データ処理部（図示せず）を介して出力ポートに送られる（（xi）参照）。
スレーブ３２５の出力ポートから出力されたデータは、分岐用のスレーブ３１０の出力ポートＸ５（終点ポート）に入力される（（xii）参照）。スレーブ３１０内において、出力ポートＸ５に入力されたデータは、入力ポートからマスタ１５０に送られる（（xiii）参照）。
以上のような経路（i）から（xiii）をたどり、データは、マスタ１５０からリングトポロジを構成するスレーブ内を流れ、マスタ１５０に戻ってくる。詳しくは、図１９に示すネットワーク５２においては、マスタ１５０から出力されたデータは、スレーブ３１０、スレーブ３２１、スレーブ３２２、スレーブ３２３、スレーブ３２４、スレーブ３２５、スレーブ３１０、マスタ１５０の順に流れる。
また、各スレーブ３２１〜３２５においてデータ処理部による処理がなされる順は、スレーブ３２１（図の＃１）、スレーブ３２２（図の＃２）、スレーブ３２３（図の＃３）、スレーブ３２４（図の＃４）、スレーブ３２５（図の＃５）である。
図２０は、ネットワーク５２において不正な配線経路がなされた場合における、データの流れを説明するための図である。
図２０を参照して、本例では、不正な配線経路として、図１８と同様、スレーブ３２１の出力ポートとスレーブ３２２の出力ポートとを接続する経路と、スレーブ３２２の入力ポートとスレーブ３２３の入力ポートとを接続する経路とがある。つまり、本例でも、図１８と同様に、スレーブ３２２の入力ポート及び出力ポートに対する誤配線が生じている。
なお、以下では、経路(i)〜（iii）、（vii）〜（xiii）は、図１９に示した経路(i) 〜（iii）、（vii）〜（xiii）と同一であるため、当該経路(i) 〜（iii）、（vii）〜（xiii）については繰り返し説明しない。
スレーブ３２１の出力ポートから出力されたデータは、スレーブ３２２の出力ポートに入力される（（iv）参照）。スレーブ３２２では、データは、出力ポートから、データ処理部（図示せず）を介さずに入力ポートに送られる（（v）参照）。スレーブ３２２の入力ポートから出力されたデータは、スレーブ３２３の入力ポートに入力される（（vi）参照）。
このように、データは、スレーブ３２２のデータ処理部（図示せず）に入力されない。したがって、マスタ１５０は、上述した検出用のデータを利用しても、スレーブ３２２を検出することができない。そこで、本例でも、以下に述べるように、リング起点スレーブであるスレーブ３１０の出力ポートＸ５及びスレーブ３２５の出力ポートを無効化する。
図２１は、スレーブ３１０の出力ポートＸ５及びスレーブ３２５の出力ポートを無効化した状態を表した図である。以下、図２１の場合におけるデータの流れについて説明する。なお、経路（i）〜（xi）までは、図２０の場合と同様であるため、ここでは繰り返し説明をしない。
図２１を参照して、スレーブ３１０の出力ポートＸ５及びスレーブ３２５の出力ポート（すなわち、スレーブ３１０の出力ポートＸ５と対となる、スレーブ３２５の出力ポート）は無効化されているため、データは、スレーブ３２５の入力ポートからスレーブ３２４の出力ポートに送信される（（xii），（xiii）参照）。スレーブ３２４内において、スレーブ３２４の出力ポートに入力されたデータは、データ処理部（図示せず）を介することなく、スレーブ３２４の入力ポートに送られる（（xiv）参照）。さらに、データは、スレーブ３２４の入力ポートからスレーブ３２３の出力ポートに送信される（（xv）参照）。スレーブ３２３内において、スレーブ３２３の出力ポートに入力されたデータは、データ処理部（図示せず）を介することなく、スレーブ３２３の入力ポートに送られる（（xvi）参照）。
また、データは、スレーブ３２３の入力ポートから、スレーブ３２２の入力ポートに送られる（（xvii）参照）。そして、スレーブ３２２内において、スレーブ３２２の入力ポートに入力されたデータは、データ処理部（図示せず）を介して、スレーブ３２２の出力ポートに送られる（（xviii）参照）。
データは、スレーブ３２２の出力ポートから、スレーブ３２１の出力ポートに送られる（（xix）参照）。さらに、データは、スレーブ３２１内において、スレーブ３２１の出力ポートから、スレーブ３２１の入力ポートに送られる（（xx）参照）。また、データは、スレーブ３２１の入力ポートから、スレーブ３１０の出力ポートＸ４（起点ポート）に送られる（（xxi）参照）。スレーブ３１０内において、出力ポートＸ４に入力されたデータは、入力ポートからマスタ１５０に送られる（（xxii）参照）。
以上のような経路（i）から（xxii）をたどり、データは、マスタ１５０からリングトポロジを構成するスレーブ内を流れ、マスタ１５０に戻ってくる。詳しくは、図２１に示すネットワーク５２においては、マスタ１５０から出力されたデータは、スレーブ３１０、スレーブ３２１、スレーブ３２２、スレーブ３２３、スレーブ３２４、スレーブ３２５、スレーブ３２４、スレーブ３２３、スレーブ３２２、スレーブ３２１、スレーブ３１０、マスタ１５０の順に流れる。
また、各スレーブ３２１〜３２５においてデータ処理部による処理がなされる順は、スレーブ３２１（図の＃１）、スレーブ３２３（図の＃２）、スレーブ３２４（図の＃３）、スレーブ３２５（図の＃４）、スレーブ３２２（図の＃５）である。
このように、スレーブ３１０の終点ポートである出力ポートＸ５及びスレーブ３２５の出力ポートを無効化することにより、マスタ１５０は、スレーブ３２２の存在を検知することができるようになる。
マスタ１５０は、図２０に示した場合（スレーブ３１０の出力ポートＸ４，Ｘ５を共に有効にした場合）と図２１に示した場合（スレーブ３１０の出力ポートＸ４を有効にし、スレーブ３１０の出力ポートＸ５及びスレーブ３２５の出力ポートを無効にした場合）とにおいてデータ（詳しくは、上述した検出用データ）をネットワーク５０に流すことにより、スレーブ３２２に対するスレーブ３２１の配線経路とスレーブ３２３の配線経路とが不正であることが検知できる。
以上のように、マスタ１５０は、スレーブ３１０の出力ポートＸ５が有効なときに検出されるネットワークの構成と、スレーブ３１０の出力ポートＸ５及びスレーブ３２５の出力ポートが無効にされたときに検出されるネットワークの構成とに基づいて、スレーブ３１０の出力ポートＸ４と出力ポートＸ５と間の不正な配線経路を特定する。
したがって、マスタ１５０が、特定された不正な配線経路を示す情報をサポート装置２００に出力することより、ネットワークのユーザ（管理者、作業者等）は、リングトポロジを含むネットワークにおける不正な経路をサポート装置２００において視認することができる。これにより、マスタ１５０によって得られたネットワーク構成がユーザにとって意図しないネットワークの構成であった場合であっても、ユーザは、現場で配線を一つずつ確認する必要が不要となる。
図２２は、図２０の状態でネットワーク５２に検出用データを流し、かつ図２１の状態でネットワーク５２にデータを流した場合に、サポート装置２００で表示される画面２３０を表した図である。なお、画面２３０は、マスタ１５０からの出力に基づき、サポート装置２００で表示される。
図２２を参照して、画面２３０は、スレーブの情報と、配線の不正箇所の表示と、対処方法の表示とを含む。配線を直した後に、再度、「再実行」のボタンをユーザが選択すると、マスタ１５０は、上述した検出用データをネットワーク５２に再度流し、不正な配線経路の有無を再度確認する。
＜Ｆ．機能的構成＞
図２３は、マスタ１５０の機能的構成を説明するための図である。
図２３を参照して、マスタ１５０は、制御部１８０と、記憶部１８５と、通信処理部１８６と、通信処理部１８７とを備える。通信処理部１８７は、出力部１８７１を有する。
制御部１８０は、ポート制御部１８１０と、検出部１８２０と、不正経路特定部１８３０とを備える。検出部１８２０は、判定部１８２１と、ＩＮ−ＯＵＴ関係判定部１８２２と、トポロジ情報構築部１８２３と、照合部１８２４とを備える。
通信処理部１８６は、スレーブとの間でデータの送受信を行うためのインターフェイスである。通信処理部１８７は、サポート装置２００との間でデータの送受信を行うためのインターフェイスである。出力部１８７１は、サポート装置２００にデータを出力する。
ポート制御部１８１０は、スレーブの有効な状態のポートを無効化する。また、ポート制御部１８１０は、無効化したポートを有効化する。本例では、ポート制御部１８１０は、検出部１８２０からの指示に基づき、ポートの無効化及び有効化を行う。
本例では、ポート制御部１８１０は、リング起点スレーブのポート及び対となるスレーブの出力ポートの無効化及び有効化を行う。詳しくは、ポート制御部１８１０は、リング起点スレーブの起点ポート及び終点ポート、並びに対となるスレーブの出力ポートの無効化及び有効化を行う。
検出部１８２０は、ポートが有効な状態と、当該ポートが無効化された状態とにおいて、ネットワークの構成を検出する。以下、検出部１８２０において、これら両方の状態で行われる処理について説明する。
検出部１８２０は、上述した検出用データを用いて、ネットワークの構成を検出する。詳しくは、検出部１８２０は、ネットワークを構成するスレーブからスレーブ情報を取得することにより、ネットワークの構成を検出する。以下、検出部１８２０を構成する各部について説明する。
判定部１８２１は、スレーブ情報に基づき得られたリンク数（検出されたスレーブの数）と、予め記憶したネットワーク構成情報におけるスレーブの台数とが一致するかを判定する。
ＩＮ−ＯＵＴ関係判定部１８２２は、タイムスタンプの情報に基づき、互いにケーブルで接続された２つのスレーブの接続態様が、「ＯＵＴからＩＮへの入力」、「ＩＮからＯＵＴへの入力」、「ＩＮからＩＮへの入力」、「ＯＵＴからＯＵＴへの入力」のいずれであるかを判定する。
トポロジ情報構築部１８２３は、ＩＮ−ＯＵＴ関係判定部１８２２の判定結果を利用し、検出されたスレーブ情報に基づき、ネットワークの構成を構築（検出）する。
照合部１８２４は、検出されたネットワークの構成と、予め記憶したネットワーク構成情報とが一致するか否かを照合する。
照合結果は、出力部１８７１からサポート装置２００に送られ、サポート装置２００で表示される。
不正経路特定部１８３０は、ネットワークにおける不正な配線経路を特定する。不正経路特定部１８３０は、リング起点スレーブの終点ポートが有効なときに検出されるネットワークの構成と、当該終点ポート及び対となるスレーブの出力ポートが無効にされたときに検出されるネットワークの構成とに基づいて、リング起点スレーブの始点ポートと終点ポートと間の不正な配線経路を特定する。より詳しくは、不正経路特定部１８３０は、リング起点スレーブの終点ポート及び対となるスレーブの出力ポートが有効なときに検出されるネットワークの構成と、当該終点ポート及び対となるスレーブの出力ポートが無効にされたときに検出されるネットワークの構成と、予め記憶されたネットワーク構成情報（図２参照）とに基づいて、リング起点スレーブの始点ポートと終点ポートと間の不正な配線経路を特定する。
出力部１８７１は、特定された不正な配線経路を示す情報を、マスタの外部のサポート装置２００に出力する。この場合、サポート装置２００にて、不正な配線経路が表示される（図１５参照）。
典型的には、判定部１８２１によってリンク数とスレーブ台数とが一致しないと判定された場合、検出部１８２０は、ポート制御部１８１０に対してリング起点スレーブの出力ポートを無効化する指示を出す。典型的には、検出部１８２０は、ポート制御部１８１０に対してリング起点スレーブの終点ポートを無効化する指示を出す。出力ポートが無効化された後、検出部１８２０は、上述した検出用データを用いて、ネットワークを構成するスレーブからスレーブ情報を再度取得する。
ＩＮ−ＯＵＴ関係判定部１８２２による判定結果が正しくない場合（予め記憶したネットワーク構成情報に合致しない場合）、検出部１８２０は、ポート制御部１８１０に対してリング起点スレーブの出力ポート及び対となるスレーブの出力ポートを無効化する指示を出す。
以上のように、マスタ１５０は、リングトポロジを含むネットワークを構成する複数のスレーブを管理する。複数のスレーブは、リングトポロジの起点及び終点となる第１のスレーブ（リング起点スレーブ）と、第１のスレーブ装置の第１の出力ポート（たとえば、始点ポート）と第２の出力ポート（たとえば、終点ポート）との間に接続され、かつリングトポロジを構成する複数の第２のスレーブとを含む。
マスタ１５０は、複数のスレーブ装置との通信に基づき、ネットワークの構成を検出する検出部１８２０と、第２の出力ポートを無効にするためのポート制御部１８１０とを備える。また、マスタ１５０は、第２の出力ポートが有効なときに検出されるネットワークの構成と、第２の出力ポートが無効にされたときに検出されるネットワークの構成とに基づいて、第１の出力ポートと第２の出力ポートと間の不正な配線経路を特定する不正経路特定部１８３０を備える。また、マスタ１５０は、特定された前記不正な配線経路を示す情報を、前記マスタ装置の外部のサポート装置２００に出力する出力部１８７１をさらに備える。
＜Ｇ．スレーブの情報＞
図２４は、マスタ１５０が管理するスレーブ情報を示した図である。
図２４を参照して、マスタ１５０は、複数のスレーブの各々についての複数の情報を管理する。具体的には、マスタ１５０は、ベンダーＩＤと、プロダクションコードと、リビジョンと、シリアル番号と、スレーブＩＤと、ＰＨＹ（physical layer）リンク情報と、ノードアドレスと、ポートのタイムスタンプとを記憶する。
以下、ネットワークにおいてマスタ１５０が管理及び取得するスレーブ情報について説明する。
図２５は、リングトポロジを含むネットワーク５６を示した図である。図２５の状態は、不正な配線経路がない状態を示している。
図２５を参照して、ネットワーク５６は、マスタ１５０を含むＣＰＵユニット１００と、複数のスレーブ＃１〜＃４とを備える。スレーブ＃１，＃２，＃３によって、リングトポロジが構成されている。スレーブ＃１とスレーブ＃３とは、分岐用のスレーブである。また、スレーブ＃１は、リング起点スレーブとして機能する。
マスタ１５０の出力ポートは、ケーブルを介して、スレーブ＃１の入力ポートＡに接続されている。スレーブ＃１の出力ポートＢ（起点ポート）は、ケーブルを介して、スレーブ＃２の入力ポートＡに接続されている。また、スレーブ＃１の出力ポートＣ（終点ポート）は、ケーブルを介して、スレーブ＃３の出力ポートＣと接続されている。
スレーブ＃２の出力ポートは、ケーブルを介して、スレーブ＃３の入力ポートＡと接続されている。スレーブ＃３の出力ポートＢは、ケーブルを介して、スレーブ＃４の入力ポートＡと接続されている。
図２６は、図２５に示した接続関係を有するネットワーク５６においてマスタ１５０が管理するスレーブのデータ７２０を示した図である。
図２６を参照して、マスタ１５０は、４つのスレーブ＃１〜＃４を検出し、これらのスレーブのスレーブ情報を記憶する。スレーブ情報のうちのＰＨＹリンク情報（図２４参照）には、各ポートＡ〜Ｄのリンク状態と、開閉状態（オープンまたはクローズ）とが記憶されている。
リンク状態は、ケーブルがポートに接続されているか否かを示している。「ＬＩＮＫ」の場合には、ケーブルがポートに接続されている。「ＮＯＬＩＮＫ」の場合には、ケーブルがポートに接続されていない。
開閉状態が、「ＯＰＥＮ」のときには、ポートが有効となっている。開閉状態が「ＣＬＯＳＥ」のときには、ポートが無効化されている。
また、スレーブ情報のうちのポートのタイムスタンプ（図２４参照）には、各ポートＡ〜Ｄをデータが通過したときの時間が記憶されている。なお、マスタ１５０は、各スレーブＡ〜Ｄから、当該タイムスタンプの情報を取得する。
図２７は、図２５に示したネットワーク５６において、スレーブ＃１の出力ポートＣ及びスレーブ＃３の出力ポートＣを無効化した状態を表した図である。
図２７を参照して、スレーブ＃３のポートＢに入力されたデータは、スレーブ＃３の出力ポートから出力されることなく、スレーブ＃３の入力ポートから出力される。
図２８は、図２７に示した接続関係を有するネットワーク５６においてマスタ１５０が管理するスレーブのデータ７２０を示した図である。
図２８を参照して、マスタ１５０は、４つのスレーブ＃１〜＃４を検出し、これらのスレーブのスレーブ情報を記憶する。スレーブ＃１の出力ポートＣ及びスレーブ＃３の出力ポートＣが無効化されているため、データ７２０のＰＨＹリンク情報におけるポートＣの項目７５１が更新されている。具体的には、「ＬＩＮＫ／ＯＰＥＮ」が、「ＬＩＮＫ／ＣＬＯＳＥ」に更新されている。
図２９は、ネットワーク５６において不正な配線経路がなされた状態を表した図である。
図２９を参照して、本例では、不正な配線経路として、スレーブ＃１の出力ポートとスレーブ＃２の出力ポートとを接続する経路と、スレーブ＃２の入力ポートとスレーブ＃３の入力ポートとを接続する経路とがある。つまり、本例では、スレーブ＃２の入力ポートＡ及び出力ポートＢに対する誤配線が生じている。
この構成では、マスタ１５０は、不正な配線経路によって、スレーブ＃２を検出することができない。
図３０は、図２９に示した接続関係を有するネットワーク５６においてマスタ１５０が管理するスレーブのデータ７２０を示した図である。
図３０を参照して、マスタ１５０は、３つのスレーブ＃１，＃３，＃４を検出し、これらのスレーブのスレーブ情報を記憶する。しかしながら、マスタ１５０は、スレーブ＃２を検出できないため、スレーブ＃２に関するスレーブ情報を取得及び管理することができない。したがって、データ７２０においては、スレーブ＃２に関するスレーブ情報は存在しない。
図３１は、図２９に示したネットワーク５６において、スレーブ＃１の出力ポートＣ及びスレーブ＃３の出力ポートＣを無効化した状態を表した図である。
図３１を参照して、スレーブ＃３のポートＢに入力されたデータは、スレーブ＃３の出力ポートから出力されることなく、入力ポートから出力される。この場合、マスタ１５０は、スレーブ＃２を検出することができる。
図３２は、図３１に示した接続関係を有するネットワーク５６においてマスタ１５０が管理するスレーブのデータ７２０を示した図である。
図３２を参照して、マスタ１５０は、４つのスレーブ＃１〜＃４を検出し、これらのスレーブのスレーブ情報を記憶する。つまり、スレーブ＃１の出力ポートＣが無効化される前の状態（図２９に示すように、スレーブ＃１の出力ポートＣ及びスレーブ＃３の出力ポートＣが有効な状態）では検出されなかったスレーブ＃２を検出し、かつスレーブ＃２のスレーブ情報についても管理する。
なお、スレーブ＃１の出力ポートＣ及びスレーブ＃３の出力ポートＣが無効化されているため、データ７２０のＰＨＹリンク情報におけるポートＣの項目７５１が、「ＬＩＮＫ／ＯＰＥＮ」が、「ＬＩＮＫ／ＣＬＯＳＥ」に更新される。
＜Ｈ．制御構造＞
図３３は、マスタ１５０において実行される処理の流れを示したフロー図である。具体的には、図３３は、ポートを無効化及び有効化に関する処理を説明するための図である。
図３３を参照して、ステップＳ２において、マスタ１５０は、スレーブから情報を読み出す。ステップＳ４において、マスタ１５０は、リンク数と、スレーブの接続台数との関係が正しいか否かを確認（判定）する。
マスタ１５０は、正しくないと判断した場合（ステップＳ６においてＮＯ）、処理をステップＳ２２に進め、リング起点スレーブの対象となるポート（たとえば、終点ポート）及び対となるスレーブの出力ポートをクローズ（無効化）する。マスタ１５０は、正しいと判断した場合（ステップＳ６においてＹＥＳ）、ステップＳ８において、タイムスタンプ情報により、ＩＮ−ＯＵＴ関係が正しいか否かを（確認）判定する。
マスタ１５０は、ＩＮ−ＯＵＴ関係が正しくないと判定した場合（ステップＳ１０においてＮＯ）、処理をステップＳ２２に進め、リング起点スレーブの対象となるポート（たとえば、終点ポート）及び対となるスレーブの出力ポートをクローズ（無効化）する。マスタ１５０は、正しいと判断した場合（ステップＳ１０においてＹＥＳ）、ステップＳ１２において、スレーブから読み出した情報から、トポロジ情報を構築する。
ステップＳ１４において、マスタ１５０は、トポロジ情報と、予め記憶しているネットワーク構成情報とを照合する。ステップＳ１６において、マスタ１５０は、照合結果を、サポート装置２００に表示させる。
ステップＳ１８において、マスタ１５０は、上述した対象となるポートがクローズ（無効化）されているか否かを確認する。当該ポートがクローズしている場合（ステップＳ１８においてＹＥＳ）、ステップＳ２０において、マスタ１５０は、当該ポートをオープン（有効な状態に）する。当該ポートがクローズしていない場合（ステップＳ１８においてＮＯ）、マスタ１５０は、一連の処理を終了する。
＜付記＞
〔１〕リングトポロジを含むネットワークを構成する複数のスレーブ装置を管理するマスタ装置（１５０）であって、
前記複数のスレーブ装置は、前記リングトポロジの起点及び終点となる第１のスレーブ装置（３１０）と、前記第１のスレーブ装置の第１の出力ポートと第２の出力ポートとの間に接続され、かつ前記リングトポロジを構成する複数の第２のスレーブ装置とを含み、
前記複数のスレーブ装置との通信に基づき、前記ネットワークの構成を検出する検出手段（１８２０）と、
前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートを無効にするためのポート制御手段（１８１０）と、
前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成と、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効にされたときに検出される前記ネットワークの構成とに基づいて、前記第１の出力ポートと前記第２の出力ポートと間の不正な配線経路を特定する特定手段（１８３０）と、
特定された前記不正な配線経路を示す情報を、前記マスタ装置の外部の情報処理装置に出力する出力手段（１８７１）とを備える、マスタ装置。
〔２〕前記第１の出力ポートと前記第２の出力ポートとは、前記第１のスレーブ装置（３１０）の出力ポートであり、
前記第１の出力ポートは、前記リングトポロジの起点ポートであり、前記第２の出力ポートは、前記リングトポロジの終点ポートである、構成〔１〕に記載のマスタ装置。
〔３〕前記検出手段（１８２０）は、予め定められた検出用データを用いて、前記ネットワークの構成を検出し、
前記検出用データは、第１のデータと、前記第１のデータが前記複数の第２のスレーブ装置を通過した時刻を示すタイムスタンプ情報を各前記第２のスレーブ装置から取得するための第２のデータとを含む、構成〔１〕または〔２〕に記載のマスタ装置。
〔４〕前記検出手段（１８２０）は、前記マスタ装置（１５０）が起動したことを条件に、前記検出用データを送信する、構成〔３〕に記載のマスタ装置。
〔５〕前記検出手段（１８２０）は、前記ネットワークに新たな機器が追加されたことが検出されたことを条件に、前記検出用データを送信する、請求項〔３〕に記載のマスタ装置。
〔６〕前記複数の第２のスレーブ装置の１つは、入力ポートと複数の出力ポートとを有する分岐用のスレーブ装置（３１２）であり、前記複数の出力ポートの各々には、前記第２のスレーブ装置と、前記リングトポロジを構成しない第３のスレーブ装置（３１４）とが接続可能であり、
前記不正な配線経路がない場合には、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成と、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効化されたときに検出される前記ネットワークの構成とには、前記第３のスレーブ装置（３１４）の情報が含まれ、
前記不正な配線経路がある場合には、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成には前記第３のスレーブ装置（３１４）の情報が含まれず、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効化されたときに検出される前記ネットワークの構成に前記第３のスレーブ装置（３１４）の情報が含まれる、構成〔１〕から〔５〕のいずれか１項に記載のマスタ装置。
〔７〕配線にて互いに接続された前記第２のスレーブ装置のうち、一方のスレーブ装置（３２２）は、他方のスレーブ装置よりも前記リングトポロジの起点側に位置し、
前記他方のスレーブ装置と前記一方のスレーブ装置（３２２）とを接続する配線経路が不正でない場合には、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成と、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効化されたときに検出される前記ネットワークの構成とには、前記一方のスレーブ装置（３２２）の情報と前記他方のスレーブ装置の情報とが含まれ、
前記他方のスレーブ装置と前記一方のスレーブ装置（３２２）とを接続する配線経路が不正である場合には、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成には前記一方のスレーブ装置（３２２）の情報が含まれず、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効化されたときに検出される前記ネットワークの構成に前記一方のスレーブ装置（３２２）の情報と前記他方のスレーブ装置の情報とが含まれる、構成〔１〕から〔５〕のいずれか１項に記載のマスタ装置。
〔８〕前記ネットワークは、ＥｔｈｅｒＣＡＴネットワークである、構成〔１〕から〔７〕のいずれか１項に記載のマスタ装置。
〔９〕構成〔１〕から〔８〕のいずれか１項に記載のマスタ装置（１５０）を備えた演算処理装置（１００）。
〔１０〕構成〔９〕に記載の演算処理装置（１００）を備えた、プログラマブル・ロジック・コントローラ（１０）。
〔１１〕リングトポロジを含むネットワークであって、
前記ネットワークを構成する複数のスレーブ装置と、
前記複数のスレーブ装置を管理するマスタ装置（１５０）と、
前記マスタ装置に通信可能に接続された情報処理装置（２００）とを備え、
前記複数のスレーブ装置は、前記リングトポロジの起点及び終点となる第１のスレーブ装置（３１０）と、前記第１のスレーブ装置の第１の出力ポートと第２の出力ポートとの間に接続され、かつ前記リングトポロジを構成する複数の第２のスレーブ装置とを含み、
前記マスタ装置（１５０）は、
前記複数のスレーブ装置との通信に基づき、前記ネットワークの構成を検出し、
前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートを無効にすることが可能であり、
前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成と、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効にされたときに検出される前記ネットワークの構成とに基づいて、前記第１の出力ポートと前記第２の出力ポートと間の不正な配線経路を特定し、
特定された前記不正な配線経路を示す情報を、前記情報処理装置（２００）に出力し、
前記情報処理装置（２００）は、前記不正な配線経路を表示する、ネットワーク。
〔１２〕リングトポロジを含むネットワークを構成する複数のスレーブ装置を管理するマスタ装置（１５０）における情報処理方法であって、
前記複数のスレーブ装置は、前記リングトポロジの起点及び終点となる第１のスレーブ装置（３１０）と、前記第１のスレーブ装置の第１の出力ポートと第２の出力ポートとの間に接続され、かつ前記リングトポロジを構成する複数の第２のスレーブ装置とを含み、
前記マスタ装置（１５０）が、前記複数のスレーブ装置との通信に基づき、前記ネットワークの構成を検出するステップと、
前記マスタ装置（１５０）が、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートを無効にするステップと、
前記マスタ装置（１５０）が、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成と、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効にされたときに検出される前記ネットワークの構成とに基づいて、前記第１の出力ポートと前記第２の出力ポートと間の不正な配線経路を特定するステップと、
前記マスタ装置（１５０）が、特定された前記不正な配線経路を示す情報を、前記マスタ装置の外部の情報処理装置に出力するステップとを備える、情報処理方法。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
８ ケーブル、５０，５２，５４，５６，５０５ ネットワーク、１００ ＣＰＵユニット、１２４ Ｉ／Ｏユニット、１０２ プロセッサ、１０４ チップセット、１０６ 主記憶装置、１０８ 二次記憶装置、１１０ 上位ネットワークコントローラ、１１２ コントローラ、１１４ メモリカードインターフェイス、１１６ メモリカード、１１８ フィールドバスコントローラ、１２２ 内部バスコントローラ、１２５ タイマ、１５０ マスタ、１５２ ユーザプログラム、１８０ 制御部、１８５ 記憶部、１８６，１８７ 通信処理部、２００ サポート装置、２２０，２２０Ａ，２２０Ｂ，２３０ 画面、３００，３１０，３１１，３１２，３１３，３１４，３１９，３２１，３２２，３２３，３２４，３２５，３３１，３３２，Ａ，Ｂ，Ｃ，Ｄ，ＩＤ，Ｚ スレーブ、３１３Ｇ，３１４Ｇ，３９９ 画像、７２０，Ｄ４ データ、７５１ 項目、１８１０ ポート制御部、１８２０ 検出部、１８２１ 判定部、１８２２ 関係判定部、１８２３ トポロジ情報構築部、１８２４ 照合部、１８３０ 不正経路特定部、１８７１ 出力部、３２１１，３２２１，Ａ 入力ポート、３２１２，３２２２ データ処理部、３２１３，３２２３，Ｂ，Ｃ，Ｘ２，Ｘ３，Ｘ４，Ｘ５，Ｘ６ 出力ポート。

Claims (12)

  1. リングトポロジを含むネットワークを構成する複数のスレーブ装置を管理するマスタ装置であって、
    前記複数のスレーブ装置は、前記リングトポロジの起点及び終点となる第１のスレーブ装置と、前記第１のスレーブ装置の第１の出力ポートと第２の出力ポートとの間に接続され、かつ前記リングトポロジを構成する複数の第２のスレーブ装置とを含み、
    前記複数のスレーブ装置との通信に基づき、前記ネットワークの構成を検出する検出手段と、
    前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートを無効にするためのポート制御手段と、
    前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成と、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効にされたときに検出される前記ネットワークの構成とに基づいて、前記第１の出力ポートと前記第２の出力ポートと間の不正な配線経路を特定する特定手段と、
    特定された前記不正な配線経路を示す情報を、前記マスタ装置の外部の情報処理装置に出力する出力手段とを備える、マスタ装置。
  2. 前記第１の出力ポートと前記第２の出力ポートとは、前記第１のスレーブ装置の出力ポートであり、
    前記第１の出力ポートは、前記リングトポロジの起点ポートであり、前記第２の出力ポートは、前記リングトポロジの終点ポートである、請求項１に記載のマスタ装置。
  3. 前記検出手段は、予め定められた検出用データを用いて、前記ネットワークの構成を検出し、
    前記検出用データは、第１のデータと、前記第１のデータが前記複数の第２のスレーブ装置を通過した時刻を示すタイムスタンプ情報を各前記第２のスレーブ装置から取得するための第２のデータとを含む、請求項１または２に記載のマスタ装置。
  4. 前記検出手段は、前記マスタ装置が起動したことを条件に、前記検出用データを送信する、請求項３に記載のマスタ装置。
  5. 前記検出手段は、前記ネットワークに新たな機器が追加されたことが検出されたことを条件に、前記検出用データを送信する、請求項３に記載のマスタ装置。
  6. 前記複数の第２のスレーブ装置の１つは、入力ポートと複数の出力ポートとを有する分岐用のスレーブ装置であり、前記複数の出力ポートの各々には、前記第２のスレーブ装置と、前記リングトポロジを構成しない第３のスレーブ装置とが接続可能であり、
    前記不正な配線経路がない場合には、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成と、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効化されたときに検出される前記ネットワークの構成とには、前記第３のスレーブ装置の情報が含まれ、
    前記不正な配線経路がある場合には、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成には前記第３のスレーブ装置の情報が含まれず、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効化されたときに検出される前記ネットワークの構成に前記第３のスレーブ装置の情報が含まれる、請求項１から５のいずれか１項に記載のマスタ装置。
  7. 配線にて互いに接続された前記第２のスレーブ装置のうち、一方のスレーブ装置は、他方のスレーブ装置よりも前記リングトポロジの起点側に位置し、
    前記他方のスレーブ装置と前記一方のスレーブ装置とを接続する配線経路が不正でない場合には、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成と、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効化されたときに検出される前記ネットワークの構成とには、前記一方のスレーブ装置の情報と前記他方のスレーブ装置の情報とが含まれ、
    前記他方のスレーブ装置と前記一方のスレーブ装置とを接続する配線経路が不正である場合には、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成には前記一方のスレーブ装置の情報が含まれず、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効化されたときに検出される前記ネットワークの構成に前記一方のスレーブ装置の情報と前記他方のスレーブ装置の情報とが含まれる、請求項１から５のいずれか１項に記載のマスタ装置。
  8. 前記ネットワークは、ＥｔｈｅｒＣＡＴネットワークである、請求項１から７のいずれか１項に記載のマスタ装置。
  9. 請求項１〜８のいずれか１項に記載のマスタ装置を備えた演算処理装置。
  10. 請求項９に記載の演算処理装置を備えた、プログラマブル・ロジック・コントローラ。
  11. リングトポロジを含むネットワークであって、
    前記ネットワークを構成する複数のスレーブ装置と、
    前記複数のスレーブ装置を管理するマスタ装置と、
    前記マスタ装置に通信可能に接続された情報処理装置とを備え、
    前記複数のスレーブ装置は、前記リングトポロジの起点及び終点となる第１のスレーブ装置と、前記第１のスレーブ装置の第１の出力ポートと第２の出力ポートとの間に接続され、かつ前記リングトポロジを構成する複数の第２のスレーブ装置とを含み、
    前記マスタ装置は、
    前記複数のスレーブ装置との通信に基づき、前記ネットワークの構成を検出し、
    前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートを無効にすることが可能であり、
    前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成と、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効にされたときに検出される前記ネットワークの構成とに基づいて、前記第１の出力ポートと前記第２の出力ポートと間の不正な配線経路を特定し、
    特定された前記不正な配線経路を示す情報を、前記情報処理装置に出力し、
    前記情報処理装置は、前記不正な配線経路を表示する、ネットワーク。
  12. リングトポロジを含むネットワークを構成する複数のスレーブ装置を管理するマスタ装置における情報処理方法であって、
    前記複数のスレーブ装置は、前記リングトポロジの起点及び終点となる第１のスレーブ装置と、前記第１のスレーブ装置の第１の出力ポートと第２の出力ポートとの間に接続され、かつ前記リングトポロジを構成する複数の第２のスレーブ装置とを含み、
    前記マスタ装置が、前記複数のスレーブ装置との通信に基づき、前記ネットワークの構成を検出するステップと、
    前記マスタ装置が、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートを無効にするステップと、
    前記マスタ装置が、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが有効なときに検出される前記ネットワークの構成と、前記第２の出力ポート及び前記第２の出力ポートと対となる前記第２のスレーブ装置の出力ポートが無効にされたときに検出される前記ネットワークの構成とに基づいて、前記第１の出力ポートと前記第２の出力ポートと間の不正な配線経路を特定するステップと、
    前記マスタ装置が、特定された前記不正な配線経路を示す情報を、前記マスタ装置の外部の情報処理装置に出力するステップとを備える、情報処理方法。
JP2019067208A 2019-03-29 2019-03-29 マスタ装置、演算処理装置、プログラマブル・ロジック・コントローラ、ネットワーク、及び情報処理方法 Active JP6969585B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019067208A JP6969585B2 (ja) 2019-03-29 2019-03-29 マスタ装置、演算処理装置、プログラマブル・ロジック・コントローラ、ネットワーク、及び情報処理方法
EP20782535.7A EP3952224B1 (en) 2019-03-29 2020-02-10 Master device, arithmetic processing device, programmable logic controller, network, and information processing method
PCT/JP2020/005143 WO2020202803A1 (ja) 2019-03-29 2020-02-10 マスタ装置、演算処理装置、プログラマブル・ロジック・コントローラ、ネットワーク、及び情報処理方法
CN202080020796.0A CN113574833B (zh) 2019-03-29 2020-02-10 主机与运算处理装置、逻辑控制器、网络及信息处理方法
US17/440,197 US20220163939A1 (en) 2019-03-29 2020-02-10 Master device, arithmetic processing device, programmable logic controller, network, and information processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019067208A JP6969585B2 (ja) 2019-03-29 2019-03-29 マスタ装置、演算処理装置、プログラマブル・ロジック・コントローラ、ネットワーク、及び情報処理方法

Publications (2)

Publication Number Publication Date
JP2020167554A true JP2020167554A (ja) 2020-10-08
JP6969585B2 JP6969585B2 (ja) 2021-11-24

Family

ID=72668828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019067208A Active JP6969585B2 (ja) 2019-03-29 2019-03-29 マスタ装置、演算処理装置、プログラマブル・ロジック・コントローラ、ネットワーク、及び情報処理方法

Country Status (5)

Country Link
US (1) US20220163939A1 (ja)
EP (1) EP3952224B1 (ja)
JP (1) JP6969585B2 (ja)
CN (1) CN113574833B (ja)
WO (1) WO2020202803A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022113383A1 (ja) * 2020-11-24 2022-06-02 オムロン株式会社 制御装置、通信制御方法、および制御プログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115276922B (zh) * 2022-07-15 2023-10-31 卡斯柯信号有限公司 一种适用于全电子系统的主备状态控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195653A (ja) * 2011-03-15 2012-10-11 Omron Corp 接続異常検出方法、ネットワークシステムおよびマスター装置
WO2015166332A1 (en) * 2014-04-30 2015-11-05 Omron Corporation Connecting a plurality of slave units to a master control unit in a distributed control system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063933B2 (ja) * 1987-12-11 1994-01-12 富士通株式会社 リングネットワーク接続管理方式
US6912678B1 (en) * 2000-10-31 2005-06-28 Rockwell Automation Technologies, Inc. System for identifying valid connections between electrical system components and responding to invalid connections
EP1367750A1 (en) * 2002-05-30 2003-12-03 Agilent Technologies, Inc. - a Delaware corporation - Testing network communications
US8352632B2 (en) * 2005-10-26 2013-01-08 Level 3 Communications, Llc Systems and methods for discovering network topology
JP4739141B2 (ja) * 2006-02-24 2011-08-03 アラクサラネットワークス株式会社 リングネットワーク及びマスタノード
WO2007140165A2 (en) * 2006-05-26 2007-12-06 Whaleback Systems Corporation Selecting routes through a network
WO2008001468A1 (fr) * 2006-06-30 2008-01-03 Mitsubishi Electric Corporation Nœud de communication, procédé de configuration d'anneau de système de communication, et procédé d'établissement d'un anneau
FR2903830B1 (fr) * 2006-07-11 2008-08-22 Alcatel Sa Procede et dispositif de surveillance des chemins optiques de connexion pour un reseau optique transparent
US8072999B1 (en) * 2007-05-08 2011-12-06 Motion Engineering Inc. Method and system for removing and returning nodes in a synchronous network
WO2010143305A1 (ja) * 2009-06-12 2010-12-16 三菱電機株式会社 通信管理装置、通信ノードおよびデータ通信方法
WO2012124392A1 (ja) * 2011-03-15 2012-09-20 オムロン株式会社 ネットワークシステム、マスター装置およびネットワークシステムの制御方法
FR2986881B1 (fr) * 2012-02-15 2014-08-29 Schneider Electric Ind Sas Procede d'election de l'equipement maitre actif parmi deux equipements maitres redondants
WO2014110707A1 (zh) * 2013-01-15 2014-07-24 华为技术有限公司 互联错误检测的方法、装置和系统
US9807051B1 (en) * 2015-06-23 2017-10-31 Cisco Technology, Inc. Systems and methods for detecting and resolving split-controller or split-stack conditions in port-extended networks
JP6551259B2 (ja) 2016-02-26 2019-07-31 オムロン株式会社 マスタ装置、スレーブ装置、エラー監視システム、マスタ装置の制御方法、および制御プログラム
JP6465053B2 (ja) * 2016-03-14 2019-02-06 オムロン株式会社 スレーブ装置、スレーブ装置の制御方法、情報処理プログラム、および記録媒体
CN106452894B (zh) * 2016-10-24 2019-11-08 北京东土科技股份有限公司 故障连接检测方法和设备
JP7176204B2 (ja) * 2018-03-12 2022-11-22 オムロン株式会社 演算ユニット、および制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195653A (ja) * 2011-03-15 2012-10-11 Omron Corp 接続異常検出方法、ネットワークシステムおよびマスター装置
WO2015166332A1 (en) * 2014-04-30 2015-11-05 Omron Corporation Connecting a plurality of slave units to a master control unit in a distributed control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022113383A1 (ja) * 2020-11-24 2022-06-02 オムロン株式会社 制御装置、通信制御方法、および制御プログラム

Also Published As

Publication number Publication date
EP3952224B1 (en) 2024-03-13
CN113574833A (zh) 2021-10-29
US20220163939A1 (en) 2022-05-26
CN113574833B (zh) 2022-07-29
EP3952224A4 (en) 2022-12-28
JP6969585B2 (ja) 2021-11-24
WO2020202803A1 (ja) 2020-10-08
EP3952224A1 (en) 2022-02-09

Similar Documents

Publication Publication Date Title
WO2020202803A1 (ja) マスタ装置、演算処理装置、プログラマブル・ロジック・コントローラ、ネットワーク、及び情報処理方法
JP6054010B2 (ja) データ判定装置、データ判定方法及びプログラム
CN103152218A (zh) 计算机网络状态检测和修复方法和装置
JP5756412B2 (ja) 監視方法および監視システム
EP2573675A1 (en) External boot device, external boot method, information processing device and network communication system
WO2020004315A1 (ja) 異常検知装置、および、異常検知方法
JP2008084266A (ja) 検疫システム、検疫方法、および検疫プログラム
JP5149039B2 (ja) ウイルスチェック用装置とこれを用いたデータ通信方法
JP2001524229A (ja) コンピュータシステムの安全保障性能向上用の安全保障形共同プロセッサ
JP2005197826A (ja) ネットワーク上の複数ノードの一元管理装置
WO2022028057A1 (zh) 一种基于tpm服务器资产信息多层保护的装置及方法
JP6598221B2 (ja) マルウェアを特定するための変則検知
CN106919845B (zh) 系统安全信任链构建装置和构建方法
US10686812B2 (en) Device and method for detecting manipulation of a program code
US20210067483A1 (en) Control System, Controller, and Control Method
TW201333748A (zh) 資訊處理空間管理方法、外部裝置及資訊處理裝置
WO2020075808A1 (ja) 情報処理装置、ログ分析方法及びプログラム
JP2017187963A (ja) 電子機器およびシステム
JP6187508B2 (ja) 制御装置、バス回路、方法、及び、プログラム
JP2006285072A (ja) プロジェクタ、プログラムおよび情報記憶媒体
JP5490307B2 (ja) 通信装置
JP6604427B1 (ja) 情報処理システム
JP7071876B2 (ja) 制御システム、および異常要因判定方法
JP2003273875A (ja) データサーバ
WO2017099066A1 (ja) 診断装置、診断方法、及び、診断プログラムが記録された記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6969585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150