JP2020166181A

JP2020166181A - 画像形成装置

Info

Publication number: JP2020166181A
Application number: JP2019068019A
Authority: JP
Inventors: 望中嶌; Nozomi Nakajima; 狩野　健一; Kenichi Kano; 健一狩野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2019-03-29
Filing date: 2019-03-29
Publication date: 2020-10-08
Anticipated expiration: 2039-03-29
Also published as: JP7313863B2

Abstract

【課題】更なるコストアップやスペースを要することなく不揮発メモリのライトプロテクトの有効と無効を切り替えること。【解決手段】不揮発メモリ２０３と、ライトプロテクト解除回路２０４と、メモリ基板２００と、を備え、ライトプロテクト解除回路２０４は、第１の電圧のＳＮＳ信号が入力された場合には不揮発メモリ２０３を書き込み禁止された状態とし、第１の電圧とは異なる第２の電圧のＳＮＳ信号が入力された場合には不揮発メモリ２０３を書き込み禁止が解除された状態とする。【選択図】図２

Description

本発明は、画像形成装置に関し、特に、画像形成装置が備える定着装置に搭載された不揮発メモリのデータ書き込み禁止機能（ライトプロテクト機能）に関する。

不揮発メモリには、メモリへのデータ書き込みを禁止するライトプロテクト（以下、ＷＰと表記する）という機能を有しているものがある。具体的には、不揮発メモリの外部端子にＷＰ端子という専用の端子を割り当て、ＷＰ端子の電圧レベルに応じて不揮発メモリへのデータ書き込みの許可／禁止を切り替える機能を有している。ところで、不揮発メモリは、例えば画像形成装置の定着装置に搭載される。このような場合、不揮発メモリに定着装置に関わる情報を記憶させ、画像形成装置の性能を高める目的で不揮発メモリ内のデータが使用されている（例えば、特許文献１参照）。不揮発性メモリを備える画像形成装置では、画像形成装置の使用状況に応じて定着装置が有する不揮発メモリ内のデータが書き換えられている。定着装置が有する不揮発メモリ内のデータの書き換えの際には、常にライトプロテクトを解除しているか、適宜ライトプロテクト機能の有効／無効を切り替えている。

一方で、工場出荷時に定着装置に関わるデータを定着装置内の不揮発メモリに記憶させ、その後不揮発メモリ内のデータを一切書き換えない場合もある。例えば、製造工程で定着装置の特性データ等（例えば、ヒータの抵抗値等）を不揮発メモリに書き込み、画像形成装置が不揮発メモリ内のデータを参照して定着装置の制御を最適化する場合である。このような場合には、外来ノイズ等の影響で不用意に不揮発メモリ内のデータが書き換わってしまうことがないよう、装置の動作中は常にライトプロテクトを有効にして不揮発メモリ内部のデータの信頼性を高めることが望ましい。具体的には、不揮発メモリのＷＰ端子が書き込み禁止となるように端子処理をし、製造工程で所定のデータを不揮発メモリに書き込む際にはライトプロテクトを解除する。製造工程でライトプロテクトを解除する方法としては、冶工具から不揮発メモリが実装されている基板に対してプロービングし、そのプローブを介してＷＰ端子を書き込み可能な電圧レベルに変化させることが一般的に行われている。そして、製造工程で不揮発メモリへのデータ書き込みが終わった後は、プローブを基板から外すことで恒久的にライトプロテクトが有効な状態が継続される。

特開平１１−３０５５７９号公報

しかしながら、不揮発メモリが定着装置の奥にレイアウトされる場合など、不揮発メモリが実装されている基板にプローブが届かない場合がある。その場合には、不揮発メモリが実装された基板とコントローラ基板とをつなぐケーブル等の接続手段をインターフェースとしてライトプロテクトを解除する必要がある。具体的には、ＷＰ端子の電圧をコントロールするためにケーブルを１本増やし、増やしたケーブルを冶工具等に接続することで、ＷＰ端子を書き込み可能な電圧レベルに変化させる必要がある。この方法では、ケーブルを増加したことに伴うコストアップが生じるとともに、ケーブルを配線するためのスペースが必要となる。

本発明は、このような状況のもとでなされたもので、更なるコストアップやスペースを要することなく不揮発メモリのライトプロテクトの有効と無効を切り替えることを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）入力された第１の信号に応じてデータの書き込みが禁止された第１の状態又はデータの書き込みの禁止が解除された第２の状態となる不揮発メモリと、入力された第２の信号に応じて前記不揮発メモリを前記第１の状態又は前記第２の状態にするために前記不揮発メモリに前記第１の信号を出力する第１の回路と、前記不揮発メモリ及び前記第１の回路が実装された第１の基板と、を備え、前記第１の回路は、第１の電圧の前記第１の信号が入力された場合には前記不揮発メモリを前記第１の状態とし、前記第１の電圧とは異なる第２の電圧の前記第２の信号が入力された場合には前記不揮発メモリを前記第２の状態とすることを特徴とする画像形成装置。

（２）入力された第１の信号に応じてデータの書き込みが禁止された第１の状態又はデータの書き込みの禁止が解除された第２の状態となる不揮発メモリが実装された第１の基板と、状態に応じた第２の信号を第１の制御手段に出力する第１の回路が選択的に接続される画像形成装置において、前記不揮発メモリに書き込まれたデータを読み込む前記第１の制御手段と、前記第１の制御手段が実装された第２の基板と、前記第２の基板に前記第１の基板が接続されるときには前記第１の制御手段から前記第１の信号を前記不揮発メモリに出力するために用いられ、前記第２の基板に前記第１の回路が接続されるときには前記第１の回路から前記第２の信号を前記第１の制御手段に出力するために用いられる第１の接続点を有する接続手段と、を備えることを特徴とする画像形成装置。

本発明によれば、更なるコストアップやスペースを要することなく不揮発メモリのライトプロテクトの有効と無効を切り替えることができる。

実施例１〜４の画像形成装置の要部の概略を示す図、定着装置の概略図実施例１のメモリ基板とコントローラ基板の接続図実施例１のメモリ基板と冶工具の接続図実施例１の不揮発メモリへのデータ書き込み処理を示すフローチャート実施例２のメモリ基板とコントローラ基板の接続図実施例２のメモリ基板と冶工具の接続図実施例２の不揮発メモリへのデータ書き込み処理を示すフローチャート実施例３のメモリ基板とコントローラ基板の接続図実施例３のメモリ基板と冶工具の接続図実施例３の不揮発メモリへのデータ書き込み処理を示すフローチャート実施例４のメモリ基板とコントローラ基板又は冶工具の接続図

以下、図面を参照しながら本発明の実施の形態について説明する。

［画像形成装置］
図１（ａ）に画像形成装置の一例の概略図を示す。この画像形成装置１は、記録材である記録紙Ｒに未定着のトナー像を形成する画像形成手段としての画像形成部２と、トナー像を定着する定着手段としての定着装置（像加熱装置）１００とを有する。画像形成部２は、矢印の方向（時計回り方向）に回転駆動される電子写真感光ドラム３（以下、ドラム３という）を有している。画像形成部２は、ドラム３に対して画像形成プロセス手段としての帯電器４、画像露光器５、現像器６により未定着のトナー像が形成される。そして、ドラム３に形成されたトナー像が給紙機構部（不図示）から搬送された記録紙Ｒに対して転写器７により転写される。転写器７を通過した記録紙Ｒはドラム３から分離されて定着装置１００へと搬送されて加熱・加圧されることで、記録紙Ｒ上（記録材上）のトナー像が固着像として定着される。定着装置１００を出た記録紙Ｒは画像形成物として排出される。また、記録紙Ｒが分離した後のドラム３はクリーニング器８により表面が清掃されて繰り返して画像形成に供される。なお、本発明を適用することができる画像形成装置１は図１（ａ）で説明した構成に限定されない。

［定着装置］
また、図１（ｂ）に定着装置１００の一例の概略図を示す。定着装置１００は、可撓性の円筒型フィルム１０２（以下、定着フィルム１０２という）と、定着フィルム１０２の内面に接触するヒータ１０３を有する。また、定着フィルム１０２を介してヒータ１０３と共に定着ニップ部Ｓを形成する加圧ローラ１０６を有する。ヒータ１０３は耐熱樹脂製の保持部材１０１に保持されている。保持部材１０１は定着フィルム１０２の回転を案内するガイド機能も有している。ステー１０４は保持部材１０１にバネ（不図示）の圧力を加えるための金属製のステーである。定着フィルム１０２は、単層フィルムや、ＰＩ＋ＰＦＡコーティング、ＳＵＳ＋ゴムコーティング等の複合フィルムなどが使われる。加圧ローラ１０６は、鉄やアルミニウム等が材質の芯金１０７と、シリコーンゴム等が材質の弾性層１０８を有する弾性ローラである。加圧ローラ１０６とヒータ１０３で定着フィルム１０２を挟んで圧接させる。定着ニップ部Ｓは、圧接により形成されるニップ部の範囲を示す。

加圧ローラ１０６は定着駆動モータ（不図示）により所定の周速度で回転駆動される。この加圧ローラ１０６の回転駆動によって、定着ニップ部Ｓにおいて加圧ローラ１０６と定着フィルム１０２の外面との間で摩擦力が生じる。これにより定着フィルム１０２に回転力が作用し、定着フィルム１０２がヒータ１０３に圧接摺動しつつ回転駆動される。このとき、保持部材１０１は、定着フィルム１０２の内面ガイド部材としても機能して定着フィルム１０２の回転を容易にする。サーミスタ１０５はヒータ１０３の温度を検知する。メモリ基板２００は定着装置１００に保持されている。コネクタ２０２は、ケーブル２０１を介してメモリ基板２００を他の基板に接続するためのコネクタである。なお、本発明を適用することが可能な定着装置１００の構成は図１（ｂ）の構成に限定されない。

［メモリ基板］
第１の基板であるメモリ基板２００は定着装置１００に保持される基板である。図２に実施例１のメモリ基板２００を示す。メモリ基板２００は図２に示すように５本のケーブル２０１を有しており、接続手段であるコネクタ２０２を介して画像形成装置１内の定着装置１００とは別の場所にレイアウトされる第２の基板であるコントローラ基板３００と接続される。コネクタ２０２は、第２の接続点であるＳＮＳ、第１の接続点であるＶｃｃ、ＳＤＡ、ＳＣＬ、ＧＮＤの各端子を有する。

メモリ基板２００とコントローラ基板３００のインターフェースは、ＳＮＳ信号、Ｖｃｃ、ＳＣＬ、ＳＤＡ、ＧＮＤから成る。ＳＮＳ信号はメモリ基板２００上のセンサ回路２０５の出力信号である。電源Ｖｃｃはメモリ基板２００の電源であり、実施例１では例えば３．３Ｖを用いる。ＳＣＬ及びＳＤＡはメモリ基板２００上の不揮発メモリ２０３とコントローラ基板３００との間で例えばＩ２Ｃ（Ｉｎｔｅｒ−ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）通信等のシリアル通信を行うための通信ラインである。ＧＮＤはメモリ基板２００とコントローラ基板とで共通のグランドラインであり、画像形成装置１の筺体と同電位になっている。

メモリ基板２００の構成について説明する。不揮発メモリ２０３は、実施例１では例えばＲＯＨＭ社製ＢＲ２４Ｇ１６ＦＶＴ−３を使用する。不揮発メモリ２０３は外部端子を８ピン有している。具体的には、不揮発メモリ２０３は、Ｖｃｃ端子、ＷＰ端子、ＳＣＬ端子、ＳＤＡ端子、Ａ０端子、Ａ１端子、Ａ２端子、ＧＮＤ端子を有している。Ｖｃｃ端子には不揮発メモリ２０３の電源が入力され、ＧＮＤ端子はＧＮＤ電位に接続される。また、Ａ０端子は未使用端子、Ａ１端子及びＡ２端子は不揮発メモリ２０３とコントローラ基板３００とがＩ２Ｃ通信を行う際のスレーブアドレスを決定する端子である。実施例１ではＡ０端子、Ａ１端子、Ａ２端子の全てをＧＮＤに接続して使用する。ＳＣＬ端子はコントローラ基板３００から入力されるクロック信号が入力される端子である。ＳＤＡ端子はＳＣＬ端子に入力されるクロック信号に同期してコントローラ基板３００と不揮発メモリ２０３との間でデータを読み出し／書き込みを行う端子である。

外来ノイズ等によりＩ２Ｃ通信に不具合が生じないよう、ＳＣＬ端子には抵抗２１４とコンデンサ２１６からなるフィルタ回路が接続されている。同様に、ＳＤＡ端子には抵抗２１３とコンデンサ２１５からなるフィルタ回路が接続されている。ＷＰ端子には、不揮発メモリ２０３を、データの書き込みを禁止した第１の状態又はデータの書き込み禁止を解除した第２の状態にするための所定の電圧レベルの第１の信号が入力される。ＷＰ端子は電圧がハイレベル（以下、Ｈレベルと表記する）である場合に、ライトプロテクトが有効な状態となり不揮発メモリ２０３へのデータ書き込みが禁止される。また、ＷＰ端子の電圧がローレベル（以下、Ｌレベルと表記する）である場合に、ライトプロテクトが解除状態となり、不揮発メモリ２０３へのデータ書き込みが許可される。ＷＰ端子の電圧レベルは例えば、ＨレベルがＶｃｃ×７０％〜Ｖｃｃまでの電圧範囲、Ｌレベルが−０．３Ｖ〜Ｖｃｃ×２０％までの電圧範囲というように規定される。

（センサ回路）
第２の回路であるセンサ回路２０５は定着装置１００から記録紙Ｒが排出されたこと検出する排出センサ回路であり、フォトインタラプタ２１１と抵抗２１２で構成される。フォトインタラプタ２１１は、フォトダイオード２１１ｄとフォトトランジスタ２１１ｔ（以下、トランジスタ２１１ｔという）とを有する。定着装置１００の内部に記録紙Ｒが存在する場合、フラグ等（不図示）を用いてフォトインタラプタ２１１は遮光され、フォトインタラプタ２１１の受光部のトランジスタ２１１ｔは非導通となる。より詳細には、フォトダイオード２１１ｄから出射された光が記録紙Ｒによって遮光され遮光状態となる。一方、定着装置１００の内部に記録紙Ｒが存在しない場合（排出された場合）は、フォトインタラプタ２１１は透光状態となり、フォトインタラプタ２１１の受光部のトランジスタ２１１ｔは導通する。より詳細には、フォトダイオード２１１ｄから出射された光がトランジスタ２１１ｔに到達し非遮光状態となる。

フォトインタラプタ２１１の出力すなわち第３の信号であるＳＮＳ信号は、コントローラ基板３００上で抵抗３０２により例えば第１の電源である３．３Ｖにプルアップされて第１の制御手段であるＣＰＵ３０１のＩ／Ｏポートに入力される。ＣＰＵ３０１のＩ／Ｏポートには、フォトインタラプタ２１１の受光部のトランジスタ２１１ｔが非導通（記録紙Ｒ有）の場合にはハイレベルの電圧が入力される。また、ＣＰＵ３０１のＩ／Ｏポートには、フォトインタラプタ２１１の受光部のトランジスタ２１１ｔが導通している（記録紙Ｒ無）場合にはローレベルの電圧が入力される。これにより、ＣＰＵ３０１は記録紙Ｒの位置、すなわち、記録紙Ｒが定着装置１００にあるか否かを把握することができる。

（ライトプロテクト解除回路）
第１の回路であるライトプロテクト解除回路２０４は、ツェナーダイオード２０６、トランジスタ２０７、トランジスタ２０７のベース抵抗２０８、トランジスタ２０７のベース−エミッタ間抵抗２０９、プルアップ抵抗２１０で構成される。なお、実施例１ではツェナーダイオード２０６に降伏電圧７Ｖのツェナーダイオードを用いる。この降伏電圧７は閾値電圧であり、ＳＮＳ信号に入力される電圧が７Ｖ未満であればライトプロテクトは有効である。ライトプロテクト解除回路２０４には、電源Ｖｃｃが供給されている。また、ライトプロテクト解除回路２０４には、ＳＮＳ信号が入力され、後述する不揮発メモリ２０３のＷＰ端子に上述した第１の信号が出力される。より詳細には、ＳＮＳ信号を伝送するラインはツェナーダイオード２０６のカソード端子に接続されている。

画像形成装置１が通常動作（通常の印刷動作）をしている場合、ライトプロテクト解除回路２０４の入力、すなわちＳＮＳ信号は記録紙Ｒの位置によって０Ｖ（記録紙Ｒ無）と３．３Ｖ（記録紙Ｒ有）の２つの値をとる。ＳＮＳ信号の第１の電圧である０Ｖ及び３．３Ｖはツェナーダイオード２０６の降伏電圧７Ｖよりも小さい。このため、画像形成装置１が通常の印刷動作をしているときには、ライトプロテクト解除回路２０４のツェナーダイオード２０６は導通しない。そのため、トランジスタ２０７のコレクターエミッタ間も非導通状態であり、不揮発メモリ２０３のＷＰ端子は抵抗２１０によりプルアップされてハイレベルの電圧となる。すなわち、画像形成装置１が通常動作している場合には不揮発メモリ２０３はライトプロテクトが有効であり、不揮発メモリ２０３へのデータ書き込みが禁止された状態となっている。

不揮発メモリ２０３には定着装置１００の特性データが記憶されている。定着装置１００の特性データには、例えば、ヒータ１０３の抵抗値等が含まれる。ＣＰＵ３０１は不揮発メモリ２０３とＩ２Ｃ通信を行い、不揮発メモリ２０３に記憶されたデータを読み出す。ＣＰＵ３０１は不揮発メモリ２０３から読み出したデータに基づいて所定のアルゴリズムに従い定着装置１００の制御（例えば温度制御等）を最適化する。

［不揮発メモリへのデータの書き込み］
不揮発メモリ２０３に定着装置１００の特性データを書き込む作業は製造工程で行われる。製造工程での接続構成を図３に示す。なお、メモリ基板２００の構成は図２と同様であるため、説明を省略する。製造工程ではメモリ基板２００はケーブル２０１及びコネクタ２０２を介して書き込み装置に相当する冶工具４００に接続される。ＳＣＬとＳＤＡは冶工具４００の第２の制御手段であるＣＰＵ４０１に接続され、メモリ基板２００上の不揮発メモリ２０３と冶工具４００上のＣＰＵ４０１との間で、シリアル通信、例えばＩ２Ｃ通信を行う。Ｖｃｃは冶工具４００で生成される３．３Ｖ電源と接続され、ＧＮＤは冶工具４００のグランド電位に接続される。ＳＮＳ信号は電流制限抵抗４０２及びスイッチ４０３を介して第１の電源である３．３Ｖ又は第２の電源である１２Ｖに接続されるとともに、ＣＰＵ４０１の入力ポートに接続される。ツェナーダイオード４０６はスイッチ４０３によって接続先として１２Ｖが選択された際に、ＣＰＵ４０１に過電圧（１２Ｖ）が印加されないようにＣＰＵ４０１を保護する目的で配置されている。ＣＰＵ４０１の入力ポートの絶対最大定格電圧値を４．０Ｖとするとツェナーダイオード４０６の降伏電圧は３．６Ｖ程度が望ましい。なお、電流制限抵抗４０２がＣＰＵ４０１に接続されていない構成で、ツェナーダイオード４０６を有しない構成としてもよい。

（データ書き込み処理）
図４に、冶工具４００を用いて不揮発メモリ２０３にデータを書き込むシーケンスを示す。ステップ（以下、Ｓとする）１０１で、冶工具４００の３．３Ｖ電源及び１２Ｖ電源がオフ（ＯＦＦ）の状態にされる。Ｓ１０１の処理は、活電状態でコネクタ２０２を冶工具４００に接続してメモリ基板２００及び冶工具４００にダメージを与えることを防止するための処理である。Ｓ１０２で、冶工具４００上のスイッチ４０３が１２Ｖ側に接続される。Ｓ１０３で、コネクタ２０２が冶工具４００に接続（コネクト）され、メモリ基板２００と冶工具４００とが接続される。Ｓ１０４でフォトインタラプタ２１１が遮光され、受光側のトランジスタ２１１ｔが導通しないようにされる。ここで、受光側のトランジスタ２１１ｔが導通するとＳＮＳ信号の電圧レベルがほぼグランド電位になる（厳密にはフォトインタラプタの出力側のトランジスタ２１１ｔの飽和電圧０．３Ｖ程度になる）。そうすると、ライトプロテクト解除回路２０４のツェナーダイオード２０６が導通せず、不揮発メモリ２０３のライトプロテクトが解除できないからである。このため、センサ回路２０５のフォトインタラプタ２１１を非導通としている。

Ｓ１０５で、冶工具４００の３．３Ｖ電源及び１２Ｖ電源がオン（ＯＮ）にされる。Ｓ１０６で、ＳＮＳ信号は第２の電圧である１２Ｖとなり、ライトプロテクト解除回路２０４のツェナーダイオード２０６が導通し、トランジスタ２０７のコレクタ−エミッタ間が導通する、すなわち、ライトプロテクト解除回路２０４が動作する。そして、不揮発メモリ２０３のＷＰ端子の電圧レベルがローレベルとなり、不揮発メモリ２０３のライトプロテクトが解除される。なお、冶工具４００の電源に１２Ｖを用いているのは、ツェナーダイオード２０６の降伏電圧７Ｖを確実に上回り、ツェナーダイオード２０６が導通したときに安定したベース電流をトランジスタ２０７に供給できる電圧だからである。このため、この目的を達成できるのであれば必ずしも１２Ｖである必要はない。

ライトプロテクト解除回路２０４の動作によりＷＰ端子がローレベルの電圧に保持された不揮発メモリ２０３は、データ書き込み可能状態にある。Ｓ１０７で、データ書き込み可能状態となっている不揮発メモリ２０３に、予め準備された定着装置１００の特性に関するデータ（以下、特性データという）をＣＰＵ４０１によって書き込む。Ｓ１０８で、ＣＰＵ４０１による不揮発メモリ２０３へのデータ書き込みが終わると、冶工具４００の３．３Ｖ電源及び１２Ｖ電源がＯＦＦされる。Ｓ１０９で、冶工具４００上のスイッチ４０３が３．３Ｖ側に接続される。Ｓ１１０で、再び冶工具４００の３．３Ｖ電源がＯＮにされる。このとき、ＳＮＳ信号は３．３Ｖとなり、ツェナーダイオード２０６は導通せず、ＷＰ端子はハイレベルとなり、不揮発メモリ２０３は書き込み禁止となる。Ｓ１１１で、不揮発メモリ２０３に記憶したデータをＣＰＵ４０１によって読み出し、データが正しいか否かの確認が行われる。Ｓ１１２で、センサ回路２０５の動作確認が行われる。具体的には、フォトインタラプタ２１１が遮光された状態でＳＮＳ信号がハイレベルであること、及び透光した状態でローレベルであることがＣＰＵ４０１によって確認される。センサ回路２０５の動作確認が終了したら、Ｓ１１３で、冶工具４００の３．３Ｖ電源（及び１２Ｖ電源）がＯＦＦの状態にされ、コネクタ２０２が冶工具４００から外される。以上により、メモリ基板２００へのデータ書き込み工程が終了する。

なお、電流制限抵抗４０２の抵抗値は次の２つの要件を満足するように決定される。１つは、ライトプロテクト解除回路２０４に１２Ｖを印加したときにトランジスタ２０７に十分なベース電流を供給することである。トランジスタ２０７のｈｆｅ特性にも依るが、ベース抵抗２０８は数ｋΩであることが多いので、ツェナーダイオード２０６の降伏電圧が７Ｖの場合には電流制限抵抗４０２は数百Ω程度の抵抗値が望ましい。もう１つが、フォトインタラプタ２１１の出力側のトランジスタ２１１ｔの電流定格を守ることである。Ｓ１０４の処理において、フォトインタラプタ２１１を遮光状態として受光側のトランジスタ２１１ｔが導通しないようにしている。ここで、万一フォトインタラプタ２１１が遮光されなかった場合でもフォトインタラプタ２１１の受光側トランジスタ２１１ｔに定格電流以上の電流を流してはならない。そのため、例えば受光側のトランジスタ２１１ｔの定格電流が５０ｍＡのフォトインタラプタを用いる場合、電流制限抵抗４０２の抵抗値は２４０Ω以上であることが望ましいことになる。

製造工程で定着装置１００の特性に関するデータが書き込まれたメモリ基板２００は定着装置１００内に保持され、ケーブル２０１及びコネクタ２０２を介してコントローラ基板３００と接続される。画像形成装置１を通常使用している状態ではＳＮＳ信号、すなわちライトプロテクト解除回路２０４の入力には３．３Ｖ又は０Ｖが印加される。そのため、ツェナーダイオード２０６は導通せず不揮発メモリ２０３のライトプロテクトが有効な状態が保持される。これにより、外来ノイズやＣＰＵ３０１の誤動作により不揮発メモリ２０３内に記憶されたデータが不用意に書き換わってしまうことを防ぐことができる。

ここまで説明したように、ライトプロテクト解除回路２０４の入力がＳＮＳ信号と共通のノードに接続され、製造工程と装置稼働時とでノードの電圧レベルを変化させることでライトプロテクトの有効／無効を切り替えている。すなわちライトプロテクトの有効／無効を切り替えるためにＷＰ端子に接続される専用のケーブルを用意する必要がない。これにより実施例１に記載の記憶装置であるメモリ基板２００は、ケーブル増加によるコストアップやスペース増を伴わず、装置動作中の不揮発メモリ２０３内部のデータの信頼性を確保できる。

なお、ライトプロテクト解除回路２０４の入力部にはツェナーダイオード２０６を用いたが、ライトプロテクト解除回路２０４の入力部はＳＮＳ信号の電圧レベルに応じて導通／非導通の状態が切り変わる構成であればよい。具体的にはコンパレータやオペアンプ等を用いても構わない。また、ライトプロテクトを解除する際に冶工具４００からＳＮＳ信号に印加する電圧を１２Ｖとしたが、この電圧に限定されるものではない。製品が稼働している状態でライトプロテクト解除回路２０４に印加される電圧範囲外で、なおかつライトプロテクトを解除できる電圧であれば構わない。

更に、実施例１では不揮発メモリ２０３と同一基板に実装される回路としてセンサ回路２０５を用いたが、コントローラ基板３００とのインターフェースを持つ回路であればどのような回路でも構わない。更には、メモリ基板２００上には不揮発メモリ２０３、ライトプロテクト解除回路２０４、コントローラ基板３００と少なくとも１つ以上のインターフェースを持つ回路（実施例１ではセンサ回路２０５）を最低限有していればよい。これら以上の回路や機能をメモリ基板２００が有していても構わない。加えて、ライトプロテクト機能を有している不揮発メモリであれば本発明の対象となるため、不揮発メモリの種類は問わない。

以上、実施例１によれば、更なるコストアップやスペースを要することなく不揮発メモリのライトプロテクトの有効と無効を切り替えることができる。

実施例２では不揮発メモリ２０３と同じ基板上にセンサ回路２０５を備えない構成について説明する。実施例２で用いる画像形成装置１、及び定着装置１００は実施例１に記載のものと同じであるため、同じ構成には同じ符号を付し説明を省略する。

［メモリ基板］
図５に実施例２に用いる第１の基板であるメモリ基板５００、第２の基板であるコントローラ基板３５０、メモリ基板５００とコントローラ基板３５０とを、ケーブル５０１とコネクタ５０２で接続した様子を示す。メモリ基板５００は図５に示すように４本のケーブル５０１を有しており、コネクタ５０２を介して画像形成装置１内の定着装置１００とは別の場所にレイアウトされるコントローラ基板３５０と接続される。メモリ基板５００とコントローラ基板３５０とのインターフェースは、Ｖｃｃ、ＳＣＬ、ＳＤＡ、ＧＮＤから成る。電源Ｖｃｃはメモリ基板５００の電源であり、実施例２では３．３Ｖを用いる。メモリ基板５００は実施例１と同様に、不揮発メモリ２０３、抵抗２１３、２１４、コンデンサ２１５、２１６から成るノイズフィルタ、ライトプロテクト解除回路２０４で構成される。

ライトプロテクト解除回路２０４の入力は不揮発メモリ２０３の電源Ｖｃｃに接続される。すなわち、実施例２では、ツェナーダイオード２０６のカソード端子には電源Ｖｃｃが接続されている。画像形成装置１が通常動作している場合、ライトプロテクト解除回路２０４の入力、すなわちＶｃｃは３．３Ｖである。３．３Ｖはツェナーダイオード２０６の降伏電圧７Ｖよりも小さいため、画像形成装置１が通常動作しているときにはツェナーダイオード２０６は導通しない。そのため、トランジスタ２０７のコレクターエミッタ間も非導通状態であり、不揮発メモリ２０３のＷＰ端子は抵抗２１０によりプルアップされて電圧レベルはハイレベルとなる。すなわち、画像形成装置１が通常動作している場合には不揮発メモリ２０３はライトプロテクトが有効であり、不揮発メモリ２０３へのデータ書き込みを禁止した状態となっている。

不揮発メモリ２０３には実施例１と同じく定着装置１００の特性データが記憶されており、このデータに基づいて定着装置１００毎に最適な制御が行われる。ツェナーダイオード５０４は不揮発メモリ２０３のＶｃｃ端子を保護するために用いられる。実施例２ではＶｃｃ端子の絶対最大定格が６．５Ｖの不揮発メモリ２０３を用いるため、ツェナーダイオード５０４には降伏電圧４．７Ｖのツェナーダイオードが用いられる。抵抗５０３はツェナーダイオード５０４に流れる電流を制限する電流制限抵抗である。

［製造工程における接続状態］
製造工程でのメモリ基板５００と書き込み装置に相当する冶工具６００との接続を図６に示す。なお、メモリ基板５００の構成は図５と同様であり説明を省略する。製造工程ではメモリ基板５００はケーブル５０１及びコネクタ５０２を介して冶工具６００に接続される。Ｖｃｃは電流制限抵抗４０２及びスイッチ４０３を介して３．３Ｖ又は１２Ｖに接続される。なお、実施例１では冶工具４００の電流制限抵抗４０２及びスイッチ４０３はＳＮＳに接続されていたが、この点、実施例２の構成と異なる。

［データ書き込み処理］
図７に、冶工具６００を用いて不揮発メモリ２０３にデータを書き込むシーケンスを示す。なお、Ｓ２０１〜Ｓ２０３は図４のＳ１０１〜Ｓ１０３と同様の処理であり、Ｓ２０６〜Ｓ２１１は図４のＳ１０７〜Ｓ１１１、Ｓ１１３と同様の処理であり、説明を省略する。ただし、図４の冶工具４００を冶工具６００に、コネクタ２０２をコネクタ５０２に、それぞれ読み替える。

Ｓ２０４で、冶工具６００の３．３Ｖ電源及び１２Ｖ電源をＯＮにする。Ｓ２０５で、ライトプロテクト解除回路２０４のツェナーダイオード２０６が導通し、トランジスタ２０７のコレクタ−エミッタ間が導通する、すなわち、ライトプロテクト解除回路２０４が動作する。これにより、不揮発メモリ２０３のＷＰ端子の電圧レベルがローレベルになり、不揮発メモリ２０３のライトプロテクトが解除される。なお、冶工具６００の電源に１２Ｖを用いているのは、次のような理由による。１２Ｖは、ツェナーダイオード２０６の降伏電圧７Ｖを確実に上回り、ツェナーダイオード２０６が導通したときに安定したベース電流をトランジスタ２０７に供給できる電圧であるからである。更に、１２Ｖは、不揮発メモリ２０３のＶｃｃの定格電圧範囲内であること満足できる電圧だからである。すなわち、この要求を満足できるのであれば必ずしも１２Ｖである必要はない。なお、実施例２では、メモリ基板５００上にセンサ回路がないため、図４のＳ１１２で行ったＳＮＳ信号の確認処理はない。

製造工程で定着装置１００の特性に関するデータを記憶したメモリ基板５００は定着装置１００内に保持され、ケーブル５０１及びコネクタ５０２を介してコントローラ基板３５０と接続される。画像形成装置１を通常使用している状態ではＶｃｃ、すなわちライトプロテクト解除回路２０４の入力には３．３Ｖが印加される。そのため、ツェナーダイオード２０６は導通せず不揮発メモリ２０３のライトプロテクトが有効な状態が保持される。これにより、外来ノイズや画像形成装置１の誤動作により不揮発メモリ２０３内に記憶されたデータが不用意に書き換わってしまうことを防ぐことができる。

ここまで説明したように、ライトプロテクト解除回路２０４の入力が不揮発メモリ２０３のＶｃｃ端子と共通のノードに接続され、製造工程と装置稼働時でノードの電圧レベルを変化させることでライトプロテクトの有効／無効を切り替えている。すなわちライトプロテクトの有効／無効を切り替えるためにＷＰ端子に接続される専用のケーブルを用意する必要がない。これにより実施例２に記載の記憶装置であるメモリ基板５００はケーブル増加によるコストアップやスペース増を伴わず、装置動作中の不揮発メモリ２０３内部のデータの信頼性を確保できる。

なお、ライトプロテクト解除回路２０４の入力部にはツェナーダイオード２０６を用いたが、ライトプロテクト解除回路２０４の入力部はＶｃｃ信号の電圧レベルに応じて導通／非導通の状態が切り変わる構成であればよい。具体的にはコンパレータやオペアンプ等を用いても構わない。また、ライトプロテクトを解除する際に冶工具６００からＶｃｃに印加する電圧を１２Ｖとしたが、この電圧に限定されるものではない。製品が稼働している状態でライトプロテクト解除回路２０４に印加される電圧範囲外で、なおかつライトプロテクトを解除できる電圧であれば構わない。更には、メモリ基板５００上には不揮発メモリ２０３及びライトプロテクト解除回路２０４を最低限有していればよく、これら以上の回路／機能をメモリ基板５００が有していても構わない。加えて、ライトプロテクト機能を有している不揮発メモリであれば本発明の対象となるため、不揮発メモリの種類は問わない。

以上、実施例２によれば、更なるコストアップやスペースを要することなく不揮発メモリのライトプロテクトの有効と無効を切り替えることができる。

実施例３で用いる画像形成装置１、及び定着装置１００は実施例１に記載のものと同じであるため、同じ構成には同じ符号を付し説明を省略する。図８に実施例３に用いる第１の基板であるメモリ基板７００、第２の基板であるコントローラ基板７０３、メモリ基板７００とコントローラ基板７０３とをケーブル７０１と接続手段であるコネクタ７０２で接続した様子を示す。コネクタ７０２は、第３の接続点であるＰＲＥＳＳ、第２の接続点であるＳＮＳ、第１の接続点であるＶｃｃ、ＳＤＡ、ＳＣＬ、ＧＮＤの各端子を有する。メモリ基板７００は図８に示すように６本のケーブル７０１を有しており、コネクタ７０２を介して画像形成装置１内の定着装置１００とは別の場所にレイアウトされるコントローラ基板７０３と接続される。

メモリ基板７００とコントローラ基板７０３とのインターフェースは、ＳＮＳ信号、ＰＲＥＳＳ信号、Ｖｃｃ、ＳＣＬ、ＳＤＡ、ＧＮＤから成る。ＳＮＳ信号はメモリ基板７００上の第２の回路であるセンサ回路２０５の出力信号である。第４の信号であるＰＲＥＳＳ信号はメモリ基板７００上の第３の回路であるセンサ回路２２０の出力信号である。電源Ｖｃｃはメモリ基板７００の電源であり、実施例３では３．３Ｖを用いる。メモリ基板７００は不揮発メモリ２０３、第１の回路であるライトプロテクト解除回路７１０、センサ回路２０５、センサ回路２２０及び、抵抗２１３、２１４、コンデンサ２１５、２１６から成るノイズフィルタで構成される。不揮発メモリ２０３、ノイズフィルタ（抵抗２１３、２１４、コンデンサ２１５、２１６で構成される）、センサ回路２０５は実施例１と同じ構成なので説明を省略する。

（センサ回路２２０）
センサ回路２２０は定着装置１００の圧の状態を検知する圧センサ回路であり、センサ回路２２０はフォトインタラプタ２２１と抵抗２２２で構成される。フォトインタラプタ２２１は、フォトダイオード２２１ｄとフォトトランジスタ２２１ｔ（以下、トランジスタ２２１ｔという）とを有する。センサ回路２２０はヒータ１０３と加圧ローラ１０６との間に加えられる圧の状態を、圧あり／圧なしの２値で検知する。ヒータ１０３と加圧ローラ１０６の間に圧が加えられている場合（圧有）にはフラグ等（不図示）を用いてフォトインタラプタ２２１は遮光され、フォトインタラプタ２２１の受光部のトランジスタ２２１ｔは非導通となる。一方、ヒータ１０３と加圧ローラ１０６とに圧が加えられている場合（圧有）にはフォトインタラプタ２２１は透光状態となり、フォトインタラプタ２２１の受光部のトランジスタ２２１ｔは導通する。フォトインタラプタ２２１の出力すなわちＰＲＥＳＳ信号は、コントローラ基板７０３上で抵抗３０３により３．３ＶにプルアップされてＣＰＵ３０１のＩ／Ｏポートに入力される。ＰＲＥＳＳ信号は、フォトインタラプタ２２１の受光部のトランジスタ２２１ｔが非導通の場合には電圧レベルはハイレベルとなり、導通している場合には電圧レベルがローレベルとなる。ＰＲＥＳＳ信号はＣＰＵ３０１のＩ／Ｏポートに入力されるため、ＣＰＵ３０１は定着装置１００の圧の状態を把握することができる。

（ライトプロテクト解除回路）
ライトプロテクト解除回路７１０は、降伏電圧７Ｖのツェナーダイオード２０６、トランジスタ２０７、トランジスタ２０７のベース抵抗２０８、トランジスタ２０７のベース−エミッタ間抵抗２０９、プルアップ抵抗２１０を有している。ライトプロテクト解除回路７１０は、更に、トランジスタ２２８、２２９、トランジスタ２２８のベース抵抗２２５、トランジスタ２２８のベース−エミッタ間抵抗２２６、トランジスタ２２８のコレクタ抵抗２２７を有している。ライトプロテクト解除回路７１０は、更に、トランジスタ２２９のベース抵抗２２３、トランジスタ２２９のベース−エミッタ間抵抗２２４、ツェナーダイオード２３０から成る。

実施例３では、ツェナーダイオード２３０に降伏電圧１５Ｖのツェナーダイオードを用いる。ライトプロテクト解除回路７１０は２つの条件が揃ってライトプロテクトを解除する。１つの条件は、ＰＲＥＳＳ信号の電圧がツェナーダイオード２３０の降伏電圧より高いことである。この場合、ツェナーダイオード２３０が導通し、トランジスタ２２９のコレクターエミッタ間が導通する。トランジスタ２２９のコレクターエミッタ間が導通するとトランジスタ２２８にベース電流が流れ、トランジスタ２２８のコレクターエミッタ間が導通する。２つ目の条件は、ＳＮＳ信号の電圧がツェナーダイオード２０６の降伏電圧より高いことである。この場合、既に導通したトランジスタ２２８を介してツェナーダイオード２０６が導通し、トランジスタ２０７のコレクターエミッタ間が導通する。この２つの条件が揃った場合に、トランジスタ２０７のコレクターエミッタ間が導通し、不揮発メモリ２０３のライトプロテクトが解除される。

画像形成装置１が通常動作している場合、ライトプロテクト解除回路７１０の入力、すなわちＳＮＳ信号とＰＲＥＳＳ信号は、記録紙Ｒの位置と定着装置１００の圧の状態によって０Ｖと３．３Ｖの２つの値をとる。０Ｖと３．３Ｖはツェナーダイオード２０６及びツェナーダイオード２３０の降伏電圧よりも小さいため、ツェナーダイオード２０６及びツェナーダイオード２３０は導通しない。そのため、トランジスタ２０７は非導通であり、不揮発メモリ２０３のＷＰ端子は抵抗２１０にプルアップされて電圧レベルはハイレベルとなる。すなわち、画像形成装置１が通常動作している場合には不揮発メモリ２０３はライトプロテクトが有効であり、不揮発メモリ２０３へのデータ書き込みを禁止した状態となっている。

［製造工程における接続状態］
製造工程ではメモリ基板７００はケーブル７０１及びコネクタ７０２を介して書き込み装置に相当する冶工具７０４に接続される。製造工程での接続構成を図９に示す。ＳＮＳ信号は電流制限抵抗４０２及びスイッチ４０３を介して３．３Ｖ又は１２Ｖに接続されるとともに、ＣＰＵ４０１の入力ポートに接続される。ＰＲＥＳＳ信号は電流制限抵抗４０４及びスイッチ４０５を介して３．３Ｖ又は第３の電源である２４Ｖに接続されるとともに、ＣＰＵ４０１の入力ポートに接続される。ツェナーダイオード４０７、４０８は実施例１に記載のツェナーダイオード４０６と同じく、ＣＰＵ４０１のポートを過電圧から保護するために配置されている。

［データ書き込み処理］
図１０に、冶工具を用いて不揮発メモリ２０３にデータを書き込むシーケンスを示す。なお、Ｓ３０１、Ｓ３０３は図４のＳ１０１、Ｓ１０３と同様の処理であり、Ｓ３０８は図４のＳ１０７と同様の処理であり、Ｓ３１２〜Ｓ３１４、Ｓ３１６は図４のＳ１１０〜Ｓ１１２、Ｓ１１３と同様の処理であり、説明を省略する。ただし、図４の冶工具４００を冶工具７０４に、コネクタ２０２をコネクタ７０２に、それぞれ読み替える。

Ｓ３０２で、冶工具７０４上のスイッチ４０３が１２Ｖ側に、スイッチ４０５が２４Ｖ側に接続される。Ｓ３０４で、フォトインタラプタ２１１及びフォトインタラプタ２２１が遮光され、各々の受光側のトランジスタ２１１ｔ、２２１ｔが導通しないようにする。Ｓ３０５で、冶工具７０４の３．３Ｖ電源及び２４Ｖ電源をＯＮにする。これにより、ライトプロテクト解除回路７１０のツェナーダイオード２３０が導通し、トランジスタ２２９及びトランジスタ２２８のコレクタ−エミッタ間が導通する。Ｓ３０６で、冶工具７０４の１２Ｖ電源がＯＮにされる。Ｓ３０７で、ツェナーダイオード２０６が導通し、トランジスタ２０７のコレクタ−エミッタ間が導通することで不揮発メモリ２０３のＷＰ端子の電圧レベルがローレベルになる。これにより、ライトプロテクト解除回路７１０が動作し、不揮発メモリ２０３のライトプロテクトが解除される。

なお、冶工具７０４の２４Ｖ電源を１２Ｖ電源より先に動作させているのは、トランジスタ２２８のコレクターエミッタ間を導通させてからツェナーダイオード２０６を導通させる方がライトプロテクト解除回路７１０の動作が安定するからである。しかし、２４Ｖ電源と１２Ｖ電源のＯＮの順番は本発明とは直接的に関係なく、略同時又は１２Ｖ電源のＯＮの方が先でも構わない。

ライトプロテクト解除回路７１０の動作によりＷＰ端子の電圧レベルがローレベルに保持された不揮発メモリ２０３はデータ書き込み可能状態にある。Ｓ３０９で、冶工具７０４の１２Ｖ電源がＯＦＦにされる。Ｓ３０１で、３．３Ｖ電源及び２４Ｖ電源がＯＦＦにされる。Ｓ３１１で、冶工具７０４上のスイッチ４０３及び４０５が３．３Ｖ側に接続される。Ｓ３１５で、センサ回路２２０についてもセンサ回路２０５と同様の動作確認がＣＰＵ４０１によって行われる。具体的には、フォトインタラプタ２２１が遮光された状態でＰＲＥＳＳ信号がハイレベルであること、及び透光した状態でローレベルであることがＣＰＵ４０１によって確認される。

製造工程で定着装置１００の特性に関するデータが書き込まれたメモリ基板７００は定着装置１００内に保持され、ケーブル７０１及びコネクタ７０２を介してコントローラ基板７０３と接続される。画像形成装置１を通常使用している状態ではＳＮＳ信号とＰＲＥＳＳ信号、すなわちライトプロテクト解除回路２０４の入力には３．３Ｖ又は０Ｖが印加される。そのため、ツェナーダイオード２０６及びツェナーダイオード２３０は導通せず不揮発メモリ２０３のライトプロテクトが有効な状態が保持される。これにより、外来ノイズや画像形成装置１の誤動作により不揮発メモリ２０３内に記憶されたデータが不用意に書き換わってしまうことを防ぐことができる。

ここまで説明したように、ライトプロテクト解除回路７１０の２つの入力がＳＮＳ信号と共通のノード及びＰＲＥＳＳ信号と共通のノードに接続され、製造工程と装置稼働時でこれらのノードの電圧レベルを変化させる。これにより、ライトプロテクトの有効／無効を切り替えている。すなわち、ライトプロテクトの有効／無効を切り替えるためにＷＰ端子に接続される専用のケーブルを用意する必要がない。これにより実施例３に記載の記憶装置であるメモリ基板７００はケーブル増加によるコストアップやスペース増を伴わず、装置動作中の不揮発メモリ内部のデータの信頼性を確保ことができる。加えて、実施例３の構成ではツェナーダイオード２０６、２３０が共に導通するという２条件が揃わないと不揮発メモリ２０３のライトプロテクトが解除されない。このため、実施例１や実施例２の効果に加えて更に不揮発メモリ２０３のノイズ耐量を高めることができる。

なお、ライトプロテクト解除回路７１０の入力部にはツェナーダイオード２０６及びツェナーダイオード２３０を用いた。しかし、ライトプロテクト解除回路７１０の入力部はＳＮＳ信号とＰＲＥＳＳ信号の電圧レベルに応じて導通／非導通の状態が切り変わる構成であればよい。具体的にはコンパレータやオペアンプ等を用いても構わない。また、ライトプロテクトを解除する際に冶工具７０４からＳＮＳ信号に印加する電圧を１２Ｖとし、ＰＲＥＳＳ信号に印加する電圧を２４Ｖとした。しかし、この電圧に限定されるものではなく、製品が稼働している状態でライトプロテクト解除回路７１０に印加される電圧範囲外で、なおかつライトプロテクトを解除できる電圧であれば構わない。

更に、実施例３では不揮発メモリ２０３と同一基板に実装される回路としてセンサ回路２０５とセンサ回路２２０を用いた。しかし、コントローラ基板７０３と少なくとも２つ（ＳＮＳ信号とＰＲＥＳＳ信号）のインターフェースを持つ回路であればどのような回路でも構わない。更には、メモリ基板７００上には不揮発メモリ２０３、ライトプロテクト解除回路７１０、コントローラ基板７０３と少なくとも２つのインターフェースを持つ回路（実施例３ではセンサ回路２０５とセンサ回路２２０）を最低限有していればよい。これら以上の回路や機能をメモリ基板７００が有していても構わない。加えて、ライトプロテクト機能を有している不揮発メモリであれば本発明の対象となるため、不揮発メモリの種類は問わない。

以上、実施例３によれば、更なるコストアップやスペースを要することなく不揮発メモリのライトプロテクトの有効と無効を切り替えることができる。

実施例１乃至３において、信号ライン又は電源ラインを用いて不揮発メモリ２０３のライトプロテクトの有効／無効を切り替える方法を説明した。それに対し実施例４では、メモリ基板と別ユニットとを取り換え可能な構成において、専用ケーブルを追加することなく不揮発メモリのライトプロテクトの有効／無効の切り替えを兼ねる構成を説明する。具体的には、コントローラ基板にメモリ基板を装着して機種Ａを仕立て、コントローラ基板にセンサユニットを装着して機種Ｂを仕立てるケースを想定する。これに際し、メモリ基板とセンサユニットのいずれとも兼用で接続可能なインターフェースを用意し、このインターフェースを介してメモリ基板上の不揮発メモリのライトプロテクトの有効／無効も切り替え可能な構成を説明する。

［メモリ基板］
図１１を用いて実施例４の構成を説明する。はじめに、図１１（ａ）と図１１（ｂ）を用いて、第１の基板であるメモリ基板８０１と第１の回路であるフォトインタラプタ８２０が取り換え可能（選択的に接続可能）な構成であることについて説明する。図１１（ａ）に、メモリ基板８０１と第２の基板であるコントローラ基板８１０とがケーブル８１３によって接続された様子を示す。メモリ基板８０１は、図１（ｂ）で図示するメモリ基板２００と同様に定着装置１００に保持される。メモリ基板８０１はライトプロテクト機能を有する不揮発メモリ２０３、メモリ周辺回路、フォトインタラプタ２１１で構成される。不揮発メモリ２０３、メモリ周辺回路、及びフォトインタラプタ２１１の機能は実施例１で説明した内容と同様であり、説明を省略する。抵抗８０２はフォトインタラプタ２１１の発光部であるフォトダイオード２１１ｄの電流制限抵抗である。メモリ基板８０１はコネクタ８０３、６本のケーブル８１３、コネクタ８１２を介してコントローラ基板８１０と接続される。コントローラ基板８１０の動作及び、コントローラ基板８１０とメモリ基板８０１とのＩ２Ｃ通信等は実施例１で説明した内容と同じである。図１１（ａ）に示す状態において、メモリ基板８０１上の不揮発メモリ２０３のＷＰ端子はコントローラ基板８１０上の抵抗８１１によって電源３．３Ｖにプルアップされている。すなわち、不揮発メモリ２０３はライトプロテクトが有効な状態に設定されている。

図１１（ｂ）に、フォトインタラプタ８２０とコントローラ基板８１０とがケーブル８２２によって接続された様子を示す。フォトインタラプタ８２０は、フォトダイオード８２０ｄとフォトトランジスタ８２０ｔ（以下、トランジスタ８２０ｔという）とを有する。フォトインタラプタ８２０は例えばコネクタ付きスナップインタイプのフォトインタラプタであり、ベアボードに実装せずに定着装置１００に装着することを想定している。フォトインタラプタ８２０の発光側電流はコントローラ基板上の抵抗８１１によって電流制限される。フォトインタラプタ８２０はコネクタ８２１、３本のケーブル８２２、コネクタ８１２を介してコントローラ基板８１０と接続される。

ここで、図１１（ｂ）に示すコントローラ基板８１０は、図１１（ａ）に示すコントローラ基板８１０と同一のものである。コントローラ基板８１０内の第１の接続点であるノード８１４は、コントローラ基板８１０にメモリ基板８０１を接続した際にはＷＰ端子が接続される。ノード８１４は、フォトインタラプタ８２０をコントローラ基板８１０に接続した際にはフォトインタラプタ８２０の発光部であるフォトダイオード８２０ｄに電流を供給する役割を担う。すなわち、ノード８１４は接続されるユニットに応じて異なる役割を担うことになる。

このように、メモリ基板８０１とフォトインタラプタ８２０はいずれもコントローラ基板８１０に接続可能である。これはすなわち、メモリ基板８０１とフォトインタラプタ８２０は選択的に接続可能であるということである。具体的には、定着装置１００に不揮発メモリとフォトインタラプタ両方の機能が必要な場合にはメモリ基板８０１を選択し、フォトインタラプタの機能のみが必要な場合にはフォトインタラプタ８２０を選択する。これにより、フォトインタラプタの機能のみが必要な定着装置１００のコストを低減することができる。

［ライトプロテクトの解除方法］
次に、メモリ基板８０１に配置された不揮発メモリ２０３のライトプロテクトを解除する方法を説明する。実施例１で説明したように、製造工程において定着装置１００の特性データを書き込む際にはライトプロテクトを解除する必要がある。製造工程において図１１（ｃ）に示すようにメモリ基板８０１を書き込み装置に相当する冶工具８３０に接続する。冶工具８３０はコントローラ基板８１０と同じ６ピンのコネクタ８１２を備えており、６本のケーブル８１３を介してメモリ基板８０１に接続する。冶工具８３０に接続された状態では、不揮発メモリ２０３のＷＰ端子は冶工具８３０側でＧＮＤに接続されるため、ライトプロテクトが解除される。冶工具８３０は、ＣＰＵ４０１を介してライトプロテクトが解除された不揮発メモリ２０３とＩ２Ｃ通信を行い、不揮発メモリ２０３に定着装置１００の特性データを記録する。製造工程で定着装置１００の特性データを書き込まれたメモリ基板８０１は、図１１（ａ）に示すようにコントローラ基板８１０と接続され、画像形成装置１として動作する。

ここまで説明したように、ノード８１４は図１１（ａ）及び図１１（ｃ）で不揮発メモリ２０３のライトプロテクトの有効／無効を切り替えるために用いられる。また、ノード８１４は、図１１（ｂ）に示すようにフォトインタラプタ８２０のフォトダイオード８２０ｄでの電流供給源としての役割を担う。すなわち、不揮発メモリ２０３のライトプロテクトの有効／無効を切り替えるための専用ケーブルを設けず、フォトインタラプタ８２０を動作させるために必要不可欠なケーブルで不揮発メモリ２０３のライトプロテクトの有効／無効の切り替えを兼用している。したがって、実施例４に記載の記憶装置であるメモリ基板８０１はコストアップやスペース増を伴わず、装置動作中の不揮発メモリ内部のデータの信頼性を確保できる。

なお、ＣＰＵ３０１はノード８１４の電圧を監視することで、メモリ基板８０１とフォトインタラプタ８２０のどちらがコントローラ基板８１０に接続されたかを判別することが可能である。具体的に、メモリ基板８０１をコントローラ基板８１０に接続した場合、ノード８１４には抵抗８１１を介して概３．３Ｖが供給される。一方、フォトインタラプタ８２０をコントローラ基板８１０に接続した場合、ノード８１４にはフォトインタラプタ８２０のフォトダイオード８２０ｄのアノード電圧（≒０．７Ｖ）が与えられる。この電位差をＣＰＵ３０１のＡ／Ｄ変換機能（不図示）などで監視すれば、メモリ基板８０１とフォトインタラプタ８２０のどちらがコントローラ基板８１０に接続されたかを判別できる。そのためＣＰＵ３０１は、人手を介することなく接続されたユニットに応じて最適な制御を行うことができる。更に、ノード８１４の電圧を監視するＣＰＵ３０１のポートは、入力専用ポートであることが望ましい。ＣＰＵ３０１のソフトウェアの不具合等によりノード８１４に不必要にライトプロテクトを解除するための電圧（概３．３Ｖ）が与えられることを防げるため、不揮発メモリ２０３のデータ信頼性をより高められるからである。

また、メモリ基板８０１と取り換え可能なユニットとしてコネクタ付きスナップインタイプのフォトインタラプタ８２０を用いたが、メモリ基板８０１と取り換え可能なユニットはフォトインタラプタに限られるものではない。更に、ライトプロテクト機能を有している不揮発メモリであれば本発明の対象となるため、不揮発メモリの種類は問わない。

以上、実施例４によれば、更なるコストアップやスペースを要することなく不揮発メモリのライトプロテクトの有効と無効を切り替えることができる。

２００メモリ基板
２０３不揮発メモリ
２０４ライトプロテクト解除回路

Claims

入力された第１の信号に応じてデータの書き込みが禁止された第１の状態又はデータの書き込みの禁止が解除された第２の状態となる不揮発メモリと、
入力された第２の信号に応じて前記不揮発メモリを前記第１の状態又は前記第２の状態にするために前記不揮発メモリに前記第１の信号を出力する第１の回路と、
前記不揮発メモリ及び前記第１の回路が実装された第１の基板と、
を備え、
前記第１の回路は、第１の電圧の前記第１の信号が入力された場合には前記不揮発メモリを前記第１の状態とし、前記第１の電圧とは異なる第２の電圧の前記第２の信号が入力された場合には前記不揮発メモリを前記第２の状態とすることを特徴とする画像形成装置。
前記第１の基板に実装され、フォトダイオードとフォトトランジスタとを有し、前記フォトダイオードから出射された光が遮光された遮光状態と前記光が到達した非遮光状態とに応じた電圧の第３の信号を出力する第２の回路を備え、
前記第３の信号は、前記第１の回路に入力されることを特徴とする請求項１に記載の画像形成装置。
電源を供給するための第１の接続点と、前記第２の回路から出力された前記第３の信号を伝送するための第２の接続点と、を有する接続手段を備えることを特徴とする請求項２に記載の画像形成装置。
前記不揮発メモリに書き込まれたデータを読み込む第１の制御手段と、
前記第１の制御手段が実装され、前記接続手段によって前記第１の基板と接続される第２の基板と、
を備え、
前記第２の基板には、前記第１の電圧が供給され、
前記第２の接続点に前記第１の電圧を供給する第１の電源が接続され、前記第１の回路が前記不揮発メモリを前記第１の状態とし、前記第１の制御手段が前記不揮発メモリにデータを書き込むことが禁止されることを特徴とする請求項３に記載の画像形成装置。
前記データを前記不揮発メモリに書き込む第２の制御手段を有する書き込み装置を備え、
前記書き込み装置には、前記第１の電圧と前記第１の電圧より高い第２の電圧とが供給され、
前記第２の接続点に前記第２の電圧を供給する第２の電源が接続されたときには、前記第１の回路が前記不揮発メモリを前記第２の状態とし、前記第２の制御手段が前記不揮発メモリにデータを書き込むことが可能となり、
前記第２の接続点に前記第１の電源が接続されたときには、前記第１の回路が前記不揮発メモリを前記第１の状態とし、前記第２の制御手段が前記不揮発メモリにデータを書き込むことが禁止されることを特徴とする請求項３に記載の画像形成装置。
前記第１の基板に実装され、フォトダイオードとフォトトランジスタとを有し、前記フォトダイオードから出射された光が遮光された遮光状態と前記光が到達した非遮光状態とに応じた電圧の第３の信号を出力する第２の回路と、
前記第１の基板に実装され、フォトダイオードとフォトトランジスタとを有し、前記フォトダイオードから出射された光が遮光された遮光状態と前記光が到達した非遮光状態とに応じた電圧の第４の信号を出力する第３の回路と、
を備え、
前記第３の信号及び前記第４の信号は、前記第１の回路に入力されることを特徴とする請求項１に記載の画像形成装置。
電源を供給するための第１の接続点と、前記第２の回路から出力された前記第３の信号を伝送するための第２の接続点と、前記第３の回路から出力された前記第４の信号を伝送するための第３の接続点と、を有する接続手段を備えることを特徴とする請求項６に記載の画像形成装置。
前記不揮発メモリに書き込まれたデータを読み込む第１の制御手段と、
前記第１の制御手段が実装され、前記接続手段によって前記第１の基板と接続される第２の基板と、
を備え、
前記第２の基板には、前記第１の電圧が供給され、
前記第２の接続点及び前記第３の接続点に前記第１の電圧を供給する第１の電源が接続され、前記第１の回路が前記不揮発メモリを前記第１の状態とし、前記第１の制御手段が前記不揮発メモリにデータを書き込むことが禁止されることを特徴とする請求項７に記載の画像形成装置。
前記データを前記不揮発メモリに書き込む第２の制御手段を有する書き込み装置を備え、
前記書き込み装置には、前記第１の電圧と前記１の電圧より高い第２の電圧と、前記第２の電圧よりも高い第３の電圧と、が供給され、
前記第２の接続点に前記第２の電圧を供給する第２の電源が接続され、かつ、前記第３の接続点に前記第３の電圧を供給する第３の電源が接続されたときには、前記第１の回路が前記不揮発メモリを前記第２の状態とし、前記第２の制御手段が前記不揮発メモリにデータを書き込むことが可能となり、
前記第２の接続点に前記第１の電源が接続され、かつ、前記第２の接続点に前記第１の電源が接続されたときには、前記第１の回路が前記不揮発メモリを前記第１の状態とし、前記第２の制御手段が前記不揮発メモリにデータを書き込むことが禁止されることを特徴とする請求項７に記載の画像形成装置。
電源を供給するための第１の接続点を有する接続手段を備えることを特徴とする請求項１に記載の画像形成装置。
前記不揮発メモリに書き込まれたデータを読み込む第１の制御手段と、
前記第１の制御手段が実装され、前記接続手段によって前記第１の基板と接続される第２の基板と、
を備え、
前記第２の基板には、前記第１の電圧が供給され、
前記第１の接続点に前記第１の電圧を供給する第１の電源が接続され、前記第１の回路が前記不揮発メモリを前記第１の状態とし、前記第１の制御手段が前記不揮発メモリにデータを書き込むことが禁止されることを特徴とする請求項１０に記載の画像形成装置。
前記データを前記不揮発メモリに書き込む第２の制御手段を有する書き込み装置を備え、
前記書き込み装置には、前記第１の電圧と前記第１の電圧より高い第２の電圧とが供給され、
前記第１の接続点に前記第２の電圧を供給する第２の電源が接続されたときには、前記第１の回路が前記不揮発メモリを前記第２の状態とし、前記第２の制御手段が前記不揮発メモリにデータを書き込むことが可能となり、
前記第２の接続点に前記第１の電圧を供給する第１の電源が接続されたときには、前記第１の回路が前記不揮発メモリを前記第１の状態とし、前記第２の制御手段が前記不揮発メモリにデータを書き込むことが禁止されることを特徴とする請求項１０に記載の画像形成装置。
前記第１の回路は、ツェナーダイオードを有し、
前記第１の電圧は、前記ツェナーダイオードの降伏電圧よりも低い電圧であり、前記第２の電圧は前記降伏電圧よりも高い電圧であることを特徴とする請求項１から請求項１２のいずれか１項に記載の画像形成装置。
入力された第１の信号に応じてデータの書き込みが禁止された第１の状態又はデータの書き込みの禁止が解除された第２の状態となる不揮発メモリが実装された第１の基板と、状態に応じた第２の信号を第１の制御手段に出力する第１の回路が選択的に接続される画像形成装置において、
前記不揮発メモリに書き込まれたデータを読み込む前記第１の制御手段と、
前記第１の制御手段が実装された第２の基板と、
前記第２の基板に前記第１の基板が接続されるときには前記第１の制御手段から前記第１の信号を前記不揮発メモリに出力するために用いられ、前記第２の基板に前記第１の回路が接続されるときには前記第１の回路から前記第２の信号を前記第１の制御手段に出力するために用いられる第１の接続点を有する接続手段と、
を備えることを特徴とする画像形成装置。
前記第１の回路とは、フォトダイオードとフォトトランジスタを含む回路であることを特徴とする請求項１４に記載の画像形成装置。
記録材上の未定着のトナー像を定着するための定着装置を備え、
前記第１の回路は前記定着装置に設けられていることを特徴とする請求項１５に記載の画像形成装置。
記録材上の未定着のトナー像を定着するための定着装置を備え、
前記不揮発メモリは、前記定着装置に関するデータを記憶していることを特徴とする請求項１から請求項１４のいずれか１項に記載の画像形成装置。