JP2020160445A - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP2020160445A
JP2020160445A JP2020048674A JP2020048674A JP2020160445A JP 2020160445 A JP2020160445 A JP 2020160445A JP 2020048674 A JP2020048674 A JP 2020048674A JP 2020048674 A JP2020048674 A JP 2020048674A JP 2020160445 A JP2020160445 A JP 2020160445A
Authority
JP
Japan
Prior art keywords
conductor pattern
substrate
display device
layer
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020048674A
Other languages
English (en)
Other versions
JP7523926B2 (ja
Inventor
俊 優 劉
Jun-Woo You
俊 優 劉
東 ▲ヒョン▼ 李
Dong Hyeon Lee
東 ▲ひょん▼ 李
龍 奎 姜
Yongkyu Kang
龍 奎 姜
泰 浩 李
Taeho Lee
泰 浩 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2020160445A publication Critical patent/JP2020160445A/ja
Application granted granted Critical
Publication of JP7523926B2 publication Critical patent/JP7523926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】本発明は、表示装置およびその製造方法を提供する。【解決手段】表示装置の製造方法は、キャリア基板上に剥離層を積層する段階と、前記剥離層上に導電体パターンを形成する段階と、前記導電体パターン上に犠牲層を形成する段階と、前記犠牲層上にポリマー層を含む基板を形成する段階と、前記基板上に導電体を含む電子素子を形成する段階と、前記導電体パターンに対応する受入パターンを前記犠牲層に形成する段階と、前記犠牲層の前記受入パターンに前記導電体パターンを浸入させることで、前記導電体パターンを前記基板の背面に転写する段階と、前記キャリア基板、前記剥離層および前記犠牲層を除去する段階とを含む。【選択図】図３

Description

本発明は、表示装置およびその製造方法に関する。
有機発光表示装置のような表示装置は、基板上に、画素と、これを駆動するための回路素子とを形成して製造された表示パネルを含む。
表示パネルは、大部分の領域が画面（スクリーン）を形成する表示領域であり得るが、表示パネルの特定の領域、例えば、周縁領域は、駆動回路、信号線などが配置される非表示領域であり得る。非表示領域には、信号の入出力のためのパッドが位置するパッド部が位置し、パッド部には、フレキシブルプリント回路フィルム（ｆｌｅｘｉｂｌｅ ｃｉｒｃｕｉｔ ｆｉｌｍ）が接合される。
スクリーン対ボディ比（ｓｃｒｅｅｎ−ｔｏ−ｂｏｄｙ ｒａｔｉｏ）が高い電子装置（例えば、スマートフォン、タブレットＰＣ、ノートパソコン、テレビ、モニタなど）へのニーズがますます高まっている。通常、表示パネルの非表示領域は、電子装置のスクリーン対ボディ比を増加させる上で制約になる。非表示領域が狭いほどより広い画面（スクリーン）を提供できるため、非表示領域を低減するための努力が続いている。しかし、非表示領域を低減するためには、非表示領域に配置される要素をさらにコンパクト（ｃｏｍｐａｃｔ）に設計するか、または省略しなければならないので、これによって表示装置の信頼性が低下しうる。
高解像度の表示装置へのニーズが常に存在しているが、高解像度に対応するためには、表示パネルに伝達される信号の個数が増加しなければならないので、パッドの個数も増加しなければならない。限られたパッド部領域でパッドの個数を増加させるためにはパッドのピッチ（ｐａｄ ｐｉｔｃｈ）を低減することが必要になるが、公差限界（ｔｏｌｅｒａｎｃｅ ｌｉｍｉｔ）や接合信頼性（ｂｏｎｄｉｎｇ ｒｅｌｉａｂｉｌｉｔｙ）の側面から困難がある。また、表示領域および／または非表示領域に、より多くの配線を配置しなければならないので、配線抵抗が増加して、表示品質が低下したり消費電力が増加したりしうる。
実施形態は、スクリーン対ボディ比および信頼性が改善された表示装置およびこれを製造する方法を提供する。
一実施形態による表示装置の製造方法は、キャリア基板上に剥離層を積層する段階と、前記剥離層上に導電体パターンを形成する段階と、前記導電体パターン上に犠牲層を形成する段階と、前記犠牲層上にポリマー層を含む基板を形成する段階と、前記基板上に導電体を含む電子素子を形成する段階と、前記導電体パターンに対応する受入パターンを前記犠牲層に形成する段階と、前記犠牲層の前記受入パターンに前記導電体パターンを浸入させることで、前記導電体パターンを前記基板の背面に転写する段階と、前記キャリア基板、前記剥離層および前記犠牲層を除去する段階とを含む。
前記犠牲層は、多孔性ポリマーを含むことができる。
前記剥離層は、動的剥離層であってもよい。
前記犠牲層の前記受入パターンは、陰刻パターンであってもよく、前記陰刻パターンを前記犠牲層に形成する段階は、前記導電体パターンにレーザを照射して、前記犠牲層における前記導電体パターンと重なる部分を、除去する段階を含むことができる。
前記犠牲層における前記導電体パターンと重なる部分を除去する段階は、前記犠牲層における前記導電体パターンと重なる部分を、気化させる段階を含むことができる。
前記犠牲層の前記パターンは、多孔性パターンであってもよく、前記多孔性パターンを前記犠牲層に形成する段階は、前記導電体パターンにレーザを照射して、前記犠牲層における前記導電体パターンに対応する部分を、さらに多孔性にする段階を含むことができる。
前記導電体パターンを前記基板の背面に転写する段階は、前記導電体パターンにレーザを照射して、前記導電体パターンを溶融させることで、前記犠牲層の前記受入パターンに前記溶融した導電体パターンを浸入させる段階を含むことができる。
前記方法は、前記導電体パターンを形成した後、前記犠牲層を形成する前に、前記導電体パターンを覆うオーバーコート層を形成する段階をさらに含んでもよい。
前記方法は、前記導電体パターンと、前記電子素子の導電体とを電気的に連結する段階をさらに含んでもよい。
前記キャリア基板、前記剥離層および前記犠牲層を除去する段階は、前記キャリア基板および前記剥離層を同時に前記犠牲層から分離した後、前記犠牲層を除去する段階を含むことができる。
前記電子素子は、トランジスタおよび発光素子をさらに含んでもよい。
前記電子素子の導電体は、電源供給線またはデータ線を含むことができる。
前記導電体パターンは、パッド、電源供給線、データ線の少なくとも１つを含むことができる。
一実施形態による表示装置は、基板と、前記基板上に位置し、導電体を含む電子素子と、前記基板の下に位置する導電体パターンと、前記基板を貫通し、前記導電体と前記導電体パターンとを電気的に連結するコネクタとを含み、前記導電体パターンは、パッド、電源供給線およびデータ線の少なくとも１つを含むことができる。
前記導電体パターンは、前記基板のすぐ下に位置することができ、前記基板の背面と接することができる。
前記基板は、約１００マイクロメートル未満の厚さを有してもよい。
前記導電体パターンは、導電物質およびポリマーを含むことができる。
前記導電体パターンは、多孔性ポリマーに導電物質が充填されていてもよい。
前記電子素子は、回路素子および発光素子を含むことができ、前記回路素子は、前記導電体を含むことができ、前記導電体は、電源供給線またはデータ線を含むことができる。
前記基板は、映像を表示する表示領域と、前記表示領域の周辺にある非表示領域とを含むことができ、前記導電体パターンは、表示領域と重なる部分を含むことができる。
実施形態によれば、表示装置の非表示領域を低減してスクリーン対ボディ比を増加させることができ、パッド部といった導電体パターンの設計自由度、および信号線の抵抗特性を改善することができる。
一実施形態による表示装置の正面を概略的に示す図である。 図１に示された表示装置の背面を概略的に示す図である。 一実施形態による表示装置を概略的に示す断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 図３に示された表示装置の製造過程を示す工程断面図である。 一実施形態による表示装置を概略的に示す断面図である。 図１６に示された表示装置の製造過程を示す工程断面図である。 図１６に示された表示装置の製造過程を示す工程断面図である。 図１６に示された表示装置の製造過程を示す工程断面図である。 図１６に示された表示装置の製造過程を示す工程断面図である。 図１６に示された表示装置の製造過程を示す工程断面図である。 一実施形態による表示装置における１つの画素の等価回路図である。 一実施形態による表示装置における表示領域の断面図である。 一実施形態による表示装置におけるパッド部領域の断面図である。
添付した図面を参照して、本発明の実施例について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳しく説明する。本発明は種々の異なる形態で実現可能であり、ここで説明する実施例に限定されない。
本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付す。
図面に示された各構成の大きさおよび厚さは説明の便宜のために任意に示したので、本発明が必ずしも図示のところに限定されない。図面において、様々な層および領域を明確に表現するために厚さを拡大して示した。そして、図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示した。
層、膜、領域、板などの部分が他の部分の「上」にあるとする時、これは、他の部分の「直上」にある場合のみならず、その中間にさらに他の部分がある場合も含む。逆に、ある部分が他の部分の「直上」にあるとする時には、中間に他の部分がないことを意味する。
明細書全体において、ある部分がある構成要素を「含む」とする時、これは、特に反対の記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに包含できることを意味する。
明細書全体において、「平面上」とする時、これは、対象部分を上から見た時を意味し、「断面上」とする時、これは、対象部分を垂直に切断した断面を横から見た時を意味する。
図面において、方向を示すのに使用される符号ｘは、第１方向であり、ｙは、第１方向と垂直な第２方向であり、ｚは、第１方向および第２方向と垂直な第３方向である。第１方向（ｘ）、第２方向（ｙ）および第３方向（ｚ）は、それぞれ、表示装置の横方向、縦方向および厚さ方向に対応しうる。
一実施形態による表示装置について、図面を参照して詳しく説明する。
図１は、一実施形態による表示装置の正面を概略的に示す図であり、図２は、図１に示された表示装置の背面を概略的に示す図である。ここで、表示装置の正面と背面とは、表示パネル１０の基板を基準として、基板の一面の側が正面であり、基板の他面の側が背面である。
図１を参照すれば、表示装置は、表示パネル１０を含み、表示パネル１０は、点線で示された境界線ＢＬを基準として、その内部の表示領域（ｄｉｓｐｌａｙ ａｒｅａ）ＤＡと、その外部の非表示領域（ｎｏｎ−ｄｉｓｐｌａｙ ａｒｅａ）ＮＡとを含む。表示パネル１０において、表示領域ＤＡは、映像が表示される画面（スクリーン）に相当し、アクティブ領域（ａｃｔｉｖｅ ａｒｅａ）とも呼ばれる。表示領域ＤＡの周辺にある非表示領域ＮＡには、表示領域ＤＡに印加される各種信号を生成および／または伝達するための回路および／または信号線が配置されている。非表示領域ＮＡは、表示領域ＤＡを取り囲むことができる。
表示パネル１０の表示領域ＤＡには、画素ＰＸが、例えば、行列に配置されている。表示装置が有機発光表示装置の場合、表示領域ＤＡには、ゲート線ＧＬ、データ線ＤＬ、駆動電圧線ＤＶＬといった信号線がさらに配置されている。ゲート線ＧＬ、データ線ＤＬおよび駆動電圧線ＤＶＬは非表示領域ＮＡまで延びている。表示領域ＤＡにおいて、ゲート線ＧＬは、略第１方向ｘに延び、データ線ＤＬと駆動電圧線ＤＶＬは、略第２方向ｙに延びることができる。非表示領域ＤＡには、共通電圧を伝達する共通電圧線ＣＶＬが位置することができる。
それぞれの画素ＰＸには、ゲート線ＧＬ、データ線ＤＬおよび駆動電圧線ＤＶＬが連結されており、これらの信号線からゲート信号、データ信号および駆動電圧が印加される。それぞれの画素ＰＸは、有機発光ダイオードであり得る発光素子を含むことができる。表示領域ＤＡには、画素ＰＸと連結されるセンシング線や発光制御線といった信号線、または前述のものと異なる信号を伝達する信号線が、さらに配置されてもよい。表示領域ＤＡには、使用者による接触または非接触のタッチを検知するためのタッチセンサ層が位置してもよい。
図２を参照すれば、表示パネル１０の背面には、表示パネル１０の外部から信号が伝達されるようにするためのパッドＰを含むパッド部（ｐａｄ ｐｏｒｔｉｏｎ）ＰＰが位置する。図示しないが、表示装置は、パッド部ＰＰに接合（ｂｏｎｄｉｎｇ）されるフレキシブルプリント回路フィルムを含むことができる。フレキシブルプリント回路フィルムのパッドは、異方性導電膜などを介してパッド部ＰＰのパッドＰに電気的に連結される。
通常、パッド部ＰＰは、表示パネル１０の前面の非表示領域ＮＡに位置する。フレキシブルプリント回路フィルムの接合のために、パッド部ＰＰは所定の面積を必要とするので、パッド部ＰＰは、非表示領域ＮＡを増加させる。本実施形態のように、パッド部ＰＰを表示パネル１０の背面に形成することによって、非表示領域ＮＡを低減することができ、表示装置のスクリーン対ボディ比を増加させることができる。パッド部ＰＰのパッドＰは、基板を貫通して形成されたコネクタ（ｃｏｎｎｅｃｔｏｒｓ）によって、表示パネル１０の正面に位置するデータ線ＤＬ、駆動電圧線ＤＶＬ、共通電圧線ＣＶＬといった信号線と電気的に連結される。コネクタは、金属、金属合金といった導電性物質で形成される。
パッド部ＰＰは、表示パネル１０の背面における１つの周縁付近に沿って、例えば、第１方向ｘに長く位置することができる。表示パネル１０が前面発光型有機発光表示パネルの場合、表示パネル１０の背面には映像が表示されない。したがって、表示パネル１０の背面は、全体が非表示領域に相当し、パッド部ＰＰが表示パネル１０の背面のどこに位置しても良く、表示パネル１０の正面の表示領域ＤＡと重なって位置することができる。したがって、高解像度によってパッドＰの個数が増加したとしても、パッドＰを配置するにあたっての設計マージンが増加しうる。したがって、パッド部ＰＰのパッドＰの大きさやピッチをより余裕あるように設計し、フレキシブルプリント回路フィルムとの接合信頼性を増加させることができる。
表示パネル１０の背面には、駆動電圧線ＤＶＬ’、共通電圧線ＣＶＬ’といった電源供給線が位置することができる。表示パネル１０の背面には、データ線ＤＬ’が位置することができる。駆動電圧線ＤＶＬ’、共通電圧線ＣＶＬ’およびデータ線ＤＬ’は、基板ＳＢを貫通して形成されたコネクタによって、それぞれ、表示パネル１０の正面に位置する駆動電圧線ＤＶＬ、共通電圧線ＣＶＬおよびデータ線ＤＬと、基板を貫通して電気的に連結される。このように、表示パネル１０の背面にも信号線を形成し、表示パネル１０の正面に形成された信号線と電気的に連結することによって、信号線の抵抗および負荷効果（ｌｏａｄ ｅｆｆｅｃｔ）を低減することができる。したがって、表示品質、例えば、表示領域ＤＡの輝度均一性、ＲＧＢ混色（ｃｒｏｓｓｔａｌｋ）などを改善することができる。
以下、表示パネル１０の背面に形成されるパッドＰ、駆動電圧線ＤＶＬ’、共通電圧線ＣＶＬ’、データ線ＤＬ’などを導電体パターン（ｃｏｎｄｕｃｔｏｒ ｐａｔｔｅｒｎ）とし、表示パネル１０の前面に位置し、導電体パターンとコネクタを介して電気的に連結されるデータ線ＤＬ、駆動電圧線ＤＶＬ、共通電圧線ＣＶＬなどを導電体とする。
表示装置は、駆動装置（ｄｒｉｖｉｎｇ ｕｎｉｔ）を含む。駆動装置は、表示パネル１０を駆動するための各種信号を生成および／または処理することができる。駆動装置は、データ線ＤＬにデータ信号を印加するデータ駆動部（ｄａｔａ ｄｒｉｖｅｒ）と、ゲート線ＧＬにゲート信号を印加するゲート駆動部（ｇａｔｅ ｄｒｉｖｅｒ）と、データ駆動部およびゲート駆動部を制御する信号制御部（ｓｉｇｎａｌ ｃｏｎｔｒｏｌｌｅｒ）とを含むことができる。ゲート駆動部、データ駆動部および／または信号制御部は、表示パネル１０の非表示領域ＮＡに位置したり、フレキシブル印刷回路膜に位置したり、フレキシブル印刷回路膜と電気的に連結された印刷回路基板などに位置したりすることができる。例えば、ゲート駆動部は、表示パネル１０の非表示領域ＮＡに集積されていてもよく、データ駆動部および信号制御部は、集積回路チップの形態でフレキシブルプリント回路フィルムに実装されていてもよい。
図３は、一実施形態による表示装置を概略的に示す断面図である。
図３は、図１および図２に示されるような表示装置における構成要素の断面上の位置関係を説明するために断面構造を概略的に示す。したがって、図３は、図１および図２に示されたものと異なる方式で構成要素を示しており、平面上の位置が図１および図２に示されたものと必ずしも対応しない。
図３を参照すれば、表示パネル１０は、基板ＳＢと、基板ＳＢ上に位置する電子素子（ｅｌｅｃｔｒｉｃ ｅｌｅｍｅｎｔｓ）ＥＥとを含み、基板ＳＢの下に位置する転写された導電体パターン（ｔｒａｎｓｆｅｒｒｅｄ ｃｏｎｄｕｃｔｏｒ ｐａｔｔｅｒｎ）ＴＣＰを含む。基板ＳＢは、約１００マイクロメートル未満の厚さを有するポリマー層であってもよい。電子素子ＥＥが位置する基板ＳＢの上側が表示パネル１０または基板ＳＢの正面、つまり、画面（スクリーン）のある領域に相当し、転写された導電体パターンＴＣＰが位置する基板ＳＢの下側が表示パネル１０または基板ＳＢの背面に相当する。
電子素子ＥＥは、表示パネル１０の画素および画素を駆動するために基板ＳＢ上に形成または配置される電気的および／または電子的な素子を意味する。電子素子ＥＥは、トランジスタ、キャパシタ、信号線といった回路素子を含む。表示パネル１０が有機発光表示パネルである場合、電子素子ＥＥは、有機発光ダイオードのといった発光素子を含む。電子素子ＥＥの回路素子は、基板ＳＢ上に導電層を形成して、パターニングすることで形成されるのであり、上下の導電層間の絶縁のために、これら導電層の間には絶縁層が形成される。電子素子ＥＥの回路素子は、導電体パターンＴＣＰにコネクタＣＮを介して電気的に連結される、導電体ＣＴを含む。導電体ＣＴは、前述のように、データ線ＤＬ、駆動電圧線ＤＶＬおよび／または共通電圧線ＣＶＬを含むことができる。この他にも、導電体ＣＴは、電子素子ＥＥに含まれて電気的信号を伝達できる構成であれば良いのであり、例えば、トランジスタの１つの電極であってもよい。
表示パネル１０は、電子素子ＥＥを密封する封止層ＥＣを含むことができる。封止層ＥＣは、表示領域ＤＡを密封して表示パネル１０の内部、特に表示領域ＤＡに水分や酸素が浸入するのを防止する役割を果たす。
基板ＳＢの下側にあって、基板ＳＢの背面に接するように位置する導電体パターンＴＣＰは、前述したパッドＰ、駆動電圧線ＤＶＬ’、共通電圧線ＣＶＬ’、データ線ＤＬ’の少なくとも１つを含むことができる。導電体パターンＴＣＰは、最初から基板ＳＢの背面に形成されるのでなく、転写シート上または転写ドラム上などの、転写媒体の上に形成された後、基板ＳＢの背面に転写されたものである。導電体パターンＴＣＰは、レーザ転写技術（ｌａｓｅｒ ｔｒａｎｓｆｅｒ ｔｅｃｈｎｏｌｏｇｉｅｓ）を適用して形成されうる。導電体パターンＴＣＰは、金属、金属合金、透明導電性酸化物、導電性高分子などの多様な導電性物質で形成されうる。例えば、導電体パターンＴＣＰは、銅、銅合金、アルミニウム、アルミニウム合金などで形成されうる。
表示パネル１０の電子素子ＥＥが基板ＳＢの上側に形成されているので、基板ＳＢの下側に位置する導電体パターンＴＣＰに入力される信号や電圧を電子素子ＥＥに伝達するために、基板ＳＢには、基板ＳＢを貫通して導電体パターンＴＣＰと導電体ＣＴとを電気的に連結するコネクタＣＮが位置する。つまり、コネクタＣＮは、基板ＳＢのホール内に位置し、一端及び他端が、それぞれ導電体パターンＴＣＰ及び導電体ＣＴに接続されている。基板ＳＢのホールおよびコネクタＣＮは、基板ＳＢの平面に略垂直な方向ｚに延びるように形成されうる。
これまでいくつかの実施形態による表示装置の構造的な特徴について説明した。以下、図３に示されるような表示装置を製造する方法について説明する。
図４〜図１５は、図３に示された表示装置の製造過程を示す工程断面図である。
図４を参照すれば、キャリア基板ＣＳ上に、動的剥離層（ｄｙｎａｍｉｃ ｒｅｌｅａｓｅ ｌａｙｅｒ）といった剥離層ＲＬを積層する。剥離層ＲＬは、ＵＶ分解性フォトポリマー（ＵＶ ｇｒａｄａｂｌｅ ｐｈｏｔｏｐｏｌｙｍｅｒ）といった物質をキャリア基板ＣＳにコーティングすることで形成されうるのであり、このような物質のフィルムを粘着剤によってキャリア基板ＣＳに貼り付けるのであってもよい。紫外線分解性フォトポリマーとしてトリアゼンポリマー（ｔｒｉａｚｅｎｅ ｐｏｌｙｍｅｒ）などが使用可能である。剥離層は、光熱変換層（ｌｉｇｈｔ ｔｏ ｈｅａｔ ｃｏｎｖｅｒｓｉｏｎ ｌａｙｅｒ）として機能することができる。
キャリア基板ＣＳとしては、ガラス基板といった透明な基板が使用可能である。キャリア基板ＣＳは、レーザエネルギーがキャリア基板ＣＳを通って伝達されうるように、レーザが透過可能な特性を有することができる。
図５を参照すれば、剥離層ＲＬに導電層を形成してからパターニングすることで、導電体パターンＣＰを形成する。導電層は、材料の種類や特性に応じて、スパッタリング、蒸着、コーティングなどの多様な方式で形成されうる。パターニングは、フォトリソグラフィ工程で行われうる。
図６を参照すれば、導電体パターンＣＰが形成された剥離層ＲＬ上にオーバーコート層（ｏｖｅｒｃｏａｔ ｌａｙｅｒ）ＯＣを形成する。オーバーコート層ＯＣは、導電体パターンＣＰによって生じた不均一な表面を平坦化する役割を果たす。オーバーコート層ＯＣは省略されてもよい。
図７を参照すれば、オーバーコート層ＯＣ上に犠牲層（ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ）ＳＬを形成する。犠牲層ＳＬとしては、多孔性ポリマー（ｐｏｒｏｕｓ ｐｏｌｙｍｅｒ）が使用可能である。多孔性ポリマーは、湿った状態（ｈｕｍｉｄ ｃｏｎｄｉｔｉｏｎ）で疎水性ポリマー溶液をコーティングし、疎水性ポリマー溶液内の水滴を蒸発させることで形成されうる。多孔性ポリマーの空隙は、湿度、温度、移動速度などを調節することで調節可能であり、空隙の大きさは、約１００ナノメートル〜数十マイクロメートルであってもよい。
図８を参照すれば、犠牲層ＳＬ上に基板ＳＢを積層する。基板ＳＢは、犠牲層ＳＬ上にポリイミド（ＰＩ）、ポリアミド（ＰＡ）、ポリエチレンテレフタレート（ＰＥＴ）などのポリマーをコーティングして形成されたフレキシブル基板であってもよい。基板ＳＢは、薄い厚さ、例えば、約１００マイクロメートル未満、約５０マイクロメートル未満、約３０マイクロメートル未満、または約１５マイクロメートル未満の厚さを有してもよい。
図９を参照すれば、基板ＳＢ上に電子素子ＥＥを形成する。電子素子ＥＥの形成は、基板ＳＢ上に信号線、トランジスタ、キャパシタなどの導電体ＣＴを形成し、信号線、トランジスタおよび／またはキャパシタに電気的に連結される発光素子（例えば、有機発光ダイオードまたは発光ダイオード）を形成することを含むことができる。電子素子ＥＥ上には、これを覆って密封する封止層ＥＣを形成することができる。
図１０を参照すれば、キャリア基板ＣＳの背面からレーザを導電体パターンＣＰに照射して、オーバーコート層ＯＣおよび犠牲層ＳＬにおいて導電体パターンＣＰと重なる部分を除去する。レーザは、導電体パターンＣＰにフォーカスされる。導電体パターンＣＰと重なるオーバーコート層ＯＣおよび犠牲層ＳＬの部分は、レーザエネルギーによって加熱された導電体パターンＣＰの熱によって気化して除去される。犠牲層ＳＬが多孔性であるので、気化した物質は犠牲層ＳＬの空隙を通して抜け出ることができる。このようなレーザ照射によって、犠牲層ＳＬには、導電体パターンＣＰに対応する陰刻パターンが形成される。犠牲層ＳＬに形成された陰刻パターンは、犠牲層ＳＬにおける導電体パターンＣＰに対応する部分が除去されて形成されたものである。犠牲層ＳＬの陰刻パターンは、犠牲層ＳＬを貫通して形成される。したがって、基板ＳＢにおける導電体パターンＣＰに対応する部分が、犠牲層ＳＬによって覆われていない状態でありうる。
図１１を参照すれば、キャリア基板ＣＳの背面からレーザを導電体パターンＣＰに照射して、導電体パターンＣＰを犠牲層ＳＬの陰刻パターンに浸入させる。レーザは、導電体パターンＣＰにフォーカスされる。レーザエネルギーによって導電体パターンＣＰは溶融されうる。また、剥離層ＲＬとキャリア基板ＣＳとの間の界面には、導電体パターンＣＰと重なる領域にて、局部的加熱による気泡（ｂｌｉｓｔｅｒ）が生成される。剥離層ＲＬは、光（レーザ）を受けて熱を発生する光熱変換層でありうるのであり、発生した熱によって気泡が膨張しうる。気泡が膨張すれば、剥離層ＲＬが溶融した導電体パターンＭＣＰを押し出して、溶融した導電体パターンＭＣＰが犠牲層ＳＬの陰刻パターンに正確に浸入することができる。これにより、剥離層ＲＬに形成されていた導電体パターンＣＰは、図１２に示されるように、基板ＳＢの背面に転写されることで、転写された導電体パターンＴＣＰを形成する。
その後、図１３を参照すれば、レーザリフトオフ（ｌａｓｅｒ ｌｉｆｔ ｏｆｆ）方法で、剥離層ＲＬを、キャリア基板ＣＳと共にオーバーコート層ＯＣから分離する。次に、図１４を参照すれば、基板ＳＢの背面に残っているオーバーコート層ＯＣと犠牲層ＳＬを除去する。基板ＳＢと犠牲層ＳＬとの間にレーザを照射するレーザリフトオフ方法により、オーバーコート層ＯＣと犠牲層ＳＬは、基板ＳＢから共に分離されうる。
図１５を参照すれば、基板ＳＢを貫通するホール内に形成されたコネクタＣＮによって、基板ＳＢの正面に位置する導電体ＣＴと、基板ＳＢの背面に位置する転写された導電体パターンＴＣＰとが、電気的に連結される。これにより、転写された導電体パターンＴＣＰに印加される信号および電圧が、基板ＳＢの上側に位置する電子素子ＥＥに転送されうるのであり、逆に、電子素子ＥＥからの信号が、転写された導電体パターンＴＣＰに転送されうる。基板ＳＢのホールおよびコネクタＣＮは、ＴＳＶ（ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｖｉａ）、ＴＧＶ（ｔｈｒｏｕｇｈ ｇｌａｓｓ ｖｉａ）といった方式で形成されうる。基板ＳＢのホールおよびコネクタＣＮは、基板ＳＢの平面に垂直に形成されうる。コネクタＣＮは、金属や、金属合金といった導電体で形成されうる。コネクタＣＮは、基板ＳＢ上に電子素子ＥＥを形成する前に、または電子素子ＥＥを形成する際に形成されてもよく、電子素子ＥＥを形成した後に形成されてもよい。転写された導電体パターンＴＣＰにおける、前述したパッドＰを形成する部分以外の部分は、酸化防止などのために絶縁層などの保護層で覆われてもよい。
図１６は、一実施形態による表示装置を概略的に示す断面図である。
図１６に示された表示装置は、図３に示された表示装置と、転写された導電体パターンＴＣＰにおいて相違がある。つまり、図３の転写された導電体パターンＴＣＰは、導電物質のみからなるが、図１６の転写された導電体パターンＴＣＰは、犠牲層の多孔性パターンに導電物質が浸入した（ｉｎｔｅｒｆｕｓｅｄ）状態である。したがって、図１６の転写された導電体パターンＴＣＰは、導電物質とポリマーをすべて含むことができ、多孔性ポリマーに導電物質が浸入した構造であり得る。このような転写された導電体パターンＴＣＰを形成する方法について、図１７〜図２１を参照して説明する。
図１７〜図２１は、図１６に示された表示装置の製造過程を示す工程断面図である。
図１６に示された表示装置の工程段階において、キャリア基板ＣＳ上に剥離層ＲＬを積層する段階から、基板ＳＢ上に電子素子ＥＥおよび封止層ＥＣを形成する段階は、図４〜図９を参照して説明したものと同一である。
その後、図１７を参照すれば、キャリア基板ＣＳの背面からレーザを導電体パターンＣＰに照射して、オーバーコート層ＯＣにおいて導電体パターンＣＰと重なる部分を除去し、犠牲層ＳＬにおける導電体パターンＣＰと重なる部分を、さらに多孔性（ｍｏｒｅ ｐｏｒｏｕｓ）にする。レーザは、導電体パターンＣＰにフォーカスされる。図１０を参照して説明した工程とは異なり、犠牲層ＳＬにおける導電体パターンＣＰと重なる部分を完全には除去しないのであり、レーザエネルギーにより、犠牲層ＳＬにおける導電体パターンＣＰと重なる部分を、部分的に気化させることで、空隙の容積、例えば、空隙の大きさおよび／または空隙の個数を増加させることができる。これによって、犠牲層ＳＬには、導電体パターンＣＰに対応する多孔性パターンが形成されうる。犠牲層ＳＬの多孔性パターンは、犠牲層ＳＬの他の部分よりもさらに多孔性であるので、犠牲層ＳＬの他の部分、つまり、導電体パターンＣＰと重ならない部分と区分される。導電体パターンＣＰと重なる犠牲層ＳＬの部分を完全に除去せずに、さらに多孔性にすることは、例えば、犠牲層ＳＬを形成する材料やレーザエネルギーを適切に調節して行われる。
図１８を参照すれば、キャリア基板ＣＳの背面から、レーザを導電体パターンＣＰに照射することで、導電体パターンＣＰを犠牲層ＳＬの多孔性パターンに浸入させる。レーザは、導電体パターンＣＰにフォーカスされる。レーザエネルギーによって導電体パターンＣＰは溶融されうるのであり、剥離層ＲＬとキャリア基板ＣＳとの間の界面には、導電体パターンＣＰと重なる領域にて、局部的加熱による気泡が生成される。レーザエネルギーによって気泡が膨張すれば、剥離層ＲＬが溶融した導電体パターンＭＣＰを押し出して、溶融した導電体パターンＭＣＰが、犠牲層ＳＬの多孔性パターンに正確に浸入して基板ＳＢの背面にて凝固しうる。これにより、剥離層ＲＬに形成されていた導電体パターンＣＰは、図１９に示されるように、基板ＳＢの背面に転写されることで、転写された導電体パターンＴＣＰを形成する。転写された導電体パターンＴＣＰは、犠牲層ＳＬの多孔性パターンに、導電体パターンＴＣＰを構成していた導電物質が浸入した状態からなる。したがって、犠牲層ＳＬの多孔性パターンの空隙に導電物質が満たされた状態でありうる。
図２０および図２１を参照すれば、剥離層ＲＬとオーバーコート層ＯＣとの間にレーザを照射することで、剥離層ＲＬを、キャリア基板ＣＳと共にオーバーコート層ＯＣから分離し、基板ＳＢの背面に残っているオーバーコート層ＯＣと犠牲層ＳＬを、同一の工程で同時に、または別個の工程でそれぞれ除去する。次に、図１６を参照すれば、基板ＳＢを貫通するホールを形成し、ホール内にコネクタＣＮを形成することで、基板ＳＢの正面に位置する導電体ＣＴと、基板ＳＢの背面に位置する転写された導電体パターンＴＣＰとを、電気的に連結する。
これまで、いくつかの実施形態による表示装置およびその製造方法について説明した。以下、一実施形態による表示装置が含む画素の一例に係る画素回路および積層構造について詳細に説明する。
図２２は、一実施形態による表示装置における１つの画素の等価回路図である。図２２に示される画素回路は、図１、図３および図１６の表示装置が含む１つの画素回路であってもよく、画素回路は、多様に変更可能である。
図２２を参照すれば、画素ＰＸは、複数のトランジスタＴ１、Ｔ２、Ｔ３と、ストレージキャパシタＳＣと、発光素子ＬＤとを含む。画素ＰＸには、複数の信号線ＤＬ、ＧＬ、ＣＬ、ＳＳＬ、ＤＶＬ、ＣＶＬが連結されている。画素ＰＸが３つのトランジスタＴ１、Ｔ２、Ｔ３と、１つのキャパシタＳＣとからなる構造を示しているが、トランジスタおよびキャパシタの数は、多様に変更可能である。画素ＰＸに６つの信号線ＤＬ、ＧＬ、ＣＬ、ＳＳＬ、ＤＶＬ、ＣＶＬが連結されている構造を示しているが、信号線の種類と数は、多様に変形可能である。
信号線ＤＬ、ＧＬ、ＣＬ、ＳＳＬ、ＤＶＬ、ＣＶＬは、データ線ＤＬ、ゲート線ＧＬ、センシング線ＳＳＬ、駆動電圧線ＤＶＬおよび共通電圧線ＣＶＬを含むことができる。ゲート線ＧＬは、第２トランジスタＴ２にゲート信号ＧＷを伝達することができる。データ線ＤＬは、データ信号ＤＳを伝達し、駆動電圧線ＤＶＬは、駆動電圧ＥＬＶＤＤを伝達することができ、共通電圧線ＣＶＬは、共通電圧ＥＬＶＳＳを伝達することができる。センシング制御線ＣＬは、センシング信号ＳＳを伝達することができ、センシング線ＳＳＬは、センシング部と連結される。前述した転写された導電体パターンＴＣＰは、これらの信号線ＤＬ、ＧＬ、ＣＬ、ＳＳＬ、ＤＶＬ、ＣＶＬと電気的に連結された信号線、例えば、前述したパッドＰ、駆動電圧線ＤＶＬ’、共通電圧線ＣＶＬ’および／またはデータ線ＤＬ’を含むことができ、これらの信号線ＤＬ、ＧＬ、ＣＬ、ＳＳＬ、ＤＶＬ、ＣＶＬの少なくとも１つを含むこともできる。
トランジスタＴ１、Ｔ２、Ｔ３は、駆動トランジスタの第１トランジスタＴ１と、スイッチングトランジスタの第２トランジスタＴ２と、センシングトランジスタの第３トランジスタＴ３とを含む。それぞれのトランジスタＴ１、Ｔ２、Ｔ３は、ゲート電極Ｇ１、Ｇ２、Ｇ３と、ソース電極Ｓ１、Ｓ２、Ｓ３と、ドレイン電極Ｄ１、Ｄ２、Ｄ３とを含む３端子素子である。ソース電極とドレイン電極は固定されたものではなく、トランジスタの３端子においてゲート電極を除いた２端子のうち、１つはソース電極と、他の１つはドレイン電極と、呼ばれてもよい。
第１トランジスタＴ１のゲート電極Ｇ１は、ストレージキャパシタＳＣの第１電極Ｃ１および第２トランジスタＴ２のドレイン電極Ｄ２と連結されており、第１トランジスタＴ１のソース電極Ｓ１は、第３トランジスタＴ３のドレイン電極Ｄ３と連結されており、第１トランジスタＴ１のドレイン電極Ｄ１は、発光素子ＬＤのアノードと連結されている。第１トランジスタＴ１は、第２トランジスタＴ２を介して伝達されるデータ信号ＤＳの大きさに応じて変化する駆動電流ＩＤを、発光素子ＬＤに供給することができるのであり、発光素子ＬＤは、駆動電流ＩＤの大きさに応じて変化する輝度でもって発光することができる。したがって、画素ＰＸは、データ信号ＤＳの大きさに応じて、第１トランジスタＴ１を介して流れる電流量を調節することにより、階調を表示することができる。駆動電流ＩＤは、第１トランジスタＴ１のゲート電極Ｇ１とソース電極Ｓ１との間の電圧である、ゲート−ソース電圧ＶＧＳに関連付けられる。つまり、第１トランジスタＴ１のＶＧＳが大きいほど駆動電流ＩＤが大きくなる。第１トランジスタＴ１の半導体層と重なる光遮断層ＬＢが、第１トランジスタＴ１のドレイン電極Ｄ１と連結されることによって、出力飽和特性といった第１トランジスタＴ１の特性を向上させることができる。
第２トランジスタＴ２のゲート電極Ｇ２は、ゲート線ＧＬと連結されており、第２トランジスタＴ２のソース電極Ｓ２は、データ線ＤＬと連結されており、第２トランジスタＴ２のドレイン電極Ｄ２は、第１トランジスタＴ１のゲート電極Ｇ１およびストレージキャパシタＳＣの第１電極Ｃ１と連結されている。第２トランジスタＴ２は、ゲート線ＧＬを介して伝達されたゲート信号ＧＷに応じてターンオンされて、データ線ＤＬを介して伝達されるデータ信号ＤＳを、第１トランジスタＴ１のゲート電極Ｇ１およびストレージキャパシタＳＣの第１電極Ｃ１に伝達する、スイッチング動作を行うことができる。
第３トランジスタＴ３のゲート電極Ｇ３は、センシング制御線ＣＬと連結されており、第３トランジスタＴ３のソース電極Ｓ３は、第１トランジスタＴ１のドレイン電極Ｄ１および発光素子ＬＤのアノードと連結されており、第３トランジスタＴ３のドレイン電極Ｄ３は、センシング線ＳＳＬと連結されている。第３トランジスタＴ３は、画質低下の原因になる第１トランジスタＴ１の閾値電圧Ｖｔｈといった特性をセンシングするためのトランジスタである。第３トランジスタＴ３は、センシング制御線ＣＬを介して伝達されたセンシング信号ＳＳに応じてターンオンされて、第１トランジスタＴ１とセンシング線ＳＳＬとを電気的に接続させるのであり、センシング線ＳＳＬと連結されたセンシング部は、センシング期間の間中、第１トランジスタＴ１の特性情報をセンシングすることができる。センシング期間の間に第３トランジスタＴ３を介してセンシングした特性情報を反映して、補償されたデータ信号を生成することによって、画素ＰＸごとに異なりうる第１トランジスタＴ１の特性偏差を、外部的に補償することができる。
ストレージキャパシタＳＣの第１電極Ｃ１は、第１トランジスタＴ１のゲート電極Ｇ１および第２トランジスタＴ２のドレイン電極Ｄ２と連結されており、ストレージキャパシタＳＣの第２電極Ｃ２は、第１トランジスタＴ１のドレイン電極Ｄ１および発光素子ＬＤのアノードと連結されている。ストレージキャパシタＳＣは、充電されたデータ信号ＤＳを第１トランジスタＴ１に印加し続けることで、発光期間の間中、持続的に発光素子ＬＤを発光させるようにすることができる。発光素子ＬＤのカソードは、共通電圧ＥＬＶＳＳを伝達する共通電圧線ＣＶＬと連結される。
転写された導電体パターンＴＣＰは、トランジスタＴ１、Ｔ２、Ｔ３およびストレージキャパシタＳＣの少なくとも１つの電極と電気的に連結された部分を含むこともできる。
一実施形態による表示装置が含む表示パネル１０の構成について、図２３を参照して説明する。
図２３は、一実施形態による表示パネル１０の積層構造の一例を示すための断面図である。図２３に示された断面は、略１つの画素領域、例えば、図１における略Ａ−Ａ’線に沿った断面に対応できる。
表示パネル１０は、基本的に、基板ＳＢと、基板ＳＢ上に形成されたトランジスタＴと、トランジスタＴに連結されている有機発光ダイオードＯＬＥＤとを含む。トランジスタＴは、図２２に示された駆動トランジスタＴ１であってもよい。
基板ＳＢは、ポリイミド（ＰＩ）、ポリアミド（ＰＡ）、ポリエチレンテレフタレート（ＰＥＴ）などのポリマーからなるフレキシブル基板であってもよい。基板ＳＢは、外部から水分、酸素などが浸入するのを防止するバリア層を含むことができる。例えば、基板ＳＢは、１つ以上のポリマー層と、１つ以上のバリア層とを含むことができ、ポリマー層とバリア層が交互に積層されていてもよい。
基板ＳＢ上には、第１絶縁層ＩＮ１が位置する。第１絶縁層ＩＮ１は、バッファ層と呼ばれてもよいのであり、半導体層Ａを形成する過程で基板ＳＢから半導体層Ａに拡散しうる不純物を遮断し、基板ＳＢの受けるストレスを低減する役割を果たすことができる。バリア層および第１絶縁層ＩＮ１は、酸化ケイ素、窒化ケイ素などの無機絶縁物質を含むことができる。
第１絶縁層ＩＮ１上には、トランジスタＴの半導体層Ａが位置し、半導体層Ａ上には、第２絶縁層ＩＮ２が位置する。半導体層Ａは、ソース領域と、ドレイン領域と、これらの領域の間のチャネル領域とを含む。半導体層Ａは、多結晶シリコン、酸化物半導体、非晶質シリコンなどの半導体物質を含むことができる。第２絶縁層ＩＮ２は、ゲート絶縁層と呼ばれてもよく、無機絶縁物質を含むことができる。
第２絶縁層ＩＮ２上には、トランジスタＴのゲート電極Ｇ、ゲート線を含むゲート導電体が位置する。ゲート導電体は、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタン（Ｔｉ）といった金属、または、これら金属の合金を含むことができる。
ゲート導電体上には、第３絶縁層ＩＮ３が位置する。第３絶縁層ＩＮ３は、層間絶縁層と呼ばれてもよく、無機絶縁物質を含むことができる。
第３絶縁層ＩＮ３上には、トランジスタＴのソース電極Ｓおよびドレイン電極Ｄ、駆動電圧線ＤＶＬおよびデータ線ＤＬを含むデータ導電体が位置する。ソース電極Ｓおよびドレイン電極Ｄは、第３絶縁層ＩＮ３および第２絶縁層ＩＮ２に形成されたコンタクトホールを介して半導体層Ａのソース領域およびドレイン電極とそれぞれ連結されている。データ導電体は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）などの金属や、これらの金属の合金を含むことができる。
データ導電体上には、第４絶縁層ＩＮ４が位置する。第４絶縁層ＩＮ４は、平坦化層（ｐｌａｎａｒｉｚａｔｉｏｎ ｌａｙｅｒ）または保護層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）と呼ばれてもよく、有機絶縁物質を含むことができる。
第４絶縁層ＩＮ４上には、第１電極Ｅ１が位置する。第１電極Ｅ１は、画素電極と呼ばれてもよい。第１電極Ｅ１は、第４絶縁層ＩＮ４に形成されたコンタクトホールを介してドレイン電極Ｄと連結され、有機発光ダイオードＯＬＥＤの輝度を制御するデータ信号が印加される。
第４絶縁層ＩＮ４上には、第５絶縁層ＩＮ５が位置する。第５絶縁層ＩＮ５は、画素区画層（バンプ）と呼ばれてもよく、第１電極Ｅ１とそれぞれ重なり合う開口を有する。第５絶縁層ＩＮ５の開口には、第１電極Ｅ１上に発光層ＥＬが位置し、発光層ＥＬ上には、第２電極Ｅ２が位置する。第２電極Ｅ２は、共通電極ＣＥと呼ばれてもよい。
第１電極Ｅ１、発光層ＥＬおよび第２電極Ｅ２は、組み合わさって、発光素子を、例えば、有機発光ダイオードＯＬＥＤを構成する。第１電極Ｅ１は有機発光ダイオードＯＬＥＤのアノード（ａｎｏｄｅ）で、第２電極Ｅ２は有機発光ダイオードＯＬＥＤのカソード（ｃａｔｈｏｄｅ）であってもよい。
第２電極Ｅ２上には、封止層（ｅｎｃａｐｓｕｌａｔｉｏｎ ｌａｙｅｒ）ＥＣが位置する。封止層ＥＣは、有機発光ダイオードＯＬＥＤを封止して、外部から水分や酸素が浸入するのを防止することができる。封止層ＥＣは、１つ以上の無機物質層と１つ以上の有機物質層とを含むことができ、無機物質層と有機物質層が交互に積層されていてもよい。
封止層ＥＣ上には、タッチセンサ層ＴＳが位置することができる。タッチセンサ層ＴＳは、ＩＴＯ、ＩＺＯといった透明な導電物質や、メタルメッシュ（ｍｅｔａｌ ｍｅｓｈ）などで形成されたタッチ電極を含むことができ、各タッチ電極は、単一層または複数層を有するように形成されうる。タッチセンサ層ＴＳは、封止層ＥＣ上に、直接に、成膜及びパターニングなどにより形成されるか、または別途に形成してから、封止層ＥＣ上に取り付けることができる。
タッチセンサ層ＴＳ上には、外光反射を低減するための反射防止層ＡＲが位置することができる。反射防止層ＡＲは、偏光層を含むことができる。反射防止層ＡＲを別途に形成せず、封止層ＥＣおよび／またはタッチセンサ層ＴＳを、屈折率整合（refractive index-matching）構造をなすように形成することで反射防止効果を得ることもできる。
基板ＳＢの下には、駆動電圧線ＤＶＬ’といった電源電圧線や、データ線ＤＬ’などを含む転写された導電体パターンが位置する。これらの駆動電圧線ＤＶＬ’およびデータ線ＤＬ’は、基板ＳＢおよび絶縁層ＩＮ１、ＩＮ２、ＩＮ３に形成されたコネクタＣＮによって、基板ＳＢの上側に位置する駆動電圧線ＤＶＬおよびデータ線ＤＬと、それぞれ電気的に連結される。
転写された導電体パターンの下には、転写された導電体パターンを覆う保護層ＰＬが位置することができる。保護層ＰＬの下には、表示パネル１０を保護するための、ＰＥＴなどで形成される保護フィルムが位置することができ、保護フィルムの下には、クッション層、放熱シート、遮光シート、防水テープといった機能性シートが位置してもよい。
表示パネル１０が有機発光表示パネルの場合を例に挙げて説明したが、表示パネル１０は、例えば、発光ダイオード（ＬＥＤ）を含む表示パネル、液晶層を含む表示パネルなど多様な表示パネルであってもよい。
図２４は、一実施形態による表示装置におけるパッド部領域の断面図である。図２４は、図１における略Ｂ−Ｂ’線に沿った断面に対応しうる。
図２４を参照すれば、表示パネル１０は、基板ＳＢの背面に位置するパッドＰが配列されているパッド部ＰＰを含む。パッドＰは、前述した転写された導電体パターンＴＣＰ、または転写された導電体パターンＴＣＰの一部分であってもよい。パッドＰは、基板ＳＢの上面（正面）に位置する、データ線ＤＬ、駆動電圧線ＤＶＬ、共通電圧線ＣＶＬといった導電体に、基板ＳＢ、第１絶縁層ＩＬ１および第２絶縁層ＩＬ２を貫通して形成されたコネクタＣＮを通じて、電気的に連結される。図２３に示されるものとは異なっても良く、パッドＰに連結されるデータ線ＤＬ、駆動電圧線ＤＶＬ、共通電圧線ＣＶＬなどの導電体は、ゲート線と同様に第２絶縁層ＩＬ２と第３絶縁層ＩＬ３との間に位置することができる。しかし、これに限らず、導電体パターンＴＣＰに、コネクタＣＮを介して電気的に連結される基板ＳＢ上の導電体は、基板ＳＢと第１絶縁層ＩＬ１との間、第１絶縁層ＩＬ１と第２絶縁層ＩＬ２との間、第２絶縁層ＩＬ２と第３絶縁層ＩＬ３との間、第３絶縁層ＩＬ３の上など、多様に位置することができる。
このように、パッド部ＰＰを基板ＳＢの背面に形成することによって、表示パネル１０の非表示領域を低減し、パッド部ＰＰの設計自由度を増加させることができる。パッド部ＰＰは、表示パネル１０の非表示領域ＮＡと重なるように位置してもよく、表示領域ＤＡと重なるように位置してもよいのであり、表示領域ＤＡと非表示領域ＮＡの両方に重なるように位置してもよい。
以上、本発明の実施例について詳しく説明したが、本発明の権利範囲はこれに限定されるものではなく、以下の特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形および改良形態も本発明の権利範囲に属する。
好ましい実施形態によると、本件の課題は下記(i)〜(iv)のとおりである。
(i) スマートホンやタブレットＰＣなどの携帯端末では、表示画面の周囲の画像非表示領域を少なくするか、または実質上なくすこと(bezel-less)が求められている。
すなわち、携帯端末の正面の面積に対する表示画面の面積の比率（スクリーン対ボディ比；screen-to-body ratio)について、例えば、７５％以上、８０％以上、または８５％以上、特には９０％以上または９５％以上とすることが求められている。
(ii) 一方では高解像度化が求められており、そのため、表示パネルの接続パッド（入出力パッド）の個数を増やす必要がある。配置面積を大きくしないためには、接続パッドの配置密度を高くする必要があるが、それには限界がある。
(iii) 高解像度化のためには、表示画面（画素配列領域）中の配線の配列密度も増加させる必要があり、配線の幅や厚みを充分に取りにくいこともある。
(iv) 特に、有機発光表示装置の場合、駆動電圧線ＤＶＬや共通電圧線信号線ＣＶＬを含むことから、信号線の種類が多く、それだけ、配線密度が高くなす。また、各画素に少なくとも、ＯＬＥＤ素子へと駆動電流を供給する駆動ＴＦＴ、及び、データ線から駆動ＴＦＴの側へとデータ入力を行なうためのスイッチング素子が配置されている。
好ましい実施形態によると、上記課題を解決すべく、表示パネル１０は、下記Ａ１〜Ａ３の構造を有している。好ましくは下記Ａ４〜Ａ６のとおりである。
Ａ１ 表示パネル１０の基板ＳＢは、ポリイミド（ＰＩ）などのポリマーのフィルムであり、このフィルムには、所定箇所ごとに貫通孔（ホール）が開けられている。
Ａ２ 有機発光ダイオードＯＬＥＤなどの、画素ＰＸごとの画像表示素子（電子素子ＥＥ）が、基板ＳＢの正面（表側の面）に形成されており、基板ＳＢの背面（裏面）に、接続パッド、または、接続パッドと、冗長配線または補助配線が形成されている。
Ａ３ 基板ＳＢの正面（表側の面）の側にある配線または電極が、貫通孔（ホール）を通じて、基板ＳＢの背面（裏面）の側にある、接続パッドまたは冗長・補助配線と接続される。貫通孔（ホール）の内部は、導電材料からなるコネクタＣＮが充填されている。
Ａ４ 基板ＳＢをなすポリマーフィルムは、厚みが、通常３〜１００μｍまたは５〜５０μｍであり、例えば１０〜３０μｍまたは１０〜１５μｍである。
Ａ５ 基板ＳＢをなすポリマーフィルムは、その表面または内部に、酸化ケイ素、窒化ケイ素、酸化・窒化ケイ素などからなるバリアー層を含む。
貫通孔（ホール）の箇所で、バリアー機能が損なわれないように、コネクタＣＮは、貫通孔（ホール）を密封するように配置される。
Ａ６ 基板ＳＢの背面（裏面）の側にて、接続パッドや冗長・補助配線をなす導電体パターンＣＰは、同一の材料により同時に形成される、一つの配線パターンであり、金属、または、溶融した金属が樹脂の連通多孔体に含浸して形成された金属-樹脂複合体からなる。
好ましい実施形態によると、上記Ａ１〜Ａ３などの構造を、下記Ｂ１〜Ｂ９のステップにより、効率よく製造することができる。また、下記Ｂ１０〜１３のとおりとすることができる。
Ｂ１ ガラスなどの透明材料からなるキャリア基板ＣＳの上に、剥離層ＲＬを形成する（図４）。
・Ｂ１-１ 剥離層ＲＬは、この上に形成される導電体パターンＣＰが、転写の際に容易に剥離するようにするものである。
・Ｂ１-２ 剥離層ＲＬは、特には、動的剥離層である。すなわち、レーザ照射などにより局所的に、光または熱を受けた際に、分解などによりガスを生成することで、導電体パターンＣＰを押し出すことができるようにするものである。
Ｂ２ 剥離層ＲＬの上に、転写前の導電体パターンＣＰが形成される（図５）。
また、必要に応じて、転写前の導電体パターンＣＰを覆う平坦化膜（オーバーコート層ＯＣ）が形成される（図６）。
Ｂ３ 転写前の導電体パターンＣＰまたは平坦化膜（オーバーコート層ＯＣ）を被覆するように全面に、犠牲層ＳＬが形成される（図７）。
・Ｂ３-１ ここでの、犠牲層ＳＬは、レーザ照射による局所的な除去（photoablation）が可能なポリマー材料からなる。
・Ｂ３-２ 犠牲層ＳＬは、レーザ切除（photoablation）の際に生成した分解ガスが抜け出ることができるように、連通多孔体の層（open-cell porous layer）をなす。
・Ｂ３-３ 犠牲層ＳＬは、局所的なレーザ照射により、空隙率（全体積中の空孔体積の比率）を大幅に増大させることが出来るものであってもよい。
Ｂ４ 犠牲層ＳＬを覆うように、基板ＳＢのフィルムが形成される（図８）。
・Ｂ４-１ この基板ＳＢは、例えば、「ポリイミドワニス」などと呼ばれるポリアミック酸溶液を、スリットコーティングなどにより塗布した後、加熱による閉環イミド化を行うことにより得られる、ポリイミド、またはポリアミド・イミドのフィルムである。
Ｂ５ 基板ＳＢのフィルムには、レーザ照射などにより、所定箇所に、貫通孔（ホール）を形成しておく。また、この貫通孔（ホール）を充填するように金属材料または導電材料を充填することで、コネクタＣＮを形成する（図１５または図１６、並びに図２３〜２４）。
このような貫通孔（ホール）及びコネクタＣＮの形成は、画像表示素子（電子素子ＥＥ）を形成した後、または、その最中であっても良い。
Ｂ６ 基板ＳＢの上に、多数の成膜及びパターニングの工程を経て、画素ごとの画像表示素子（電子素子ＥＥ）及び各種の信号配線が形成され、次いで、これらが封止層ＥＣにより覆われて密封される（図９）。
Ｂ７ キャリア基板ＣＳを通じて、転写前の導電体パターンＣＰにフォーカスされるように、レーザ照射が行なわれる（図１０〜１２、または図１７〜１９）。
・Ｂ７-１ レーザ照射により、導電体パターンＣＰが加熱され、これに重なる箇所にて、犠牲層ＳＬに熱分解が生じる。
・Ｂ７-２ 局所的に、熱分解により、犠牲層ＳＬが除去されるか、または、空隙率が大幅に上昇する（例えば、３０〜５０％から９０〜９５％に上昇する）。
・Ｂ７-３ このようにして、犠牲層ＳＬは、局所的に、除去されるか、または、空隙率が大幅に増大することによって、導電体パターンＣＰの溶融金属を受け入れる受入パターン（凹部または空隙率増大部のパターン）を形成する。
・Ｂ７-４ 導電体パターンＣＰに重なる箇所にて、剥離層ＲＬは、光分解または熱分解により、ガスを生成することで、溶融した導電体パターンＣＰを、犠牲層ＳＬの受入パターン中に押し込む。
Ｂ８ 剥離層ＲＬの基板ＳＢ側の界面で剥離が生じるように、この界面の箇所または剥離層ＲＬへのレーザ照射を行なうことで、剥離層ＲＬ及びキャリア基板ＣＳを分離して除去する（図１３または図２０）。
Ｂ９ 同様のレーザ照射（レーザリフトオフ方法）により、犠牲層ＳＬ、または、犠牲層ＳＬ及び平坦化膜（オーバーコート層ＯＣ）を分離して除去する（図１４〜１５または図２１）。
Ｂ１０ 上記の各レーザ照射には、例えば、エキシマレーザまたはダイオード励起固体レーザ（DPSS、Diode Pumping Solid-State）を用いることができる。特には、波長380-200 nm程度の近紫外線(near UV)のレーザを用いることができ、エキシマレーザの場合、ArF（193 nm）、KrF（248 nm）、XeCl（308 nm）、XeF（351 nm）などのレーザを用いることができる。
Ｂ１１ 剥離層ＲＬは、好ましくは、上記のレーザ照射により、レーザ誘起前方転写（Laser-induced Forward Transfer）を実現できる動的剥離層である。
特に好ましくは、近紫外線(near UV)のレーザ照射により容易に分解されてガスを生成することのできるトリアゼン（triazene）またはこの誘導体から構成されたポリマーを用いることができる。
Ｂ１２ 犠牲層ＳＬは、上記のレーザ照射により容易に分解可能なものであって、かつ連通気泡を有するものである。上記のトリアゼン（triazene）系のポリマーや、アクリレート系(メタクリレートを含む)のポリマーを、必要に応じてドープしてＵＶ光の吸収性や分解性を高めたものを用いることができる。
Ｂ１３ コネクタＣＮの形成のためには、例えば、レーザＣＶＤ法や、導電ペーストのインクジェット塗布を行なうことができる。
なお、貫通孔（ホール）及びコネクタＣＮの径は、表示パネル中に通常用いられているコンタクトホールと同程度、または、これより大きくすることができる。例えば、100nm〜１μmとすることができる。
１０：表示パネル
ＣＮ：コネクタ
ＣＳ：キャリア基板
ＣＴ：導電体
ＣＶＬ、ＣＶＬ’：共通電圧線
ＤＡ：表示領域
ＤＬ、ＤＬ’：データ線
ＤＶＬ、ＤＶＬ’：駆動電圧線
ＥＣ：封止層
ＥＥ：電子素子
ＮＡ：非表示領域
ＯＣ：オーバーコート層
Ｐ：パッド
ＰＰ：パッド部
ＰＸ：画素
ＲＬ：剥離層
ＳＢ：基板
ＳＬ：犠牲層
ＴＣＰ：転写された導電体パターン

Claims (21)

  1. 第１基板上に剥離層を積層する段階と、
    前記剥離層上に導電体パターンを形成する段階と、
    前記導電体パターン上に犠牲層を形成する段階と、
    前記犠牲層上にポリマー層を含む第２基板を形成する段階と、
    前記第２基板上に導電体を含む電子素子を形成する段階と、
    前記導電体パターンに対応する受入パターンを前記犠牲層に形成する段階と、
    前記導電体パターンを前記犠牲層の前記受入パターンを通じて前記第２基板の背面に転写する段階と、
    前記第１基板、前記剥離層および前記犠牲層を除去する段階とを含む表示装置の製造方法。
  2. 前記剥離層は、動的剥離層である、請求項１に記載の表示装置の製造方法。
  3. 前記犠牲層の前記受入パターンは、陰刻パターンであり、
    前記陰刻パターンを前記犠牲層に形成する段階は、
    前記導電体パターンにレーザを照射して、前記犠牲層における前記導電体パターンと重なる部分を、除去する段階を含む、請求項１に記載の表示装置の製造方法。
  4. 前記犠牲層における前記導電体パターンと重なる部分を除去する段階は、前記犠牲層における前記導電体パターンと重なる部分を、気化させる段階を含む、請求項３に記載の表示装置の製造方法。
  5. 前記導電体パターンを前記第２基板の背面に転写する段階は、
    前記導電体パターンにレーザを照射して、前記導電体パターンを溶融させることで、前記犠牲層の前記受入パターンに前記溶融した導電体パターンを浸入させる段階を含む、請求項１に記載の表示装置の製造方法。
  6. 前記導電体パターンを形成した後、前記犠牲層を形成する前に、前記導電体パターンを覆うオーバーコート層を形成する段階をさらに含む、請求項１に記載の表示装置の製造方法。
  7. 前記導電体パターンと、前記電子素子の導電体とを電気的に連結する段階をさらに含む、請求項１に記載の表示装置の製造方法。
  8. 前記第１基板、前記剥離層および前記犠牲層を除去する段階は、前記第１基板および前記剥離層を同時に前記犠牲層から分離した後、前記犠牲層を除去する段階を含む、請求項１に記載の表示装置の製造方法。
  9. 前記電子素子は、トランジスタおよび発光素子をさらに含む、請求項１に記載の表示装置の製造方法。
  10. 前記導電体は、電源供給線またはデータ線を含む、請求項１に記載の表示装置の製造方法。
  11. 前記導電体パターンは、パッド、電源供給線、データ線の少なくとも１つを含む、請求項１に記載の表示装置の製造方法。
  12. 前記犠牲層は、多孔性ポリマーを含む、請求項１に記載の表示装置の製造方法。
  13. 前記犠牲層の前記受入パターンは、多孔性パターンであり、
    前記多孔性パターンを前記犠牲層に形成する段階は、
    前記導電体パターンにレーザを照射して、前記犠牲層における前記導電体パターンに対応する部分を、さらに多孔性にする段階を含む、請求項１２に記載の表示装置の製造方法。
  14. 前記導電体パターンを前記第２基板の背面に転写する段階は、
    前記導電体パターンにレーザを照射して、前記導電体パターンを溶融させることで、前記犠牲層の前記受入パターンに前記溶融した導電体パターンを浸入させる段階を含む、請求項１２に記載の表示装置の製造方法。
  15. 基板と、
    前記基板上に位置し、導電体を含む電子素子と、
    前記基板の下に位置する導電体パターンと、
    前記基板を貫通し、前記電子素子の導電体と、前記導電体パターンとを電気的に連結するコネクタとを含み、
    前記導電体パターンは、パッド、電源供給線およびデータ線の少なくとも１つを含む表示装置。
  16. 前記導電体パターンは、前記基板のすぐ下に位置し、前記基板の背面と接する、請求項１５に記載の表示装置。
  17. 前記基板は、１００マイクロメートル未満の厚さを有するポリマー層である、請求項１５に記載の表示装置。
  18. 前記導電体パターンは、導電物質およびポリマーを含む、請求項１５に記載の表示装置。
  19. 前記導電体パターンは、多孔性ポリマー及び前記多孔性ポリマーの空隙内に位置する導電物質を含む、請求項１５に記載の表示装置。
  20. 前記電子素子は、回路素子および発光素子を含み、
    前記回路素子は、前記電子素子の導電体を含み、
    前記電子素子の導電体は、電源供給線またはデータ線を含む、請求項１５に記載の表示装置。
  21. 前記基板は、映像を表示する表示領域と、前記表示領域の周辺にある非表示領域とを含み、
    前記導電体パターンは、表示領域と重なる部分を含む、請求項１５に記載の表示装置。
JP2020048674A 2019-03-25 2020-03-19 表示装置およびその製造方法 Active JP7523926B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0033686 2019-03-25
KR1020190033686A KR102701252B1 (ko) 2019-03-25 2019-03-25 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2020160445A true JP2020160445A (ja) 2020-10-01
JP7523926B2 JP7523926B2 (ja) 2024-07-29

Family

ID=69846316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020048674A Active JP7523926B2 (ja) 2019-03-25 2020-03-19 表示装置およびその製造方法

Country Status (5)

Country Link
US (1) US11469375B2 (ja)
EP (1) EP3716347B1 (ja)
JP (1) JP7523926B2 (ja)
KR (1) KR102701252B1 (ja)
CN (1) CN111739907A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200094244A (ko) * 2019-01-29 2020-08-07 삼성디스플레이 주식회사 표시장치
US20230180590A1 (en) * 2021-12-03 2023-06-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel and manufacturing method thereof

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116846A (ja) * 2003-10-09 2005-04-28 Hitachi Cable Ltd 発光装置及び発光装置に用いる配線板、ならびに配線板の製造方法
JP2007088409A (ja) * 2005-08-23 2007-04-05 Tohoku Univ 多層回路基板及び電子機器
JP2008166462A (ja) * 2006-12-28 2008-07-17 Nichia Chem Ind Ltd 発光装置
JP2013098553A (ja) * 2011-11-02 2013-05-20 Samsung Electronics Co Ltd エアギャップを備えるグラフェントランジスタ、それを備えるハイブリッドトランジスタ及びその製造方法
JP2013258020A (ja) * 2012-06-12 2013-12-26 Canon Inc 有機ｅｌ表示装置の製造方法
JP2014150057A (ja) * 2013-01-11 2014-08-21 Canon Inc 有機発光装置及びその製造方法
JP2014209198A (ja) * 2013-03-27 2014-11-06 ソニー株式会社 表示装置
JP2015103632A (ja) * 2013-11-22 2015-06-04 日亜化学工業株式会社 発光装置およびその製造方法ならびにこの発光装置を備える照明装置
US20160035935A1 (en) * 2013-04-05 2016-02-04 Seoul Viosys Co., Ltd. Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
WO2016136519A1 (ja) * 2015-02-27 2016-09-01 シャープ株式会社 光照射用基板
WO2017033890A1 (ja) * 2015-08-24 2017-03-02 京セラ株式会社 発光素子搭載用基板、発光装置および発光モジュール
JP2017112295A (ja) * 2015-12-18 2017-06-22 豊田合成株式会社 発光装置およびその製造方法
JP2018113446A (ja) * 2017-01-12 2018-07-19 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023745A1 (fr) * 2001-09-07 2003-03-20 Matsushita Electric Industrial Co., Ltd. Appareil d'affichage et son procede de fabrication
KR100667069B1 (ko) * 2004-10-19 2007-01-10 삼성에스디아이 주식회사 도너 기판 및 그를 사용한 유기전계발광표시장치의 제조방법
KR100731755B1 (ko) * 2006-05-03 2007-06-22 삼성에스디아이 주식회사 평판표시소자용 도너 기판 및 그를 이용한유기전계발광소자의 제조방법
US8530262B2 (en) 2008-02-28 2013-09-10 Nanosolar, Inc. Roll-to-roll non-vacuum deposition of transparent conductive electrodes
KR101009644B1 (ko) * 2008-08-26 2011-01-19 삼성모바일디스플레이주식회사 레이저 열전사용 도너 기판 및 이를 이용한 유기전계발광소자의 제조방법
KR101073559B1 (ko) * 2009-10-13 2011-10-17 삼성모바일디스플레이주식회사 도너 기판 및 그를 이용한 유기전계발광소자의 제조방법
KR101868148B1 (ko) 2011-11-01 2018-07-19 엘지디스플레이 주식회사 플렉서블 유기발광다이오드 표시장치와 그 제조 방법
JP2014032817A (ja) 2012-08-02 2014-02-20 Sony Corp 表示装置およびその製造方法、並びに電子機器の製造方法
KR20140102518A (ko) 2013-02-14 2014-08-22 삼성디스플레이 주식회사 도너 필름, 이의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법
US8877559B2 (en) 2013-03-15 2014-11-04 Globalfoundries Inc. Through-silicon via with sidewall air gap
US10600823B2 (en) * 2015-09-02 2020-03-24 Facebook Technologies, Llc Assembly of semiconductor devices
US10192483B2 (en) 2016-05-11 2019-01-29 Viewtrix Technology Co., Ltd. Integrated organic light emitting diode display apparatus and methods for making the same
KR102539495B1 (ko) 2016-05-25 2023-06-05 엘지디스플레이 주식회사 플렉서블 표시패널 및 플렉서블 표시장치
KR20180076429A (ko) 2016-12-27 2018-07-06 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116846A (ja) * 2003-10-09 2005-04-28 Hitachi Cable Ltd 発光装置及び発光装置に用いる配線板、ならびに配線板の製造方法
JP2007088409A (ja) * 2005-08-23 2007-04-05 Tohoku Univ 多層回路基板及び電子機器
JP2008166462A (ja) * 2006-12-28 2008-07-17 Nichia Chem Ind Ltd 発光装置
JP2013098553A (ja) * 2011-11-02 2013-05-20 Samsung Electronics Co Ltd エアギャップを備えるグラフェントランジスタ、それを備えるハイブリッドトランジスタ及びその製造方法
JP2013258020A (ja) * 2012-06-12 2013-12-26 Canon Inc 有機ｅｌ表示装置の製造方法
JP2014150057A (ja) * 2013-01-11 2014-08-21 Canon Inc 有機発光装置及びその製造方法
JP2014209198A (ja) * 2013-03-27 2014-11-06 ソニー株式会社 表示装置
US20160035935A1 (en) * 2013-04-05 2016-02-04 Seoul Viosys Co., Ltd. Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
JP2015103632A (ja) * 2013-11-22 2015-06-04 日亜化学工業株式会社 発光装置およびその製造方法ならびにこの発光装置を備える照明装置
WO2016136519A1 (ja) * 2015-02-27 2016-09-01 シャープ株式会社 光照射用基板
WO2017033890A1 (ja) * 2015-08-24 2017-03-02 京セラ株式会社 発光素子搭載用基板、発光装置および発光モジュール
JP2017112295A (ja) * 2015-12-18 2017-06-22 豊田合成株式会社 発光装置およびその製造方法
JP2018113446A (ja) * 2017-01-12 2018-07-19 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US11469375B2 (en) 2022-10-11
KR20200115749A (ko) 2020-10-08
JP7523926B2 (ja) 2024-07-29
KR102701252B1 (ko) 2024-08-30
EP3716347B1 (en) 2022-12-14
EP3716347A3 (en) 2020-12-16
US20200313092A1 (en) 2020-10-01
EP3716347A2 (en) 2020-09-30
CN111739907A (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
US10620490B2 (en) Displays with minimized border regions having an apertured TFT or other layer for signal conductors
US7663306B2 (en) Electrooptic device, method for producing the same, and elecronic apparatus
KR101753501B1 (ko) 전자 디바이스용 좁은 경계 디스플레이
WO2018198262A1 (ja) フレキシブル表示装置
US20050285987A1 (en) Active matrix substrate and manufacturing method thereof, and electronic device
US10312301B2 (en) Display device and manufacturing method of the same
WO2019030858A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
JP6632410B2 (ja) 表示装置、及びその製造方法
JP7523926B2 (ja) 表示装置およびその製造方法
WO2019187137A1 (ja) 表示装置
WO2020066011A1 (ja) 表示デバイス
WO2018163337A1 (ja) 可撓性表示パネル、可撓性表示装置及び可撓性表示パネルの製造方法
KR20110055528A (ko) 표시 장치 및 표시 장치의 제조 방법
JP7289744B2 (ja) 表示装置、及びその製造方法
WO2018138823A1 (ja) Ｏｌｅｄパネル、ｏｌｅｄパネルの製造方法、ｏｌｅｄパネルの製造装置
KR100690523B1 (ko) 전기 광학 장치의 제조 방법
JP2010055070A (ja) 表示装置および表示装置の製造方法
CN113661782A (zh) 显示设备
JP2009103732A (ja) 表示装置およびその製造方法
WO2018179132A1 (ja) 表示デバイスの製造方法、表示デバイス、表示デバイスの製造装置、成膜装置
US20190362655A1 (en) Display device, manufacturing method for display device, manufacturing apparatus of display device, mounting device, and controller
KR20220039918A (ko) 표시 장치 및 표시 장치의 제조방법
JP2011040328A (ja) 表示装置およびその製造方法
KR20210078619A (ko) 도전 패턴 형성 방법 및 도전 패턴을 포함하는 표시 장치
JP2010107841A (ja) アクティブマトリクス型表示装置およびカメラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240717

R150 Certificate of patent or registration of utility model

Ref document number: 7523926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150