KR20200115749A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20200115749A
KR20200115749A KR1020190033686A KR20190033686A KR20200115749A KR 20200115749 A KR20200115749 A KR 20200115749A KR 1020190033686 A KR1020190033686 A KR 1020190033686A KR 20190033686 A KR20190033686 A KR 20190033686A KR 20200115749 A KR20200115749 A KR 20200115749A
Authority
KR
South Korea
Prior art keywords
conductor pattern
substrate
layer
sacrificial layer
pattern
Prior art date
Application number
KR1020190033686A
Other languages
English (en)
Inventor
유준우
이동현
강용규
이태호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190033686A priority Critical patent/KR20200115749A/ko
Priority to US16/804,632 priority patent/US11469375B2/en
Priority to JP2020048674A priority patent/JP7523926B2/ja
Priority to CN202010195079.3A priority patent/CN111739907A/zh
Priority to EP20164187.5A priority patent/EP3716347B1/en
Publication of KR20200115749A publication Critical patent/KR20200115749A/ko

Links

Images

Classifications

    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L27/3276—
    • H01L51/0021—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2251/305—
    • H01L2251/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치의 제조 방법은 캐리어 기판 위에 박리층을 적층하는 단계, 상기 박리층 위에 도전체 패턴을 형성하는 단계, 상기 도전체 패턴 위에 희생층을 형성하는 단계, 상기 희생층 위에 폴리머층을 포함하는 기판을 형성하는 단계, 상기 기판 위에 도전체를 포함하는 전자 소자를 형성하는 단계, 상기 도전체 패턴에 대응하는 패턴을 상기 희생층에 형성하는 단계, 상기 희생층의 상기 패턴에 상기 도전체 패턴을 침투시켜, 상기 도전체 패턴을 상기 기판의 배면으로 전사하는 단계, 그리고 상기 캐리어 기판, 상기 박리층 및 상기 희생층을 제거하는 단계를 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEROF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치 같은 표시 장치는 기판 위에 화소들과 이를 구동하기 위한 회로 소자들을 형성하여 제조된 표시 패널을 포함한다.
표시 패널은 대부분의 영역이 화면을 형성하는 표시 영역일 수 있지만, 표시 패널의 특정 영역, 예컨대 가장자리 영역은 구동 회로, 신호선 등이 배치되는 비표시 영역일 수 있다. 비표시 영역에는 표시 패널에는 신호들의 입출력을 위한 패드들이 위치하는 패드부가 위치할 수 있고, 패드부에는 연성 인쇄 회로막(flexible circuit film)이 접합될 수 있다.
화면 비율(screen-to-body ratio)이 큰 높은 전자 장치(예컨대, 스마트폰, 태블릿 PC, 노트북, 텔레비전, 모니터 등)에 대한 요구가 점점 증가하고 있다. 통상적으로 표시 패널의 비표시 영역은 전자 장치의 화면 비율을 증가시키는데 제약이 된다. 비표시 영역이 좁을수록 더욱 넓은 화면을 제공할 수 있으므로, 비표시 영역을 줄이기 위한 노력이 계속되고 있다. 하지만, 비표시 영역을 줄이기 위해서는 비표시 영역에 배치되는 요소들을 더욱 콤팩트(compact)하게 설계하거나 생략해야 하므로, 이로 인해 표시 장치의 신뢰성이 저하될 수 있다.
고해상도의 표시 장치에 대해 요구가 꾸준히 존재하는데, 고해상도에 대응하기 위해서는 표시 패널로 전달되는 신호들의 개수가 증가해야 하므로 패드의 개수 또한 증가해야 한다. 한정된 패드부 영역에서 패드의 개수를 증가시키기 위해서는 패드 피치(pad pitch)를 줄이는 것이 필요한데, 공차 한계(tolerance limit)나 접합 신뢰성(bonding reliability) 측면에서 어려움이 있다. 또한, 표시 영역 및/또는 비표시 영역에 더욱 많은 배선을 배치해야 하므로, 배선 저항이 증가하여 표시 품질이 저하되거나 소비 전력이 증가할 수 있다.
실시예들은 화면 비율 및 신뢰성이 개선된 표시 장치 및 이를 제조하는 방법을 제공한다.
일 실시예에 따른 표시 장치의 제조 방법은 캐리어 기판 위에 박리층을 적층하는 단계, 상기 박리층 위에 도전체 패턴을 형성하는 단계, 상기 도전체 패턴 위에 희생층을 형성하는 단계, 상기 희생층 위에 폴리머층을 포함하는 기판을 형성하는 단계, 상기 기판 위에 도전체를 포함하는 전자 소자를 형성하는 단계, 상기 도전체 패턴에 대응하는 패턴을 상기 희생층에 형성하는 단계, 상기 희생층의 상기 패턴에 상기 도전체 패턴을 침투시켜, 상기 도전체 패턴을 상기 기판의 배면으로 전사하는 단계, 그리고 상기 캐리어 기판, 상기 박리층 및 상기 희생층을 제거하는 단계를 포함한다.
상기 희생층은 다공성 폴리머를 포함할 수 있다.
상기 박리층은 동적 박리층일 수 있다.
상기 희생층의 상기 패턴은 음각 패턴일 수 있고, 상기 음각 패턴을 상기 희생층에 형성하는 단계는 상기 도전체 패턴에 레이저를 조사하여 상기 희생층에서 상기 도전체 패턴과 중첩하는 부분을 제거하는 단계를 포함할 수 있다.
상기 희생층에서 상기 도전체 패턴과 중첩하는 부분을 제거하는 단계는 상기 희생층에서 상기 도전체 패턴과 중첩하는 부분을 기화시키는 단계를 포함할 수 있다.
상기 희생층의 상기 패턴은 다공성 패턴일 수 있고, 상기 다공성 패턴을 상기 희생층에 형성하는 단계는 상기 도전체 패턴에 레이저를 조사하여 상기 희생층에서 상기 도전체 패턴에 대응하는 부분을 더욱 다공성으로 만드는 단계를 포함할 수 있다.
상기 도전체 패턴을 상기 기판의 배면으로 전사하는 단계는 상기 도전체 패턴에 레이저를 조사하여 상기 도전체 패턴을 용융시키고 상기 희생층의 상기 패턴에 상기 용융된 도전체 패턴을 침투시키는 단계를 포함할 수 있다.
상기 방법은 상기 도전체 패턴을 형성한 후 상기 희생층을 형성하기 전에, 상기 도전체 패턴을 덮는 오버코트층을 형성하는 단계를 더 포함할 수 있다.
상기 방법은 상기 도전체 패턴과 상기 도전체를 전기적으로 연결하는 단계를 더 포함할 수 있다.
상기 캐리어 기판, 상기 박리층 및 상기 희생층을 제거하는 단계는 상기 캐리어 기판 및 상기 박리층을 동시에 상기 희생층으로부터 분리한 후 상기 희생층을 제거하는 단계를 포함할 수 있다.
상기 전자 소자는 트랜지스터 및 발광 소자를 더 포함할 수 있다.
상기 도전체는 전원 공급선 또는 데이터선을 포함할 수 있다.
상기 도전체 패턴은 패드, 전원 공급선, 데이터선 중 적어도 하나를 포함할 수 있다.
일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 도전체를 포함하는 전자 소자, 상기 기판 아래에 위치하는 도전체 패턴, 그리고 상기 기판을 관통하며 상기 도전체와 상기 도전체 패턴을 전기적으로 연결하는 커넥터를 포함하고, 상기 도전체 패턴은 패드, 전원 공급선 및 데이터선 중 적어도 하나를 포함할 수 있다.
상기 도전체 패턴은 상기 기판 바로 아래에 위치할 수 있고 상기 기판의 배면과 접할 수 있다.
상기 기판은 약 100 마이크로미터 미만의 두께를 가질 수 있다.
상기 도전체 패턴은 도전 물질 및 폴리머를 포함할 수 있다.
상기 도전체 패턴은 다공성 폴리머에 도전 물질이 충전되어 있을 수 있다.
상기 전자 소자는 회로 소자 및 발광 소자를 포함할 수 있고, 상기 회로 소자는 상기 도전체를 포함할 수 있고, 상기 도전체는 전원 공급선 또는 데이터선을 포함할 수 있다.
상기 기판은 영상을 표시하는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함할 수 있고, 상기 도전체 패턴은 표시 영역과 중첩하는 부분을 포함할 수 있다.
실시예들에 따르면, 표시 장치의 비표시 영역을 줄여 화면 비율을 증가시킬 수 있고, 패드부 같은 도전체 패턴의 설계 자유도 및 신호선의 저항 특성을 개선할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 정면을 개략적으로 나타낸 도면이다.
도 2는 도 1에 도시된 표시 장치의 배면을 개략적으로 나타낸 도면이다.
도 3은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 4 내지 도 15는 도 3에 도시된 표시 장치의 제조 과정을 나타내는 공정 단면도이다.
도 16은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 17 내지 도 21은 도 16에 도시된 표시 장치의 제조 과정을 나타내는 공정 단면도이다.
도 22는 일 실시예에 따른 표시 장치에서 하나의 화소의 등가 회로도이다.
도 23은 일 실시예에 따른 표시 장치에서 표시 영역의 단면도이다.
도 24는 일 실시예에 따른 표시 장치에서 패드부 영역의 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도면에서, 방향을 나타내는데 사용되는 부호 x는 제1 방향이고, y는 제1 방향과 수직인 제2 방향이고, z는 제1 방향 및 제2 방향과 수직인 제3 방향이다. 제1 방향(x), 제2 방향(y) 및 제3 방향(z)은 각각 표시 장치의 가로 방향, 세로 방향 및 두께 방향에 대응할 수 있다.
일 실시예에 따른 표시 장치에 대해 도면을 참고하여 상세하게 설명한다.
도 1은 일 실시예에 따른 표시 장치의 정면을 개략적으로 나타낸 도면이고, 도 2는 도 1에 도시된 표시 장치의 배면을 개략적으로 나타낸 도면이다. 여기서, 표시 장치의 정면과 배면은 표시 패널(10)의 기판을 기준으로, 기판의 일면에 향하는 방향이 정면이고, 기판의 타면이 향하는 방향이 배면이다.
도 1을 참고하면, 표시 장치는 표시 패널(10)을 포함하고, 표시 패널(10)은 점선으로 도시된 경계선(BL)을 기준으로 그 내부의 표시 영역(display area)(DA)과 그 외부의 비표시 영역(non-display area)(NA)을 포함한다. 표시 패널(10)에서 표시 영역(DA)은 영상이 표시되는 화면에 해당하며, 액티브 영역(active area)으로도 불린다. 표시 영역(DA) 주변의 비표시 영역(NA)에는 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있다. 비표시 영역(NA)은 표시 영역(DA)을 둘러쌀 수 있다.
표시 패널(10)의 표시 영역(DA)에는 화소들(PX)이 예컨대 행렬로 배치되어 있다. 표시 장치가 유기 발광 표시 장치인 경우, 표시 영역(DA)에는 게이트선들(GL), 데이터선들(DL), 구동 전압선들(DVL) 같은 신호선들이 또한 배치되어 있다. 게이트선들(GL), 데이터선들(DL) 및 구동 전압선들(DVL)은 비표시 영역(NA)까지 연장되어 있다. 표시 영역(DA)에서 게이트선들(GL)은 대략 제1 방향(x)으로 연장할 수 있고, 데이터선들(DL)과 구동 전압선들(DVL)은 대략 제2 방향(y)으로 연장할 수 있다. 비표시 영역(DA)에는 공통 전압을 전달하는 공통 전압선(CVL)이 위치할 수 있다.
각각의 화소(PX)에는 게이트선(GL), 데이터선(DL) 및 구동 전압선(DVL)이 연결되어, 각각의 화소(PX)는 이들 신호선으로부터 게이트 신호, 데이터 신호 및 구동 전압을 인가받을 수 있다. 각각의 화소(PX)는 유기 발광 다이오드일 수 있는 발광 소자를 포함할 수 있다. 표시 영역(DA)에는 화소(PX)와 연결될 수 있는 센싱선이나 발광 제어선 같은 신호선들, 또는 전술한 것과 다른 신호를 전달하는 신호선이 더 배치될 수도 있다. 표시 영역(DA)에는 사용자의 접촉 또는 비접촉 터치를 감지하기 위한 터치 센서층이 위치할 수도 있다.
도 2를 참고하면, 표시 패널(10)의 배면에는 표시 패널(10)의 외부로부터 신호들을 전달받기 위한 패드들(P)을 포함하는 패드부(pad portion)(PP)가 위치한다. 도시되지 않았지만, 표시 장치는 패드부(PP)에 접합(bonding)되는 연성 인쇄 회로막을 포함할 수 있다. 연성 회로막의 패드들은 이방성 도전막 등을 통해 패드부(PP)의 패드들(P)에 전기적으로 연결될 수 있다.
통상적으로, 패드부(PP)는 표시 패널(10)의 전면의 비표시 영역(NA)에 위치한다. 연성 인쇄 회로막의 접합을 위해서 패드부(PP)는 소정의 면적을 요하므로, 패드부(PP)는 비표시 영역(NA)을 증가시킨다. 본 실시예와 같이, 패드부(PP)를 표시 패널(10)의 배면에 형성함으로써, 비표시 영역(NA)을 줄일 수 있고, 표시 장치의 화면 비율을 증가시킬 수 있다. 패드부(PP)의 패드들(P)은 기판을 관통하여 형성된 커넥터들(connectors)에 의해, 표시 패널(10)의 정면에 위치하는 데이터선(DL), 구동 전압선(DVL), 공통 전압선(CVL) 같은 신호선과 전기적으로 연결될 수 있다. 커넥터들은 금속, 금속 합금 같은 도전성 물질로 형성될 수 있다.
패드부(PP)는 표시 패널(10)의 배면에서 한 가장자리 부근을 따라 예컨대 제1 방향(x)으로 길게 위치할 수 있다. 표시 패널(10)이 전면 발광형 유기 발광 표시 패널인 경우, 표시 패널(10)의 배면에는 영상이 표시되지 않는다. 따라서 표시 패널(10)의 배면은 전체가 비표시 영역에 해당할 수 있고, 패드부(PP)가 표시 패널(10)의 배면의 어디에 위치하더라도 무방하고, 표시 패널(10)의 정면의 표시 영역(DA)과 중첩하게 위치할 수 있다. 따라서 고해상도에 따라 패드(P)의 개수가 증가하더라도 패드들(P)을 배치하는데 설계 마진이 증가할 수 있다. 따라서 패드부(PP)의 패드들(P)의 크기나 피치를 좀 더 여유 있게 설계할 수 있고, 연성 인쇄 회로막과의 접합 신뢰성을 증가시킬 수 있다.
표시 패널(10)의 배면에는 구동 전압선(DVL'), 공통 전압선(DVL') 같은 전원 공급선이 위치할 수 있다. 표시 패널(10)의 배면에는 데이터선들(DL')이 위치할 수 있다. 구동 전압선(DVL'), 공통 전압선(CVL') 및 데이터선(DL')은 기판(SB)을 관통하여 형성된 커넥터에 의해 각각 표시 패널(10)의 정면에 위치하는 구동 전압선(DVL), 공통 전압선(CVL) 및 데이터선(DL)과 기판을 관통하여 전기적으로 연결될 수 있다. 이와 같이, 표시 패널(10)의 배면에도 신호선들을 형성하고, 표시 패널(10)의 정면에 형성된 신호선들과 전기적으로 연결함으로써 신호선들의 저항 및 부하 효과(load effect)를 줄일 수 있다. 따라서 표시 품질, 예컨대 표시 영역(DA)의 휘도 균일성, RGB 혼색(crosstalk) 등을 개선할 수 있다.
이하, 표시 패널(10)의 배면에 형성되는 패드(P), 구동 전압선(DVL'), 공통 전압선(DVL'), 데이터선들(DL') 등을 도전체 패턴(conductor pattern)이라고 하고, 표시 패널(10)의 배면에 위치하며 도전체 패턴과 커넥터를 통해 전기적으로 연결되는 데이터선(DL), 구동 전압선(DVL), 공통 전압선(CVL) 등을 도전체라고 한다.
표시 장치는 구동 장치(driving unit)를 포함한다. 구동 장치는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리할 수 있다. 구동 장치는 데이터선들(DL)에 데이터 신호를 인가하는 데이터 구동부(data driver), 게이트선들(GL)에 게이트 신호를 인가하는 게이트 구동부(gate driver), 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부(signal controller)를 포함할 수 있다. 게이트 구동부, 데이터 구동부 및/또는 신호 제어부는 표시 패널(10)의 비표시 영역(NA)에 위치하거나, 연성 인쇄 회로막에 위치하거나, 연성 인쇄 회로막과 전기적으로 연결된 인쇄회로기판 등에 위치할 수 있다. 예컨대, 게이트 구동부는 표시 패널(10)의 비표시 영역(NA)에 집적되어 있을 수 있고, 데이터 구동부 및 신호 제어부는 집적회로 칩 형태로 연성 인쇄 회로막에 실장되어 있을 수 있다.
도 3은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 3은 도 1 및 도 2에 도시된 것과 같은 표시 장치에서 구성요소들의 단면상 위치 관계를 설명하기 위해 단면 구조를 개략적으로 도시한다. 따라서 도 3은 도 1 및 도 2에 도시된 것과 다른 식으로 구성요소들을 도시하고 있고, 평면상 위치가 도 1 및 도 2에 도시된 것과 반드시 대응하지는 않는다.
도 3을 참고하면, 표시 패널(10)은 기판(SB) 및 기판(SB) 위에 위치하는 전자 소자들(electric elements)(EE)을 포함하고, 기판(SB) 아래에 위치하는 전사된 도전체 패턴(transferred conductor pattern)(TCP)을 포함한다. 기판(SB)은 약 100 마이크로미터 미만의 두께를 가진 폴리머층일 수 있다. 전자 소자들(EE)이 위치하는 기판(SB) 위쪽이 표시 패널(10) 또는 기판(SB)의 정면, 즉 화면이 있는 영역에 해당하고, 전사된 도전체 패턴(TCP)이 위치하는 기판(SB) 아래쪽이 표시 패널(10) 또는 기판(SB)의 배면에 해당한다.
전자 소자들(EE)은 표시 패널(10)의 화소들 및 화소들을 구동하기 위해 기판(SB) 위에 형성되거나 배치되는 전기적 및/또는 전자적 소자들을 의미한다. 전자 소자들(EE)은 트랜지스터, 커패시터, 신호선 같은 회로 소자들을 포함한다. 표시 패널(10)이 유기 발광 표시 패널인 경우, 전자 소자들(EE)은 유기 발광 다이오드들 같은 발광 소자들을 포함한다. 전자 소자들(EE)의 회로 소자들은 기판(SB) 위에 도전층들을 형성하고 패터닝하여 형성될 수 있고, 도전층들 간의 절연을 위해, 도전층들 사이에는 절연층들이 형성될 수 있다. 전자 소자들(EE)의 회로 소자들은 도전체 패턴(TCP)과 커넥터(CN)를 통해 전기적으로 연결되는 도전체(CT)를 포함한다. 도전체(CT)는 전술한 바와 같이, 데이터선(DL), 구동 전압선(DVL) 및/또는 공통 전압선(CVL)을 포함할 수 있다. 이 외에도, 도전체(CT)는 전자 소자들(EE)이 포함하고 전기적 신호를 전달할 수 있는 구성이면 무방하며, 예컨대, 트랜지스터의 한 전극일 수 있다.
표시 패널(10)은 전자 소자들(EE)을 밀봉하는 봉지층(EC)을 포함할 수 있다. 봉지층(EC)은 표시 영역(DA)을 밀봉하여 표시 패널(10) 내부, 특히 표시 영역(DA)으로 수분이나 산소가 침투하는 것을 막는 역할을 한다.
기판(SB) 아래로 기판(SB)의 배면에 위치하는 도전체 패턴(TCP)은 전술한 패드(P), 구동 전압선(DVL'), 공통 전압선(CVL'), 데이터선(DL') 중 적어도 하나를 포함할 수 있다. 도전체 패턴(TCP)은 처음부터 기판(SB)의 배면에 형성되지 않고, 전사지에 형성된 후 기판(SB)의 배면에 전사된 것이다. 도전체 패턴(TCP)은 레이저 전사 기술(laser transfer technologies)을 적용하여 형성될 수 있다. 도전체 패턴(TCP)은 금속, 금속 합금, 투명 도전성 산화물, 도전성 고분자 등 다양한 도전성 물질로 형성될 수 있다. 예컨대, 도전체 패턴(TCP)은 구리, 구리 합금, 알루미늄, 알루미늄 합금 등으로 형성될 수 있다.
표시 패널(10)의 전자 소자들(EE)이 기판(SB) 위에 형성되어 있으므로, 기판(SB) 아래에 위치하는 도전체 패턴(TCP)으로 입력되는 신호나 전압을 전자 소자들(EE)로 전달하기 위해서, 기판(SB)에는 기판(SB)을 관통하여 도전체 패턴(TCP)과 도전체(CT)를 전기적으로 연결하는 커넥터(CN)가 위치한다. 즉, 커넥터(CN)는 기판(SB)의 구멍 내에 위치하고, 일단과 타단이 각각 도전체 패턴(TCP)과 도전체(CT)와 접속되어 있다. 기판(SBS)의 구멍 및 커넥터(CN)는 기판(SB)의 평면에 대략 수직인 방향(z)으로 형성될 수 있다.
지금까지 몇몇 실시예에 따른 표시 장치의 구조적인 특징에 대해 설명하였다. 이제, 도 3에 도시된 것과 같은 표시 장치를 제조하는 방법에 대해 설명한다.
도 4 내지 도 15는 도 3에 도시된 표시 장치의 제조 과정을 나타내는 공정 단면도이다.
도 4를 참고하면, 캐리어 기판(CS) 위에 동적 박리층(dynamic release layer) 같은 박리층(RL)을 적층한다. 박리층(RL)은 UV 분해성 포토폴리머(UV gradable photopolymer) 같은 물질을 캐리어 기판(CS)에 코팅하여 형성될 수 있고, 점착제에 의해 캐리어 기판(CS)에 부착될 수도 있다. 자외선 분해성 포토폴리머로서 트리아젠 폴리머(triazene polymer) 등이 사용될 수 있다. 박리층은 광열 변환층(light to heat conversion layer)으로서 기능할 수 있다.
캐리어 기판(CS)으로는 글라스 기판 같이 투명한 기판이 사용될 수 있다. 캐리어 기판(CS)은 레이저 에너지가 캐리어 기판(CS)을 통해 전단될 수 있도록 레이저가 투과할 수 있는 특성을 가질 수 있다.
도 5를 참고하면, 박리층(RL)에 도전층을 형성하고 패터닝하여 도전체 패턴(CP)을 형성한다. 도전층은 재료에 따라 스퍼터링, 증착, 코팅 등 다양한 방식으로 형성될 수 있다. 패터닝은 포토리소그래피 공정으로 수행될 수 있다.
도 6을 참고하면, 도전체 패턴(CP)이 형성된 박리층(RL) 위에 오버코트층(overcoat layer)(OC)을 형성한다. 오버코트층(OC)은 도전체 패턴(CP)으로 인해 불균일한 표면을 평탄화하는 역할을 한다. 오버코트층(OC)은 생략될 수도 있다.
도 7을 참고하면, 오버코트층(OC) 위에 희생층(sacrificial layer)(SL)을 형성한다. 희생층(SL)으로는 다공성 폴리머(porous polymer)가 사용될 수 있다. 다공성 폴리머는 습한 상태(humid condition)에서 소수성 폴리머 용액을 코팅하고 소수성 폴리머 용액 내 물방울을 증발시켜 형성될 수 있다. 다공성 폴리머의 공극은 습도, 온도, 이동 속도 등을 조절하여 조절될 수 있고, 공극 크기는 약 100 나노미터 내지 수십 마이크로미터일 수 있다.
도 8을 참고하면, 희생층(SL) 위에 기판(SB)을 적층한다. 기판(SB)은 희생층(SL) 위에 폴리이미드(PI), 폴리아미드(PA), 폴리에틸렌 테레프탈레이트(PET) 등의 폴리머를 코팅하여 형성된 플렉서블 기판일 수 있다. 기판(SB)은 얇은 두께, 예컨대 약 100 마이크로미터 미만, 약 50 마이크로미터 미만, 약 30 마이크로미터 미만, 또는 약 15 마이크로미터 미만의 두께를 가질 수 있다.
도 9를 참고하면, 기판(SB) 위에 전자 소자(EE)를 형성한다. 전자 소자(EE)의 형성은 기판(SB) 위에 신호선, 트랜지스터, 커패시터 등의 도전체(CT)를 형성하고, 신호선, 트랜지스터 및/또는 커패시터에 전기적으로 연결되는 발광 소자(예컨대, 유기 발광 다이오드 또는 발광 다이오드)를 형성하는 것을 포함할 수 있다. 전자 소자(EE) 위에는 이를 덮으면서 밀봉하는 봉지층(EC)을 형성할 수 있다.
도 10을 참고하면, 캐리어 기판(CS)의 배면으로부터 레이저를 도전체 패턴(CP)에 조사하여, 오버코트층(OC) 및 희생층(SL)에서 도전체 패턴(CP)과 중첩하는 부분을 제거한다. 레이저는 도전체 패턴(CP)에 포커싱될 수 있다. 도전체 패턴(CP)과 중첩하는 오버코트층(OC) 및 희생층(SL)의 부분은 레이저 에너지에 의해 가열된 도전체 패턴(CP)의 열에 의해 기화되어 제거될 수 있다. 희생층(SL)이 다공성이므로, 기화된 물질은 희생층(SL)의 공극을 통해 빠져나갈 수 있다. 이와 같은 레이저 조사에 의해, 희생층(SL)에는 도전체 패턴(CP)에 대응하는 음각 패턴이 형성될 수 있다. 희생층(SL)에 형성된 음각 패턴은 희생층(SL)에서 도전체 패턴(CP)에 대응하는 부분이 제거되어 형성된 것이다. 희생층(SL)의 음각 패턴은 희생층(SL)을 관통하여 형성될 수 있다. 따라서 기판(SB)에서 도전체 패턴(CP)에 대응하는 부분이 희생층(SL)에 의해 덮여 있지 않은 상태일 수 있다.
도 11을 참고하면, 캐리어 기판(CS)의 배면으로부터 레이저를 도전체 패턴(CP)에 조사하여, 도전체 패턴(CP)을 희생층(SL)의 음각 패턴에 침투시킨다. 레이저는 도전체 패턴(CP)에 포커싱될 수 있다. 레이저 에너지에 의해 도전체 패턴(CP)은 용융될 수 있다. 또한, 박리층(RL)과 캐리어 기판(CS) 사이의 계면에는 도전체 패턴(CP)과 중첩하는 영역에서 국부적 가열에 의한 기포(blister)가 생성될 수 있다. 박리층(RL)은 광(레이저)을 받아 열을 발생하는 광열 변환층일 수 있고, 발생한 열에 의해 기포가 팽창할 수 있다. 기포가 팽창하면, 박리층(RL)이 용융된 도전체 패턴(MCP)을 밀어내어, 용융된 도전체 패턴(MCP)이 희생층(SL)의 음각 패턴으로 정확하게 침투할 수 있다. 이에 따라 박리층(RL)에 형성되었던 도전체 패턴(CP)은 도 12에 도시된 바와 같이 기판(SB)의 배면으로 전사되어 전사된 도전체 패턴(TCP)을 형성한다.
이후, 도 13을 참고하면 레이저 리프트 오프(laser lift off) 방법으로 박리층(RL)을 캐리어 기판(CS)과 함께 오버코트층(OC)으로부터 분리한다. 그 다음, 도 14를 참고하면, 기판(SB)의 배면에 남아 있는 오버코트층(OC)과 희생층(SL)을 제거한다. 기판(SL)과 희생층(SL) 사이에 레이저를 조사하는 레이저 리프트 오프 방법으로, 오버코트층(OC)과 희생층(SL)은 기판(SB)으로부터 함께 분리될 수 있다.
도 15를 참고하면, 기판(SB)을 관통하는 구멍 내에 형성된 커넥터(CN)에 의해 기판(SB)의 정면에 위치하는 도전체(CT)와 기판(SB)의 배면에 위치하는 전사된 도전체 패턴(TCP)이 전기적으로 연결된다. 이에 따라 전사된 도전체 패턴(TCP)에 인가되는 신호 및 전압이 기판(SB) 위에 위치하는 전자 소자(EE)로 전송될 수 있고, 그 반대로 전자 소자(EE)로부터의 신호가 전사된 도전체 패턴(TCP)으로 전송될 수도 있다. 기판(SB)의 구멍 및 커넥터(CN)는 TSV(through silicon via), TGV(through glass via)와 같은 방식으로 형성될 수 있다. 기판(SB)의 구멍 및 커넥터(CN)는 기판(SB)의 평면에 수직으로 형성될 수 있다. 커넥터(CN)는 금속, 금속 합금 같은 도전체로 형성될 수 있다. 커넥터(CN)는 기판(SB) 위에 전자 소자(EE)를 형성하기 전에 또는 전자 소자(EE)를 형성할 때 형성될 수 있고, 전자 소자(EE)를 형성한 후에 형성될 수도 있다. 전사된 도전체 패턴(TCP)에서 전술한 패드(P)를 형성하는 부분 외의 부분은 산화 방지 등을 위해 절연층 같은 보호층으로 덮일 수 있다.
도 16은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 16에 도시된 표시 장치는 도 3에 도시된 표시 장치와 전사된 도전체 패턴(TCP)에 있어 차이가 있다. 즉, 도 3의 전사된 도전체 패턴(TCP)은 도전 물질로만 이루어질 수 있으나, 도 16의 전사된 도전체 패턴(TCP)은 희생층의 다공성 패턴에 도전 물질이 침투한(interfused) 상태일 수 있다. 따라서 16의 전사된 도전체 패턴(TCP)은 도전 물질과 폴리머를 모두 포함할 수 있고, 다공성 폴리머에 도전 물질이 침투한 구조일 수 있다. 이와 같은 전사된 도전체 패턴(TCP)을 형성하는 방법에 대해서 도 17 내지 도 21을 참고하여 설명한다.
도 17 내지 도 21은 도 16에 도시된 표시 장치의 제조 과정을 나타내는 공정 단면도이다.
도 16에 도시된 표시 장치를 공정 단계에 있어서, 캐리어 기판(CS) 위에 박리층(RL)을 적층하는 단계부터 기판(SB) 위에 전자 소자(EE) 및 봉지층(EC)을 형성하는 단계는 도 4 내지 도 9를 참고하여 설명한 것과 동일하다.
이후, 도 17을 참고하면, 캐리어 기판(CS)의 배면으로부터 레이저를 도전체 패턴(CP)에 조사하여, 오버코트층(OC)에서 도전체 패턴(CP)과 중첩하는 부분을 제거하고, 희생층(SL)에서 도전체 패턴(CP)과 중첩하는 부분을 더욱 다공성(more porous)으로 만든다. 레이저는 도전체 패턴(CP)에 포커싱될 수 있다. 도 10을 참고하여 설명한 공정과 달리, 희생층(SL)에서 도전체 패턴(CP)과 중첩하는 부분을 완전히 제거하지 않고, 레이저 에너지는 희생층(SL)에서 도전체 패턴(CP)과 중첩하는 부분을 부분적으로 기화시켜 공극의 용적, 예컨대 공극의 크기 및/또는 공극의 개수를 증가시킬 수 있다. 이에 의해, 희생층(SL)에는 도전체 패턴(CP)에 대응하는 다공성 패턴이 형성될 수 있다. 희생층(SL)의 다공성 패턴은 희생층(SL)의 다른 부분보다 더욱 다공성이므로, 희생층(SL)의 다른 부분, 즉 도전체 패턴(CP)과 중첩하지 않는 부분과 구분될 수 있다. 도전체 패턴(CP)과 중첩하는 희생층(SL)의 부분을 완전히 제거하기 않고 더욱 다공성을 만드는 것은 예컨대 희생층(SL)을 형성하는 재료나 레이저 에너지를 적절히 조절하여 수행될 수 있다.
도 18을 참고하면, 캐리어 기판(CS)의 배면으로부터 레이저를 도전체 패턴(CP)에 조사하여, 도전체 패턴(CP)을 희생층(SL)의 다공성 패턴에 침투시킨다. 레이저는 도전체 패턴(CP)에 포커싱될 수 있다. 레이저 에너지에 의해 도전체 패턴(CP)은 용융될 수 있고, 박리층(RL)과 캐리어 기판(CS) 사이의 계면에는 도전체 패턴(CP)과 중첩하는 영역에서 국부적 가열에 의한 기포가 생성될 수 있다. 레이저 에너지에 의해 기포가 팽창하면, 박리층(RL)이 용융된 도전체 패턴(MCP)을 밀어내어, 용융된 도전체 패턴(MCP)이 희생층(SL)의 다공성 패턴으로 정확하게 침투하여 기판(SB)의 배면에서 응고될 수 있다. 이에 따라 박리층(RL)에 형성되었던 도전체 패턴(CP)은 도 19에 도시된 바와 같이 기판(SB)의 배면으로 전사되어 전사된 도전체 패턴(TCP)을 형성한다. 전사된 도전체 패턴(TCP)은 희생층(SL)의 다공성 패턴에 도전체 패턴(TCP)을 구성하던 도전 물질이 침투한 상태로 이루어져 있다. 따라서 희생층(SL)의 다공성 패턴의 공극에 도전 물질이 채워진 상태일 수 있다.
도 20 및 도 21을 참고하면, 박리층(RL)과 오버코트층(OC) 사이에 레이저를 조사하여 박리층(RL)을 캐리어 기판(CS)과 함께 오버코트층(OC)으로부터 분리하고, 기판(SB)의 배면에 남아 있는 오버코트층(OC)과 희생층(SL)을 동일 공정에서 동시에 또는 별개 공정에서 각각 제거한다. 그 다음, 도 16을 참고하면, 기판(SB)을 관통하는 구멍을 형성하고, 구멍 내에 커넥터(CN)를 형성하여, 기판(SB)의 정면에 위치하는 도전체(CT)와 기판(SB)의 배면에 위치하는 전사된 도전체 패턴(TCP)을 전기적으로 연결한다.
지금까지 몇몇 실시예에 따른 표시 장치 및 그 제조 방법에 대해 설명하였다. 이하에서는 일 실시예에 따른 표시 장치가 포함할 수 있는 화소의 한 예에 대해 화소 회로 및 적층 구조에 대해 상세하게 설명한다.
도 22는 일 실시예에 따른 표시 장치에서 하나의 화소의 등가 회로도이다. 도 22에 도시되는 화소 회로는 도 1, 도 3 및 도 16의 표시 장치가 포함할 수 있는 한 화소 회로일 수 있고, 화소 회로는 다양하게 변경될 수 있다.
도 22를 참고하면, 화소(PX)는 복수의 트랜지스터(T1, T2, T3), 저장 축전기(SC), 그리고 발광 소자(LD)를 포함한다. 화소(PX)에는 복수의 신호선(DL, GL, CL, SSL, DVL, VC)이 연결되어 있다. 화소(PX)가 3개의 트랜지스터(T1, T2, T3), 와 1개의 축전기(SC)로 이루어진 구조를 도시하고 있지만, 트랜지스터 및 축전기의 수는 다양하게 변경될 수 있다. 화소(PX)에 6개의 신호선(DL, GL, CL, SSL, DVL, VC)이 연결되어 있는 구조를 도시하고 있지만, 신호선의 종류와 수는 다양하게 변형될 수 있다.
신호선(DL, GL, CL, SSL, DVL, VCL)은 데이터선(DL), 게이트선(GL), 센싱선(SSL), 구동 전압선(DVL) 및 공통 전압선(CVL)을 포함할 수 있다. 게이트선(GL)은 제2 트랜지스터(T2)에 게이트 신호(GW)를 전달할 수 있다. 데이터선(DL)은 데이터 신호(DS)를 전달하고, 구동 전압선(DVL)은 구동 전압(ELVDD)을 전달할 수 있고, 공통 전압선(CVL)은 공통 전압(ELVSS)을 전달할 수 있다. 센싱 제어선(CL)은 센싱 신호(SS)를 전달할 수 있고, 센싱선(SSL)은 센싱부와 연결될 수 있다. 전술한 전사된 도전체 패턴(TCP)은 이들 신호선(DL, GL, CL, SSL, DVL, VCL)과 전기적으로 연결된 신호선, 예컨대 전술한 패드(P), 구동 전압선(DVL'), 공통 전압선(CVL') 및/또는 데이터선(DL')을 포함할 수 있고, 이들 신호선(DL, GL, CL, SSL, DVL, VCL) 중 적어도 하나를 포함할 수도 있다.
트랜지스터(T1, T2, T3)는 구동 트랜지스터인 제1 트랜지스터(T1), 스위칭 트랜지스터인 제2 트랜지스터(T2), 그리고 센싱 트랜지스터인 제3 트랜지스터(T3)를 포함한다. 각각의 트랜지스터(T1, T2, T3)는 게이트 전극(G1, G2, G3), 소스 전극(S1, S2, S3) 및 드레인 전극(D1, D2, D3)을 포함하는 3단자 소자이다. 소스 전극과 드레인 전극은 고정된 것은 아니며, 트랜지스터의 3단자에서 게이트 전극을 제외한 2단자 중 하나는 소스 전극이고 다른 하나는 드레인 전극으로 불릴 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 저장 축전기(SC)의 제1 전극(C1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있고, 제1 트랜지스터(T1)의 소스 전극(S1)은 제3 트랜지스터(T3)의 드레인 전극(D3)과 연결되어 있고, 제1 트랜지스터(T1)의 드레인 전극(D1)은 발광 소자(LD)의 애노드와 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)를 통해 전달되는 데이터 신호(DS)의 크기에 따라 달라지는 구동 전류(ID)를 발광 소자(LD)에 공급할 수 있고, 발광 소자(LD)는 구동 전류(ID)의 크기에 따라 달라지는 휘도로 발광할 수 있다. 따라서 화소(PX)는 데이터 신호(DS)의 크기에 따라 제1 트랜지스터(T1)를 통하여 흐르는 전류량을 조절함으로써 계조를 표시할 수 있다. 구동 전류(ID)는 제1 트랜지스터(T1)의 게이트 전극(G1)과 소스 전극(S1) 간의 전압인 게이트-소스 전압(VGS)과 연관될 수 있다. 즉, 제1 트랜지스터(T1)의 VGS가 클수록 구동 전류(ID)가 커질 수 있다. 제1 트랜지스터(T1)의 반도체층과 중첩할 수 있는 광차단층(LB)이 제1 트랜지스터(T1)의 드레인 전극(D1)과 연결됨으로써, 출력 포화 특성 같은 제1 트랜지스터(T1)의 특성을 향상시킬 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 게이트선(GL)과 연결되어 있고, 제2 트랜지스터(T2)의 소스 전극(S2)은 데이터선(DL)과 연결되어 있고, 제2 트랜지스터(T2)의 드레인 전극(D2)은 제1 트랜지스터(T1)의 게이트 전극(G1) 및 저장 축전기(SC)의 제1 전극(C1)과 연결되어 있다. 제2 트랜지스터(T2)는 게이트선(GL)을 통해 전달받은 게이트 신호(GW)에 따라 턴온되어, 데이터선(DL)을 통해 전달되는 데이터 신호(DS)를 제1 트랜지스터(T1)의 게이트 전극(G1) 및 저장 축전기(SC)의 제1 전극(C1)으로 전달하는 스위칭 동작을 수행할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 센싱 제어선(CL)과 연결되어 있고, 제3 트랜지스터(T3)의 소스 전극(S3)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 소자(LD)의 애노드와 연결되어 있고, 제3 트랜지스터(T3)의 드레인 전극(D3)은 센싱선(SSL)과 연결되어 있다. 제3 트랜지스터(T3)는 화질 저하의 원인이 되는 제1 트랜지스터(T1)의 문턱 전압(Vth) 같은 특성을 센싱하기 위한 트랜지스터이다. 제3 트랜지스터(T3)는 센싱 제어선(CL)을 통해 전달받은 센싱 신호(SS)에 따라 턴온되어 제1 트랜지스터(T1)와 센싱선(SSL)을 전기적으로 접속시키고, 센싱선(SSL)과 연결된 센싱부는 센싱 기간 동안 제1 트랜지스터(T1)의 특성 정보를 센싱할 수 있다. 센싱 기간 동안 제3 트랜지스터(T3)를 통해 센싱한 특성 정보를 반영하여 보상된 데이터 신호를 생성함으로써, 화소(PX)마다 다를 수 있는 제1 트랜지스터(T1)의 특성 편차를 외부적으로 보상할 수 있다.
저장 축전기(SC)의 제1 전극(C1)은 제1 트랜지스터(T1)의 게이트 전극(G1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있고, 저장 축전기(SC)의 제2 전극(C2)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 소자(LD)의 애노드와 연결되어 있다. 저장 축전기(SC)는 충전된 데이터 신호(DS)를 제1 트랜지스터(T1)에 계속 인가되어 발광 기간 동안 지속적으로 발광 소자(LD)를 발광시킬 수 있다. 발광 소자(LD)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선(CVL)과 연결될 수 있다.
전사된 도전체 패턴(TCP)은 트랜지스터(T1, T2, T3) 및 저장 축전기(SC)의 적어도 한 전극과 전기적으로 연결된 부분을 포함할 수도 있다.
일 실시예에 따른 표시 장치가 포함할 수 있는 표시 패널(10)의 구성에 대해 도 23을 참고하여 설명한다.
도 23은 일 실시예에 따른 표시 패널(10)의 적층 구조의 한 예를 나타내기 위한 단면도이다. 도 23에 도시된 단면은 대략 하나의 화소 영역, 예컨대 도 1에서 대략 A-A'선을 따라 취한 단면에 대응할 수 있다.
표시 패널(10)은 기본적으로 기판(SB), 기판(SB) 위에 형성된 트랜지스터(T), 그리고 트랜지스터(T)에 연결되어 있는 유기 발광 다이오드(OLED)를 포함한다. 트랜지스터(T)는 도 22에 도시된 구동 트랜지스터(T1)일 수 있다.
기판(SB)은 폴리이미드(PI), 폴리아미드(PA), 폴리에틸렌 테레프탈레이트(PET) 등의 폴리머로 이루어진 플렉서블 기판일 수 있다. 기판(SB)은 외부에서 수분, 산소 등이 침투하는 것을 방지하는 배리어층을 포함할 수 있다. 예컨대, 기판(SB)은 하나 이상의 폴리머층과 하나 이상의 배리어층을 포함할 수 있고, 폴리머층과 배리어층이 교대로 적층되어 있을 수 있다.
기판(SB) 위에는 제1 절연층(IN1)이 위치한다. 제1 절연층(IN1)은 버퍼층으로 불릴 수 있으며, 반도체층(A)을 형성하는 과정에서 기판(SB)으로부터 반도체층(A)으로 확산될 수 있는 불순물을 차단하고 기판(SB)이 받는 스트레스를 줄이는 역할을 할 수 있다. 배리어층 및 제1 절연층(IN1)은 산화 규소, 질화규소 등의 무기 절연 물질을 포함할 수 있다.
제1 절연층(IN1) 위에는 트랜지스터(T)의 반도체층(A)이 위치하고, 반도체층(A) 위에는 제2 절연층(IN2)이 위치한다. 반도체층(A)은 소스 영역, 드레인 영역 및 이들 영역 사이의 채널 영역을 포함한다. 반도체층(A)은 다결정 규소, 산화물 반도체, 비정질 규소 등의 반도체 물질을 포함할 수 있다. 제2 절연층(IN2)은 게이트 절연층으로 불릴 수 있고, 무기 절연 물질을 포함할 수 있다.
제2 절연층(IN2) 위에는 트랜지스터(T)의 게이트 전극(G), 게이트선을 포함하는 게이트 도전체가 위치한다. 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 같은 금속 또는 금속 합금을 포함할 수 있다.
게이트 도전체 위에는 제3 절연층(IN3)이 위치한다. 제3 절연층(IN3)은 층간 절연층으로 불릴 수 있고, 무기 절연 물질을 포함할 수 있다.
제3 절연층(IN3) 위에는 트랜지스터(TR)의 소스 전극(S) 및 드레인 전극(D), 구동 전압선(DVL) 및 데이터선(DL)을 포함하는 데이터 도전체가 위치한다. 소스 전극(S) 및 드레인 전극(D)은 제3 절연층(IN3) 및 제2 절연층(IN2)에 형성된 접촉 구멍들을 통해 반도체층(A)의 소스 영역 및 드레인 전극과 각각 연결되어 있다. 데이터 도전체는 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 니켈(Ni) 등의 금속이나 금속 합금을 포함할 수 있다.
데이터 도전체 위에는 제4 절연층(IN4)이 위치한다. 제4 절연층(IN4)은 평탄화층(planarization layer) 또는 패시베이션층(passivation layer)으로 불릴 수 있고, 유기 절연 물질을 포함할 수 있다.
제4 절연층(IN4) 위에는 제1 전극(E1)이 위치한다. 제1 전극(E1)은 화소 전극으로 불릴 수 있다. 제1 전극(E1)은 제4 절연층(IN4)에 형성된 접촉 구멍을 통해 드레인 전극(D)과 연결되어 유기 발광 다이오드(OLED)의 휘도를 제어하는 데이터 신호를 인가받을 수 있다.
제4 절연층(IN4) 위에는 제5 절연층(IN5)이 위치한다. 제5 절연층(IN5)은 화소 정의층으로 불릴 수 있고, 제1 전극(E1)과 중첩하는 개구를 가진다. 제5 절연층(IN5)의 개구에는 제1 전극(E1) 위로 발광층(EL)이 위치하고, 발광층(EL) 위에는 제2 전극(E2)이 위치한다. 제2 전극(E2)은 공통 전극(CE)으로 불릴 수 있다.
제1 전극(E1), 발광층(EL) 및 제2 전극(E2)은 함께 발광 소자, 예컨대 유기 발광 다이오드(OLED)를 구성한다. 제1 전극(E1)은 유기 발광 다이오드(OLED)의 애노드(anode)일 수 있고, 제2 전극(E2)은 유기 발광 다이오드(OLED)의 캐소드(cathode)일 수 있다.
제2 전극(E2) 위에는 봉지층(encapsulation layer)(EC)이 위치한다. 봉지층(EC)은 유기 발광 다이오드(OLED)를 봉지하여 외부로부터 수분이나 산소가 침투하는 것을 방지할 수 있다. 봉지층(EC)은 하나 이상의 무기 물질층과 하나 이상의 유기 물질층을 포함할 수 있고, 무기 물질층과 유기 물질층이 교대로 적층되어 있을 수 있다.
봉지층(EC) 위에는 터치 센서층(TS)이 위치할 수 있다. 터치 센서층(TS)은 ITO, IZO 같은 투명한 도전 물질, 메탈 메쉬(metal mesh) 등으로 형성된 터치 전극들을 포함할 수 있고, 터치 전극들은 단층 또는 복층으로 형성될 수 있다. 터치 센서층(TS)은 봉지층(EC) 위에 바로 형성되거나, 별도로 형성되어 봉지층(EC) 위에 부착될 수 있다.
터치 센서층(TS) 위에는 외광 반사를 줄이기 위한 반사 방지층(AR)이 위치할 수 있다. 반사 방지층(AR)은 편광층을 포함할 수 있다. 반사 방지층(AR)을 별도로 형성하지 않고, 봉지층(EC) 및/또는 터치 센서층(TS)을 굴절률 정합 구조로 형성하여 반사 방지 효과를 얻을 수도 있다.
기판(SB) 아래에는 구동 전압선(DVL') 같은 전원 전압선, 데이터선(DL') 등을 포함하는 전사된 도전체 패턴이 위치한다. 구동 전압선(DVL') 및 데이터선(DL')은 각각 기판(SB) 및 절연층(IN1, IN2, IN3)에 형성된 커넥터(CN)에 의해, 기판(SB) 위에 위치하는 구동 전압선(DVL) 및 데이터선(DL)과 전기적으로 연결될 수 있다.
전사된 도전체 패턴 아래에는 전사된 도전체 패턴을 덮는 보호층(PL)이 위치할 수 있다. 보호층(PL) 아래에는 표시 패널(10)을 보호하기 위한, PET 등으로 형성될 수 있는 보호 필름이 위치할 수 있고, 보호 필름 아래에는 쿠션층, 방열 시트, 차광 시트, 방수 테이프 같은 기능성 시트가 위치할 수도 있다.
표시 패널(10)이 유기 발광 표시 패널인 경우를 예로 들어 설명하였지만, 표시 패널(10)은 예컨대 발광 다이오드(LED)를 포함하는 표시 패널, 액정층을 포함하는 표시 패널 등 다양한 표시 패널일 수 있다.
도 24는 일 실시예에 따른 표시 장치에서 패드부 영역의 단면도이다. 도 24는 도 1에서 대략 B-B'선을 따라 취한 단면에 대응할 수 있다.
도 24를 참고하면, 표시 패널(10)은 기판(SB)의 배면에 위치하는 패드들(P)이 배열되어 있는 패드부(PP)를 포함한다. 패드들(P)은 전술한 전사된 도전체 패턴(TCP) 또는 전사된 도전체 패턴(TCP)의 일부분일 수 있다. 패드들(P)은 기판(SB) 위에 위치하는 데이터선(DL), 구동 전압선(DVL), 공통 전압선(CVL) 같은 도전체와 기판(SB), 제1 절연층(IL1) 및 제2 절연층(IL2)을 관통하여 형성된 커넥터(CN)에 의해 전기적으로 연결될 수 있다. 도 23에 도시된 것과 달리, 패드들(P)과 연결되는 데이터선(DL), 구동 전압선(DVL), 공통 전압선(CVL) 등의 도전체는 게이트선과 같이 제2 절연층(IL2)과 제3 절연층(IL3) 사이에 위치할 수 있다. 하지만, 이에 제한되지 않으며, 도전체 패턴(TCP)과 커넥터(CN)를 통해 전기적으로 연결되는 기판(SB) 위의 도전체는 기판(SB)과 제1 절연층(IL1) 사이, 제1 절연층(IL1)과 제2 절연층(IL2) 사이, 제2 절연층(IL2)과 제3 절연층(IL3) 사이, 제3 절연층(IL3) 위 등 다양하게 위치할 수 있다.
이와 같이, 패드부(PP)를 기판(SB)의 배면에 형성함으로써, 표시 패널(10)의 비표시 영역을 줄일 수 있고, 패드부(PP)의 설계 자유도가 증가시킬 수 있다. 패드 부(PP)는 표시 패널(10)의 비표시 영역(NA)과 중첩할 수 있고, 표시 영역(DA)과 중첩할 수도 있고, 표시 영역(DA)과 비표시 영역(NA) 모두와 중첩할 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 표시 패널
CN: 커넥터
CS: 캐리어 기판
CT: 도전체
CVL, CVL': 공통 전압선
DA: 표시 영역
DL, DL': 데이터선
DVL, DVL': 구동 전압선
EC: 봉지층
EE: 전자 소자
NA: 비표시 영역
OC: 오버코트층
P: 패드
PP: 패드부
PX: 화소
RL: 박리층
SB: 기판
SL: 희생층
TCP: 전사된 도전체 패턴

Claims (20)

  1. 캐리어 기판 위에 박리층을 적층하는 단계,
    상기 박리층 위에 도전체 패턴을 형성하는 단계,
    상기 도전체 패턴 위에 희생층을 형성하는 단계,
    상기 희생층 위에 폴리머층을 포함하는 기판을 형성하는 단계,
    상기 기판 위에 도전체를 포함하는 전자 소자를 형성하는 단계,
    상기 도전체 패턴에 대응하는 패턴을 상기 희생층에 형성하는 단계,
    상기 희생층의 상기 패턴에 상기 도전체 패턴을 침투시켜, 상기 도전체 패턴을 상기 기판의 배면으로 전사하는 단계, 그리고
    상기 캐리어 기판, 상기 박리층 및 상기 희생층을 제거하는 단계
    를 포함하는 표시 장치의 제조 방법.
  2. 제1항에서,
    상기 희생층은 다공성 폴리머를 포함하는 표시 장치의 제조 방법.
  3. 제2항에서,
    상기 박리층은 동적 박리층인 표시 장치의 제조 방법.
  4. 제2항에서,
    상기 희생층의 상기 패턴은 음각 패턴이고,
    상기 음각 패턴을 상기 희생층에 형성하는 단계는
    상기 도전체 패턴에 레이저를 조사하여, 상기 희생층에서 상기 도전체 패턴과 중첩하는 부분을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  5. 제4항에서,
    상기 희생층에서 상기 도전체 패턴과 중첩하는 부분을 제거하는 단계는 상기 희생층에서 상기 도전체 패턴과 중첩하는 부분을 기화시키는 단계를 포함하는 표시 장치의 제조 방법.
  6. 제2항에서,
    상기 희생층의 상기 패턴은 다공성 패턴이고,
    상기 다공성 패턴을 상기 희생층에 형성하는 단계는
    상기 도전체 패턴에 레이저를 조사하여, 상기 희생층에서 상기 도전체 패턴에 대응하는 부분을 더욱 다공성으로 만드는 단계를 포함하는 표시 장치의 제조 방법.
  7. 제2항에서,
    상기 도전체 패턴을 상기 기판의 배면으로 전사하는 단계는
    상기 도전체 패턴에 레이저를 조사하여 상기 도전체 패턴을 용융시키고 상기 희생층의 상기 패턴에 상기 용융된 도전체 패턴을 침투시키는 단계를 포함하는 표시 장치의 제조 방법.
  8. 제1항에서,
    상기 도전체 패턴을 형성한 후 상기 희생층을 형성하기 전에, 상기 도전체 패턴을 덮는 오버코트층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  9. 제1항에서,
    상기 도전체 패턴과 상기 도전체를 전기적으로 연결하는 단계를 더 포함하는 표시 장치의 제조 방법.
  10. 제1항에서,
    상기 캐리어 기판, 상기 박리층 및 상기 희생층을 제거하는 단계는 상기 캐리어 기판 및 상기 박리층을 동시에 상기 희생층으로부터 분리한 후 상기 희생층을 제거하는 단계를 포함하는 전자 장치의 제조 방법.
  11. 제1항에서,
    상기 전자 소자는 트랜지스터 및 발광 소자를 더 포함하는 제조 방법.
  12. 제1항에서,
    상기 도전체는 전원 공급선 또는 데이터선을 포함하는 전자 장치의 제조 방법.
  13. 제1항에서,
    상기 도전체 패턴은 패드, 전원 공급선, 데이터선 중 적어도 하나를 포함하는 전자 장치의 제조 방법.
  14. 기판,
    상기 기판 위에 위치하며, 도전체를 포함하는 전자 소자,
    상기 기판 아래에 위치하는 도전체 패턴, 그리고
    상기 기판을 관통하며 상기 도전체와 상기 도전체 패턴을 전기적으로 연결하는 커넥터
    를 포함하며,
    상기 도전체 패턴은 패드, 전원 공급선 및 데이터선 중 적어도 하나를 포함하는 표시 장치.
  15. 제14항에서,
    상기 도전체 패턴은 상기 기판 바로 아래에 위치하고, 상기 기판의 배면과 접하는 표시 장치.
  16. 제14항에서,
    상기 기판은 100 마이크로미터 미만의 두께를 가진 폴리머층인 표시 장치.
  17. 제14항에서,
    상기 도전체 패턴은 도전 물질 및 폴리머를 포함하는 표시 장치.
  18. 제14항에서,
    상기 도전체 패턴은 다공성 폴리머에 도전 물질이 충전되어 있는 표시 장치.
  19. 제14항에서,
    상기 전자 소자는 회로 소자 및 발광 소자를 포함하고,
    상기 회로 소자는 상기 도전체를 포함하고,
    상기 도전체는 전원 공급선 또는 데이터선을 포함하는 표시 장치.
  20. 제14항에서,
    상기 기판은 영상을 표시하는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하고,
    상기 도전체 패턴은 표시 영역과 중첩하는 부분을 포함하는 표시 장치.
KR1020190033686A 2019-03-25 2019-03-25 표시 장치 및 그 제조 방법 KR20200115749A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190033686A KR20200115749A (ko) 2019-03-25 2019-03-25 표시 장치 및 그 제조 방법
US16/804,632 US11469375B2 (en) 2019-03-25 2020-02-28 Display device with a conductor pattern transferred by laser irradiation and a manufacturing method thereof
JP2020048674A JP7523926B2 (ja) 2019-03-25 2020-03-19 表示装置およびその製造方法
CN202010195079.3A CN111739907A (zh) 2019-03-25 2020-03-19 显示装置和显示装置的制造方法
EP20164187.5A EP3716347B1 (en) 2019-03-25 2020-03-19 Display device and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190033686A KR20200115749A (ko) 2019-03-25 2019-03-25 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20200115749A true KR20200115749A (ko) 2020-10-08

Family

ID=69846316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190033686A KR20200115749A (ko) 2019-03-25 2019-03-25 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US11469375B2 (ko)
EP (1) EP3716347B1 (ko)
KR (1) KR20200115749A (ko)
CN (1) CN111739907A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200094244A (ko) 2019-01-29 2020-08-07 삼성디스플레이 주식회사 표시장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1582461A (zh) * 2001-09-07 2005-02-16 松下电器产业株式会社 显示装置及其制造方法
KR100667069B1 (ko) * 2004-10-19 2007-01-10 삼성에스디아이 주식회사 도너 기판 및 그를 사용한 유기전계발광표시장치의 제조방법
KR100731755B1 (ko) * 2006-05-03 2007-06-22 삼성에스디아이 주식회사 평판표시소자용 도너 기판 및 그를 이용한유기전계발광소자의 제조방법
US8530262B2 (en) 2008-02-28 2013-09-10 Nanosolar, Inc. Roll-to-roll non-vacuum deposition of transparent conductive electrodes
KR101009644B1 (ko) * 2008-08-26 2011-01-19 삼성모바일디스플레이주식회사 레이저 열전사용 도너 기판 및 이를 이용한 유기전계발광소자의 제조방법
KR101073559B1 (ko) * 2009-10-13 2011-10-17 삼성모바일디스플레이주식회사 도너 기판 및 그를 이용한 유기전계발광소자의 제조방법
KR101868148B1 (ko) 2011-11-01 2018-07-19 엘지디스플레이 주식회사 플렉서블 유기발광다이오드 표시장치와 그 제조 방법
JP2014032817A (ja) 2012-08-02 2014-02-20 Sony Corp 表示装置およびその製造方法、並びに電子機器の製造方法
KR20140102518A (ko) 2013-02-14 2014-08-22 삼성디스플레이 주식회사 도너 필름, 이의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법
US8877559B2 (en) 2013-03-15 2014-11-04 Globalfoundries Inc. Through-silicon via with sidewall air gap
US10600823B2 (en) * 2015-09-02 2020-03-24 Facebook Technologies, Llc Assembly of semiconductor devices
US10192483B2 (en) 2016-05-11 2019-01-29 Viewtrix Technology Co., Ltd. Integrated organic light emitting diode display apparatus and methods for making the same
KR102539495B1 (ko) 2016-05-25 2023-06-05 엘지디스플레이 주식회사 플렉서블 표시패널 및 플렉서블 표시장치
KR20180076429A (ko) 2016-12-27 2018-07-06 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Also Published As

Publication number Publication date
JP2020160445A (ja) 2020-10-01
US11469375B2 (en) 2022-10-11
US20200313092A1 (en) 2020-10-01
EP3716347A2 (en) 2020-09-30
EP3716347A3 (en) 2020-12-16
EP3716347B1 (en) 2022-12-14
CN111739907A (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
KR102655956B1 (ko) 표시 장치, 타일형 표시 장치 및 이의 제조 방법
KR100897157B1 (ko) 유기전계발광 표시장치
EP3557629B1 (en) Display apparatus with electrical connection structure with via hole
KR102479020B1 (ko) 표시 장치
CN102105924B (zh) 显示装置以及显示装置的制造方法
JP2006201421A (ja) 電気光学装置及びその製造方法、並びに電子機器
CN111952331A (zh) 微发光二极管显示基板及其制作方法
WO2020066011A1 (ja) 表示デバイス
JP7289744B2 (ja) 表示装置、及びその製造方法
US8127438B2 (en) Wiring substrate, method of manufacturing wiring substrate, and electronic apparatus
CN102113040A (zh) 显示装置及显示装置的制造方法
WO2018163337A1 (ja) 可撓性表示パネル、可撓性表示装置及び可撓性表示パネルの製造方法
US20240088329A1 (en) Display module comprising junction structure between micro led and tft layer
US20220246594A1 (en) Light emitter board and display device
WO2018179132A1 (ja) 表示デバイスの製造方法、表示デバイス、表示デバイスの製造装置、成膜装置
JP2000206908A (ja) 映像装置及びその製造方法
KR20200115749A (ko) 표시 장치 및 그 제조 방법
US10621893B2 (en) Display device, manufacturing method for display device, manufacturing apparatus of display device, mounting device, and controller
JP7523926B2 (ja) 表示装置およびその製造方法
KR20210078619A (ko) 도전 패턴 형성 방법 및 도전 패턴을 포함하는 표시 장치
KR20210027626A (ko) 표시 장치
JP2011187217A (ja) 有機ｅｌモジュール
WO2023105599A1 (ja) 表示デバイス
CN113745263B (zh) 显示面板、其制作方法及显示装置
WO2023063085A1 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right