JP2020136615A - ビア及び半導体装置 - Google Patents

Abstract

【課題】レイアウト設計の工程に余計な労力を必要とせず、配線効率も低下することのないビアを提供する。【解決手段】上部配線１１と、上部配線１１に対しクロスする下部配線１２とのクロス領域において、前記上部配線１１と前記下部配線１２とを接続するビアである。前記クロス領域から配線の長手の両方向に広がった領域の接合面を有し、前記接合面から対向する配線のクロス領域に向かって延びる第１のブロック２１Ａを、前記上部配線１１の前記接合面に設け、前記接合面から対向する配線のクロス領域に向かって延びる第２のブロック２１Ｂを、前記下部配線１２の前記接合面に設け、前記第１のブロック２１Ａと前記第２のブロック２１Ｂとが重なる部分において融合して形成されたものである。【選択図】図８

Description

この発明は、ビア及び半導体装置に関するものである。

半導体装置などにおいては、配線が多層に構成されており、上部配線と下部配線とを接続する必要が生じることがある。たとえば、図１に示されるように上部配線１と下部配線２とが交差する場合に、この交差が生じているクロスポイントにおいて、小径のビア３を設け、ビア３によって上部配線１と下部配線２とを接続する。

しかしながら、ビア３は小径であるから断面積が小さく、コンタクト抵抗が高いという問題がある。そこで、従来は図２に示されるように上部配線１と下部配線２とのクロスポイントにおいて小径のビア３による接続を行うほかに、２つ目のビア３Ａにより接続を行う。図２の場合には、下部配線２の所要部に分岐線２Ａを設け、分岐線２Ａと上部配線１とのクロスポイントにおいてビア３Ａにより接続を行う。

上記のように構成することによって抵抗の低減を図ることができると共に、２か所で接続を行うことにより接続不良などのリスクを低減でき、半導体装置としては歩留りの向上を実現できる。

しかしながら、上記のような手法では、わざわざ分岐線２Ａを設ける必要があるばかりか、下部配線２に隣接して配線されていた隣接配線２Ｂについては、分岐線２Ａがなければ本来は直線であったものが、図２に示されるようにクランク部３を作る必要が生じる。即ち、ビアを複数個配置する手法は、レイアウト設計の工程に余計な労力を必要とするばかりか、配線効率が低下するために、必ずしも良い解決方法ではなかった。

特許文献１には、生産性の低下を招くことなく、接続孔形成の際のリソグラフィにおける露光マージンを広げることが可能で、これにより歩留まり向上およびさらなる微細化が可能な半導体装置が開示されている。この特許文献１の発明は、基板上に設けられた下層配線、下層配線を覆う第２層間絶縁膜、下層配線に達する状態で第２層間絶縁膜に設けられた接続孔内を導電性材料で埋め込んでなるビア、ビアに接続された状態で第２層間絶縁膜上にパターン形成された上層配線を備えた半導体装置である。

また、特許文献２には、コンタクトプラグと隣接するビット線との間に発生するリーク電流を抑制する半導体装置が開示されている。この半導体装置は、半導体基板と、上端部の径寸法が下端部の径寸法よりも大きい第１コンタクトプラグと、第１コンタクトプラグを覆う第１絶縁膜と、下端部が第１コンタクトプラグの上端部に接合され、上端部の径寸法が下端部の径寸法よりも小さい第２コンタクトプラグと、第２コンタクトプラグを覆う第２絶縁膜とを備える。更に、下端部に第２コンタクトプラグの上端部が接合された配線層が備えられ、配線層を覆う２つの第３絶縁膜と、第１コンタクトプラグの上端部のうちの第２コンタクトプラグの下端部で覆われない部分に形成された段差が備えられている。

更に、特許文献３には、コンタクトホール内での上部導電層の断線を抑制し、上部導電層および下部導電層の接続不良を抑制することが可能な配線部材が開示されている。この発明は、樹脂を含む第１樹脂層と、上記第１樹脂層上にパターン状に形成され、無機導電性材料を含む下部導電層と、上記第１樹脂層上に形成され、上記下部導電層上にコンタクトホールを有し、感光性樹脂を含む第２樹脂層とを備えている。更に、この配線部材は、上記第２樹脂層上に形成され、上記コンタクトホール内で上記下部導電層と接続され、導電性材料を含む上部導電層と、を有し、上記コンタクトホールの下端面内に上記下部導電層の端部が配置されており、上記コンタクトホールの上記下端面の外周に上記第１樹脂層と上記第２樹脂層とが接触している接触部分を有するというものである。

特許文献４には、複数の導電性配線を含む第１層と、複数の導電性配線を含む第２層と、前記第１層と前記第２層との間の非導電性材料と、第１層の第１配線と第２層の第１配線の交点において、前記非導電性材料を貫通し第１層と第２層とを接続する第１導電性ビアと、前記第２層の第２配線と、前記半導体デバイスの他のあらゆる層の配線から電気的に絶縁された導電性部材との間に接続された第２導電性ビアとを備える半導体デバイスが開示されている。この特許文献４の発明は、冗長ビアを含まないビアの信頼性を改良するための技術を提供するものである。

特開２００６−２４８３１号公報 特開２０１５−６０９１８号公報 特開２０１５−２２８４２６号公報 特開２０１２−１８２４５５号公報

本実施形態は、レイアウト設計の工程に余計な労力を必要とせず、配線効率も低下することのないビアを提供する。

本実施形態に係るビアは、上部に位置する上部配線と、前記上部配線に対しクロスする配線であって前記上部配線よりも下部に位置する下部配線とのクロス領域において、前記上部配線と前記下部配線とを接続するビアにおいて、前記上部配線と前記下部配線とに接する部分では、前記クロス領域から配線の長手の両方向に広がった領域の接合面を有し、前記接合面から対向する配線のクロス領域に向かって延びる第１のブロックを、前記上部配線の前記接合面に設け、前記接合面から対向する配線のクロス領域に向かって延びる第２のブロックを、前記下部配線の前記接合面に設け、前記第１のブロックと前記第２のブロックとが重なる部分において融合して形成されたことを特徴とする。

従来例に係るビアの構成を示す斜視図。 従来例に係るビアの構成を示す斜視図。 本発明の第１の実施形態に係るビアを有する半導体装置の要部断面図。 本発明の第１の実施形態に係るビアが設けられるクロス領域を説明する斜視図。 本発明の第１の実施形態に係るビアが設けられるクロス領域にビアが設けられた状態の斜視図。 本発明の第１の実施形態に係るビアを仮想的に２つのブロックとして示した斜視図。 本発明の第１の実施形態に係るビアの断面図。 本発明の第２の実施形態に係るビアが設けられるクロス領域にビアが設けられた状態の斜視図。 本発明の第２の実施形態に係るビアを仮想的に２つのブロックとして、１つを示した正面図。 本発明の第２の実施形態に係るビアを２方向から見た正面図。 本発明の第２の実施形態に係るビアの断面図。 本発明の第３の実施形態に係るビアを仮想的に２つのブロックとして示した斜視図。 本発明の第３の実施形態に係るビアの断面図。

以下添付図面を参照して、本発明に係るビア及び半導体装置の実施形態を説明する。各図において、同一の構成要素には同一の符号を付して重複する説明を省略する。図３に、第１の実施形態に係るビア１０を有する半導体装置の要部断面図を示す。ビア１０の上部には上部配線１１が設けられ、ビア１０の下部には下部配線１２が設けられている。

上部配線１１と下部配線１２との間であってビア１０が設けられていない部分は、絶縁層１３が設けられている。絶縁層１３が配置されている部分における図に描かれていない所要の位置には、半導体素子が配置されていても良い。この半導体素子は、上部配線１１と下部配線１２と少なくとも一方に接続されていても良い。

また、上部配線１１の上部側は、絶縁層１４となっている。更に、下部配線１２の下部側は、絶縁層１５となっている。絶縁層１４、１５が配置されている部分における図に描かれていない所要の位置には、半導体素子が配置されていても良い。この半導体素子は、上部配線１１や下部配線１２に接続されていても良い。

絶縁層１４より上部側は、配線層、ビア、絶縁層が設けられた、上部配線１１、下部配線１２ビア１０及び絶縁層１３による構成と同様の構成となっていても良い。また、絶縁層１５より下部側は、配線層、ビア、絶縁層が設けられた、上部配線１１、下部配線１２ビア１０及び絶縁層１３による構成と同様の構成となっていても良い。

以下、上部配線１１、下部配線１２、ビア１０の部分について詳述する。上部配線１１と下部配線１２は、図４に示すようにクロスする配線であり、クロス領域Ｒを有している。ビア１０は、クロス領域Ｒにおいて図５に示すように、上記上部配線１１と上記下部配線１２とを接続する。クロス領域Ｒは、角柱状の部分であって、その上面または底面においてビア１０と上部配線１１、下部配線１２が接して接合面を備える。ビア１０は一体の導電体である。

上記上部配線１１と上記下部配線１２とに接する部分では、上記クロス領域Ｒから配線の長手の両方向に広がった領域の接合面を有している。つまり、ビア１０が上部配線１１と接触する部分、また、ビア１０が上記下部配線１２に接する部分、の大きさはクロス領域Ｒの広さよりも大きい。

ビア１０は一体であるが、図６に示すような直方体のブロックＡと同形状同サイズの直方体のブロックＢとが融合して構成されたものと考えることができる。この場合、上記接合面から対向する配線のクロス領域Ｒに向かって延びる第１のブロックＡを、上記上部配線１１の上記接合面から下方側に設ける。

また、上記接合面から対向する配線のクロス領域に向かって延びる第２のブロックＢを、上記下部配線１２の上記接合面から上方側に設ける。上記第１のブロックＡと上記第２のブロックＢとが重なる部分において融合してビア１０を形成する（図５）。

以上のように構成したビア１０においては、上部配線１１との接合面に近い高さにおいて水平に切断した断面を見ると図７（Ａ）のように、接合面と同じ長方形の形状となる。第１のブロックＡと第２のブロックＢとが重なる部分において水平に切断した断面を見ると図７（Ｂ）のように、上下の接合面と同じ２つの長方形を重ねた形状となる。更に、下部配線１２との接合面に近い高さにおいて水平に切断した断面を見ると図７（Ｃ）のように、接合面と同じ長方形の形状となる。従って、接合面積がクロス領域の面積よりも大きいことにより、ビア１０の抵抗を低下させることができ、また、配線を迂回させるほどビア１０の大きさが横へ広がらないので、配線効率も低下することがない。

なお、ビア１０の作成は、図７に示したような水平方向に切断して作成した形状の穴を有するマスクを所定の高さごとに作成し、穴の部分に導電材料を埋め込み固化させながら高さ方向へビアの高さを高くする手法によることができる。

図８に第２の実施形態に係るビア２０の構成図を示す。本実施形態では、第１のブロック２１Ａと第２のブロック２１Ｂが同一形状同一大きさであるが、第１の実施形態のものと異なる。第１のブロック２１Ａまたは第２のブロック２１Ｂを示すと、図９（Ａ）に示すようである。これらを２つのブロックとして本来現れない線分Ｌによってわけて表現すると、図９（Ａ）に示すようである。接合面からの所定の厚みを有する直方体ブロック２２と、この直方体ブロック２２に下底面（台形の下底により形成される底面）によって結合する四角錐台ブロック２３とにより構成される。他の構成は第１の実施形態と同様である。

第１のブロック２１Ａが大きく見える側を正面とした断面図は図１０（Ａ）であり、第２のブロック２１Ｂが大きく見える側を正面とした断面図は図１０（Ｂ）である。図１１には、接合面に平行な水平面により切断した各部の断面図を示す。図１１（Ａ）は、上部配線１１に近い直方体ブロック２２の部分における断面図であり、図１１（Ｂ）は、四角錐台ブロック２３に入った部位の断面図であり、図１１（Ｃ）は、ビア２０の高さ方向の中央における断面図であり、図１１（Ｄ）は、第２のブロック２１Ｂにおける四角錐台ブロック２３に入った部位の断面図であり、図１１（Ｅ）は、下部配線１２に近い直方体ブロック２２の部分における断面図である。

本実施形態に係るビア２０の水平断面は、上記図１１に明らかな通り、第１のブロック２１Ａによる断面と第２のブロック２１Ｂによる断面との和となっている。この２つの断面の内のどちらかの面積が減って行くにつれて、他方の面積が増えて行くことが判る。そのため、どの高さレベルの断面においても断面積は一定であり、この断面積は図１に示したビア３の断面積より大きくなるため、従来のビアより低抵抗にすることが期待でき、接合面も広くできるため接触が良好となり歩留まり向上が図られる。これにより、従来のようにビアを複数設けることにより低抵抗化等を行ってきた手法を、本実施形態の構成を用いて１個のビアに置き換えることができることが期待され、配線効率の向上も期待できる。

なお、四角錐台ブロック２３は、２つが、細くなる部分において相互に入り込み融合するので、先端が尖っている四角錐ブロックであっても良い。また、ビア２０は、直方体ブロック２２の部分がないものであっても良く、第１のブロックと第２のブロックが、四角錐台ブロックまたは四角錐ブロックであり、上部配線と下部配線に接合する接合面に、下底面によって結合する四角錐台ブロックまたは四角錐ブロックであっても良い。

図１２に第３の実施形態に係るビア３０の構成図を示す。本実施形態では、第１のブロック３１Ａと第２のブロック３１Ｂが同一形状同一大きさである。上記第１のブロック３１Ａと上記第２のブロック３１Ｂは、上部配線１１との接合面または下部配線１２との接合面から所定の厚みを有する楕円柱ブロック３２と、この楕円柱ブロック３２に結合する楕円錐台ブロック３３とにより構成される。その他の構成は第１の実施形態のものと同一であり、上記第１のブロック３１Ａと上記第２のブロック３１Ｂとが重なる部分において融合して形成されている。

図１３には、接合面に平行な水平面により切断した各部の断面図を示す。図１３（Ａ）は、上部配線１１に近い楕円柱ブロック３２の部分における断面図であり、図１３（Ｂ）は、楕円錐台ブロック３３に入った部位の断面図であり、図１３（Ｃ）は、ビア３０の高さ方向の中央における断面図であり、図１３（Ｄ）は、第２のブロック３１Ｂにおける楕円錐台ブロック３３に入った部位の断面図であり、図１３（Ｅ）は、下部配線１２に近い楕円柱ブロック３２の部分における断面図である。

本実施形態によっても、従来のビアより低抵抗にすることが期待でき、接合面も広くできるため接触が良好となり歩留まり向上が図られる。また、本実施形態の構成を用いて１個のビアに置き換えることができることが期待され、配線効率の向上も期待できる。

１０、２０、３０ ビア
１１ 上部配線
１２ 下部配線
１３、１５ 絶縁層
Ａ、２１Ａ、３１Ａ 第１のブロック
Ｂ、２１Ｂ、３１Ｂ 第２のブロック
２２ 直方体ブロック
２３ 四角錐台ブロック
３２ 楕円柱ブロック
３３ 楕円錐台ブロック

Claims (7)

1. 上部に位置する上部配線と、前記上部配線に対しクロスする配線であって前記上部配線よりも下部に位置する下部配線とのクロス領域において、前記上部配線と前記下部配線とを接続するビアにおいて、
   前記上部配線と前記下部配線とに接する部分では、前記クロス領域から配線の長手の両方向に広がった領域の接合面を有し、
   前記接合面から対向する配線のクロス領域に向かって延びる第１のブロックを、前記上部配線の前記接合面に設け、
   前記接合面から対向する配線のクロス領域に向かって延びる第２のブロックを、前記下部配線の前記接合面に設け、
   前記第１のブロックと前記第２のブロックとが重なる部分において融合して形成されたことを特徴とするビア。
2. 前記第１のブロックと前記第２のブロックが同一形状であることを特徴とする請求項１に記載のビア。
3. 前記第１のブロックと前記第２のブロックは、前記接合面からの所定の厚みを有する直方体ブロックと、この直方体ブロックに下底面によって結合する四角錐台ブロックとにより構成されることを特徴とする請求項１または２に記載のビア。
4. 前記第１のブロックと前記第２のブロックは、前記接合面に下底面によって結合する四角錐台ブロックにより構成されることを特徴とする請求項１または２に記載のビア。
5. 前記第１のブロックと前記第２のブロックは、前記接合面から所定の厚みを有する楕円柱ブロックと、この楕円柱ブロックに下底面によって結合する楕円錐台とにより構成されることを特徴とする請求項１または２に記載のビア。
6. 前記第１のブロックと前記第２のブロックは、前記接合面に下底面によって結合する楕円錐台とにより構成されることを特徴とする請求項１または２に記載のビア。
7. 請求項１乃至６のいずれか１項に記載のビアを有することを特徴とする半導体装置。