JP2020136539A - 半導体装置 - Google Patents

Abstract

【課題】炭化珪素基板を用いて製造された半導体装置において、ゲート配線の下方の絶縁膜の電界を緩和する技術を提供する。
【解決手段】半導体装置は、素子領域と周辺領域に区画されている炭化珪素基板と、炭化珪素基板の素子領域上の少なくとも一部に設けられているソース電極と、炭化珪素基板の周辺領域上の少なくとも一部に絶縁膜を介して設けられているゲート配線と、を備えており、炭化珪素基板は、素子領域と周辺領域の双方に亘って設けられているｎ型のドリフト領域と、素子領域と周辺領域の双方に亘って設けられており、ドリフト領域上に配置されており、ソース電極に電気的に接続されているｐ型のボディ領域と、周辺領域に設けられており、ボディ領域上に配置されているｎ型の表面領域と、を有しており、表面領域は、ゲート配線の下方の少なくとも一部に配置されており、絶縁膜を介してゲート配線に対向している。
【選択図】 図２

Description

本明細書が開示する技術は、半導体装置に関する。

炭化珪素基板を用いて製造された半導体装置の開発が進められている。このような半導体装置の炭化珪素基板は、素子領域と、その素子領域の周囲に位置する周辺領域に区画されている。炭化珪素基板の素子領域には、トランジスタ構造が形成されている。炭化珪素基板の周辺領域上には、ゲート配線及びゲートパッドが設けられている。ゲート配線は、周辺領域のゲートパッドと素子領域のトランジスタ構造のゲートの間を電気的に接続するように配設されている。

図３に、この種の半導体装置２の素子領域１００Ａと周辺領域１００Ｂの境界近傍の要部断面図を模式的に示す。炭化珪素基板１００の素子領域１００Ａには、トランジスタ構造が形成されている。この例では、縦型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を構成するトランジスタ構造が、炭化珪素基板１００の素子領域１００Ａに形成されている。炭化珪素基板１００の周辺領域１００Ｂ上には、ゲート配線１４２及びゲートパッド１４４が設けられている。ゲート配線１４２は、周辺領域１００Ｂのゲートパッド１４４と素子領域１００Ａのトランジスタ構造のゲートの間を電気的に接続するように配設されている。なお、図３では、ゲート配線１４２がトランジスタ構造のゲートから分離されて図示されているが、図示しない断面において、ゲート配線１４２がトランジスタ構造のゲートに接続されている。ゲート配線１４２は、炭化珪素基板１００の表面を被膜する絶縁膜１５２の表面に配設されており、この絶縁膜１５２によって炭化珪素基板１００から絶縁されている。また、ゲート配線１４２とゲートパッド１４４の間には層間絶縁膜１５４が設けられている。ゲート配線１４２とゲートパッド１４４は、層間絶縁膜１５４に形成されているコンタクトホールを介して接続されている。

炭化珪素基板１００には、ｎ型のドリフト領域１１２とｐ型のボディ領域１１３が形成されている。ドリフト領域１１２及びボディ領域１１３の各々は、素子領域１００Ａと周辺領域１００Ｂの双方に亘って設けられている。ボディ領域１１３は、炭化珪素基板１００の素子領域１００Ａ上に設けられているソース電極１２４に、ボディコンタクト領域１１４を介して電気的に接続している。

このような半導体装置２では、スイッチング動作時の逆バイアスモードにおいて、ボディ領域１１３とドリフト領域１１２で構成されるｐｎダイオードが還流ダイオードとして動作することができる。このため、逆バイアスモードでは、このｐｎダイオードが動作し、ボディ領域１１３からドリフト領域１１２に正孔が注入される。

逆バイアスモードから順バイアスモードに移行するときに、ドリフト領域１１２に注入された正孔は、ボディ領域１１３とボディコンタクト領域１１４を介してソース電極１２４に排出される。このとき、図３に示されるように、周辺領域１００Ｂのドリフト領域１１２に注入された正孔の一部は、ゲート配線１４２の下方のボディ領域１１３を横方向に沿って流れ、ボディコンタクト領域１１４を介してソース電極１２４に排出される。このため、ゲート配線１４２の下方のボディ領域１１３の抵抗成分により、ゲート配線１４２の下方のボディ領域１１３の電位がソース電極１２４に対して上昇する。ボディ領域１１３の電位は、ソース電極１２４から離れるほど上昇する。これにより、ゲート配線１４２とボディ領域１１３の電位差、特に図３の破線で囲まれた部分１５２ａの電位差が大きくなる。この結果、ゲート配線１４２とボディ領域１１３の間の絶縁膜１５２の電界が高くなるという問題がある。

特許文献１及び特許文献２は、ゲート配線の下方のボディ領域のｐ型不純物の濃度を高くする技術を提案する。この技術によると、ゲート配線の下方のボディ領域の抵抗成分が低下し、ゲート配線の下方のボディ領域の電位上昇が抑えられ、ゲート配線とボディ領域の間の絶縁膜の電界が緩和され得る。

国際公開２０１５／１７８０２４号 特開２０１３−２３９５５４号公報

しかしながら、炭化珪素基板においては、ｐ型不純物（例えばアルミニウム）のイオン化エネルギーが大きいため、活性化率が低く、高キャリア濃度のｐ型領域を形成することが困難であることが知られている。このため、特許文献１及び特許文献２の技術は、炭化珪素基板を用いて製造される半導体装置に適用することが難しいという問題がある。

本明細書は、炭化珪素基板を用いて製造された半導体装置において、ゲート配線の下方の絶縁膜の電界を緩和する技術を提供する。

本明細書が開示する半導体装置は、炭化珪素基板と、ソース電極と、ゲート配線と、を備えることができる。前記炭化珪素基板は、トランジスタ構造が形成されている素子領域と、前記素子領域の周囲に位置する周辺領域と、に区画されている。前記ソース電極は、前記炭化珪素基板の前記素子領域上の少なくとも一部に設けられている。前記ゲート配線は、前記炭化珪素基板の前記周辺領域上の少なくとも一部に絶縁膜を介して設けられている。前記炭化珪素基板は、ｎ型のドリフト領域と、ｐ型のボディ領域と、ｎ型の表面領域と、を有することができる。前記ドリフト領域は、前記素子領域と前記周辺領域の双方に亘って設けられている。前記ボディ領域は、前記素子領域と前記周辺領域の双方に亘って設けられており、前記ドリフト領域上に配置されており、前記ソース電極に電気的に接続している。前記表面領域は、前記周辺領域に設けられており、前記ボディ領域上に配置されている。前記表面領域はさらに、前記ゲート配線の下方の少なくとも一部に配置されており、前記絶縁膜を介して前記ゲート配線に対向している。この半導体装置では、前記ゲート配線の下方の少なくとも一部にｎ型の前記表面領域が設けられている。このため、逆バイアスモードから順バイアスモードに移行したとき、前記ボディ領域内を流れる正孔は、前記表面領域を迂回して流れることができる。これにより、前記ゲート配線の下方の前記表面領域の電位の上昇が抑えられる。この結果、前記ゲート配線と前記表面領域の間の前記絶縁膜の電界が緩和される。

本実施形態の半導体装置の平面図を模式的に示す。 本実施形態の半導体装置の素子領域と周辺領域の境界近傍の要部断面図の一例を模式的に示しており、図１のＩＩ−ＩＩ線に対応した断面である。 従来の半導体装置の素子領域と周辺領域の境界近傍の要部断面図を模式的に示す。

図１に、本実施形態に係る半導体装置１の平面図を模式的に示す。半導体装置１は、炭化珪素基板１０を用いて製造されている。炭化珪素基板１０は、素子領域１０Ａと、素子領域１０Ａの周囲に位置する周辺領域１０Ｂに区画されている。この例では、一対の矩形状の素子領域１０Ａが炭化珪素基板１０に区画されている。炭化珪素基板１０の素子領域１０Ａには、後述するように、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を構成するトランジスタ構造が形成されている。炭化珪素基板１０のうちの素子領域１０Ａ以外の領域が周辺領域１０Ｂとして区画されている。周辺領域１０Ｂに対応する炭化珪素基板１０内には、ガードリング等の周辺耐圧構造が形成されている。さらに、炭化珪素基板１０の周辺領域１０Ｂ上には、ゲートパッド４４が設けられている。なお、図１に示されるように、炭化珪素基板１０の周辺領域１０Ｂ上には、ゲートパッド４４の他にも、温度センス用の温度センスパッド及び電流センス用の電流センスパッド等の複数種類の小信号パッドが設けられている。

図２に、図１のＩＩ−ＩＩ線に対応した断面図を模式的に示す。図２に示されるように、半導体装置１は、炭化珪素基板１０、ドレイン電極２２、ソース電極２４、トレンチゲート部３０、ゲート配線４２及びゲートパッド４４を備えている。

ドレイン電極２２は、素子領域１０Ａと周辺領域１０Ｂの双方に亘って炭化珪素基板１０の裏面上に設けられている。ソース電極２４は、炭化珪素基板１０の素子領域１０Ａ上に設けられている。トレンチゲート部３０は、炭化珪素基板１０の素子領域１０Ａの表層部に設けられており、ゲート電極３２及びゲート絶縁膜３４を有している。ゲート電極３２は、ゲート絶縁膜３４によって炭化珪素基板１０から絶縁されている。

ゲート配線４２及びゲートパッド４４は、炭化珪素基板１０の周辺領域１０Ｂ上に設けられている。ゲート配線４２は、炭化珪素基板１０の表面を被膜する絶縁膜５２の表面に配設されており、この絶縁膜５２を介して炭化珪素基板１０上に設けられている。絶縁膜５２は、トレンチゲート部３０のゲート絶縁膜３４を成膜したときに同時に形成される薄い絶縁膜であり、炭化珪素基板１０とゲート配線４２を絶縁している。ゲート配線４２は、周辺領域１０Ｂのゲートパッド４４と素子領域１０Ａのトレンチゲート部３０のゲート電極３２の間を電気的に接続するように配設されている。なお、図２では、ゲート配線４２がゲート電極３２から分離されて図示されているが、図示しない断面において、ゲート配線４２がゲート電極３２に接続されている。例えば、図１を参照すると、ゲート配線４２は、一対の素子領域１０Ａの各々の周囲を取り囲むとともに、ゲートパッド４４まで伸びて配設されている。ゲート配線４２とゲートパッド４４の間には層間絶縁膜５４が設けられている。ゲート配線４２とゲートパッド４４は、層間絶縁膜５４に形成されているコンタクトホールを介して電気的に接続されている。

炭化珪素基板１０は、ｎ⁺型のドレイン領域１１、ｎ型のドリフト領域１２、ｐ型のボディ領域１３、ｐ⁺型のボディコンタクト領域１４、ｎ⁺型のソース領域１５及びｎ型の表面領域１６を有している。

ドレイン領域１１は、素子領域１０Ａと周辺領域１０Ｂの双方に亘って炭化珪素基板１０の裏層部に配置されており、炭化珪素基板１０の裏面に露出するように設けられている。ドレイン領域１１は、後述するドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、炭化珪素基板１０の裏面を被覆するドレイン電極２２にオーミック接触している。

ドリフト領域１２は、素子領域１０Ａと周辺領域１０Ｂの双方に亘ってドレイン領域１１上に設けられている。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。

ボディ領域１３は、素子領域１０Ａと周辺領域１０Ｂの双方に亘ってドリフト領域１２上に設けられており、炭化珪素基板１０の表層部に配置されている。ボディ領域１３は、イオン注入技術を利用して、炭化珪素基板１０の表面に向けてアルミニウムをイオン注入し、炭化珪素基板１０の表層部に形成される。

ボディコンタクト領域１４は、素子領域１０Ａのボディ領域１３上に設けられており、炭化珪素基板１０の表層部に配置されており、炭化珪素基板１０の表面に露出しており、ボディ領域１３よりもｐ型不純物の濃度が濃い領域である。ボディコンタクト領域１４は、ソース電極２４にオーミック接触している。これにより、ボディ領域１３は、ボディコンタクト領域１４を介してソース電極２４に電気的に接続されている。ボディコンタクト領域１４のうちの素子領域１０Ａの最外周に位置するボディコンタクト領域１４は、素子領域１０Ａと周辺領域１０Ｂの境界を越えて周辺領域１０Ｂ側に向けて伸びており、他のボディコンタクト領域１４よりも大面積で形成されている。このように、素子領域１０Ａの最外周に位置するボディコンタクト領域１４が大面積で形成されていると、逆バイアスモードから順バイアスモードに移行するときに、周辺領域１０Ｂから流入してくる正孔をソース電極２４に高速で排出させることができるので、スイッチング損失を低減することができる。ボディコンタクト領域１４は、イオン注入技術を利用して、炭化珪素基板１０の表面に向けてアルミニウムをイオン注入し、炭化珪素基板１０の表層部に形成される。

ソース領域１５は、素子領域１０Ａのボディ領域１３上に設けられており、炭化珪素基板１０の表層部に配置されており、炭化珪素基板１０の表面に露出している。ソース領域１５は、ボディ領域１３によってドリフト領域１２から隔てられているとともにトレンチゲート部３０の側面に接している。ソース領域１５は、ソース電極２４にオーミック接触している。ソース領域１５は、イオン注入技術を利用して、炭化珪素基板１０の表面に向けて窒素をイオン注入し、炭化珪素基板１０の表層部に形成される。

表面領域１６は、周辺領域１０Ｂのボディ領域１３上に設けられており、炭化珪素基板１０の表層部に配置されており、炭化珪素基板１０の表面に露出している。表面領域１６は、ボディ領域１３によってドリフト領域１２から隔てられている。さらに、表面領域１６は、ゲート配線４２の下方に選択的に配置されており、絶縁膜５２に接しており、絶縁膜５２を介してゲート配線４２に対向している。より詳細に説明すると、表面領域１６は、炭化珪素基板１０の表面に直交する方向（紙面上下方向）から見たときに（以下「平面視したときに」という）、ゲート配線４２及びゲートパッド４４の各々の存在範囲の全体を含むように配置されている。換言すると、ゲート配線４２及びゲートパッド４４の各々は、平面視したときに、表面領域１６の存在範囲内に位置している。表面領域１６の素子領域１０Ａ側の端部は、ボディコンタクト領域１４に接触している。また、表面領域１６は、図示しない断面において、ソース電極２４に電気的に接続している。なお、表面領域１６の電位は、フローティングであってもよい。表面領域１６は、イオン注入技術を利用して、炭化珪素基板１０の表面に向けて窒素をイオン注入し、炭化珪素基板１０の表層部に形成される。

一例ではあるが、表面領域１６のｎ型不純物の最大濃度は、約１×１０¹⁷〜２×１０¹⁹ｃｍ^-3の範囲である。また、その最大濃度となるピーク位置は、炭化珪素基板１０の表面から厚み方向に離れた位置にある。すなわち、表面領域１６のｎ型不純物の濃度は、炭化珪素基板１０の表面からピーク位置に向けて増加している。このように、炭化珪素基板１０の表面におけるｎ型不純物の濃度を抑えることで、絶縁膜５２を熱酸化して成膜するときに、表面領域１６の表面において増速酸化によって絶縁膜５２の膜厚が局所的に増大することを抑えることができる。また、一例ではあるが、表面領域１６の厚みは、約１００ｎｍ〜１μｍの範囲である。なお、表面領域１６のｎ型不純物の濃度と厚みは、半導体装置１がオフしているときに、表面領域１６が空乏化しないように調整されている。

次に、半導体装置１の動作を説明する。ゲートパッド４４の電位（すなわち、トレンチゲート部３０のゲート電極３２の電位）をゲート閾値より高い電位まで上昇させると、ドリフト領域１２とソース領域１５を隔てる部分のボディ領域１３にチャネルが形成され、半導体装置１がターンオンする。一方、ゲートパッド４４の電位をゲート閾値より低い電位まで下降させると、ドリフト領域１２とソース領域１５を隔てる部分のボディ領域１３のチャネルが消失し、半導体装置１がターンオフする。このように、半導体装置１は、ゲートパッド４４に印加する電位に基づいて、ドレイン電極２２とソース電極２４の間を流れる電流を制御することができる。

このような半導体装置１のスイッチング動作において、ソース電極２４の電位がドレイン電極２２の電位よりも高くなる逆バイアスモードが発生する。このような逆バイアスモードでは、ボディ領域１３とドリフト領域１２で構成されるｐｎダイオードが順バイアスされるので、還流ダイオードとして動作することができる。これにより、逆バイアスモードではこのｐｎダイオードが動作し、ボディ領域１３からドリフト領域１２に正孔が注入される。

逆バイアスモードから順バイアスモードに移行するときに、ドリフト領域１２に注入されていた正孔は、ボディ領域１３とボディコンタクト領域１４を介してソース電極２４に排出される。このとき、周辺領域１０Ｂのドリフト領域１２に注入された正孔の一部は、ゲート配線４２の下方のボディ領域１３を横方向に沿って流れる。図２に示されるように、半導体装置１では、ゲート配線４２の下方に表面領域１６が設けられているので、ボディ領域１３内を流れる正孔は表面領域１６を迂回するように、すなわち、ボディ領域１３のうちの比較的に深い位置を流れる。

表面領域１６のｎ型不純物の濃度は濃いことから、表面領域１６の面方向の電位は安定している。背景技術において図３を参照して説明したように、表面領域１６が設けられていない従来の半導体装置２の場合、ソース電極１２４から離れた部分の絶縁膜１５２の電界が高くなるという問題がある。一方、本実施形態の半導体装置１では、ソース電極２４から離れた位置のボディ領域１３の電位が上昇したとしても、表面領域１６の電位が面方向で安定することから、そのボディ領域１３の電位上昇に追随して上昇することが抑えられる。これにより、ゲート配線４２と表面領域１６の間の絶縁膜５２の電界が緩和される。さらに、本実施形態の半導体装置１では、平面視したときに、表面領域１６がゲート配線４２の存在範囲の全体を含むように配置されている。これにより、ゲート配線４２と表面領域１６の間に位置する絶縁膜５２の全体の電界が緩和される。また、本実施形態の半導体装置１では、平面視したときに、表面領域１６がゲートパッド４４の存在範囲の全体を含むようにも配置されている。これにより、例えばゲートパッド４４の下方にゲート配線４２が配設されていないような場所においても、絶縁膜５２の電界が緩和され得る。

特に、半導体装置２では、表面領域１６がソース電極２４に電気的に接続している。このため、表面領域１６の電位は、ソース電位（例えば、接地電位）に安定している。これにより、ゲート配線４２と表面領域１６の間の電位差が大きく上昇することが抑えられている。なお、表面領域１６は、ゲート配線４２と表面領域１６の間の電位差が大きくならないように、その電位がソース電位及びゲート電位とは別の電位に固定されるように構成されてもよい。

上記したように、半導体装置１では、ボディ領域１３と表面領域１６の各々がイオン注入技術を利用して形成されている。表面領域１６のキャリア濃度を高めるためには、表面領域１６に対応する深さにおいて、ボディ領域１３を形成するためのｐ型不純物の濃度が低いことが望ましい。したがって、ボディ領域１３は、ｐ型不純物の最大濃度が表面領域１６よりも深い位置となるように形成されるのが望ましい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１ ：半導体装置
２ ：半導体装置
１０ ：炭化珪素基板
１０Ａ ：素子領域
１０Ｂ ：周辺領域
１１ ：ドレイン領域
１２ ：ドリフト領域
１３ ：ボディ領域
１４ ：ボディコンタクト領域
１５ ：ソース領域
１６ ：表面領域
２２ ：ドレイン電極
２４ ：ソース電極
３０ ：トレンチゲート部
３２ ：ゲート電極
３４ ：ゲート絶縁膜
４２ ：ゲート配線
４４ ：ゲートパッド
５２ ：絶縁膜
５４ ：層間絶縁膜

Claims (4)

1. 半導体装置であって、
   トランジスタ構造が形成されている素子領域と、前記素子領域の周囲に位置する周辺領域と、に区画されている炭化珪素基板と、
   前記炭化珪素基板の前記素子領域上の少なくとも一部に設けられているソース電極と、
   前記炭化珪素基板の前記周辺領域上の少なくとも一部に絶縁膜を介して設けられているゲート配線と、を備えており、
   前記炭化珪素基板は、
   前記素子領域と前記周辺領域の双方に亘って設けられているｎ型のドリフト領域と、
   前記素子領域と前記周辺領域の双方に亘って設けられており、前記ドリフト領域上に配置されており、前記ソース電極に電気的に接続されているｐ型のボディ領域と、
   前記周辺領域に設けられており、前記ボディ領域上に配置されているｎ型の表面領域と、を有しており、
   前記表面領域は、前記ゲート配線の下方の少なくとも一部に配置されており、前記絶縁膜を介して前記ゲート配線に対向している、半導体装置。
2. 前記表面領域は、前記炭化珪素基板の厚み方向におけるｎ型不純物の最大濃度が前記炭化珪素基板の表面から前記厚み方向に離れた位置となるよう構成されている、請求項１に記載の半導体装置。
3. 前記表面領域は、前記ソース電極に電気的に接続している、請求項１又は２に記載の半導体装置。
4. 前記表面領域は、前記ソース電極の電位及び前記ゲート配線の電位とは異なる電位に制御可能に構成されている、請求項１又は２に記載の半導体装置。

Images