JP2020134921A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2020134921A
JP2020134921A JP2019184963A JP2019184963A JP2020134921A JP 2020134921 A JP2020134921 A JP 2020134921A JP 2019184963 A JP2019184963 A JP 2019184963A JP 2019184963 A JP2019184963 A JP 2019184963A JP 2020134921 A JP2020134921 A JP 2020134921A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
electrode
wiring
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019184963A
Other languages
English (en)
Other versions
JP7029624B2 (ja
Inventor
公也 市川
Kinya Ichikawa
公也 市川
勝好 家段
Katsuyoshi Kadan
勝好 家段
佐野 雅彦
Masahiko Sano
雅彦 佐野
量平 広瀬
Ryohei Hirose
量平 広瀬
米田 裕
Yutaka Yoneda
裕 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to KR1020200020080A priority Critical patent/KR20200101866A/ko
Priority to CN202010103392.XA priority patent/CN111599831B/zh
Priority to US16/796,083 priority patent/US11410975B2/en
Priority to TW109105477A priority patent/TWI845618B/zh
Publication of JP2020134921A publication Critical patent/JP2020134921A/ja
Application granted granted Critical
Publication of JP7029624B2 publication Critical patent/JP7029624B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H01L33/005
    • H01L33/54
    • H01L33/62
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

【課題】画素としてマイクロLEDを用い、製造コストが低い表示装置及びその製造方法を提供する。【解決手段】表示装置1の製造方法は、サブピクセル11が設定され、サブピクセル11毎に第1配線21が設けられた基板20、及び、下面に第1電極35が設けられ相互に交差する少なくとも2つの側面に第2電極33が設けられた発光素子30を準備する工程と、基板20上に、発光素子30を搭載し、第1電極35を第1配線21に電気的に接続する工程と、基板20上に、発光素子30を覆う樹脂部材23を形成する工程と、樹脂部材23の上部を除去することにより、第2電極33の一部を樹脂部材23の上面23aから露出させる工程と、樹脂部材23上に、一部が発光素子30上に配置されるように網目状の第2配線24を形成し、第2配線24を第2電極33に電気的に接続する工程と、を備える。【選択図】図1

Description

実施形態は、表示装置及びその製造方法に関する。
特許文献1に示されているように、近年、マイクロLED(Light Emitting Diode:発光ダイオード)を画素として用いた表示装置が提案されている。このような表示装置は、画素が自発光素子によって構成されるため、液晶パネルを用いた表示装置と比較して、解像度、コントラスト及び色再現性が高い。また、マイクロLEDは主として無機の半導体材料により形成されるため、有機材料を用いる有機EL(Organic Electro-Luminescence)素子と比較して、寿命が長く、焼き付きが生じにくい。
しかしながら、マイクロLEDを用いた表示装置においては、発光素子の上面から光を取り出すと共に、発光素子の下面及び上面を配線と接続する必要がある。このため、発光素子の上面においては、高い導通性と高い光透過性を両立させることが要求される。この結果、マイクロLEDを用いた表示装置の製造工程において、基板に発光素子を実装する工程の難易度が高くなり、製造コストが高くなるという問題がある。
特開2006−140247号公報
本発明の一実施形態は、上述の問題点に鑑みてなされたものであって、画素としてマイクロLEDを用い、製造コストが低い表示装置及びその製造方法を提供することを目的とする。
本発明の一実施形態に係る表示装置の製造方法は、サブピクセルが設定され、前記サブピクセル毎に第1配線が設けられた基板、及び、下面に第1電極が設けられ相互に交差する少なくとも2つの側面に第2電極が設けられた発光素子を準備する工程と、前記基板上に、前記発光素子を搭載し、前記第1電極を前記第1配線に電気的に接続する工程と、前記基板上に、前記発光素子を覆う樹脂部材を形成する工程と、前記樹脂部材の上部を除去することにより、前記第2電極の一部を前記樹脂部材の上面から露出させる工程と、前記樹脂部材上に、一部が前記発光素子上に配置されるように網目状の第2配線を形成し、前記第2配線を前記第2電極に電気的に接続する工程と、を備える。
本発明の一実施形態に係る表示装置は、サブピクセルが設定された基板と、前記基板上に前記サブピクセル毎に設けられた第1配線と、前記基板に前記サブピクセル毎に搭載された発光素子と、前記発光素子の下部及び前記第1配線を覆う樹脂部材と、前記樹脂部材上に設けられ、一部が前記発光素子上に配置された網目状の第2配線と、を備える。前記発光素子は、半導体部材と、前記半導体部材の下面に設けられ、前記第1配線に電気的に接続された第1電極と、前記半導体部材の相互に交差する少なくとも2つの側面に設けられ、一部が前記樹脂部材の上面から露出した第2電極と、有する。前記第2配線は、前記第2電極における前記樹脂部材上に露出した部分に電気的に接続されている。
本発明の一実施形態によれば、画素としてマイクロLEDを用い、製造コストが低い表示装置及びその製造方法を実現できる。
第1の実施形態に係る表示装置を示す上面図である。 図1に示すA−A’線による端面図である。 図1に示すB−B’線による端面図である。 第1の実施形態に係る表示装置の発光素子を示す上面図である。 第1の実施形態に係る表示装置の発光素子を示す端面図である。 第1の実施形態に係る表示装置の発光素子を示す平面図である。 図4Aに示すC−C’線による端面図である。 第1の実施形態に係る表示装置の発光素子の第2電極を示す平面図である。 第1の実施形態に係る表示装置の発光素子の第1電極を示す平面図である。 第1の実施形態に係る表示装置の製造方法を示す端面図である。 第1の実施形態に係る表示装置の製造方法を示す端面図である。 第1の実施形態に係る表示装置の製造方法を示す端面図である。 第1の実施形態に係る表示装置の製造方法を示す端面図である。 第1の実施形態に係る表示装置の製造方法を示す端面図である。 第2の実施形態に係る表示装置の発光素子を示す端面図である。 第3の実施形態に係る表示装置の発光素子を示す端面図である。 第4の実施形態に係る表示装置の発光素子を示す上面図である。 第5の実施形態に係る表示装置の発光素子を示す上面図である。
<第1の実施形態>
先ず、第1の実施形態について説明する。
本実施形態に係る表示装置1は、基板20と、基板20上にサブピクセル11毎に設けられた第1配線21と、基板20にサブピクセル11毎に搭載された発光素子30と、発光素子30の下部及び第1配線21を覆う樹脂部材23と、樹脂部材23上に設けられ、一部が発光素子30上に配置された網目状の第2配線24と、を備える。発光素子30は、半導体部材31と、半導体部材31の下面31aに設けられ、第1配線21に電気的に接続された第1電極35と、半導体部材31の相互に交差する少なくとも2つの側面31bに設けられ、一部が樹脂部材23の上面23aから露出した第2電極33と、を有する。第2配線24は、第2電極33における樹脂部材23上に露出した部分に電気的に接続されている。
以下、表示装置1の構成を詳細に説明する。
図1、図2A及び図2Bに示すように、本実施形態に係る表示装置1においては、基板20が設けられている。基板20においては、絶縁性の母材中に配線が設けられている。また、基板20上には、アクティブ・マトリクス・トランジスタが形成されている。アクティブ・マトリクス・トランジスタは、サブピクセル11毎に、発光素子30に電力を供給するか否かを切り替えるスイッチング素子である。
基板20には複数のピクセル10が設定されている。ピクセル10は相互に直交する第1方向及び第2方向に沿ってマトリクス状に配列されている。各ピクセル10には、1つ以上、例えば3つのサブピクセル11が設定されている。一例では、各ピクセル10に含まれる3つのサブピクセル11は、赤色の光を出力するサブピクセル11R、緑色の光を出力するサブピクセル11G、及び、青色の光を出力するサブピクセル11Bである。なお、各ピクセル10に含まれるサブピクセル11の数は3には限定されない。図1においては、1つのピクセル10の外縁を二点鎖線で表し、1つのサブピクセル11Rの外縁を破線で表している。
基板20上には、第1配線21が設けられている。上方から見て、第1配線21の形状はサブピクセル11毎に区画された島状であり、基板20の配線に電気的に接続されている。第1配線21の表面は、光の反射率が高いことが好ましい。これにより、発光素子30から出射した光の一部を上方に向けて反射し、サブピクセル11の明るさを向上させることができる。また、基板20上には、サブピクセル11間に、電極22が設けられている。上方から見て、電極22の形状は、例えば格子状である。第1配線21及び電極22は金属を含み、例えば、同じ導電性を有する金属材料からなり、例えば、銀(Ag)又は銅(Cu)からなる。例えば、第1配線21の厚さは電極22の厚さに略等しい。電極22の表面における光の反射率は、第1配線21の表面における光の反射率よりも低いことが好ましい。これにより、サブピクセル11間の領域の明るさを低減し、画面のコントラストを向上させることができる。電極22の表面には、光の反射率を低減するために、例えば、粗化処理が施されていてもよく、黒色皮膜が形成されていてもよい。
第1配線21上には、発光素子30が設けられている。発光素子30は第1配線21を介して基板20に搭載されている。発光素子30はマイクロLEDである。上面視で、マイクロLEDの形状は、例えば、一辺の長さが5μm〜100μm程度であり、好ましくは10μm〜50μm程度の矩形である。各サブピクセル11には1以上、好ましくは2以上、例えば2つの発光素子30が配置されている。一例では、サブピクセル11Rには赤色の光を出力する発光素子30が配置され、サブピクセル11Gには緑色の光を出力する発光素子30が配置され、サブピクセル11Bには青色の光を出力する発光素子30が配置されている。発光素子30は、各サブピクセル11に1以上配置されていればよく、必ずしも一方向に沿って整列されていなくてもよい。
基板20上には、サブピクセル11毎に、樹脂部材23が設けられている。樹脂部材23は、絶縁性の樹脂材料からなる。樹脂部材23の形状は、例えば、略直方体又は四角錘台形である。第1配線21は全体が樹脂部材23によって覆われている。発光素子30の下部は樹脂部材23によって覆われており、上部は樹脂部材23の上面23aから露出している。電極22の幅方向両端部は樹脂部材23によって覆われており、電極22の幅方向中央部は樹脂部材23間で露出している。
樹脂部材23の上面23a上及び側面23b上には、網目状の第2配線24が設けられている。第2配線24は、第1方向に延びる複数の第1直線部分24aと、第2方向に延びる複数の第2直線部分24bとを有する。第2直線部分24bは第1直線部分24aに連結されている。第2配線24の一部は、発光素子30上に配置されており、発光素子30の上面を通過している。このため、各発光素子30の上面の一部又は側面の一部は、第2配線24に接触している。第2配線24の第1直線部分24aの両端部及び第2直線部分24bの両端部は、電極22に接続されている。これにより、全ての第2配線24が電極22を介して相互に接続されている。
次に、発光素子30の構成を詳細に説明する。
図3A及び図3B、図4A及び図4B、図5A及び図5Bに示すように、発光素子30においては、半導体部材31、光反射層32、第2電極33、絶縁層34、第1電極35、保護層36、第1導電層37及び第2導電層38が設けられている。上方から見て、発光素子30の形状は、例えば矩形である。なお、図3A及び図3Bは概略図であり、半導体部材31、第1電極35、第2電極33及び光反射層32のみを単純化して示し、他の構成要素は省略している。後述する図10及び図11においても同様である。図4A〜図5Bは発光素子30の構成を詳細に示す図である。図を見やすくするために、図5Aにおいては、第2電極33にハッチングを付しており、図5Bにおいては、第1電極35にハッチングを付している。また、図4A、図5A、図5Bにおいては、半導体部材31を省略している。
半導体部材31の形状は、例えば、図4Bに示すように、概ね逆四角錐台形であり、下面31a、4つの側面31b、上面31cを有している。例えば、上面31cは粗面化されている。半導体部材31においては、第1半導体層31p、発光層31t及び第2半導体層31nが積層されている。第1半導体層31pの下面には第1導電層37が設けられており、第2半導体層31nの下面の例えば中央部には第2導電層38が設けられている。
半導体部材31の下面31a及び側面31bには、絶縁性の光反射層32が設けられている。光反射層32は、例えば、DBR(Distributed Bragg Reflector:分布ブラッグ反射層)であり、例えば、酸化ニオブ層(NbO)と酸化アルミニウム層(AlO)が交互に積層された多層膜である。光反射層32における半導体部材31の下方に配置された部分には、開口部32a及び32bが形成されている。開口部32aは、例えば、下面31aの中心を含む領域に1ヶ所形成されており、その形状は例えば円形である。平面視で、開口部32aの内部には第2導電層38が配置されている。開口部32bは、例えば、下面31aの対角周辺に2ヶ所形成されており、その形状は例えば斜辺が凹状の円弧となった略直角二等辺三角形である。平面視で、半導体部材31の第1半導体層31p及び発光層31t、並びに、第1導電層37は、開口部32bの内部のみに配置されている。これに対して、平面視で、半導体部材31の第2半導体層31nは、光反射層32によって囲まれる領域の全体に配置されている。
光反射層32の外側には、第2電極33が設けられている。すなわち、第2電極33は、光反射層32を介して、半導体部材31の下面31a上及び側面31b上に配置されている。換言すれば、光反射層32は、半導体部材31の下面31a及び側面31bと第2電極33との間に設けられている。第2電極33は、半導体部材31の側面31bの上端まで到達しており、第2電極33の一部は樹脂部材23の上面23aから露出している。第2電極33は金属材料からなり、例えば、銀又はアルミニウムからなる。
第2電極33における光反射層32の開口部32aに相当する部分は、開口部32a内に進入するように上方に向けて突出している。第2電極33は、光反射層32の開口部32aを介して、第2導電層38に電気的に接続されている。第2導電層38は、半導体部材31の下面31aにおいて、半導体部材31の第2半導体層31nに電気的に接続されている。一方、第2電極33における光反射層32の開口部32bに相当する部分には、開口部33aが形成されている。すなわち、開口部32bの直下域には、第2電極33は設けられていない。
本実施形態においては、第2電極33の形状は半導体部材31の上面31c以外の表面を包むカップ状であり、上方から見て、第2電極33は半導体部材31の周囲に設けられている。すなわち、半導体部材31の4つの側面31bの全てに第2電極33が設けられている。但し、後述するように、第2電極33は、半導体部材31の相互に交差する少なくとも2つの側面31bに設けられていればよい。また、第2電極33は、半導体部材31の下面31aにおいて、光反射層32の開口部32aに相当する領域に配置されており、第2電極33における側面31bに設けられた部分に接続されている。
第2電極33の下部を覆うように、絶縁層34が設けられている。絶縁層34における光反射層32の開口部32aに相当する部分は、開口部32a内に進入するように、上方に向けて突出している。一方、絶縁層34における光反射層32の開口部32bに相当する部分には、開口部34aが形成されている。すなわち、開口部32bの直下域には、絶縁層34は設けられていない。絶縁層34の上端は、第2電極33の上端よりも低い位置にある。このため、絶縁層34は、第2電極33の上部は覆っていない。絶縁層34が第2電極33の上部を覆っていないことにより、後述するように、第2電極33は第2配線24と電気的に接続可能となる。
絶縁層34の下方には、第1電極35が設けられている。第1電極35は金属材料からなり、例えば、銀又は銅を含む金属であって、銀又は銅であってもよい。第1電極35は、光反射層32、第2電極33及び絶縁層34を介して、半導体部材31の下面31a上の略全体に設けられている。第1電極35における光反射層42の開口部32a及び開口部32bに相当する部分は、それぞれ、開口部32a内及び開口部32b内に進入するように、上方に向けて突出している。第1電極35は、絶縁層34の開口部34a、第2電極33の開口部33a及び光反射層32の開口部32bを介して、第1導電層37に電気的に接続されている。第1導電層37は、半導体部材31の下面31aにおいて、半導体部材31の第1半導体層31pに電気的に接続されている。半導体部材31の上面31cには、保護層36が設けられている。
そして、発光素子30の下面において、第1電極35が第1配線21に電気的に接続されている。発光素子30の半導体部材31の第1半導体層31pは、第1導電層37、第1電極35、第1配線21、基板20内に配線を介して、アクティブ・マトリクス・トランジスタに接続される。一方、第2半導体層31nは、第2導電層38を介して第2電極33に接続されている。発光素子30の上部において、第2電極33における樹脂部材23の上面23aから露出した部分の一部は、第2配線24に電気的に接続されている。これにより、半導体部材31の第1半導体層31pと第2半導体層31nとの間に電力が供給される。なお、図4Bにおいては、第2配線24は二点鎖線で示している。
図1に示すように、表示装置1においては、第2配線24に断線部24cを形成することができる。これにより、欠陥を有する発光素子30xを第2配線24から分離することができる。発光素子30xの欠陥とは、例えば、短絡、断線及び不安定な導通等である。
次に、本実施形態に係る表示装置の製造方法について説明する。
図6A〜図7Cは、本実施形態に係る表示装置の製造方法を示す端面図である。
(基板20及び発光素子30を準備する工程)
先ず、図6Aに示すように、基板20及び発光素子30を準備する。基板20には、ピクセル10がマトリクス状に配列されており、各ピクセル10には1以上のサブピクセル11が含まれている。基板20の上面20aには、サブピクセル11毎に第1配線21が設けられており、サブピクセル11間に電極22が設けられている。第1配線21上には導電性ペースト層102が設けられている。
発光素子30は、例えば、支持基板100の下面100aに接着シート101によって接着されている。支持基板100における各サブピクセル11に相当する領域に、1つ以上、好ましくは2つ以上、例えば2つの発光素子30が接着されている。発光素子30の構成は上述のとおりである。すなわち、発光素子30の下面には第1電極35が設けられており、相互に交差する少なくとも2つの側面、例えば4つの側面には、第2電極33が設けられている。
(基板20に発光素子30を搭載し、第1電極35を第1配線21に接続する工程)
次に、図6Bに示すように、発光素子30が接着された支持基板100の下面100aを基板20の上面20aに対向させて、発光素子30の第1電極35を導電性ペースト層102に当接させる。次に、導電性ペースト層102を焼結させる。これにより、発光素子30の第1電極35が第1配線21に電気的に接続されると共に、発光素子30が基板20に搭載される。以後、導電性ペースト層102は第1配線21の一部として示す。
次に、接着シート101を例えば溶解させることにより除去する。これにより、支持基板100を発光素子30から剥離する。このようにして、発光素子30が支持基板100から基板20に転写される。このとき、例えば、各サブピクセル11には2つの発光素子30が搭載される。また、上方から見て、発光素子30の形状は例えば矩形である。
(樹脂部材23を形成する工程)
次に、図7Aに示すように、基板20上に発光素子30を覆う樹脂部材23を形成する。例えば、基板20の上面20aに感光性樹脂を塗布し、現像して硬化させる。又は、感光性樹脂からなるドライフィルムを基板20の上面20aに貼付する。このようにして、樹脂部材23が形成される。この時点では、樹脂部材23は複数のサブピクセル11に搭載された複数の発光素子30を全て覆う。
(第2電極33を樹脂部材23から露出させる工程)
次に、図7Bに示すように、樹脂部材23の上面23aに対してエッチング、例えば、酸素ガス(O)を用いたRIE(Reactive Ion Etching:反応性イオンエッチング)を施すことにより、樹脂部材23の上部を除去する。これにより、第2電極33の上部を含む発光素子30の上部が、樹脂部材23の上面23aから露出する。また、このとき、樹脂部材23をサブピクセル11毎に区画して、電極22を露出させる。これにより、樹脂部材23の形状は、例えば、略直方体又は四角錘台形となる。
(樹脂部材23上に第2配線24を形成する工程)
次に、図1及び図7Cに示すように、樹脂部材23上に網目状の第2配線24を形成する。例えば、スピンコート法により導電性ペーストを全面に塗布し、焼結させた後、フォトリソグラフィ法により、網目状に加工する。これにより、樹脂部材23の上面23a及び側面23bに、第1方向に延びる第1直線部分24a及び第2方向に延びる第2直線部分24bを含む第2配線24が形成される。
例えば、第1方向及び第2方向は、ピクセル10が配列された2方向であるが、これには限定されない。2本の第1直線部分24a及び2本の第2直線部分24bによって囲まれる図形は長方形には限定されず、平行四辺形であってもよい。また、第2配線24は第3方向に延びる第3直線部分を有してもよく、例えば、上方から見た第2配線24の形状は、三角形を配列させた形状であってもよく、六角形を配列させたハニカム形状であってもよい。本明細書においては、これらの形状も「網目状」に含むものとする。
上方から見て、第1直線部分24aの間隔、及び、第2直線部分24bの間隔を、発光素子30の一辺の長さ以下とすることにより、第2配線24の一部は確実に発光素子30上に配置される。上方から見て、発光素子30の半導体部材31の周囲には第2電極33が設けられているため、第2配線24は各発光素子30の第2電極33に接触し、電気的に接続される。また、第2配線24は電極22にも接触し、電気的に接続される。この結果、全ての発光素子30の第2電極33は、第2配線24に共通接続される。このようにして、発光素子30は、第1配線21及び第2配線24に接続される。
(欠陥を有する発光素子30xを第2配線24から分離する工程)
次に、図1に示すように、各発光素子30を検査し、欠陥を有する発光素子30xを検出したら、この発光素子30xに接続された第2配線24の第1直線部分24a及び第2直線部分24bを例えばレーザー加工によって切断し、発光素子30xを第2配線24から分離する。その後、電極22及び第2配線24の表面に対して粗化処理を施して、表面をマット状にしたり、黒化処理等を施して黒色被膜を形成することにより、電極22及び第2配線24における光の反射率を低下させる。これにより、画面のコントラストが向上する。このようにして、本実施形態に係る表示装置1が製造される。
次に、本実施形態の効果について説明する。
本実施形態に係る表示装置1においては、各発光素子30において、半導体部材31の相互に交差する少なくとも2つの側面31bに第2電極33が設けられている。また、第2配線24の形状は上面視において網目状である。このため、発光素子30の位置及び角度が設計から多少ずれたとしても、各発光素子30の第2電極33は、いずれかの部分で第2配線24に接触する。したがって、発光素子30を基板20に搭載するときの位置精度を過度に精密にしなくても、発光素子30の第1電極35が第1配線21に当接する程度に精密であれば、発光素子30を第1配線21と第2配線24に電気的に接続することができる。このため、発光素子30を基板20に搭載する際の位置及び角度のマージンが大きい。この結果、表示装置1は製造が容易であり、製造コストが低い。
また、本実施形態においては、第2電極33を発光素子30の側面に配置しているため、第2電極33は半導体部材31の上面を覆う必要がない。このため、半導体部材31から上方に出射する光を、効率的に利用することができる。また、第2配線24の形状を網目状とすることで、発光素子30から側方に出射した光の一部を、第2配線24によって上方に向けて反射することができる。これによっても、光の利用効率を向上させることができる。
更に、第2配線24を金属により形成しているため、ITO(Indium-Tin-Oxide:酸化インジウムスズ)等の導電性透明材料により形成する場合と比較して、配線の電気抵抗が低い。このため、表示装置1は電力の利用効率が高い。
更にまた、表示装置1においては、各サブピクセル11に2つの発光素子30を設けている。この2つの発光素子30は第1配線21と第2配線24との間に並列に接続される。あるサブピクセル11に配置された2つの発光素子30がいずれも正常であれば、この2つの発光素子30には並列に電流が流れる。これに対して、2つの発光素子30のうち一方が欠陥を有する場合は、第2配線24に断線部24cを形成することにより、欠陥を有する発光素子30xを第2配線24から分離する。これにより、発光素子30の欠陥が、直ちにサブピクセル11の欠陥、例えば、輝点又は暗点となることを防止できる。この場合は、欠陥を有する発光素子30xが電流回路から切り離されるため、正常な1つの発光素子30に通常の2倍の電流が流れ、約2倍の光を出力する。このため、サブピクセル11に欠陥を有する発光素子30が存在しない場合も、欠陥を有する発光素子30が1つ存在する場合も、サブピクセル11全体の輝度は略同じとなる。
このように、本実施形態によれば、サブピクセル11に配置する発光素子30に冗長性を持たせることができ、1つの発光素子30に欠陥が発生した場合でも、サブピクセル11を正常に機能させることができる。これにより、表示装置1の歩留まりが向上し、製造コストを低減することができる。なお、各サブピクセル11には、3つ以上の発光素子30を設けてもよい。
<第2の実施形態>
次に、第2の実施形態について説明する。
図8は、本実施形態に係る表示装置の発光素子を示す端面図である。
図8に示すように、本実施形態に係る表示装置においては、発光素子30aが設けられている。発光素子30aにおいては、第2電極33が半導体部材31の上面31cにおける周辺部まで到達している。これにより、第2配線24を第2電極33に確実に接続することができる。本実施形態における上記以外の構成、製造方法及び効果は、第1の実施形態と同様である。
<第3の実施形態>
次に、第3の実施形態について説明する。
図9は、本実施形態に係る表示装置の発光素子を示す端面図である。
図9に示すように、本実施形態に係る表示装置においては、発光素子30bが設けられている。発光素子30bにおいては、第2電極33が第1部分33bと第2部分33cとに分かれている。第1部分33bは半導体部材31の下面31a及び側面31bに設けられており、第2部分33cは半導体部材31の上面31cの周辺部に設けられている。第2部分33cは第1部分33bから離隔している。また、発光素子30bにおいては、金属めっき層39が設けられている。金属めっき層39は、第2電極33の第1部分33bを第2部分33cに電気的に接続している。金属めっき層39は、例えば、電解めっき法により形成されたものである。
本実施形態によれば、第2電極33を形成する際の成膜状態により、第2電極33が第1部分33bと第2部分33cとに分離されてしまった場合でも、金属めっき層39を形成することにより、第2部分33cを第2電極33の一部として機能させることができる。本実施形態における上記以外の構成、製造方法及び効果は、第1の実施形態と同様である。
<第4の実施形態>
次に、第4の実施形態について説明する。
図10は、本実施形態に係る表示装置の発光素子を示す上面図である。
図10に示すように、本実施形態に係る表示装置においては、発光素子30cが設けられている。発光素子30cにおいては、第2電極33が半導体部材31の3つの側面31bに設けられている。この場合でも第1の実施形態と同様な効果を得ることができる。
<第5の実施形態>
次に、第5の実施形態について説明する。
図11は、本実施形態に係る表示装置の発光素子を示す上面図である。
図11に示すように、本実施形態に係る表示装置においては、発光素子30dが設けられている。発光素子30dにおいては、第2電極33が半導体部材31の相互に交差する2つの側面31bに設けられている。この場合でも第1の実施形態と同様な効果を得ることができる。
本発明は、例えば、視覚的に情報を表示する装置に利用することができ、例えば、携帯用電子機器、テレビ受像器、多人数向けのディスプレイ等に利用することができる。
1:表示装置
10:ピクセル
11、11B、11G、11R:サブピクセル
20:基板
20a:上面
21:第1配線
22:電極
23:樹脂部材
23a:上面
23b:側面
24:第2配線
24a:第1直線部分
24b:第2直線部分
24c:断線部
30、30a、30b、30c、30d、30x:発光素子
31:半導体部材
31a:下面
31b:側面
31c:上面
31n:第2半導体層
31t:発光層
31p:第1半導体層
32:光反射層
32a、32b:開口部
33:第2電極
33a:開口部
33b:第1部分
33c:第2部分
34:絶縁層
34a:開口部
35:第1電極
36:保護層
37:第1導電層
38:第2導電層
39:金属めっき層
100:支持基板
100a:下面
101:接着シート
102:導電性ペースト層

Claims (12)

  1. サブピクセルが設定され、前記サブピクセル毎に第1配線が設けられた基板、及び、下面に第1電極が設けられ相互に交差する少なくとも2つの側面に第2電極が設けられた発光素子を準備する工程と、
    前記基板上に、前記発光素子を搭載し、前記第1電極を前記第1配線に電気的に接続する工程と、
    前記基板上に、前記発光素子を覆う樹脂部材を形成する工程と、
    前記樹脂部材の上部を除去することにより、前記第2電極の一部を前記樹脂部材の上面から露出させる工程と、
    前記樹脂部材上に、一部が前記発光素子上に配置されるように網目状の第2配線を形成し、前記第2配線を前記第2電極に電気的に接続する工程と、
    を備えた表示装置の製造方法。
  2. 前記発光素子は半導体部材を含み、上方から見て、前記第2電極は前記半導体部材の周囲に設けられている請求項1記載の表示装置の製造方法。
  3. 前記発光素子は半導体部材を含み、前記第2電極は前記半導体部材の上面の一部にも設けられている請求項1記載の表示装置の製造方法。
  4. 上方から見たときに、前記発光素子の形状は矩形である請求項1〜3のいずれか1つに記載の表示装置の製造方法。
  5. 前記第2配線は、
    第1方向に延びる第1直線部分と、
    前記第1方向と交差する第2方向に延び、前記第1直線部分と連結された第2直線部分と、
    を有する請求項1〜4のいずれか1つに記載の表示装置の製造方法。
  6. 少なくとも1つの前記サブピクセルに2つ以上の前記発光素子を搭載する請求項1〜5のいずれか1つに記載の表示装置の製造方法。
  7. 欠陥を有する1つの前記発光素子を前記第2配線から分離する工程をさらに備えた請求項6記載の表示装置の製造方法。
  8. 前記樹脂部材を形成する工程において、前記樹脂部材は複数の前記サブピクセルに搭載された複数の前記発光素子を覆い、
    前記露出させる工程において、前記樹脂部材を前記サブピクセル毎に区画する請求項1〜7のいずれか1つに記載の表示装置の製造方法。
  9. サブピクセルが設定された基板と、
    前記基板上に前記サブピクセル毎に設けられた第1配線と、
    前記基板に前記サブピクセル毎に搭載された発光素子と、
    前記発光素子の下部及び前記第1配線を覆う樹脂部材と、
    前記樹脂部材上に設けられ、一部が前記発光素子上に配置された網目状の第2配線と、
    を備え、
    前記発光素子は、
    半導体部材と、
    前記半導体部材の下面に設けられ、前記第1配線に電気的に接続された第1電極と、
    前記半導体部材の相互に交差する少なくとも2つの側面に設けられ、一部が前記樹脂部材の上面から露出した第2電極と、
    有し、
    前記第2配線は、前記第2電極における前記樹脂部材上に露出した部分に電気的に接続されている表示装置。
  10. 前記発光素子は、前記半導体部材の側面と前記第2電極との間に設けられた絶縁性の光反射層をさらに有し、
    上方から見て、前記第2電極は前記半導体部材の周囲に設けられており、
    前記第2電極は前記半導体部材の下面に電気的に接続されている請求項9記載の表示装置。
  11. 少なくとも1つの前記サブピクセルに2つ以上の前記発光素子が設けられた請求項9または10に記載の表示装置。
  12. 欠陥を有する1つの前記発光素子が前記第2配線から分離されている請求項11記載の表示装置。
JP2019184963A 2019-02-20 2019-10-08 表示装置及びその製造方法 Active JP7029624B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200020080A KR20200101866A (ko) 2019-02-20 2020-02-19 표시 장치 및 그 제조방법
CN202010103392.XA CN111599831B (zh) 2019-02-20 2020-02-19 显示装置以及其制造方法
US16/796,083 US11410975B2 (en) 2019-02-20 2020-02-20 Display device and method of manufacturing display device
TW109105477A TWI845618B (zh) 2019-02-20 2020-02-20 顯示裝置及其製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019028728 2019-02-20
JP2019028728 2019-02-20

Publications (2)

Publication Number Publication Date
JP2020134921A true JP2020134921A (ja) 2020-08-31
JP7029624B2 JP7029624B2 (ja) 2022-03-04

Family

ID=72263026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019184963A Active JP7029624B2 (ja) 2019-02-20 2019-10-08 表示装置及びその製造方法

Country Status (3)

Country Link
JP (1) JP7029624B2 (ja)
KR (1) KR20200101866A (ja)
TW (1) TWI845618B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157496A (ja) * 2012-01-31 2013-08-15 Sony Corp 発光素子およびその製造方法、並びに発光装置
JP2018010309A (ja) * 2013-03-15 2018-01-18 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
WO2018082101A1 (en) * 2016-11-07 2018-05-11 Goertek. Inc Micro-led with vertical structure, display device, electronics apparatus and manufacturing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4737502B2 (ja) 2004-11-11 2011-08-03 ソニー株式会社 配線接続方法、ならびに表示装置の製造方法
KR101976459B1 (ko) * 2012-11-02 2019-05-09 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
EP3321982B1 (en) * 2013-03-28 2022-10-26 Nichia Corporation Light-emitting device, production method therefor, and device using light-emitting device
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
KR102374268B1 (ko) * 2015-09-04 2022-03-17 삼성전자주식회사 발광소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157496A (ja) * 2012-01-31 2013-08-15 Sony Corp 発光素子およびその製造方法、並びに発光装置
JP2018010309A (ja) * 2013-03-15 2018-01-18 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
WO2018082101A1 (en) * 2016-11-07 2018-05-11 Goertek. Inc Micro-led with vertical structure, display device, electronics apparatus and manufacturing method

Also Published As

Publication number Publication date
TW202044437A (zh) 2020-12-01
KR20200101866A (ko) 2020-08-28
JP7029624B2 (ja) 2022-03-04
TWI845618B (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
CN107408606B (zh) 发光元件、发光单元、发光面板装置及驱动发光面板装置的方法
US11164918B2 (en) Organic light emitting diode display panel having connection portion connecting organic light emitting diode to peripheral circuit and manufacturing method thereof
US9252396B2 (en) Organic electro-luminescence display device
CN111916480A (zh) 显示装置和电子设备
KR102566090B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN112331708B (zh) 显示面板
CN106133930B (zh) 半导体单元、半导体器件、发光装置、显示装置和半导体器件制造方法
CN111599831B (zh) 显示装置以及其制造方法
JP7329740B2 (ja) 表示装置及びその製造方法
CN114725157A (zh) 透光显示面板、显示面板、制备方法及显示装置
US11362246B2 (en) Method of manufacturing display device with lateral wiring
CN108321305B (zh) 一种oled显示面板及显示装置
JP7029624B2 (ja) 表示装置及びその製造方法
WO2022174443A1 (zh) 一种显示面板、显示装置和显示面板的制作方法
CN111834396A (zh) 透光显示面板、显示面板及显示装置
WO2021138929A1 (zh) 一种显示面板及其制备方法
CN111129094B (zh) 显示面板
CN114361188A (zh) 显示基板及其制备方法、显示装置
US6846687B2 (en) Process of packaging organic electroluminescent panel
CN111384123A (zh) 电致发光照明装置
WO2023201657A1 (zh) 发光面板及其制备方法、发光装置
US20240315091A1 (en) Light Emitting Substrate and Preparation Method Therefor, and Light Emitting Apparatus
KR100773937B1 (ko) 오엘이디 디스플레이 패널
KR100615250B1 (ko) 유기 전계 발광 디스플레이 장치
JP2021170559A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220201

R150 Certificate of patent or registration of utility model

Ref document number: 7029624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150