JP2020122713A - センサ装置 - Google Patents

センサ装置 Download PDF

Info

Publication number
JP2020122713A
JP2020122713A JP2019014734A JP2019014734A JP2020122713A JP 2020122713 A JP2020122713 A JP 2020122713A JP 2019014734 A JP2019014734 A JP 2019014734A JP 2019014734 A JP2019014734 A JP 2019014734A JP 2020122713 A JP2020122713 A JP 2020122713A
Authority
JP
Japan
Prior art keywords
barrier layer
semiconductor substrate
detection
detection beam
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019014734A
Other languages
English (en)
Other versions
JP7298092B2 (ja
Inventor
康博 工藤
Yasuhiro Kudo
康博 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MinebeaMitsumi Inc
Original Assignee
MinebeaMitsumi Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MinebeaMitsumi Inc filed Critical MinebeaMitsumi Inc
Priority to JP2019014734A priority Critical patent/JP7298092B2/ja
Priority to US16/739,356 priority patent/US11320324B2/en
Priority to CN202010031653.1A priority patent/CN111504540B/zh
Publication of JP2020122713A publication Critical patent/JP2020122713A/ja
Application granted granted Critical
Publication of JP7298092B2 publication Critical patent/JP7298092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/18—Measuring force or stress, in general using properties of piezo-resistive materials, i.e. materials of which the ohmic resistance varies according to changes in magnitude or direction of force applied to the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L5/00—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes
    • G01L5/16—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes for measuring several components of force
    • G01L5/161—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes for measuring several components of force using variations in ohmic resistance
    • G01L5/162—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes for measuring several components of force using variations in ohmic resistance of piezoresistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Sensors (AREA)
  • Force Measurement Appropriate To Specific Purposes (AREA)
  • Micromachines (AREA)

Abstract

【課題】リーク電流の発生を抑制することを目的とする。【解決手段】半導体基板内に形成され、前記半導体基板とは反対の極性を有するピエゾ抵抗素子と、前記半導体基板内に形成され、前記半導体基板とは反対の極性を有する拡散配線と、前記半導体基板内の隣接する前記拡散配線の間に形成され、前記半導体基板と同一の極性を有する第１バリア層と、前記ピエゾ抵抗素子と前記拡散配線との表層に形成され、前記第１バリア層と同一の極性を有する第２バリア層と、を有するセンサ装置。【選択図】図１１

Description

本発明は、センサ装置に関し、特に多軸方向の力を検出する力覚センサに関する。
従来より、金属からなる起歪体にセンサ素子を取り付け、外力が印加されることにより生じる起歪体の弾性変形をセンサ素子で検出することで、多軸の力を検出する力覚センサが知られている。
上記力覚センサには、センサ素子として、ＳＯＩ（Silicon On Insulator）基板等の半導体基板を用いて製造されたセンサチップが用いられる（例えば、特許文献１、２参照）。センサチップを構成する半導体基板内には、歪検出素子としてのピエゾ抵抗や拡散配線層が形成され、半導体基板上には金属配線層が形成される。
特許第４０１１３４５号 特開２０１８−１８５２９６号公報
近年、センサチップの小型化のために、ピエゾ抵抗、拡散配線、金属配線等の間隔が狭くなる傾向にあり、配線間に意図しない寄生ＭＯＳ（Metal-Oxide-Semiconductor）構造が生じる可能性が高まっている。寄生ＭＯＳ構造が生じると、隣接する拡散配線間、拡散配線と金属配線との間等でリーク電流が生じる可能性がある。リーク電流が発生すると、センサ素子の出力特性を劣化させてしまう。
開示の技術は、上記の点に鑑みてなされたものであって、リーク電流の発生を抑制することを目的とする。
開示の技術は、半導体基板内に形成され、前記半導体基板とは反対の極性を有するピエゾ抵抗素子と、前記半導体基板内に形成され、前記半導体基板とは反対の極性を有する拡散配線と、前記半導体基板内の隣接する前記拡散配線の間に形成され、前記半導体基板と同一の極性を有する第１バリア層と、前記ピエゾ抵抗素子と前記拡散配線との表層に形成され、前記第１バリア層と同一の極性を有する第２バリア層と、を有するセンサ装置である。
開示の技術によれば、リーク電流の発生を抑制することができる。
第１実施形態に係るセンサチップをＺ軸方向上側から視た図である。 第１実施形態に係るセンサチップをＺ軸方向下側から視た図である。 各軸にかかる力及びモーメントを示す符号を説明する図である。 センサチップのピエゾ抵抗素子の配置を例示する図である。 センサチップにおける電極配置と配線を例示する図である。 図５中の支持部の領域における電極パッド及び配線のレイアウトを例示する図である。 図５中のピエゾ抵抗素子を含む領域における配線のレイアウトを例示する図である。 図７中のＡ−Ａ線に沿った断面を示す図である。 第１バリア層の形成領域を示す平面図である。 第２バリア層の形成領域を示す平面図である。 センサチップの要部の断面を概略的に示す図である。
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
＜第１実施形態＞
（概略構成）
図１及び図２は、第１実施形態に係る力覚センサに用いられるセンサ素子としてのセンサチップ１１０の概略を示す図である。
図１は、センサチップ１１０をＺ軸方向上側から視た図であり、図１（ａ）は斜視図、図１（ｂ）は平面図である。図２は、センサチップ１１０をＺ軸方向下側から視た図であり、図２（ａ）は斜視図、図２（ｂ）は底面図である。なお、センサチップ１１０の上面の一辺に平行な方向をＸ軸方向、垂直な方向をＹ軸方向、センサチップ１１０の厚さ方向（センサチップ１１０の上面の法線方向）をＺ軸方向としている。Ｘ軸方向、Ｙ軸方向、及びＺ軸方向は、互いに直交している。
センサチップ１１０は、１チップで最大６軸方向の力及び／又は力のモーメントを検知可能なＭＥＭＳ（Micro Electro Mechanical Systems）センサチップであり、ＳＯＩ基板等の半導体基板から形成されている。センサチップ１１０の平面形状は、例えば、３０００μｍ角程度の正方形とすることができる。
センサチップ１１０は、柱状の５つの支持部１１１ａ〜１１１ｅを備えている。支持部１１１ａ〜１１１ｅの平面形状は、例えば、５００μｍ角程度の正方形とすることができる。第１の支持部である支持部１１１ａ〜１１１ｄは、センサチップ１１０の四隅に配置されている。第２の支持部である支持部１１１ｅは、支持部１１１ａ〜１１１ｄの中央に配置されている。
支持部１１１ａ〜１１１ｅは、例えば、ＳＯＩ基板の活性層、ＢＯＸ層、及び支持層から形成することができ、それぞれの厚さは、例えば、５００μｍ程度とすることができる。
支持部１１１ａと支持部１１１ｂとの間には、支持部１１１ａと支持部１１１ｂとに両端を固定された（隣接する支持部同士を連結する）、構造を補強するための補強用梁１１２ａが設けられている。支持部１１１ｂと支持部１１１ｃとの間には、支持部１１１ｂと支持部１１１ｃとに両端を固定された（隣接する支持部同士を連結する）、構造を補強するための補強用梁１１２ｂが設けられている。
支持部１１１ｃと支持部１１１ｄとの間には、支持部１１１ｃと支持部１１１ｄとに両端を固定された（隣接する支持部同士を連結する）、構造を補強するための補強用梁１１２ｃが設けられている。支持部１１１ｄと支持部１１１ａとの間には、支持部１１１ｄと支持部１１１ａとに両端を固定された（隣接する支持部同士を連結する）、構造を補強するための補強用梁１１２ｄが設けられている。
言い換えれば、第１の補強用梁である４つの補強用梁１１２ａ、１１２ｂ、１１２ｃ、及び１１２ｄが枠状に形成され、各補強用梁の交点をなす角部が、支持部１１１ｂ、１１１ｃ、１１１ｄ、１１１ａとなる。
支持部１１１ａの内側の角部と、それに対向する支持部１１１ｅの角部とは、構造を補強するための補強用梁１１２ｅにより連結されている。支持部１１１ｂの内側の角部と、それに対向する支持部１１１ｅの角部とは、構造を補強するための補強用梁１１２ｆにより連結されている。
支持部１１１ｃの内側の角部と、それに対向する支持部１１１ｅの角部とは、構造を補強するための補強用梁１１２ｇにより連結されている。支持部１１１ｄの内側の角部と、それに対向する支持部１１１ｅの角部とは、構造を補強するための補強用梁１１２ｈにより連結されている。第２の補強用梁である補強用梁１１２ｅ〜１１２ｈは、Ｘ軸方向（Ｙ軸方向）に対して斜めに配置されている。つまり、補強用梁１１２ｅ〜１１２ｈは、補強用梁１１２ａ、１１２ｂ、１１２ｃ、及び１１２ｄと非平行に配置されている。
補強用梁１１２ａ〜１１２ｈは、例えば、ＳＯＩ基板の活性層、ＢＯＸ層、及び支持層から形成することができる。補強用梁１１２ａ〜１１２ｈの太さ（短手方向の幅）は、例えば、１４０μｍ程度とすることができる。補強用梁１１２ａ〜１１２ｈのそれぞれの上面は、支持部１１１ａ〜１１１ｅの上面と略面一である。
これに対して、補強用梁１１２ａ〜１１２ｈのそれぞれの下面は、支持部１１１ａ〜１１１ｅの下面及び力点１１４ａ〜１１４ｄの下面よりも数１０μｍ程度上面側に窪んでいる。
支持部１１１ａと支持部１１１ｂとの間の補強用梁１１２ａの内側には、補強用梁１１２ａと所定間隔を空けて平行に、支持部１１１ａと支持部１１１ｂとに両端を固定された（隣接する支持部同士を連結する）、歪を検知するための検知用梁１１３ａが設けられている。
検知用梁１１３ａと支持部１１１ｅとの間には、検知用梁１１３ａ及び支持部１１１ｅと所定間隔を空けて検知用梁１１３ａと平行に、検知用梁１１３ｂが設けられている。検知用梁１１３ｂは、補強用梁１１２ｅの支持部１１１ｅ側の端部と補強用梁１１２ｆの支持部１１１ｅ側の端部とを連結している。
検知用梁１１３ａの長手方向の略中央部と、それに対向する検知用梁１１３ｂの長手方向の略中央部とは、検知用梁１１３ａ及び検知用梁１１３ｂと直交するように配置された検知用梁１１３ｃにより連結されている。
支持部１１１ｂと支持部１１１ｃとの間の補強用梁１１２ｂの内側には、補強用梁１１２ｂと所定間隔を空けて平行に、支持部１１１ｂと支持部１１１ｃとに両端を固定された（隣接する支持部同士を連結する）、歪を検知するための検知用梁１１３ｄが設けられている。
検知用梁１１３ｄと支持部１１１ｅとの間には、検知用梁１１３ｄ及び支持部１１１ｅと所定間隔を空けて検知用梁１１３ｄと平行に、検知用梁１１３ｅが設けられている。検知用梁１１３ｅは、補強用梁１１２ｆの支持部１１１ｅ側の端部と補強用梁１１２ｇの支持部１１１ｅ側の端部とを連結している。
検知用梁１１３ｄの長手方向の略中央部と、それに対向する検知用梁１１３ｅの長手方向の略中央部とは、検知用梁１１３ｄ及び検知用梁１１３ｅと直交するように配置された検知用梁１１３ｆにより連結されている。
支持部１１１ｃと支持部１１１ｄとの間の補強用梁１１２ｃの内側には、補強用梁１１２ｃと所定間隔を空けて平行に、支持部１１１ｃと支持部１１１ｄとに両端を固定された（隣接する支持部同士を連結する）、歪を検知するための検知用梁１１３ｇが設けられている。
検知用梁１１３ｇと支持部１１１ｅとの間には、検知用梁１１３ｇ及び支持部１１１ｅと所定間隔を空けて検知用梁１１３ｇと平行に、検知用梁１１３ｈが設けられている。検知用梁１１３ｈは、補強用梁１１２ｇの支持部１１１ｅ側の端部と補強用梁１１２ｈの支持部１１１ｅ側の端部とを連結している。
検知用梁１１３ｇの長手方向の略中央部と、それに対向する検知用梁１１３ｈの長手方向の略中央部とは、検知用梁１１３ｇ及び検知用梁１１３ｈと直交するように配置された検知用梁１１３ｉにより連結されている。
支持部１１１ｄと支持部１１１ａとの間の補強用梁１１２ｄの内側には、補強用梁１１２ｄと所定間隔を空けて平行に、支持部１１１ｄと支持部１１１ａとに両端を固定された（隣接する支持部同士を連結する）、歪を検知するための検知用梁１１３ｊが設けられている。
検知用梁１１３ｊと支持部１１１ｅとの間には、検知用梁１１３ｊ及び支持部１１１ｅと所定間隔を空けて検知用梁１１３ｊと平行に、検知用梁１１３ｋが設けられている。検知用梁１１３ｋは、補強用梁１１２ｈの支持部１１１ｅ側の端部と補強用梁１１２ｅの支持部１１１ｅ側の端部とを連結している。
検知用梁１１３ｊの長手方向の略中央部と、それに対向する検知用梁１１３ｋの長手方向の略中央部とは、検知用梁１１３ｊ及び検知用梁１１３ｋと直交するように配置された検知用梁１１３ｌにより連結されている。
検知用梁１１３ａ〜１１３ｌは、支持部１１１ａ〜１１１ｅの厚さ方向の上端側に設けられ、例えば、ＳＯＩ基板の活性層から形成することができる。検知用梁１１３ａ〜１１３ｌの太さ（短手方向の幅）は、例えば、７５μｍ程度とすることができる。検知用梁１１３ａ〜１１３ｌのそれぞれの上面は、支持部１１１ａ〜１１１ｅの上面と略面一である。検知用梁１１３ａ〜１１３ｌのそれぞれの厚さは、例えば、５０μｍ程度とすることができる。
検知用梁１１３ａの長手方向の中央部の下面側（検知用梁１１３ａと検知用梁１１３ｃとの交点）には、力点１１４ａが設けられている。検知用梁１１３ａ、１１３ｂ、及び１１３ｃと力点１１４ａとにより、１組の検知ブロックをなしている。
検知用梁１１３ｄの長手方向の中央部の下面側（検知用梁１１３ｄと検知用梁１１３ｆとの交点）には、力点１１４ｂが設けられている。検知用梁１１３ｄ、１１３ｅ、及び１１３ｆと力点１１４ｂとにより、１組の検知ブロックをなしている。
検知用梁１１３ｇの長手方向の中央部の下面側（検知用梁１１３ｇと検知用梁１１３ｉとの交点）には、力点１１４ｃが設けられている。検知用梁１１３ｇ、１１３ｈ、及び１１３ｉと力点１１４ｃとにより、１組の検知ブロックをなしている。
検知用梁１１３ｊの長手方向の中央部の下面側（検知用梁１１３ｊと検知用梁１１３ｌとの交点）には、力点１１４ｄが設けられている。検知用梁１１３ｊ、１１３ｋ、及び１１３ｌと力点１１４ｄとにより、１組の検知ブロックをなしている。
力点１１４ａ〜１１４ｄは、外力が印加される箇所であり、例えば、ＳＯＩ基板のＢＯＸ層及び支持層から形成することができる。力点１１４ａ〜１１４ｄのそれぞれの下面は、支持部１１１ａ〜１１１ｅの下面と略面一である。
このように、力または変位を４つの力点１１４ａ〜１１４ｄから取り入れることで、力の種類毎に異なる梁の変形が得られるため、６軸の分離性が良いセンサを実現することができる。
なお、センサチップ１１０において、応力集中を抑制する観点から、内角を形成する部分はＲ状とすることが好ましい。
図３は、各軸にかかる力及びモーメントを示す符号を説明する図である。図３に示すように、Ｘ軸方向の力をＦｘ、Ｙ軸方向の力をＦｙ、Ｚ軸方向の力をＦｚとする。また、Ｘ軸を軸として回転させるモーメントをＭｘ、Ｙ軸を軸として回転させるモーメントをＭｙ、Ｚ軸を軸として回転させるモーメントをＭｚとする。
図４は、センサチップ１１０のピエゾ抵抗素子の配置を例示する図である。４つ力点１１４ａ〜１１４ｄに対応する各検知ブロックの所定位置には、ピエゾ抵抗素子が配置されている。
具体的には、力点１１４ａに対応する検知ブロックにおいて、ピエゾ抵抗素子ＭｘＲ３及びＭｘＲ４は、検知用梁１１３ａを長手方向に二等分する線上であって、かつ、検知用梁１１３ａの検知用梁１１３ｃに近い領域において検知用梁１１３ｃを長手方向（Ｙ方向）に二等分する線に対して対称な位置に配置されている。また、ピエゾ抵抗素子ＦｙＲ３及びＦｙＲ４は、検知用梁１１３ａを長手方向に二等分する線よりも補強用梁１１２ａ側であって、かつ、検知用梁１１３ａの検知用梁１１３ｃから遠い領域において検知用梁１１３ｃを長手方向に二等分する線に対して対称な位置に配置されている。
また、力点１１４ｂに対応する検知ブロックにおいて、ピエゾ抵抗素子ＭｙＲ３及びＭｙＲ４は、検知用梁１１３ｄを長手方向に二等分する線上であって、かつ、検知用梁１１３ｄの検知用梁１１３ｆに近い領域において検知用梁１１３ｆを長手方向（Ｘ方向）に二等分する線に対して対称な位置に配置されている。また、ピエゾ抵抗素子ＦｘＲ３及びＦｘＲ４は、検知用梁１１３ｄを長手方向に二等分する線よりも補強用梁１１２ｂ側であって、かつ、検知用梁１１３ｄの検知用梁１１３ｆから遠い領域において検知用梁１１３ｆを長手方向に二等分する線に対して対称な位置に配置されている。
また、ピエゾ抵抗素子ＭｚＲ３及びＭｚＲ４は、検知用梁１１３ｄを長手方向に二等分する線上であって、かつ、検知用梁１１３ｄの検知用梁１１３ｆから遠い領域において検知用梁１１３ｆを長手方向に二等分する線に対して対称な位置に配置されている。ピエゾ抵抗素子ＦｚＲ２及びＦｚＲ３は、検知用梁１１３ｅを長手方向に二等分する線よりも支持部１１１ｅ側であって、かつ、検知用梁１１３ｅの検知用梁１１３ｆに近い領域において検知用梁１１３ｆを長手方向に二等分する線に対して対称な位置に配置されている。
また、力点１１４ｃに対応する検知ブロックにおいて、ピエゾ抵抗素子ＭｘＲ１及びＭｘＲ２は、検知用梁１１３ｇを長手方向に二等分する線上であって、かつ、検知用梁１１３ｇの検知用梁１１３ｉに近い領域において検知用梁１１３ｉを長手方向（Ｙ方向）に二等分する線に対して対称な位置に配置されている。また、ピエゾ抵抗素子ＦｙＲ１及びＦｙＲ２は、検知用梁１１３ｇを長手方向に二等分する線よりも補強用梁１１２ｃ側であって、かつ、検知用梁１１３ｇの検知用梁１１３ｉから遠い領域において検知用梁１１３ｉを長手方向に二等分する線に対して対称な位置に配置されている。
また、力点１１４ｄに対応する検知ブロックにおいて、ピエゾ抵抗素子ＭｙＲ１及びＭｙＲ２は、検知用梁１１３ｊを長手方向に二等分する線上であって、かつ、検知用梁１１３ｊの検知用梁１１３ｌに近い領域において検知用梁１１３ｌを長手方向（Ｘ方向）に二等分する線に対して対称な位置に配置されている。また、ピエゾ抵抗素子ＦｘＲ１及びＦｘＲ２は、検知用梁１１３ｊを長手方向に二等分する線よりも補強用梁１１２ｄ側であって、かつ、検知用梁１１３ｊの検知用梁１１３ｌから遠い領域において検知用梁１１３ｌを長手方向に二等分する線に対して対称な位置に配置されている。
また、ピエゾ抵抗素子ＭｚＲ１及びＭｚＲ２は、検知用梁１１３ｊを長手方向に二等分する線上であって、かつ、検知用梁１１３ｊの検知用梁１１３ｌから遠い領域において検知用梁１１３ｌを長手方向に二等分する線に対して対称な位置に配置されている。ピエゾ抵抗素子ＦｚＲ１及びＦｚＲ４は、検知用梁１１３ｋを長手方向に二等分する線よりも支持部１１１ｅ側であって、かつ、検知用梁１１３ｋの検知用梁１１３ｌから遠い領域において検知用梁１１３ｌを長手方向に二等分する線に対して対称な位置に配置されている。
このように、センサチップ１１０では、各検知ブロックに複数のピエゾ抵抗素子を分けて配置している。これにより、力点１１４ａ〜１１４ｄに印加（伝達）された力の向き（軸方向）に応じた、所定の梁に配置された複数のピエゾ抵抗素子の出力の変化に基づいて、所定の軸方向の変位を最大で６軸検知することができる。
また、センサチップ１１０では、検知用梁１１３ｃ、１１３ｆ、１１３ｉ、及び１１３ｌをできるだけ短くして、検知用梁１１３ｂ、１１３ｅ、１１３ｈ、及び１１３ｋを検知用梁１１３ａ、１１３ｄ、１１３ｇ、及び１１３ｊに近つけ、検知用梁１１３ｂ、１１３ｅ、１１３ｈ、及び１１３ｋの長さをできるだけ確保する構造としている。この構造により、検知用梁１１３ｂ、１１３ｅ、１１３ｈ、及び１１３ｋが弓なりに撓みやすくなって応力集中を緩和でき、耐荷重が向上する。
また、センサチップ１１０では、短くしたことで応力に対する変形が小さくなった検知用梁１１３ｃ、１１３ｆ、１１３ｉ、及び１１３ｌにはピエゾ抵抗素子を配置していない。その代り、検知用梁１１３ｃ、１１３ｆ、１１３ｉ、及び１１３ｌよりも細くて長く、弓なりに撓みやすい検知用梁１１３ａ、１１３ｄ、１１３ｇ、及び１１３ｊ、並びに検知用梁１１３ｂ、１１３ｅ、１１３ｈ、及び１１３ｋの応力が最大になる位置の近傍にピエゾ抵抗素子を配置している。その結果、センサチップ１１０では、効率よく応力を取り込むことが可能となり、感度（同じ応力に対するピエゾ抵抗素子の抵抗変化）が向上する。
なお、センサチップ１１０では、歪の検出に用いるピエゾ抵抗素子以外にも、ダミーのピエゾ抵抗素子が配置されている。ダミーのピエゾ抵抗素子は、歪の検出に用いるピエゾ抵抗素子も含めた全てのピエゾ抵抗素子が、支持部１１１ｅの中心に対して点対称となるように配置されている。
ここで、ピエゾ抵抗素子ＦｘＲ１〜ＦｘＲ４は力Ｆｘを検出し、ピエゾ抵抗素子ＦｙＲ１〜ＦｙＲ４は力Ｆｙを検出し、ピエゾ抵抗素子ＦｚＲ１〜ＦｚＲ４は力Ｆｚを検出する。また、ピエゾ抵抗素子ＭｘＲ１〜ＭｘＲ４はモーメントＭｘを検出し、ピエゾ抵抗素子ＭｙＲ１〜ＭｙＲ４はモーメントＭｙを検出し、ピエゾ抵抗素子ＭｚＲ１〜ＭｚＲ４はモーメントＭｚを検出する。
このように、センサチップ１１０では、各検知ブロックに複数のピエゾ抵抗素子を分けて配置している。これにより、力点１１４ａ〜１１４ｄに印加（伝達）された力または変位の向き（軸方向）に応じた、所定の梁に配置された複数のピエゾ抵抗素子の出力の変化に基づいて、所定の軸方向の変位を最大で６軸検知することができる。
具体的には、センサチップ１１０において、Ｚ軸方向の変位（Ｍｘ、Ｍｙ、Ｆｚ）は、所定の検知用梁の変形に基づいて検知することができる。すなわち、Ｘ軸方向及びＹ軸方向のモーメント（Ｍｘ、Ｍｙ）は、第１の検知用梁である検知用梁１１３ａ、１１３ｄ、１１３ｇ、及び１１３ｊの変形に基づいて検知することができる。また、Ｚ軸方向の力（Ｆｚ）は、第２の検知用梁である検知用梁１１３ｅ及び１１３ｋの変形に基づいて検知することができる。
また、センサチップ１１０において、Ｘ軸方向及びＹ軸方向の変位（Ｆｘ、Ｆｙ、Ｍｚ）は、所定の検知用梁の変形に基づいて検知することができる。すなわち、Ｘ軸方向及びＹ軸方向の力（Ｆｘ、Ｆｙ）は、第１の検知用梁である検知用梁１１３ａ、１１３ｄ、１１３ｇ、及び１１３ｊの変形に基づいて検知することができる。また、Ｚ軸方向のモーメント（Ｍｚ）は、第１の検知用梁である検知用梁１１３ｄ及び１１３ｊの変形に基づいて検知することができる。
センサチップ１１０において、１つの軸につき１個ずつ形成されたブリッジ回路から各軸の出力が得られる。
但し、ピエゾ抵抗素子の数を減らし、５軸以下の所定の軸方向の変位を検知するセンサチップとすることも可能である。
図５は、センサチップ１１０における電極配置と配線を例示する図であり、センサチップ１１０をＺ軸方向上側から視た平面図である。図５に示すように、センサチップ１１０は、電気信号を取り出すための複数の電極パッド１５を有している。各電極パッド１５は、力点１１４ａ〜１１４ｄに力が印加された際の歪みが最も少ない、センサチップ１１０の支持部１１１ａ〜１１１ｄの上面に配置されている。各ピエゾ抵抗素子から電極パッド１５までの配線１６は、各補強用梁上及び各検知用梁上を適宜引き回すことができる。
このように、各補強用梁は、必要に応じて配線を引き出す際の迂回路としても利用できるため、検知用梁とは別に補強用梁を配置することで、配線設計の自由度を向上することができる。これにより、各ピエゾ抵抗素子を、より理想的な位置に配置することが可能となる。
また、センサチップ１１０は、基板電位を電源電圧でプルアップするための電極パッド１５ａを有している。
図６は、図５中の支持部１１１ｂの領域１０における電極パッド及び配線のレイアウトを例示する図である。配線１６は、基板上に形成されたアルミニウム等からなる金属配線である。各配線１６は、同一の層からなり、各部に引き回されるため、配線１６が交差する部分には、拡散配線１７が形成されている。拡散配線１７は、基板内の拡散層により形成された配線であり、コンタクトプラグ１８を介して配線１６に接続されている。
図７は、図５中のピエゾ抵抗素子ＭｚＲ４，ＦｘＲ４を含む領域１１における配線のレイアウトを例示する図である。ピエゾ抵抗素子ＭｚＲ４，ＦｘＲ４は、それぞれ一対の拡散配線１７の間に形成されている。ピエゾ抵抗素子ＭｚＲ４，ＦｘＲ４は、拡散配線１７と同一の極性であって、かつ不純物濃度が拡散配線１７より低濃度の拡散領域である。拡散配線１７は、コンタクトプラグ１８を介して配線１６に接続されている。
拡散配線１７及びピエゾ抵抗素子ＭｚＲ４，ＦｘＲ４の周囲には、拡散配線１７及びピエゾ抵抗素子ＭｚＲ４，ＦｘＲ４とは反対の極性の拡散領域からなる第１バリア層１９が形成されている。すなわち、第１バリア層１９は、拡散配線１７及びピエゾ抵抗素子の形成領域１９ａを除く領域に形成されている。
第１バリア層１９は、少なくとも隣接する拡散配線１７間（ピエゾ抵抗素子が接続される部分は除く）に形成される。
図８は、図７中のＡ−Ａ線に沿った断面を示す図である。図８に示すように、センサチップ１１０は、半導体基板２００を用いて形成されている。ＳＯＩ基板を用いてセンサチップ１１０を形成する場合には、半導体基板２００は、例えば、ＳＯＩ基板の活性層である。半導体基板２００は、例えば、単結晶シリコンにｎ型不純物を注入してなるｎ型半導体基板である。半導体基板２００の不純物濃度は、例えば、１．０×１０−１５［ｍ−３］である。
拡散配線１７は、半導体基板２００の表層の所定領域にｐ型不純物を注入することにより形成されている。
第１バリア層１９は、半導体基板２００の表層の所定領域にｎ型不純物を注入することにより形成されている。第１バリア層１９の不純物濃度は、半導体基板２００の不純物濃度より高く、例えば、４．０×１０−１５［ｍ−３］である。第１バリア層１９は、拡散配線１７の端部から間隔Ｓ１だけ離すように形成されている。間隔Ｓ１は、例えば３．５μｍである。
ピエゾ抵抗素子ＭｚＲ４は、半導体基板２００の表層の所定領域にｐ型不純物を注入することにより形成されている。ピエゾ抵抗素子ＭｚＲ４の不純物濃度は、拡散配線１７の不純物濃度よりも低い。他のピエゾ抵抗素子についても同様であり、ピエゾ抵抗素子ＭｚＲ４と同一の製造工程により形成される。
さらに、半導体基板２００の表層には、第２バリア層２０が形成されている。第２バリア層２０は、半導体基板２００の表層の所定領域にｎ型不純物を注入することにより形成されている。第２バリア層２０は、拡散配線１７、第１バリア層１９、及びピエゾ抵抗素子よりも浅い表層に形成されている。第２バリア層２０の不純物濃度は、第１バリア層１９の不純物濃度より高く、例えば、１．０×１０−１３［ｍ−３］である。
第２バリア層２０は、コンタクトプラグ１８の形成領域１８ａ（図７参照）を除く領域に形成されている。また、第２バリア層２０は、拡散配線１７の端部から間隔Ｓ２だけ離すように形成されている。間隔Ｓ２は、例えば２〜３μｍ程度である。
半導体基板２００上には、酸化シリコン（ＳｉＯ２）からなる表面絶縁膜２０１が形成されている。また、表面絶縁膜２０１上には、窒化シリコン（Ｓｉ３Ｎ４）からなる層間絶縁膜２０２が形成されている。
コンタクトプラグ１８は、層間絶縁膜２０２及び表面絶縁膜２０１をエッチングすることにより形成した貫通孔に金属材料を充填することにより形成されている。
配線１６は、層間絶縁膜２０２上に製膜したアルミニウム等からなる金属膜をパターニングすることにより形成されている。また、電極パッド１５は、配線１６と同一の金属膜により形成されている。
なお、半導体基板２００には、拡散配線１７、第１バリア層１９、ピエゾ抵抗素子、第２バリア層２０が、この順に形成される。第１バリア層１９は、例えば、５０ＫｅＶの加速電圧でｎ型不純物をイオン注入することにより形成される。第１バリア層１９及び第２バリア層２０の深さは、それぞれほぼ一定である。
図９は、第１バリア層１９の形成領域を示す平面図である。第１バリア層１９は、基本的に、拡散配線１７及びピエゾ抵抗素子の形成領域１９ａを除く領域に形成されるが、本実施形態では、電極パッド１５の形成領域１９ｂも除いている。
図１０は、第２バリア層２０の形成領域を示す平面図である。第２バリア層２０は、基本的に、コンタクトプラグ１８の形成領域１８ａを除く領域に形成されるが、本実施形態では、電極パッド１５の形成領域１８ｂも除いている。また、第２バリア層２０は、上述のプルアップ用の電極パッド１５ａを半導体基板２００とコンタクトするためのコンタクト部１８ｃが除かれている。
図１１は、センサチップ１１０の要部の断面を概略的に示す図である。図１１に示すように、電極パッド１５の下方には、第１バリア層１９及び第２バリア層２０は設けられていない。これは、電極パッド１５にはボンディングワイヤが接続されるので、ワイヤボンディング時の応力により、第１バリア層１９及び第２バリア層２０の全体に影響が生じることを抑制するためである。なお、本実施形態では、ワイヤボンディング時の応力の影響を考慮して、電極パッド１５の下方に第１バリア層１９及び第２バリア層２０を設けていないが、ワイヤボンディング時の応力が第1バリア層１９及び第２バリア層２０に与える影響を無視できるような場合には、第１バリア層１９と第２バリア層２０のいずれか１つ又は両方を電極パッド１５の下方に設けてもよい。
プルアップ用の電極パッド１５ａに接続されたコンタクトプラグ１５ｂの下方には、第２バリア層２０は設けられていないが、第１バリア層１９が設けられている。したがって、プルアップ用の電極パッド１５ａは、層間絶縁膜２０２及び表面絶縁膜２０１を貫通するコンタクトプラグ１５ｂを介して第１バリア層１９に接続されており、第１バリア層１９の電位を電源電圧ＶＤＤでプルアップする。
（効果）
拡散配線１７の周囲には空乏層ＤＬが生じるが、配線１６と半導体基板２００との電位差等により、空乏層ＤＬが薄くなり、寄生ＭＯＳ構造が生じることにより、隣接する拡散配線１７にリークパスが発生する可能性がある。本実施形態に係るセンサチップ１１０では、隣接する拡散配線１７に、拡散配線１７とは極性が反対の第１バリア層１９が形成されているので、逆方向バイアスにより空乏層ＤＬが広がり、リーク電流の発生が抑制される。同様に、本実施形態に係るセンサチップ１１０では、隣接するピエゾ抵抗素子間にもピエゾ抵抗素子とは極性が反対の第１バリア層１９が形成されているので、ピエゾ抵抗素子間におけるリーク電流の発生が抑制される。
また、センサチップ１１０の表面に、帯電した異物が付着した場合に、配線１６と拡散配線１７との間や、配線１６とピエゾ抵抗素子との間でリークパスが生じる可能性がある。本実施形態に係るセンサチップ１１０では、拡散配線１７及びピエゾ抵抗素子の表層に、拡散配線１７及びピエゾ抵抗素子とは極性が反対の第２バリア層２０が形成されているので、拡散配線１７及びピエゾ抵抗素子と第２バリア層２０との間にも空乏層ＤＬが形成され、配線１６と拡散配線１７との間や、配線１６とピエゾ抵抗素子との間におけるリーク電流の発生が抑制される。
リーク電流の発生を抑制することにより、センサチップ１１０の出力におけるオフセット特性やノイズ特性が向上する。オフセット特性とは、ブリッジ回路からの出力電圧のオフセット電圧の特性である。リーク電流が発生することにより、オフセット電圧にはリーク電流に応じた変動が生じ、力及びモーメントの検出値に誤差が生じてしまう。リーク電流の発生を抑制することにより、検出精度を向上させることが可能となる。特に、６軸検知を可能とするセンサチップ１１０では、Ｚ軸方向の力及びモーメントに対する出力が小さく、リーク電流の影響を受けやすいため、リーク電流の発生を抑制することによる改善効果が大きい。
なお、上記実施形態では、半導体基板２００、第１バリア層１９、及び第２バリア層２０をｎ型とし、拡散配線１７及びピエゾ抵抗素子をｐ型としているが、これとは逆に、第１バリア層１９、及び第２バリア層２０をｐ型とし、拡散配線１７及びピエゾ抵抗素子をｎ型としてもよい。各層の不純物濃度の関係は、上記と同様である。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
１５ 電極パッド、１５ａ 電極パッド、１５ｂ コンタクトプラグ、１６ 配線、１７ 拡散配線、１８ コンタクトプラグ、１８ｃ コンタクト部、１９ 第１バリア層、２０ 第２バリア層、１１０ センサチップ、２００ 半導体基板、２０１ 表面絶縁膜、２０２ 層間絶縁膜

Claims (8)

  1. 半導体基板内に形成され、前記半導体基板とは反対の極性を有するピエゾ抵抗素子と、
    前記半導体基板内に形成され、前記半導体基板とは反対の極性を有する拡散配線と、
    前記半導体基板内の隣接する前記拡散配線の間に形成され、前記半導体基板と同一の極性を有する第１バリア層と、
    前記ピエゾ抵抗素子と前記拡散配線との表層に形成され、前記第１バリア層と同一の極性を有する第２バリア層と、
    を有するセンサ装置。
  2. 前記第１バリア層は、さらに隣接する前記ピエゾ抵抗素子の間に形成されている請求項１に記載のセンサ装置。
  3. 前記第１バリア層は前記半導体基板より不純物濃度が高く、前記第２バリア層は前記第１バリア層より不純物濃度より高い請求項１または２に記載のセンサ装置。
  4. 前記拡散配線は、前記ピエゾ抵抗素子より不純物濃度が高い請求項３に記載のセンサ装置。
  5. 前記半導体基板上に、絶縁膜を介して形成された配線を有し、前記配線は、前記絶縁膜を貫通するコンタクトプラグを介して前記拡散配線に接続されている請求項１ないし４いずれか１項に記載のセンサ装置。
  6. 前記絶縁膜上に形成されたプルアップ用の電極パッドを有し、前記電極パッドは、前記絶縁膜を貫通するコンタクトプラグを介して前記第１バリア層に接続されている請求項５に記載のセンサ装置。
  7. 前記半導体基板の極性はｎ型である請求項６に記載のセンサ装置。
  8. 多軸方向の力及び／又は力のモーメントを検知可能な請求項１ないし７いずれか１項に記載のセンサ装置。
JP2019014734A 2019-01-30 2019-01-30 センサ装置 Active JP7298092B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019014734A JP7298092B2 (ja) 2019-01-30 2019-01-30 センサ装置
US16/739,356 US11320324B2 (en) 2019-01-30 2020-01-10 Sensor device
CN202010031653.1A CN111504540B (zh) 2019-01-30 2020-01-13 传感器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019014734A JP7298092B2 (ja) 2019-01-30 2019-01-30 センサ装置

Publications (2)

Publication Number Publication Date
JP2020122713A true JP2020122713A (ja) 2020-08-13
JP7298092B2 JP7298092B2 (ja) 2023-06-27

Family

ID=71732369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019014734A Active JP7298092B2 (ja) 2019-01-30 2019-01-30 センサ装置

Country Status (3)

Country Link
US (1) US11320324B2 (ja)
JP (1) JP7298092B2 (ja)
CN (1) CN111504540B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022142118A (ja) * 2021-03-16 2022-09-30 ミネベアミツミ株式会社 センサチップ、力覚センサ装置
JP2022142117A (ja) * 2021-03-16 2022-09-30 ミネベアミツミ株式会社 センサチップ、力覚センサ装置
US20240079240A1 (en) * 2022-09-01 2024-03-07 Honeywell International Inc. Method for applying a cap layer to protect electrical components of a semiconductor device from e-beam irradiation

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195135A (ja) * 1983-04-21 1984-11-06 Nec Corp 力の方向検出器
JPH0637187A (ja) * 1992-07-15 1994-02-10 Nippondenso Co Ltd 半導体歪みセンサ
JPH07302917A (ja) * 1994-05-10 1995-11-14 Fuji Electric Co Ltd 半導体圧力センサ
JP2000223717A (ja) * 1999-02-04 2000-08-11 Yokogawa Electric Corp 半導体センサ
JP2004109112A (ja) * 2002-07-22 2004-04-08 Denso Corp 半導体センサ
JP2004109114A (ja) * 2002-07-26 2004-04-08 Matsushita Electric Works Ltd 半導体多軸加速度センサ
JP2008082835A (ja) * 2006-09-27 2008-04-10 Oki Electric Ind Co Ltd 半導体歪測定装置、歪測定方法、圧力センサ及び加速度センサ
JP2012083304A (ja) * 2010-10-14 2012-04-26 Rohm Co Ltd Ｍｅｍｓセンサ
JP2014135391A (ja) * 2013-01-10 2014-07-24 Mitsumi Electric Co Ltd ピエゾ抵抗素子及び半導体センサ
US20170261567A1 (en) * 2016-03-10 2017-09-14 Allegro Microsystems, Llc Electronic circuit for compensating a sensitivity drift of a hall effect element due to stress
JP2018021796A (ja) * 2016-08-02 2018-02-08 アイシン精機株式会社 半導体歪ゲージ
JP2018044811A (ja) * 2016-09-13 2018-03-22 株式会社村田製作所 ピエゾ抵抗型センサ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125820A (en) * 1975-10-06 1978-11-14 Honeywell Inc. Stress sensor apparatus
JPH0831608B2 (ja) * 1987-03-25 1996-03-27 日本電装株式会社 半導体圧力センサの製造方法
JPS641345A (en) 1987-06-24 1989-01-05 Nippon Hoso Kyokai <Nhk> Fm multiplex receiver
JP2901253B2 (ja) * 1988-09-02 1999-06-07 山口日本電気株式会社 圧力センサ
JP3447826B2 (ja) * 1994-11-30 2003-09-16 株式会社東芝 半導体記憶装置
JP3344138B2 (ja) * 1995-01-30 2002-11-11 株式会社日立製作所 半導体複合センサ
JP4011345B2 (ja) 2002-01-11 2007-11-21 本田技研工業株式会社 多軸力センサチップ
US6823744B2 (en) 2002-01-11 2004-11-30 Honda Giken Kogyo Kabushiki Kaisha Six-axis force sensor
TWI416739B (zh) * 2006-05-01 2013-11-21 Tanita Seisakusho Kk 半導體型應變檢測器及其製造方法
JP2011013179A (ja) * 2009-07-06 2011-01-20 Yamatake Corp 圧力センサ及び圧力センサの製造方法
US10634695B2 (en) 2017-04-26 2020-04-28 Minebea Mitsumi Inc. Force sensor
JP6940037B2 (ja) 2017-04-26 2021-09-22 ミネベアミツミ株式会社 力覚センサ装置
EP3581903B1 (en) * 2018-06-14 2021-04-07 Melexis Technologies NV N-implant electrical shield for piezo-resistor sensor

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195135A (ja) * 1983-04-21 1984-11-06 Nec Corp 力の方向検出器
JPH0637187A (ja) * 1992-07-15 1994-02-10 Nippondenso Co Ltd 半導体歪みセンサ
JPH07302917A (ja) * 1994-05-10 1995-11-14 Fuji Electric Co Ltd 半導体圧力センサ
JP2000223717A (ja) * 1999-02-04 2000-08-11 Yokogawa Electric Corp 半導体センサ
JP2004109112A (ja) * 2002-07-22 2004-04-08 Denso Corp 半導体センサ
JP2004109114A (ja) * 2002-07-26 2004-04-08 Matsushita Electric Works Ltd 半導体多軸加速度センサ
JP2008082835A (ja) * 2006-09-27 2008-04-10 Oki Electric Ind Co Ltd 半導体歪測定装置、歪測定方法、圧力センサ及び加速度センサ
JP2012083304A (ja) * 2010-10-14 2012-04-26 Rohm Co Ltd Ｍｅｍｓセンサ
JP2014135391A (ja) * 2013-01-10 2014-07-24 Mitsumi Electric Co Ltd ピエゾ抵抗素子及び半導体センサ
US20170261567A1 (en) * 2016-03-10 2017-09-14 Allegro Microsystems, Llc Electronic circuit for compensating a sensitivity drift of a hall effect element due to stress
JP2018021796A (ja) * 2016-08-02 2018-02-08 アイシン精機株式会社 半導体歪ゲージ
JP2018044811A (ja) * 2016-09-13 2018-03-22 株式会社村田製作所 ピエゾ抵抗型センサ

Also Published As

Publication number Publication date
CN111504540B (zh) 2023-10-03
US11320324B2 (en) 2022-05-03
CN111504540A (zh) 2020-08-07
US20200240857A1 (en) 2020-07-30
JP7298092B2 (ja) 2023-06-27

Similar Documents

Publication Publication Date Title
CN111504540B (zh) 传感器装置
KR100715644B1 (ko) 가속도 센서
US20110113881A1 (en) Acceleration sensor and method of fabricating acceleration sensor
JP2017090069A (ja) 力学量センサ
JP4431475B2 (ja) 半導体型３軸加速度センサ
JP2006349563A (ja) 慣性力センサ
JP4847686B2 (ja) 半導体加速度センサ
JP3938198B1 (ja) ウェハレベルパッケージ構造体およびセンサエレメント
JP2008008672A (ja) 加速度センサ
JP2010085143A (ja) 加速度センサー
JP2007263766A (ja) センサ装置
JP2006208272A (ja) 半導体多軸加速度センサ
JP2007173757A (ja) センサエレメント
JP2006250550A (ja) センサ
JP4665733B2 (ja) センサエレメント
JP2010008172A (ja) 半導体装置
JP5033045B2 (ja) 半導体素子の実装構造
JP2007263767A (ja) センサ装置
JP5069410B2 (ja) センサエレメント
JP6098399B2 (ja) 加速度センサー
JP4466344B2 (ja) 加速度センサ
JP2006300904A (ja) 物理量センサ
JP2008157825A (ja) センサ装置
JP4000168B2 (ja) センサ装置
JP4000169B2 (ja) チップサイズパッケージ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190530

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20211216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230208

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230216

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230525

R150 Certificate of patent or registration of utility model

Ref document number: 7298092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150