JP2020113823A - 光電変換装置およびカメラ - Google Patents

光電変換装置およびカメラ Download PDF

Info

Publication number
JP2020113823A
JP2020113823A JP2019001378A JP2019001378A JP2020113823A JP 2020113823 A JP2020113823 A JP 2020113823A JP 2019001378 A JP2019001378 A JP 2019001378A JP 2019001378 A JP2019001378 A JP 2019001378A JP 2020113823 A JP2020113823 A JP 2020113823A
Authority
JP
Japan
Prior art keywords
region
photoelectric conversion
conversion device
conductivity type
charge transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019001378A
Other languages
English (en)
Other versions
JP2020113823A5 (ja
JP7316046B2 (ja
Inventor
大地 瀬戸
Daichi Seto
大地 瀬戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019001378A priority Critical patent/JP7316046B2/ja
Priority to US16/722,850 priority patent/US11430827B2/en
Publication of JP2020113823A publication Critical patent/JP2020113823A/ja
Publication of JP2020113823A5 publication Critical patent/JP2020113823A5/ja
Application granted granted Critical
Publication of JP7316046B2 publication Critical patent/JP7316046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】大きな飽和電荷量と電荷の転送性能とを両立するのに有利な光電変換装置及びカメラを提供する。【解決手段】光電変換装置が有する画素領域に含まれる画素１２であって、基板１１０の表面の側に配された、第１導電型の第１領域を含む光電変換部ＰＤ、光電変換部で生成された電荷が転送される第１導電型のフローティングディフュージョンＦＤ１２０および光電変換部とフローティングディフュージョンＦＤ１２０との間に配された電荷転送部１２５と、電荷転送部１２５の上に配された転送用ゲート電極１２４と、第１領域のポテンシャルを制御するために、光電変換部ＰＤの上に配されたポテンシャル制御電極１１５と、を含む。表面に対する正射影において、ポテンシャル制御電極１１５が、転送用ゲート電極１２４から離間して配されている。【選択図】図３

Description

本発明は、光電変換装置およびカメラに関する。
光電変換装置において、入射する光に応じた電荷を生成する光電変換部として、ｐ型半導体領域と電荷蓄積領域として機能するｎ型半導体領域とのｐｎ接合を用いたフォトダイオードが広く使用されている。光電変換部の飽和電荷量を増加させるために、電荷蓄積領域の内部のポテンシャルを深くした場合、電荷蓄積領域と電荷が転送されるフローティングディフュージョンとの電位差が小さくなり、電荷の転送性能が低下してしまう。特許文献１には、フォトダイオードの上に電位調整電極を設け、電荷を転送する際に電位調整電極からフォトダイオードに負の電圧を印加することによって、フォトダイオードの内部のポテンシャルを浅くし、電荷の転送性能を向上させることが示されている。
特開平１０−１１２５３５号公報
特許文献１に示される構造において、電位調整電極の一部が電荷を転送するチャネル領域と重なるように配される。電荷を転送する際、電位調整電極から負の電圧が印可されるため、電位調整電極とチャネル領域とが重なる領域に、ポテンシャル障壁が形成されてしまう可能性がある。チャネル領域にポテンシャル障壁が形成された場合、電荷の転送性能が低下してしまう。
本発明は、大きな飽和電荷量と電荷の転送性能とを両立するのに有利な技術を提供することを目的とする。
上記課題に鑑みて、本発明の実施形態に係る光電変換装置は、基板の表面の側に配された、第１導電型の第１領域を含む光電変換部、光電変換部で生成された電荷が転送される第１導電型のフローティングディフュージョン、および、光電変換部とフローティングディフュージョンとの間に配された電荷転送部と、電荷転送部の上に配された転送用ゲート電極と、第１領域のポテンシャルを制御するために、光電変換部の上に配されたポテンシャル制御電極と、を含み、表面に対する正射影において、ポテンシャル制御電極が、転送用ゲート電極から離間して配されていることを特徴とする。
本発明によれば、大きな飽和電荷量と電荷の転送性能とを両立するのに有利な技術を提供することができる。
本発明の実施形態に係る光電変換装置の構成例を示す図。 図１の光電変換装置の画素の平面図。 図２の画素の断面図。 図２の画素の等価回路図。 図２の画素のポテンシャル図。 図１の光電変換装置の読出動作時のタイミング図。 図１の光電変換装置の画素の平面図。 図７の画素の平面図。 図７の画素のポテンシャル図。 図１の光電変換装置の画素の平面図。 図１０の画素の平面図。 図１０の画素のポテンシャル図。
以下、本発明に係る光電変換装置の具体的な実施形態を、添付図面を参照して説明する。以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
第１実施形態
図１〜６を参照して、本発明の第１実施形態における光電変換装置の構成について説明する。図１は、本実施形態の光電変換装置１００の構成例を示す図である。光電変換装置１００は、図１に示されるように、画素領域１０、垂直走査回路２０、列読出回路３０、水平走査回路４０、制御回路５０、出力回路６０を含む。
画素領域１０には、複数の行および複数の列に渡って、マトリクス状に配された複数の画素１２が設けられている。画素領域１０の画素アレイの各行には、行方向（図１において横方向。）に延在するように、制御信号線１４が配されている。制御信号線１４は、行ごとに配された画素１２それぞれに接続され、行方向に並ぶ画素１２に共通の信号線をなしている。また、画素領域１０の画素アレイの各列には、列方向（図１において縦方向。）に延在するように、垂直出力線１６が配されている。垂直出力線１６は、列ごとに配された画素１２それぞれに接続され、列方向に並ぶ画素１２に共通の信号線をなしている。
行ごとに配された制御信号線１４は、垂直走査回路２０に接続されている。垂直走査回路２０は、画素１２から画素信号を読み出す際に、画素１２に配された読出回路を駆動するための制御信号を、制御信号線１４を介して画素１２に供給する。
列ごとに配された垂直出力線１６の一端は、列読出回路３０に接続されている。画素１２から読み出された画素信号は、垂直出力線１６を介して列読出回路３０に供給される。列読出回路３０は、画素１２から読み出された画素信号に対して所定の信号処理、例えば、増幅処理やアナログデジタル（ＡＤ）変換処理などの信号処理を実施する。列読出回路３０は、差動増幅回路、サンプルホールド回路、ＡＤ変換回路などを含みうる。
水平走査回路４０は、列読出回路３０において処理された画素信号を列ごとに順次、出力回路６０に転送するための制御信号を、列読出回路３０に供給する。制御回路５０は、垂直走査回路２０、列読出回路３０および水平走査回路４０の動作やそのタイミングを制御する制御信号を供給する。出力回路６０は、バッファアンプ、差動増幅器などを含み、列読出回路３０から読み出された画素信号を光電変換装置１００の外部に出力する。
図２は、本実施形態における光電変換装置１００の画素領域１０に配された、それぞれの画素１２の平面レイアウトを示す図である。図３は、図２のＡ−Ａ’に沿った画素１２の断面図である。図２、３には、画素領域１０に配される複数の画素１２のうち１つの画素１２の平面レイアウトが示されているが、画素領域１０には左右方向および上下方向に所定の単位画素ピッチで図２に示される平面レイアウトが周期的に配されうる。図２に示す点線は、互いに隣接する画素１２との間の境界線の一例である。
基板１１０の表面部には、それぞれの画素１２の活性領域１１２を画定する素子分離用の絶縁領域１１４が設けられている。活性領域１１２には、光電変換部ＰＤおよびフローティングディフュージョン（ＦＤ）１２０が、光電変換部ＰＤとＦＤ１２０との間に配された電荷転送部１２５を含むｎ型（第１導電型）の領域１２７（第２領域）の中に配されている。領域１２７は、基板１１０のうち表面に近い領域といえる。基板１１０には、例えば、シリコンなどの半導体基板が用いられうる。ここで、基板１１０の表面とは、図３の断面図において、基板１１０の「上」側の面のことを指す。また、本明細書において、「上」、「下」との表現は、図３に示されるような断面図における「上」、「下」にそれぞれ対応する。
光電変換部ＰＤは、半導体の基板１１０の領域１２７に設けられたｎ型の領域１１８（第１領域）と、領域１１８に接し領域１１８よりも基板１１０の表面の側に配され、ｎ型の導電型とは反対のｐ型（第２導電型）の導電型の領域１１６（第６領域）と、を含む。領域１１８と領域１１６とは、埋め込み型のフォトダイオードを構成する。領域１１８は、光電変換部ＰＤで生じた信号電荷（電子）を蓄積するための電荷蓄積領域である。ここで、領域１２７のｎ型の不純物濃度は、領域１１８のｎ型の不純物濃度よりも低い。
ＦＤ１２０は、光電変換部ＰＤで生成された電荷が転送されるｎ型の半導体領域である。ＦＤ１２０は、電荷蓄積領域として機能するｎ型の領域１１８から離間して設けられる。
光電変換部ＰＤとＦＤ１２０との間には、ｎ型の半導体領域である電荷転送部１２５が配される。電荷転送部１２５は、図３に示されるように領域１２７の一部であってもよく、領域１１８やＦＤ１２０と同じ導電型の、領域１１８やＦＤ１２０よりも不純物濃度が低い領域でありうる。電荷転送部１２５の上には、光電変換部ＰＤからＦＤ１２０への電荷の転送を制御するための転送用ゲート電極１２４が配される。転送用ゲート電極１２４には、ポリシリコンが用いられてもよいし、金属が用いられてもよいし、シリコンと金属との化合物であるシリサイドが用いられてもよいし、それらの積層構造であってもよい。例えば、転送用ゲート電極１２４にポリシリコンが用いられる場合、ｐ型のポリシリコンが、転送用ゲート電極１２４として用いられていてもよい。また、電荷転送部１２５に、ＦＤ１２０と接し、領域１１８および基板１１０の表面から離間したｐ型の領域１２６（第３領域）が配されうる。領域１２６は、領域１１８に電荷を蓄積する間、領域１１８とＦＤ１２０とを、より確実に電気的に分離するために配される。領域１２６の不純物濃度は、領域１１６の不純物濃度よりも低くてもよい。
基板１１０の領域１２７のうち領域１１８およびＦＤ１２０よりも深い位置、換言するとより下の側に、ｐ型の領域１３０、１３２、１３４が配される。領域１３０は、基板１１０の内部において、互いに隣接する画素１２を電気的に分離する。領域１３２は、領域１３０よりもさらに基板１１０の深い位置において、互いに隣接する画素１２を電気的に分離する。領域１３４（第５領域）は、光の入射によって基板１１０中で発生した信号電荷を有効に集める深さを規定するために機能する。基板１１０の表面に対する正射影において、領域１３４は、領域１１８、領域１１６、ＦＤ１２０および電荷転送部１２５の全体と重なるように配される。図３に示されるように、基板１１０の表面に対する正射影において、領域１３４は、それぞれの画素１２の全体に配されていてもよい。領域１３０、１３２、１３４の不純物濃度は、領域１１６の不純物濃度よりも低くてもよい。ここで、本明細書において、「基板１１０の表面に対する正射影」を「平面視」と示す。例えば、上述の領域１３４は、「平面視」において、それぞれの画素１２の全体に配されていてもよい、と表現する。
それぞれの画素１２には、領域１１８のポテンシャルを制御するために、図２、３に示されるように、光電変換部ＰＤの上に配されたポテンシャル制御電極１１５をさらに含む。平面視において、ポテンシャル制御電極１１５は、領域１１８と重なる位置に転送用ゲート電極１２４から離間して配されている。すなわち、平面視において、領域１１８は、ポテンシャル制御電極１１５に覆われる部分１１８１（第１部分）と、部分１１８１よりも電荷転送部１２５の側に配され、ポテンシャル制御電極１１５に覆われていない部分１１８２（第２部分）とを含む。
平面視において、転送用ゲート電極１２４とポテンシャル制御電極１１５とが、互いに離間することによって、電荷を転送する際、後述するように電荷転送部１２５にポテンシャル障壁が形成されてしまうことを抑制することができる。また、平面視において、ポテンシャル制御電極１１５が、領域１１８と領域１１６とが重なる部分に配されていてもよい。また、ポテンシャル制御電極１１５の平面的なレイアウトは、特に限定されるものではない。例えば、図２に示されるように、平面視において、ポテンシャル制御電極１１５は、電荷を転送する方向と交差する方向に、領域１１８の一端から他端まで横断するように配されていてもよい。
それぞれの画素１２は、図４に示されるように、光電変換部ＰＤと、転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を含む。光電変換部ＰＤは、例えばフォトダイオードであり、アノードが接地電圧線に接続され、カソードが転送トランジスタＭ１のソースに接続されている。光電変換部ＰＤは、図２、３に示される領域１１８および領域１１６を含む。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソースおよび増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のソースは、図２、３に示される領域１１８である。また、転送トランジスタＭ１のゲート電極は、図２、３に示される転送用ゲート電極１２４である。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソースおよび増幅トランジスタＭ３のゲートの接続ノードであるフローティングディフュージョンＦＤは、図２、３に示されるＦＤ１２０であり、このノードが含む容量成分は電荷電圧変換部を構成する。リセットトランジスタＭ２のドレインおよび増幅トランジスタＭ３のドレインは、電源電圧Ｖｄｄに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１６に接続されている。垂直出力線１６の他端には、電流源１８が接続されている。
制御信号線１４は、図４に示される回路構成の場合、転送ゲート信号線ＴＸ、リセット信号線ＲＥＳ、選択信号線ＳＥＬを含む。転送ゲート信号線ＴＸは、転送トランジスタＭ１のゲート電極に接続される。リセット信号線ＲＥＳは、リセットトランジスタＭ２のゲート電極に接続される。選択信号線ＳＥＬは、選択トランジスタＭ４のゲート電極に接続される。
光電変換部ＰＤは、入射する光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を領域１１８に蓄積する。図４に示される構成において、光電変換部ＰＤには、上述のポテンシャル制御電極１１５に相当する容量１５が接続されており、容量１５は光電変換部ＰＤの内部の容量を変化させるための素子としてあらわされる。転送トランジスタＭ１は、オン動作（導通）することによって光電変換部ＰＤの電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤの電圧は、その容量による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。増幅トランジスタＭ３は、ドレインに電源電圧Ｖｄｄが供給され、ソースに選択トランジスタＭ４を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これによって、増幅トランジスタＭ３は、フローティングディフュージョンＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して垂直出力線１６に出力する。リセットトランジスタＭ２は、オン動作することによって、フローティングディフュージョンＦＤを電源電圧Ｖｄｄに応じた電圧にリセットする。
次に、本実施形態における電荷の読出動作、および、掃出動作について説明する。図５は、光電変換部ＰＤ（領域１１８）から電荷転送部１２５を介してフローティングディフュージョンＦＤ（ＦＤ１２０）に至る部分のポテンシャル分布を示す図である。図６は読み出し動作時のクロックタイミング図である。このタイミング図には、図４に示される選択信号線ＳＥＬ、リセット信号線ＲＥＳ、転送ゲート信号線ＴＸと、図２、３に示されるポテンシャル制御電極１１５と、のそれぞれの駆動電圧Ｖｓｅｌ、Ｖｒｅｓ、Ｖｔｘ、Ｖｐが、示されている。
図５の線５０１で示される電荷蓄積時において、ポテンシャル制御電極１１５への電圧の印加は行わず、電荷蓄積域である領域１１８のポテンシャルを、電荷転送部１２５のポテンシャルよりも深くすることによって、電荷を十分に蓄積する。この電荷の十分な蓄積によって、光電変換部ＰＤの飽和電荷量およびブルーミングマージンを高くすることができる。
一方、図５の線５０２で示される電荷読み出し時において、読出電圧（駆動電圧Ｖｔｘ）の印加パルスに同期して、電荷蓄積時に対し負方向となる電圧をポテンシャル制御電極１１５から光電変換部ＰＤへ印加する。より詳細には、図６に示されるように、駆動電圧Ｖｔｘのパルスの発生とともにポテンシャル制御電極１１５へ電荷蓄積時に対し負方向となる電圧を与える（駆動電圧Ｖｐ）ことで、領域１１８のポテンシャルを浅くする。これによって、読出時には領域１１８のポテンシャルが浅くなり、領域１１８に蓄積された電荷をＦＤ１２０へ読み出す転送特性が向上する。
ここで、ポテンシャル制御電極１１５が、電荷転送部１２５と重なるように配されている場合を考える。領域１１８からＦＤ１２０に電荷を転送する際、電荷転送部１２５上に配される転送用ゲート電極１２４には、電荷転送部１２５にチャネルを形成するために、図６に示されるように、正方向の電圧が印加される（駆動電圧Ｖｔｘ）。一方、上述のように、ポテンシャル制御電極１１５には、負方向の電圧が印加される（駆動電圧Ｖｐ）。このため、領域１１８と電荷転送部１２５との境界付近に、ポテンシャル制御電極１１５から印加される電圧に起因してポテンシャル障壁が形成されてしまう可能性がある。
一方、本実施形態において、図２、３に示されるように、ポテンシャル制御電極１１５は、転送用ゲート電極１２４から離間して配される。このため、ポテンシャル制御電極１１５によって、ポテンシャルが浅くなる領域は、領域１１８のうち電荷転送部１２５から離れた領域に形成される。したがって、領域１１８と電荷転送部１２５との境界付近にポテンシャル障壁が形成されることを抑制できる。また、このとき、領域１１８内に形成されるポテンシャル勾配は、線５０２に示されるように、領域１１８から電荷転送部１２５に電荷が移動しやすい勾配となる。このように、本実施形態に示される構成によって、大きな飽和電荷量と電荷の転送性能とを両立することができる。これによって、安定的に飽和信号量が大きく、十分な転送特性を有する高性能な光電変換装置１００を実現することができる。
また、本実施形態において、領域１１８、１２０、１２７をｎ型の半導体領域、領域１１６、１２６、１３０、１３２、１３４をｐ型の半導体領域として説明したが、それぞれ逆であってもよい。また、それぞれの領域の導電型が逆である場合、それぞれの動作においてポテンシャル制御電極１１５や転送用ゲート電極１２４に印加される電圧は、上述の説明とは、逆極性となりうる。つまり、電荷を転送する際に、ポテンシャル制御電極１１５に、転送される電荷に対してポテンシャルが高くなる方向の電圧が印加されればよい。
第２実施形態
図７〜９を参照して、本発明の第２実施形態における光電変換装置について説明する。図７は、本実施形態における光電変換装置１００の画素領域１０に配された、それぞれの画素１２の平面レイアウトを示す図である。図８は、図７のＡ−Ａ’に沿った画素１２の断面図である。上述の図２、３と同様に、図７、８には、画素領域１０に配される複数の画素１２のうち１つの画素１２が示されている。図７、８に示されるように、本実施形態における画素１２は、上述の第１実施形態と比較して、ｐ型の領域１２８が追加され、ポテンシャル制御電極１１５の形状が異なる。これ以外の構成は、上述の第１実施形態と同様であってもよいため、ここでは説明を省略する。
本実施形態において、図７、８に示されるように、領域１２７のうち領域１１８およびＦＤ１２０よりも深い位置にｐ型の領域１２８（第４領域）が配される。平面視において、領域１２８は、ＦＤ１２０と電荷転送部１２５との全体、および、領域１１８の一部と重なるように配される。ここで、図７に示されるように、平面視において、領域１１８は、領域１２８と重なる部分１１８４と、領域１２８と重ならない部分１１８３（第３部分）と、を含む。また、図７、８に示されるように、領域１２８が配される深さにおける、領域１２７のうち部分１１８３の下に配される部分を間隙１４０とよぶ。
上述の第１実施形態において、領域１１８の下には、空乏層が広がっている。これに対して、本実施形態において、領域１１８の下部には、領域１１８から下方に空乏層が広がるのを抑制するための空乏化抑制層として、領域１２８が設けられている。平面視において、図７に示されるように、領域１２８は、間隙１４０の部分以外、それぞれの画素１２の全体に配されていてもよい。
平面視において、領域１１８と間隙１４０とが重なる領域、つまり、領域１１８のうち領域１２８と重ならない部分１１８３は、領域１１８のうち電位が最も高くなる部分、典型的には領域１１８の中央部に配されていてもよい。平面視において、部分１１８３（間隙１４０）のレイアウトは、特に限定されるものではないが、例えば、領域１１８の中央部に配された略矩形状の領域であってもよい。また、例えば、部分１１８３（間隙１４０）のレイアウトは、図３に示されるように、領域１１８を横断するように配されていてもよい。換言すると、平面視において、部分１１８３は、領域１１８のうち電荷を転送する方向における中央部、かつ、電荷を転送する方向と交差する方向に領域１１８の一端から他端まで横断するように配されていてもよい。この場合、図７に示されるように、平面視において、領域１２８は、領域１２８ａと領域１２８ｂとの互いに離間している２つの領域を含むともいえる。図７、８に示される構成において、領域１２８のうち転送用ゲート電極１２４の側に配された領域を領域１２８ａとよぶ。ここで、領域１１８の中央部とは、領域の幾何学的重心からそれぞれの辺を結ぶ直線の１／２の点を結ぶ線よりも内側の領域のことでありうる。また、領域１１８のうち電荷を転送する方向における中央部とは、電荷を転送する方向に領域１１８を４等分した領域のうち中央の２つの領域のことでありうる。
図８に示されるように、基板１１０の領域１２７のうち領域１２８よりも深い位置に、ｐ型の領域１３０、１３２、１３４が配される。このため、領域１２８は、領域１３４によって規定される光の入射によって基板１１０中で発生した信号電荷を有効に集める深さと、領域１１８および領域１１６を含む光電変換部ＰＤと、の間に配されているともいえる。
領域１１８の下部に領域１２８を設けることによって、ｎ型の領域１１８とｐ型の領域１２８との間には、ｐｎ接合容量が形成される。電荷Ｑ＝容量Ｃ×電圧Ｖで表される関係式から明らかなように、光電変換部ＰＤのｐｎ接合に、所定の逆バイアス電圧Ｖを印加した場合、ｐｎ接合容量Ｃが大きいほどに蓄積電荷量Ｑは大きくなる。領域１１８に蓄積された信号電荷がＦＤ１２０に転送されるが、領域１１８の電位が電源電圧などによって決まる所定の電位に達すると、領域１１８の信号電荷は転送されなくなる。つまり、信号電荷の転送に伴う電圧Ｖの変動量は決まっているため、光電変換部ＰＤのｐｎ接合容量に比例して飽和電荷量は大きくなる。したがって、領域１２８を設けることによって、電荷蓄積層としての領域１１８の飽和電荷量を増加させることができる。
領域１２８ａと領域１２８ｂとの間の間隙１４０は、基板１１０の領域１２７のうち領域１１８と領域１３４との間で発生した信号電荷を領域１１８に集める際の信号電荷の移動経路となる。したがって、間隙１４０の大きさや形状、ｐ型の領域１２８の不純物濃度を適切に設定することによって、領域１２７のうち領域１２８と領域１３４との間で発生した信号電荷をすみやかに領域１１８に集めることができる。つまり、間隙１４０を配することによって、画素１２は、領域１２８を設けた場合であっても、領域１２８を設けない構造において得られる感度と同等の感度を得ることができる。
図９は、領域１１８から電荷転送部１２５を介してＦＤ１２０に至る部分のポテンシャル分布を示す図である。領域１１８の下に領域１２８の間隙１４０を配すると、光電変換部ＰＤ（領域１１８）には比較的大きなポテンシャルの窪みが生じ、転送性能が低下する可能性がある。このポテンシャルの窪みは、図９の線９０１に示されるように、領域１２８が配されない間隙１４０が設けられた部位に対応して生じる。これは、領域１１８のうち部分１１８４が、部分１１８３に比べて同じ電位に対して空乏化しにくいからである。このようなポテンシャルの窪みには信号電荷が留まりやすく、転送動作時には転送性能の低下として表れる。
このため、平面視において、ポテンシャル制御電極１１５は、少なくとも領域１１８のうち領域１２８と重ならない部分１１８３と重なるように配されてもよい。電荷を領域１１８からＦＤ１２０に転送する際に、ポテンシャル制御電極１１５に電荷蓄積時に対し負方向となる電圧を与える。これによって、図９の線９０２に示されるように、間隙１４０が設けられた部分の領域１１８におけるポテンシャルの窪みを低減することができる。結果として、電荷を領域１１８からＦＤ１２０に転送する際に、ポテンシャルの窪みに信号電荷が留まるのを抑制し、転送性能を向上させることができる。
図９の線９０１であらわされる電荷蓄積時において、ポテンシャル制御電極１１５への電圧印加は行わず、領域１１８のポテンシャルを電荷転送部１２５のポテンシャルよりも深くすることで電荷を十分に蓄積する。このとき、間隙１４０が設けられた部分に対応して生じる部分１１８３の大きなポテンシャルの窪みによって、より多くの電荷を蓄積することが可能である。この電荷の十分な蓄積によって、光電変換部ＰＤの飽和電荷量およびブルーミングマージンを高くすることができる。
一方、図９の線９０２であらわされる電荷読出時において、読出電圧（駆動電圧Ｖｔｘ）の印可パルスに同期して、ポテンシャル制御電極１１５へ電荷蓄積時に対し負方向となる電圧を与えることで、領域１１８のポテンシャルを浅くする。これによって、読出時には領域１１８の部分１１８３におけるポテンシャルが浅くなり、ポテンシャルの窪みを低減することができる。これによって、ポテンシャルの窪みに信号電荷が留まることを抑制し、転送性能を向上させることができる。
このように、本実施形態に示される構成によっても、上述の第１実施形態と同様に、大きな飽和電荷量と電荷の転送性能とを両立することができる。これによって、安定的に飽和信号量が大きく、十分な転送特性を有する高性能な光電変換装置を実現することができる。
第３実施形態
図１０〜１２を参照して、本発明の第３実施形態における光電変換装置について説明する。図１０は、本実施形態における光電変換装置１００の画素領域１０に配された、それぞれの画素１２の平面レイアウトを示す図である。図１１は、図１０のＡ−Ａ’に沿った画素１２の断面図である。上述の図７、８と同様に、図１０、１１には、画素領域１０に配される複数の画素１２のうち１つの画素１２が示されている。図１０、１１に示されるように、本実施形態における画素１２は、上述の第２実施形態と比較して、ポテンシャル制御電極１１５の形状が異なる。これ以外の構成は、上述の第２実施形態と同様であってもよいため、ここでは説明を省略する。
上述の第２実施形態において、ポテンシャル制御電極１１５は、電荷が転送される方向に、領域１１８の中央部に配される。一方、本実施形態において、ポテンシャル制御電極１１５は、電荷を転送する方向に、２つの端部を含み、一方の端部（第１端部）は、転送用ゲート電極１２４から離間した領域１１８と重なる位置に配される。また、他方の端部（第２端部）は、上述の第１実施形態と同様に、領域１１８のうち転送用ゲート電極１２４とは反対側の端部よりも転送用ゲート電極１２４から離れた位置に配される。他方の端部は、領域１１８のうち転送用ゲート電極１２４とは反対側の端部と重なる位置に配されていてもよい。
図１２は、領域１１８から電荷転送部１２５を介してＦＤ１２０に至る部分のポテンシャル分布を示す図である。図１２の線１２０２に示されるように、領域１１８からＦＤ１２０へ電荷を転送する際に、ポテンシャル制御電極１１５に電荷蓄積時に対し負方向となる電圧を与える。これによって、上述の第２実施形態と同様に、間隙１４０が設けられた部分の領域１１８におけるポテンシャルの窪みを低減することができる。また、同時に、領域１１８のうち領域１２８ｂが設けられた部分の領域１１８のポテンシャルを浅くする。これによって、電荷を転送する際の領域１１８のポテンシャルは、図１２の線１２０２に示されるように、電荷転送部１２５に近い領域１２８ａの上の部分、間隙１４０の上の部分、領域１２８ｂの上の部分の順に深くなる。結果として、領域１１８内に、電荷転送部１２５に電荷が移動しやすいポテンシャル勾配が形成される。これによって、ポテンシャルの窪みに信号電荷が留まるのを抑制し、さらに転送性能を向上することができる。
図１２の線１２０１であらわされる電荷蓄積時において、ポテンシャル制御電極１１５への電圧印加は行わず、領域１１８のポテンシャルを電荷転送部１２５のポテンシャルよりも深くすることで電荷を十分に蓄積する。このとき、間隙１４０が設けられた部分に対応して生じる部分１１８３の大きなポテンシャルの窪みによって、より多くの電荷を蓄積することが可能である。この電荷の十分な蓄積によって、光電変換部ＰＤの飽和電荷量およびブルーミングマージンを高くすることができる。
一方、図１２の線１２０２であらわされる電荷読出時において、読出電圧（駆動電圧Ｖｔｘ）の印可パルスに同期して、ポテンシャル制御電極１１５へ電荷蓄積時に対し負方向となる電圧を与えることで、領域１１８のポテンシャルを浅くする。これによって、読出時には領域１１８のポテンシャルが浅くなり、さらに、上述のように領域１１８内に電荷転送部１２５の方向に電荷が移動しやすくなるポテンシャル勾配が形成される。これによって、ポテンシャルの窪みに信号電荷が留まるのを抑制し、さらに転送性能を向上することができる。
このように、本実施形態に示される構成によっても、上述の第１、２実施形態と同様に、大きな飽和電荷量と電荷の転送性能とを両立することができる。これによって、安定的に飽和信号量が大きく、十分な転送特性を有する高性能な光電変換装置を実現することができる。
その他の実施形態
上述した実施形態は、表面照射型の光電変換装置だけでなく、裏面照射型の光電変換装置にも適用することができる。
また、ポテンシャル制御電極１１５は、電荷蓄積時に負電圧としてもよい。ポテンシャル制御電極１１５を負電圧にすれば、基板１１０表面に正孔が励起されるため、暗電流成分である電子が発生しても、再結合によって、電子が消失する。このため、暗電流成分を抑制できる。この場合、埋め込みフォトダイオードを形成しているｐ型の領域１１６を設けなくてもよい。暗電流をより抑制するために、平面視において、図３に示したポテンシャル制御電極１１５よりも、大きな面積を占めるポテンシャル制御電極１１５を設けてもよい。例えば、領域１１６の全体が、ポテンシャル制御電極１１５に覆われていてもよい。表面照射型の光電変換装置において、ポテンシャル制御電極１１５の面積を増加させると、入射光の光電変換効率が低減する可能性がある。このため、このような形態は、裏面照射型の光電変換装置に用いられてもよい。
以下、上記の各実施形態に係る光電変換装置の応用例として、該光電変換装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る光電変換装置と、該光電変換装置から出力される信号に基づく情報を処理する信号処理部とを含む。該信号処理部は、画像データであるデジタルデータを処理するプロセッサを含みうる。該プロセッサは、光電変換装置の焦点検出機能を有する画素からの信号に基づいてデフォーカス量を計算し、これに基づいて撮像レンズの焦点調節を制御するための処理を行いうる。上記画像データを生成するＡ／Ｄ変換器は、光電変換装置が備えることができる他、光電変換装置とは別に設けることができる。
以上、本発明に係る実施形態を示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。従って、本発明の範囲を公にするために以下の請求項を添付する。
１００：光電変換装置、１１５：ポテンシャル制御電極、１２０：フローティングディフュージョン、１２４：転送用ゲート電極、１２５：電荷転送部、ＰＤ：光電変換部

Claims (16)

  1. 基板の表面の側に配された、第１導電型の第１領域を含む光電変換部、前記光電変換部で生成された電荷が転送される前記第１導電型のフローティングディフュージョン、および、前記光電変換部と前記フローティングディフュージョンとの間に配された電荷転送部と、
    前記電荷転送部の上に配された転送用ゲート電極と、
    前記第１領域のポテンシャルを制御するために、前記光電変換部の上に配されたポテンシャル制御電極と、を含み、
    前記表面に対する正射影において、前記ポテンシャル制御電極が、前記転送用ゲート電極から離間して配されていることを特徴とする光電変換装置。
  2. 前記表面に対する正射影において、前記第１領域は、前記ポテンシャル制御電極に覆われる第１部分と、前記第１部分よりも前記電荷転送部の側に配され、前記ポテンシャル制御電極に覆われていない第２部分とを含むことを特徴とする請求項１に記載の光電変換装置。
  3. 電荷を転送する際に、前記ポテンシャル制御電極に当該電荷に対してポテンシャルが高くなる方向の電圧が印加されることを特徴とする請求項１または２に記載の光電変換装置。
  4. 前記表面に対する正射影において、前記ポテンシャル制御電極は、電荷を転送する方向と交差する方向に、前記第１領域の一端から他端まで横断するように配されることを特徴とする請求項１乃至３の何れか１項に記載の光電変換装置。
  5. 前記表面に対する正射影において、
    前記ポテンシャル制御電極は、電荷を転送する方向に、第１端部と第２端部とを含み、
    前記第１端部は、前記転送用ゲート電極から離間した前記第１領域と重なる位置に配され、
    前記第２端部は、前記第１領域のうち前記転送用ゲート電極とは反対側の端部と重なる位置、または、前記反対側の端部よりも前記転送用ゲート電極から離れた位置に配されることを特徴とする請求項１乃至４の何れか１項に記載の光電変換装置。
  6. 前記第１領域および前記フローティングディフュージョンが、前記電荷転送部を含む前記第１導電型の第２領域の中に配され、
    前記第２領域の不純物濃度が、前記第１領域の不純物濃度よりも低いことを特徴とする請求項１乃至５の何れか１項に記載の光電変換装置。
  7. 前記電荷転送部に、前記フローティングディフュージョンと接し、前記第１領域および前記表面から離間した前記第１導電型とは反対の導電型の第３領域が配されることを特徴とする請求項６に記載の光電変換装置。
  8. 前記第２領域のうち前記第１領域および前記フローティングディフュージョンよりも深い位置に前記第１導電型とは反対の導電型の第４領域が配され、
    前記表面に対する正射影において、
    前記第４領域は、前記フローティングディフュージョンと前記電荷転送部との全体、および、前記第１領域の一部と重なるように配され、
    前記ポテンシャル制御電極が、少なくとも前記第１領域のうち前記第４領域と重ならない第３部分と重なるように配されることを特徴とする請求項６または７に記載の光電変換装置。
  9. 前記表面に対する正射影において、前記第３部分が、前記第１領域のうち中央部に配されることを特徴とする請求項８に記載の光電変換装置。
  10. 前記表面に対する正射影において、前記第３部分が、前記第１領域のうち電荷を転送する方向における中央部、かつ、前記電荷を転送する方向と交差する方向に前記第１領域の一端から他端まで横断するように配されることを特徴とする請求項８に記載の光電変換装置。
  11. 前記第２領域のうち前記第４領域よりも深い位置に前記第１導電型とは反対の導電型の第５領域が配され、
    前記表面に対する正射影において、前記第５領域は、前記第１領域、前記フローティングディフュージョンおよび前記電荷転送部の全体と重なるように配されることを特徴とする請求項８乃至１０の何れか１項に記載の光電変換装置。
  12. 前記第２領域のうち前記第１領域および前記フローティングディフュージョンよりも深い位置に前記第１導電型とは反対の導電型の第５領域が配され、
    前記表面に対する正射影において、前記第５領域は、前記第１領域、前記フローティングディフュージョンおよび前記電荷転送部の全体と重なるように配されることを特徴とする請求項６または７に記載の光電変換装置。
  13. 前記光電変換部が、前記第１領域に接し前記第１領域よりも基板の表面の側に配され、前記第１導電型とは反対の導電型の第６領域をさらに含むことを特徴とする請求項１乃至１２の何れか１項に記載の光電変換装置。
  14. 前記表面に対する正射影において、前記ポテンシャル制御電極が、前記第１領域と前記第６領域とが重なる部分に配されていることを特徴とする請求項１３に記載の光電変換装置。
  15. 前記第１導電型がｎ型であり、
    電荷を転送する際に、前記ポテンシャル制御電極に負の電圧が印加されることを特徴とする請求項１乃至１４の何れか１項に記載の光電変換装置。
  16. 請求項１乃至１５のいずれか１項に記載の光電変換装置と、
    前記光電変換装置によって得られた信号を処理する信号処理部と、
    を備えることを特徴とするカメラ。
JP2019001378A 2019-01-08 2019-01-08 光電変換装置およびカメラ Active JP7316046B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019001378A JP7316046B2 (ja) 2019-01-08 2019-01-08 光電変換装置およびカメラ
US16/722,850 US11430827B2 (en) 2019-01-08 2019-12-20 Photoelectric conversion apparatus and camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019001378A JP7316046B2 (ja) 2019-01-08 2019-01-08 光電変換装置およびカメラ

Publications (3)

Publication Number Publication Date
JP2020113823A true JP2020113823A (ja) 2020-07-27
JP2020113823A5 JP2020113823A5 (ja) 2022-01-19
JP7316046B2 JP7316046B2 (ja) 2023-07-27

Family

ID=71404815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019001378A Active JP7316046B2 (ja) 2019-01-08 2019-01-08 光電変換装置およびカメラ

Country Status (2)

Country Link
US (1) US11430827B2 (ja)
JP (1) JP7316046B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022102404A1 (ja) * 2020-11-12 2022-05-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器および固体撮像素子の制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182044A (ja) * 2017-04-12 2018-11-15 株式会社ブルックマンテクノロジ 光検出素子、固体撮像装置及びその駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112535A (ja) 1996-10-08 1998-04-28 Sony Corp 固体撮像装置
JP4992446B2 (ja) 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
JP2009059847A (ja) 2007-08-31 2009-03-19 Sanyo Electric Co Ltd 撮像装置
US9865632B2 (en) * 2015-03-23 2018-01-09 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
US10818715B2 (en) 2017-06-26 2020-10-27 Canon Kabushiki Kaisha Solid state imaging device and manufacturing method thereof
JP7361452B2 (ja) 2018-02-19 2023-10-16 キヤノン株式会社 撮像装置およびカメラ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182044A (ja) * 2017-04-12 2018-11-15 株式会社ブルックマンテクノロジ 光検出素子、固体撮像装置及びその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022102404A1 (ja) * 2020-11-12 2022-05-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器および固体撮像素子の制御方法

Also Published As

Publication number Publication date
JP7316046B2 (ja) 2023-07-27
US11430827B2 (en) 2022-08-30
US20200219926A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
US11019291B2 (en) Solid-state imaging device and imaging system
US10468442B2 (en) Solid-state imaging device and camera
JP5328224B2 (ja) 固体撮像装置
US10332928B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP4916101B2 (ja) 光電変換装置、固体撮像装置及び固体撮像システム
JP5864990B2 (ja) 固体撮像装置およびカメラ
JP5335271B2 (ja) 光電変換装置及びそれを用いた撮像システム
WO2014141900A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
KR20160077055A (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
KR100820520B1 (ko) 고체촬상장치
JP2019145619A (ja) 撮像装置およびカメラ
JP2016115855A (ja) 固体撮像装置
JP4165250B2 (ja) 固体撮像装置
US10734420B2 (en) Image sensor having an N-type photodiode and a P-type photodiode
JP7316046B2 (ja) 光電変換装置およびカメラ
JP2016127058A (ja) 撮像装置
JP6029698B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP5414781B2 (ja) 光電変換装置の製造方法
JP2004335882A (ja) 増幅型固体撮像素子
KR100769563B1 (ko) 누설 전류를 감소시킨 이미지 센서
JP2019091937A (ja) 撮像装置
JP5701344B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP5709944B2 (ja) 固体撮像装置
CN117957659A (zh) 一种固态成像设备以及一种电子装置
JP2017212456A (ja) 固体撮像装置およびカメラ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230714

R151 Written notification of patent or utility model registration

Ref document number: 7316046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151