JP2020113592A - 積層セラミックコンデンサの製造方法 - Google Patents

Abstract

【課題】内部電極間の短絡不良を防止しつつ、後付けされたサイドマージン部の不具合を防止することが可能な積層セラミックコンデンサの製造方法を提供する。【解決手段】本発明の一形態に係る積層セラミックコンデンサの製造方法は、部電極が積層されたセラミック積層体を切断して、上記内部電極の端部が露出した側面を有する積層チップを作製する工程を含む。トップハット型の出力分布を有するレーザが、照射強度分布が均一となる中央部と、上記中央部の周囲に位置し上記中央部から照射強度が漸減する周縁部と、をそれぞれ含み上記周縁部が相互にオーバーラップするように配置された複数の照射領域に照射される。上記レーザ照射後の上記側面を覆うようにサイドマージン部が設けられる。【選択図】図１１

Description

本発明は、小型化及び大容量化に対応可能な積層セラミックコンデンサの製造方法に関する。

近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化への要求がますます強くなってきている。積層セラミックコンデンサのサイズを小さく抑えつつ容量を大きくするためには、積層セラミックコンデンサの内部電極の交差面積（対向する内部電極同士の重なり合う部分の面積）を大きくすることが有効である。

内部電極の交差面積を大きくする観点から、マザーブロックの切断によって複数のグリーンチップを得た後、このグリーンチップの側面に、セラミックグリーンシートを貼り付け、サイドマージンを後付けする技術が知られている（例えば特許文献１参照）。

また、特許文献２及び３には、セラミックシートと内部電極とが交互に積層された積層体を切断した後、切断面である側面から露出した内部電極の端部を除去した後に当該側面にサイドマージン部を設け、内部電極の端部間の短絡不良を防止する技術が記載されている。

特開２０１２−２０９５３９号公報 特開２０１６−２２５６０３号公報 特開２０１７−１２０８８０号公報

しかしながら、内部電極間の上記側面における短絡不良を防止しつつ、後付けされたサイドマージン部の剥がれやクラックの発生といった不具合を防止する技術については知られていない。

以上のような事情に鑑み、本発明の目的は、内部電極間の短絡不良を防止しつつ、後付けされたサイドマージン部の不具合を防止することが可能な積層セラミックコンデンサの製造方法を提供することにある。

上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサの製造方法は、内部電極が積層されたセラミック積層体を切断して、上記内部電極の端部が露出した側面を有する積層チップを作製する工程を含む。
トップハット型の出力分布を有するレーザが、照射強度分布が均一となる中央部と、上記中央部の周囲に位置し上記中央部から照射強度が漸減する周縁部と、をそれぞれ含み上記周縁部が相互にオーバーラップするように配置された複数の照射領域に照射される。
上記レーザ照射後の上記側面を覆うようにサイドマージン部が設けられる。

上記製造方法によれば、側面から露出する内部電極の端部がレーザによって除去されることで、仮に側面に傷や付着物があった場合でも、内部電極の端部間がセラミックシートによって絶縁されることとなる。したがって、内部電極の短絡不良を防止できる。加えて、中央部の照射強度分布が均一であり、かつ複数の照射領域がオーバーラップする領域が照射強度の弱い周縁部である。このため、レーザの照射強度を全体に均一化し、内部電極の端部を深く除去しすぎることを防止できる。これにより、側面とサイドマージン部との密着性を確保し、サイドマージン部の剥がれや、側面でのクラックの発生を防止し、サイドマージン部を後付けする場合の不具合を防止できる。

具体的には、上記レーザを、上記側面の手前又は奥側でフォーカスさせることによりデフォーカスさせ、上記複数の照射領域に照射してもよい。
これにより、上記照射領域にレーザを照射することができる。

例えば、上記内部電極の端部を、上記側面から上記積層チップの内側方向へ０．５μｍ以上１．０μｍ以下除去してもよい。
これにより、内部電極の端部を適度な深さで除去でき、側面に対するサイドマージン部の剥がれや、側面でのクラックの発生をより効果的に防止できる。

上記レーザは、グリーンレーザであってもよい。
これにより、レーザ処理時における内部電極端部の熱によるダメージを防止できるとともに、内部電極を効率的に除去することができる。

内部電極間の短絡不良を防止しつつ、後付けされたサイドマージン部の不具合を防止することが可能な積層セラミックコンデンサの製造方法を提供することができる。

本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサのＡ−Ａ'線に沿った断面図である。 上記積層セラミックコンデンサのＢ−Ｂ'線に沿った断面図である。 図３に示した断面図の一部を拡大して示す図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記製造過程におけるレーザ照射工程を模式的に示す図である。 上記製造過程における未焼成の積層チップの側面において、レーザが照射される照射領域の配置例を示す図である。 図１０における２つの照射領域のみを示す図である。 図１１に示す２つの照射領域の照射強度分布例を示すグラフであり、縦軸がレーザの照射強度、横軸がＺ軸方向又はＸ軸方向における位置を表す。 本実施形態の比較例に係る２つの照射領域を示す図である。 図１３に示す２つの照射領域の照射強度分布例を示すグラフであり、縦軸がレーザの照射強度、横軸がＺ軸方向又はＸ軸方向における位置を表す。

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

［積層セラミックコンデンサ１０の構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０のＢ−Ｂ'線に沿った断面図である。

積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５とを具備する。素体１１は、複数の第１内部電極１２及び複数の第２内部電極１３を有する。外部電極１４，１５は、素体１１のＸ軸方向両端面を覆っている。第１外部電極１４は第１内部電極１２に接続され、第２外部電極１５は第２内部電極１３に接続されている。

素体１１は、積層チップ１６と、第１サイドマージン部２０と、第２サイドマージン部２１と、オフセット部２４とを有する。

積層チップ１６は、セラミックスにより構成され、その内部に、複数の第１内部電極１２と、複数の第２内部電極１３とが配置される。第１内部電極１２及び第２内部電極１３は、ＸＹ平面に沿って延びる平板状であり、セラミック層１７を介してＺ軸方向に交互に積層されている。セラミック層１７及び内部電極１２，１３の厚み及び層数は、特に限定されない。

内部電極１２，１３は、それぞれ導電性材料からなり、平板状に構成された積層セラミックコンデンサ１０の内部電極として機能する。当該導電性材料としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料が用いられる。

セラミック層１７を構成するセラミックス材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料を用いることができる。また、セラミック層１７を構成するセラミックス材料は、チタン酸バリウム系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などであってもよい。

上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層１７に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が複数のセラミック層１７に蓄えられる。

積層チップ１６は、さらに、第１カバー層１８と、第２カバー層１９と、を有する。第１カバー層１８は積層チップ１６のＺ軸方向上側に配置され、第２カバー層１９は積層チップ１６のＺ軸方向下側に配置される。

サイドマージン部２０，２１は、Ｘ−Ｚ平面に沿って延びる平板状である。第１サイドマージン部２０は積層チップ１６のＹ軸方向を向いた側面を覆い、第２サイドマージン部２１は積層チップ１６の第１サイドマージン部２０とは反対側の側面を覆っている。

カバー層１８，１９及びサイドマージン部２０，２１は、主に、内部電極１２，１３を保護するとともに、内部電極１２，１３の周囲の絶縁性を確保する機能を有する。カバー層１８，１９及びサイドマージン部２０，２１も、誘電体であるセラミックスによって形成されている。カバー層１８，１９及びサイドマージン部２０，２１を形成する材料は、絶縁性を有する材料であればよいが、セラミック層１７と同様の材料を用いることより素体１１における内部応力が抑制される。

図４は、図３に示した断面図の一部を拡大して示す図である。図３及び図４に示すように、オフセット部２４は、各内部電極１２，１３と第１サイドマージン部２０との間、及び、各内部電極１２，１３と第２サイドマージン部２１との間に、それぞれ形成されている。図４には、各内部電極１２，１３と第２サイドマージン部２１との間に形成されたオフセット部２４が示されている。積層チップ１６の側面のうち、第２サイドマージン部２１に覆われた側面を側面Ｓ２とすると、各内部電極１２，１３は、積層チップ１６の側面Ｓ２側に、各々の端部２２，２３を有する。

図示及び説明を省略するが、積層チップ１６の第１サイドマージン部２０側の側面Ｓ１においても、各内部電極１２，１３及びオフセット部２４の構造は、第２サイドマージン部２１側の側面Ｓ２におけるものと実質的に同一である。

オフセット部２４は、各内部電極１２，１３の端部２２，２３を、積層チップ１６の側面Ｓ１，Ｓ２から積層チップ１６の内側方向へオフセットさせるように設けられたギャップである。オフセット部２４は、空隙領域（エアギャップ）であってもよい。あるいは、オフセット部２４は、非晶質領域であってもよい。非晶質領域は、結晶構造を有さない材料からなる領域であって、例えばガラス質からなる。ガラス質の例としては、Ｂａ、Ｎｉ、マンガン（Ｍｎ）等の金属元素を含むシリコン酸化物が挙げられる。

オフセット部２４のオフセット幅Ｗは、例えば、０．５μｍ以上１．０μｍ以下である。オフセット幅Ｗは、積層チップ１６の側面Ｓ１，Ｓ２から内部電極１２，１３の端部２２，２３までの距離とする。これにより、詳細を後述するように、内部電極１２，１３の端部の構造欠陥に基づく短絡不良を防止でき、かつ、サイドマージン部２０，２１の剥がれや側面Ｓ１，Ｓ２におけるクラックの発生を防止できる。

［積層セラミックコンデンサ１０の製造方法］
図５は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図６〜８は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図５に沿って、図６〜８を適宜参照しながら説明する。

（ステップＳ０１：セラミック積層体の作製工程）
ステップＳ０１では、図６に示すように、第１セラミックシート１０１、第２セラミックシート１０２及び第３セラミックシート１０３を積層して、セラミック積層体１０４を作製する。

図６に示すセラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。第１セラミックシート１０１には、第１内部電極１２に対応する未焼成の第１内部電極１１２が形成される。第２セラミックシート１０２には、第２内部電極１３に対応する未焼成の第２内部電極１１３が形成される。第３セラミックシート１０３には、内部電極が形成されていない。

各内部電極１１２，１１３は、Ｘ軸方向に平行な切断線Ｌｘを横切り、かつＹ軸方向に平行な切断線Ｌｙに沿って延びる複数の帯状の電極パターンを有する。これらの内部電極１１２，１１３は、印刷法等により、導電性ペーストをセラミックシート１０１，１０２に塗布することで形成される。

セラミックシート１０１，１０２は、図６に示すように、Ｚ軸方向に交互に積層される。セラミックシート１０３は、セラミックシート１０１，１０２の積層体のＺ軸方向上下面に積層される。セラミックシート１０３の積層体は、カバー層１８，１９に対応する。
なお、セラミックシート１０１，１０２，１０３の積層枚数等は、適宜調整可能である。

セラミックシート１０１，１０２，１０３の積層体をＺ軸方向から圧着することで、内部電極１１２，１１３が積層されたセラミック積層体１０４が作製される。

（ステップＳ０２：積層チップ１１６の作製工程）
ステップＳ０２では、ステップＳ０１で得られたセラミック積層体１０４を切断して、積層チップ１１６を作製する。

本ステップでは、切断線Ｌｘ及び切断線Ｌｙに沿って、セラミック積層体１０４をＸ軸方向及びＹ軸方向に切断する。これにより、図７に示すように、内部電極１１２，１１３の端部１２２，１２３が露出した側面Ｓｕ１，Ｓｕ２を有する積層チップ１１６が作製される。側面Ｓｕ１，Ｓｕ２は、切断線Ｌｘに基づく切断面であり、Ｙ軸方向に向いた面である。

（ステップＳ０３：レーザ照射工程）
ステップＳ０３では、ステップＳ０２で得られた積層チップ１１６の側面Ｓｕ１，Ｓｕ２にレーザを照射する。これにより、内部電極１１２，１１３の側面Ｓｕ１，Ｓｕ２から露出した端部１２２，１２３を除去する。レーザ照射工程の詳細については、後述する。

（ステップＳ０４：サイドマージン部形成工程）
ステップＳ０４では、図８に示すように、レーザ照射後の未焼成の積層チップ１１６の側面Ｓｕ１，Ｓｕ２に、未焼成の第１サイドマージン部１２０及び第２サイドマージン部１２１を設けて、未焼成の素体１１１を作製する。これらのサイドマージン部１２０，１２１は、例えば、セラミックシートの貼り付けによって形成されてもよいし、ディップ法等によってセラミックシートを塗布することにより形成されてもよい。

未焼成の素体１１１は、内部電極１１２，１１３と第１サイドマージン部１２０との間、及び、内部電極１１２，１１３と第２サイドマージン部１２１との間に、それぞれオフセット部２４となる空隙１２４を有する。

（ステップＳ０５：焼成工程）
ステップＳ０５では、ステップＳ０４で得られた未焼成の素体１１１を焼成することにより、図１〜４に示す積層セラミックコンデンサ１０の素体１１を作製する。焼成は例えば還元雰囲気下、あるいは、低酸素分圧雰囲気下において行うことができる。

焼成雰囲気によっては、レーザ照射処理によって形成した空隙１２４に、セラミック層１７やサイドマージン部２０，２１に含まれるＳｉ成分を含む液相のガラスが流れ込むことがある。またこの際、サイドマージン部２０，２１や内部電極１１２，１１３に含まれるＢａ、Ｎｉ、Ｍｎ等の金属元素がこのガラス質に拡散することもある。これにより、非晶質領域からなるオフセット部２４が形成される。
なお、上記空隙に非晶質領域が形成されない場合、空隙領域からなるオフセット部２４が形成される。

（ステップＳ０６：外部電極形成工程）
ステップＳ０６で、ステップＳ０５で得られた素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。

ステップＳ０６では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、外部電極１４，１５が完成する。

なお、上記のステップＳ０６における処理の一部を、ステップＳ０５の前に行ってもよい。例えば、ステップＳ０５の前に未焼成の素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０６において、未焼成の素体１１１を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極１４，１５の下地層を形成してもよい。また、脱バインダ処理した素体１１１に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。

［レーザ照射工程（ステップＳ０３）の詳細な説明］
ステップＳ０２の積層チップ１１６の作製工程では、未焼成のセラミック積層体１０４を切断する際に、側面Ｓｕ１，Ｓｕ２に露出した内部電極１１２，１１３の端部１２２，１２３に展延が生じたり、側面Ｓｕ１，Ｓｕ２に傷や付着物が生じたりする可能性がある。このような内部電極１１２，１１３の端部１２２，１２３の構造欠陥により、側面Ｓｕ１，Ｓｕ２において端部１２２，１２３同士が接触し、短絡不良を招くおそれがある。

そこで、ステップＳ０３において、積層チップ１１６の側面Ｓｕ１，Ｓｕ２に対してレーザを照射する。これにより、内部電極１１２，１１３の端部１２２，１２３の構造欠陥部分を除去し、短絡不良を防止することができる。

一方、端部１２２，１２３の除去量が大きい場合、後付けされたサイドマージン部１２０，１２１と側面Ｓｕ１，Ｓｕ２との密着性を十分確保できないことがある。この場合、焼成時における素体１１とサイドマージン部２０，２１との収縮率の違い等から、サイドマージン部２０，２１の剥がれや、側面Ｓｕ１，Ｓｕ２におけるクラック等の不具合が発生しやすくなる。

このため、内部電極１１２，１１３の端部１２２，１２３は、例えば、側面Ｓｕ１，Ｓｕ２から積層チップ１１６の内側方向へ０．５μｍ以上１．０μｍ以下除去される。当該除去量を０．５μｍ以上とすることで、内部電極１１２，１１３の端部１２２，１２３の構造欠陥部分を確実に除去でき、短絡不良を防止できる。当該除去量を１．０μｍ以下とすることで、側面Ｓｕ１，Ｓｕ２とサイドマージン部１２０，１２１との密着性を十分に確保し、剥がれやクラックなどの不具合を防止できる。

内部電極１１２，１１３の端部１２２，１２３の除去量は、オフセット幅Ｗと同様に、積層チップ１１６の側面Ｓｕ１，Ｓｕ２から、除去後の内部電極１１２，１１３の端部までの距離とする。
端部１２２，１２３の除去量の制御は、レーザの照射条件やスポット形状を調整することで実現できる。

本実施形態のレーザは、例えば、グリーンレーザである。グリーンレーザは、５３２ｎｍの波長帯を含む、５００ｎｍ以上５５０ｎｍ以下の波長を有するレーザである。

グリーンレーザを用いることで、より長い波長帯のレーザと比較して、照射時の発熱を抑制することができる。照射時に発熱した場合、内部電極１１２，１１３の端部１２２，１２３が加熱されて球状化し、その部分を基点としてクラックが発生する恐れがある。さらに、クラックが発生した場合、クラックの部分に水分等が侵入することで、ショートが発生しやすくなる。グリーンレーザにより、このようなクラックの発生や短絡不良を防止することができる。

また、グリーンレーザを用いることで、より短波長帯のレーザと比較して、各照射領域Ｒに対応するスポットを適度に大きくすることができる。これにより、レーザ処理工程の時間を短縮し、生産効率を高めることができる。また、グリーンレーザを用いることで、端部１２２，１２３にエネルギを十分に吸収させることができ、効率よく端部１２２，１２３の除去を行うことができる。

図９は、レーザ照射装置２００によって側面Ｓｕ１，Ｓｕ２にレーザＬを照射する態様を模式的に示す図である。
レーザ照射装置２００としては、例えば、レーザを反射させるミラーの角度を制御することで、レーザのスポットを移動させることが可能なパルスレーザ装置を用いることができる。パルス幅は特に限定されないが、例えば、ナノ秒パルスレーザ、ピコ秒パルスレーザ及びフェムト秒パルスレーザ等を用いることができる。

図１０は、積層チップ１１６の側面Ｓｕ１，Ｓｕ２において、レーザＬが照射される照射領域Ｒの配置例を示す図である。同図において、照射領域Ｒを一点鎖線で示す。
レーザ照射装置２００は、側面Ｓｕ１，Ｓｕ２の複数の照射領域ＲにレーザＬを照射する。同図には、Ｘ軸方向に並ぶ５つの照射領域ＲがＺ軸方向に２列配置された例を示す。レーザＬのスポットが側面Ｓｕ１，Ｓｕ２よりも小さいことで、レーザＬのエネルギ密度を適度に高め、上記除去量を上記範囲に制御することが可能となる。

図１１は、図１０における２つの照射領域Ｒのみを示す図である。図１２は、図１１に示す２つの照射領域Ｒの照射強度分布例を示すグラフであり、縦軸がレーザの照射強度、横軸がＺ軸方向又はＸ軸方向における位置を表す。図１１では、中央部Ｒ１を周縁部Ｒ２よりも密度の高いドットで表している。

各照射領域Ｒは、照射強度分布が平均化された中央部Ｒ１と、中央部Ｒ１の周囲に位置し中央部Ｒ１から照射強度が漸減する周縁部Ｒ２と、を有する。「照射強度分布が平均化された」部分とは、非ガウシアン型の照射強度分布を有し、照射強度の値の変動が、平均値を基準として−２０％〜＋２０％の範囲内に収まる部分をいう。図１２に示すように、照射領域Ｒにおける照射強度分布は、略台形型となる。

各照射領域Ｒは、周縁部Ｒ２が相互にオーバーラップするように側面Ｓｕ１，Ｓｕ２上に配置されている。これにより、側面Ｓｕ１，Ｓｕ２全体を万遍なく照射することができる。オーバーラップ領域Ｒｖの照射強度は、図１２の破線で示すように、２つの照射領域Ｒ（周縁部Ｒ２）における照射強度の和となる。照射強度の小さい周縁部Ｒ２がオーバーラップ領域Ｒｖを含むことで、オーバーラップ領域Ｒｖにおいて照射強度が高まることを防止し、内部電極１１２，１１３の端部１２２，１２３の過剰な除去を抑制できる。

本実施形態の照射領域Ｒは、トップハット型の出力分布を有するレーザＬをデフォーカスさせることにより実現できる。デフォーカスとは、レーザＬを側面Ｓｕ１，Ｓｕ２の手前又は奥側でフォーカスすることを言う。「側面Ｓｕ１，Ｓｕ２の手前」とは、側面Ｓｕ１，Ｓｕ２とレーザ照射装置２００の出射部２０１（図９参照）との間の位置を言う。「側面Ｓｕ１，Ｓｕ２の奥側」とは、側面Ｓｕ１，Ｓｕ２から出射部２０１とは離間する方向に進んだ位置を言う。

図１３は、トップハット型の出力分布を有するレーザＬを側面Ｓｕ１，Ｓｕ２においてフォーカスさせた、すなわちジャストフォーカスさせた場合の、２つの照射領域Ｒ'を示す図である。図１４は、図１３に示す２つの照射領域Ｒ'の照射強度分布例を示すグラフであり、縦軸がレーザの照射強度、横軸がＺ軸方向又はＸ軸方向における位置を表す。

トップハット型のレーザ出力強度分布は、全体として平均化されており、矩形分布型であることを特徴とする。このため、図１３及び図１４に示すように、レーザＬを側面Ｓｕ１，Ｓｕ２においてフォーカスさせた、すなわちジャストフォーカスさせた場合には、照射強度分布も全体に平均化される。この結果、各照射領域Ｒ'は、照射強度が漸減する周縁部を有さないか、非常に狭い周縁部を有することとなる。

ジャストフォーカスさせたレーザＬを側面Ｓｕ１，Ｓｕ２全体に照射しようとする場合、高い照射強度の領域がオーバーラップして配置される。このオーバーラップ領域Ｒ'ｖは、非オーバーラップ領域Ｒ'ｎに対して、２倍程度の照射強度を有する。すなわち、側面Ｓｕ１，Ｓｕ２内に、局所的に非常に高い照射強度の領域が生じる。

このため、レーザＬをジャストフォーカスさせた場合のオーバーラップ領域Ｒ'ｖでは、端部１２２，１２３の除去量が１．０μｍよりも大きくなりやすい。したがって、側面Ｓｕ１，Ｓｕ２とサイドマージン部１２０，１２１との密着性が不安定となる。これにより、焼成時におけるサイドマージン部１２０，１２１と積層チップ１１６との収縮率の違いに起因して、サイドマージン部１２０，１２１の剥がれや側面Ｓｕ１，Ｓｕ２におけるクラックといった不具合が発生しやすくなる。さらに、剥がれやクラックの部分に水分が侵入することで、ショートが発生しやすくなる。

これに対し、本実施形態では、トップハット型の出力分布を有するレーザＬをデフォーカスさせる。これにより、非オーバーラップ領域Ｒｎに含まれる中央部Ｒ１では照射強度分布を平均化できるとともに、オーバーラップ領域Ｒｖを含む周縁部Ｒ２では照射強度を抑えられる。したがって、全体としてより均一な強度でレーザ照射することができ、端部１２２，１２３の除去量の制御をより精度よく行うことができる。

また、レーザＬのデフォーカス量を調整することにより、周縁部Ｒ２の形状を制御できる。デフォーカス量とは、側面Ｓｕ１，Ｓｕ２とフォーカス位置との距離をいう。デフォーカス量は、例えば３ｍｍ以上５ｍｍ以下とすることができる。これにより、オーバーラップ可能な周縁部Ｒ２を広く確保でき、側面Ｓｕ１，Ｓｕ２全体を処理するための照射領域Ｒの位置制御がより容易になる。

以上より、本実施形態のレーザ照射工程によれば、端部１２２，１２３の除去量を、０．５μｍ以上１．０μｍ以下の範囲に調整することが容易になり、焼成後におけるサイドマージン部１２０，１２１の剥がれやクラックといった不具合の発生を抑制できる。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

１０…積層セラミックコンデンサ
１２，１３…内部電極
１６…積層チップ
１７…セラミック層
２０，２１…サイドマージン部
２２，２３…端部
２４…オフセット部
１０４…未焼成の積層体
１１１…未焼成の素体
１１２，１１３…未焼成の内部電極
１１６…未焼成の積層チップ
１２０，１２１…未焼成のサイドマージン部
１２２，１２３…未焼成の内部電極の端部
Ｓｕ１，Ｓｕ２…未焼成の積層チップの側面
Ｗ…オフセット幅
Ｒ…照射領域
Ｒ１…中央部
Ｒ２…周縁部

Claims (4)

1. 内部電極が積層されたセラミック積層体を切断して、前記内部電極の端部が露出した側面を有する積層チップを作製し、
   トップハット型の出力分布を有するレーザを、照射強度分布が平均化された中央部と、前記中央部の周囲に位置し前記中央部から照射強度が漸減する周縁部と、をそれぞれ含み前記周縁部が相互にオーバーラップするように配置された複数の照射領域に照射し、
   前記レーザ照射後の前記側面を覆うようにサイドマージン部を設ける
   積層セラミックコンデンサの製造方法。
2. 請求項１に記載の積層セラミックコンデンサの製造方法であって、
   前記レーザを、前記側面の手前又は奥側でフォーカスさせることによりデフォーカスさせ、前記複数の照射領域に照射する
   積層セラミックコンデンサの製造方法。
3. 請求項１又は２に記載の積層セラミックコンデンサの製造方法であって、
   前記内部電極の端部を、前記側面から前記積層チップの内側方向へ０．５μｍ以上１．０μｍ以下除去する
   積層セラミックコンデンサの製造方法。
4. 請求項１から３のいずれか一項に記載の積層セラミックコンデンサの製造方法であって、
   前記レーザは、グリーンレーザである
   積層セラミックコンデンサの製造方法。

Images