JP2020109550A - 情報処理システム及び中継装置 - Google Patents

情報処理システム及び中継装置 Download PDF

Info

Publication number
JP2020109550A
JP2020109550A JP2018248664A JP2018248664A JP2020109550A JP 2020109550 A JP2020109550 A JP 2020109550A JP 2018248664 A JP2018248664 A JP 2018248664A JP 2018248664 A JP2018248664 A JP 2018248664A JP 2020109550 A JP2020109550 A JP 2020109550A
Authority
JP
Japan
Prior art keywords
information processing
power supply
shutdown
processing devices
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018248664A
Other languages
English (en)
Other versions
JP6669979B1 (ja
Inventor
勇気 河間
Yuki Kawama
勇気 河間
木村 真敏
Masatoshi Kimura
真敏 木村
彰 竹内
Akira Takeuchi
彰 竹内
浩樹 寺本
Hiroki Teramoto
浩樹 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2018248664A priority Critical patent/JP6669979B1/ja
Priority to GB1915821.1A priority patent/GB2582402B/en
Priority to US16/685,491 priority patent/US20200210201A1/en
Priority to CN201911291540.9A priority patent/CN111381656A/zh
Application granted granted Critical
Publication of JP6669979B1 publication Critical patent/JP6669979B1/ja
Publication of JP2020109550A publication Critical patent/JP2020109550A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423Input/output
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215Monitoring of peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3006Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is distributed, e.g. networked systems, clusters, multiprocessor systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3058Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4418Suspend and resume; Hibernate and awake
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/442Shutdown
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • H04L12/12Arrangements for remote connection or disconnection of substations or of equipment thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Sources (AREA)

Abstract

【課題】ホストとして機能する計算機が異常状態に陥ったり、計算機がソフトウェアレベルで通信を行えなくなったりしたような場合でも、確実にシャットダウン処理を行う。【解決手段】情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して複数の情報処理装置を接続可能で、複数の情報処理装置の間の通信を中継する中継装置と、を備え、中継装置は、複数の情報処理装置への電力供給の制御を行うとともに、全ての情報処理装置のシャットダウンを検出した後に、中継装置及び複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラを有する。【選択図】図4

Description

本発明は、情報処理システム及び中継装置に関する。
複数の計算機(演算装置)を用いて並列計算を行なう手法が知られており、例えば、イーサネット(登録商標)回線を用いて計算機間でデータのやりとりを行う情報処理システムが提案されている。
このような構成において、複数の計算機に異なるシステム(例えば、OS)を搭載した場合においては、情報処理システムとしてシャットダウンを行う手法として、ホストとして機能する計算機がシャットダウン処理を管理したり、計算機間で通信を行ったりして、シャットダウン処理に移行する構成を採っていた。
特開2005−275818号公報 特開2004−086330号公報
しかしながら、ホストとして機能する計算機がシャットダウン処理を管理する構成や、計算機間で通信を行ってシャットダウン処理を行う構成を採った場合には、ホストとして機能する計算機が異常状態となったり、ソフトウェアレベル(例えば、アプリケーションレベル)で通信を行えなくなったりしたような場合には、シャットダウン処理自体を開始させることができないという不具合が生じる。
そこで、本発明は、ホストとして機能する計算機が異常状態に陥ったり、計算機がソフトウェアレベルで通信を行えなくなったりしたような場合でも、確実にシャットダウン処理を行うことが可能な情報処理システム及び中継装置を提供することを目的としている。
上記課題を解決するため、本発明の第1態様にかかる情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、前記中継装置は、前記複数の情報処理装置への電力供給の制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラを有する。
上記構成において、前記電源制御コントローラは、前記複数の情報処理装置への電源供給を遮断する制御の後に、前記中継装置への電源供給を遮断する制御を行う、ようにしてもよい。
また、前記中継装置は、電源の供給/遮断の指示操作を行う電源ボタンを備え、前記電源制御コントローラは、前記電源ボタンにより前記電源の遮断が指示された場合に、前記複数の情報処理装置に対し、シャットダウンの指示を順次行う、ようにしてもよい。
また、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記電源制御コントローラは、前記第1の情報処理装置に対し、シャットダウンの指示を行い、前記第1の情報処理装置のシャットダウンを検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を行う、ようにしてもよい。
また、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記電源制御コントローラは、前記第1の情報処理装置におけるシャットダウン処理中に当該第1の情報処理装置におけるメイン系電源の遮断を検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を順次行う、ようにしてもよい。
また、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記電源制御コントローラは、前記第1の情報処理装置からシャットダウン要求がなされた場合に、前記第1の情報処理装置に対しシャットダウンの指示を行い、前記第1の情報処理装置のシャットダウンを検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を行う、ようにしてもよい。
また、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記電源制御コントローラは、前記第1の情報処理装置から自己及び前記第2の情報処理装置のシャットダウンを行うシャットダウン開始通知がなされた場合に、全ての前記第2の情報処理装置のシャットダウンを検出した場合に、前記複数の情報処理装置への電源供給を遮断する制御に先立って、前記中継装置への電源供給を遮断する制御を行う、ようにしてもよい。
また、本発明の第2態様にかかる中継装置は、拡張バスを介して複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置であって、前記複数の情報処理装置の間の通信の中継を制御するブリッジコントローラと、前記複数の情報処理装置への電力供給の制御に先だって、前記ブリッジコントローラへの電力供給制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を備える。
本発明の上記態様によれば、電源制御コントローラは、全ての情報処理装置のシャットダウンを検出した後に、中継装置及び複数の情報処理装置への電源供給を遮断する制御を行うので、例えば、ホストとして機能する情報処理装置が動作不能状態となっていたり、ソフトウェア的に通信不能な状態となっていたりしても、確実にシャットダウン処理を実行することができる。
図1は、実施形態の情報処理システムにおける主として電源系統の接続構成を示す概要構成ブロック図である。 図2は、プラットホームのソフトウェア構成例の説明図である。 図3は、第1実施形態の起動処理時の処理シーケンスフローチャートの一例を説明する図である。 図4は、第1実施形態のシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。 図5は、第2実施形態のシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。 図6は、第3実施形態のシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。 図7は、第4実施形態のシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。
以下、図面を参照して本中継装置および情報処理システムに係る実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。
図1は、実施形態の情報処理システムにおける主として電源系統の接続構成を示す概要構成ブロック図である。
以下の説明においては、拡張バスの一例としてPCIe(PCI Express)[登録商標]を用いる場合について説明する。
情報処理システム10は、大別すると、ブリッジボード11と、複数のプラットホーム12−1〜12−6を備えている。
ブリッジボード11は、大別すると、電源ユニット21と、DC−DCコンバータ22と、PCIeブリッジコントローラ23と、電源制御マイコン24と、スイッチングIC25−2〜25−7と、電源スイッチ26と、DC−DCコンバータ27と、を備えている。
電源ユニット21は、商用電源から供給された交流電力を所定の電圧(例えば、12V)を有する直流電力に変換して各部に供給する。
DC−DCコンバータ22は、電源ユニット21から供給された電力(例えば、常時供給される11V)を電源制御マイコン24の電源電圧(例えば、3V)に変換して、供給する。
PCIeブリッジコントローラ23は、プラットホーム12−1〜12−7間における通信の制御を行う。
電源制御マイコン24は、電源スイッチ26の操作を受けて、PCIeブリッジコントローラ23への電力供給制御及びスイッチングIC25−2〜25−7を介したプラットホーム12−1〜12−7に対する電力供給制御を行う。
スイッチングIC25−2〜スイッチングIC25−7は、電源制御マイコンの制御下に置かれるとともに、スイッチングIC25−2〜25−7は、自己が接続されているプラットホーム12−2〜12−7のそれぞれに対し電源供給/遮断を行う。
DC−DCコンバータ27は、電源ユニット21から供給された電力(例えば、稼働時に供給される12V)をPCIeブリッジコントローラ23への電源電圧に変換して、供給する。
プラットホーム12−1〜12−7は、それぞれMPU(Micro Processing Unit)と、ROM(Read Only Memory)、RAM(Random Access Memory)等のメモリと、各種入出力インタフェース(I/Oインタフェース)と、を備えたボード型のコンピュータ(情報処理装置)として構成されている。
プラットホーム12−1は、OSとして、例えば、Windowsが搭載されており、他のプラットホーム12−2〜12−7の管理、統括を行っている。すなわち、プラットホーム12−1は、ホスト(あるいはホストとして機能するルートコンプレックス)として機能している。
プラットホーム12−2〜12−7は、プラットホーム12−1の管理下で(すなわち、デバイスあるいはデバイスとして機能するエンドポイントとして機能)独立あるいは他のプラットホームと共働して処理を行い、必要に応じてあるいは事前の設定により処理結果を次段の処理を行うプラットホームあるいはプラットホーム12−1に送信する。
図2は、プラットホームのソフトウェア構成例の説明図である。
プラットホーム12−1〜プラットホーム12−7に備えられるMPUは、互いに違うベンダによって提供されるものであってもよい。
プラットホーム12−1は、アプリケーション30−1の制御下で各種処理を行う。
プラットホーム12−1には、ブートローダ(Boot loader)を起動するバイオス(BIOS:Basic Input Output System)34が組み込まれており、ブートローダによりOS33−1(例えば、Windows)を検出し、起動する。
これによりOS33−1は、PCIeブリッジコントローラ23を制御するためのブリッジドライバ32を含む各種ドライバ31を読み込んで、ブリッジドライバ32及びPCプラットホーム37−2を介して電気的にPCIeブリッジコントローラ23にアクセスして他のプラットホーム12−2〜12−7との通信を行い、実際の処理を行う。
次にプラットホーム12−2〜12−7について説明する。
プラットホーム12−2〜12−7は、同様の構成であるので、プラットホーム12−2を例として説明する。
プラットホーム12−2は、アプリケーション30−2の制御下で各種処理を行う。
プラットホーム12−2には、ブートローダ(Boot loader)36−2が組み込まれており、ブートローダによりOS33−2(例えば、Linux;登録商標)を検出し、起動する。
これによりOS33−2は、PCIeブリッジコントローラ23を制御するためのブリッジドライバ32を読み込んで、ブリッジドライバ32及びハードウェアプラットホーム37−2を介して電気的にPCIeブリッジコントローラ23にアクセスして他のプラットホーム12−1、12−3〜12−7との通信を行い、実際の処理を行う。
また、上記構成において、プラットホーム12−1〜12−7は、それぞれ他のドライバ構成に影響を与えないように独立動作可能に構成されている。
[1]第1実施形態の動作
次に第1実施形態の動作を説明する。
まず、起動時の処理について説明する。
図3は、第1実施形態の起動処理時の処理シーケンスフローチャートの一例を説明する図である。
初期状態において、電源ユニット21、電源制御マイコン24は、待機状態(低消費電力モード)にあり、プラットホーム12−1、PCIeブリッジコントローラ23及びプラットホーム12−2〜12−7は、非稼働状態(Soft off)状態(S5状態)にあるものとする(ステップS10)。
電源制御マイコン24は、待機状態において電源スイッチが押されると、電源スイッチ入力割込を検出し(ステップS11)、電源状態を確認する(ステップS12)。
続いて、電源ユニット21に対し、所定の電力(例えば、直流12V)の供給開始を指示するための電源オンコマンドを送出する(ステップS13)。
これにより、電源ユニット21は、所定の電力の電源制御マイコン24、プラットホーム12−1及びPCIeブリッジコントローラ23への供給を開始する(ステップS14)。
これに伴い、電源制御マイコン24は、図示しない電源LED(電源インジケータ)を点滅状態とし(ステップS15)、電源制御マイコン24及びPCIeブリッジコントローラ23が搭載されている基板であるブリッジボード11のファン(ブリッジボードファン)が正常に動作しているか否かを確認する(ステップS16)。
ブリッジボードのファンが正常に動作していた場合には、PCIeブリッジコントローラ23を起動する(ステップS17)。
これにより、PCIeブリッジコントローラ23はオン状態(動作状態)に移行し、電源制御マイコン24に対し、ブリッジ起動状態を通知する(ステップS18)。
これにより、電源制御マイコン24は、プラットホーム12−1(図中、メインボードと表記)が存在するモデルか否かを判定する(ステップS19)。
そして、プラットホーム12−1が存在するモデルである場合には、電源制御マイコン24は、プラットホーム12−1の接続状態をチェックし(ステップS20)、電源ボタンイベントをプラットホーム12−1に対して発行する(ステップS21)。
これによりプラットホーム12−1は、電源オン状態に移行し(ステップS22)、POST(Power On Self Test)処理を開始する(ステップS23)。
そしてPOST処理完了待ち合わせ状態に移行し、POSTエラーが発生したか否かを判定し、POSTエラーが発生していない場合には、プラットホーム12−1は、システム起動状態に移行し、POST処理を終了し、システム起動状態及びPOST処理終了の通知を電源制御マイコン24に通知する(ステップS24)。
そして、プラットホーム12−1は、OS(例えば、Windows)を起動し(ステップS25)、ドライバをロードする(ステップS26)。
さらにプラットホーム12−1は、所定のサービスを起動し(ステップS27)、サービスの起動が完了すると、サービス起動完了通知を電源制御マイコン24に通知する(ステップS28)。
一方、ステップS24の通知により、プラットホーム12−1がシステム起動状態に移行したことを検出した、電源制御マイコン24は、プラットホーム12−2〜12−7(図中、サブボードと表記)の接続状態をチェックし(ステップS29)、各プラットホーム12−2〜12−7の電源オン制御を行う(ステップS30)。具体的には、接続ポートのみの電源をオンすることとなる。
続いて、電源制御マイコン24は、各プラットホーム12−2〜12−7のファンがそれぞれ正常に動作しているか否かを確認し(ステップS31)、ファンが正常に動作しているプラットホーム12−2〜12−7に対し、起動開始を指示する(ステップS32)。
これにより、プラットホーム12−2〜12−7は、OS(例えば、Linux)を起動し(ステップS33)、ドライバをロードする(ステップS34)。
さらにプラットホーム12−2〜12−7は、起動が完了すると、起動完了通知を電源制御マイコン24に通知する(ステップS35)。
これらの結果、電源制御マイコン24は、プラットホーム12−1及びプラットホーム12−2〜12−7が起動して、システム起動が完了したことを確認すると(ステップS36)、電源LEDを点灯状態に移行させる(ステップS37)。
これらの結果、電源ユニット21、電源制御マイコン24、プラットホーム12−1、PCIeブリッジコントローラ23及びプラットホーム12−2〜12−7は、通常稼働状態(S0状態)に移行することとなる。
以上の説明のように、本第1実施形態によれば、プラットホーム12−1〜12−7の起動前の段階で電源制御マイコン24は、PCIeブリッジコントローラ23の駆動を開始させ、その後に、プラットホーム12−1〜12−7を起動させることができる。
次に、シャットダウン時の処理について説明する。
図4は、第1実施形態のシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。
初期状態において、電源ユニット21、電源制御マイコン24、プラットホーム12−1、PCIeブリッジコントローラ23及びプラットホーム12−2〜12−7は、稼働状態(Working)状態(S0状態)にあるものとする(ステップS41)。
電源制御マイコン24は、電源スイッチ26が図示しない電源ランプの点灯状態において電源スイッチを所定時間(例えば、1秒)以上押し続けた場合、あるいは、ハードウェア異常を検出した場合には、電源ボタンイベントを実行し(ステップS42)、電源状態を確認する(ステップS43)。
続いて、電源LEDを点滅状態に移行させる(ステップS44)。
次にプラットホーム12−1に対してシャットダウンを実行させるための電源ボタンイベントを発行する(ステップS45)。
これによりプラットホーム12−1は、シャットダウン制御を実行する(ステップS46)。
このとき、ミドルウェアには、OSからシャットダウンについてのメッセージが送信されており、ミドルウェアは、当該メッセージを受信すると(ステップS47)、プラットホーム12−2〜12−7に対して個別にユニキャスト通知によりデータ転送停止要求を送信する(ステップS48)。
この結果、データ転送停止要求を受信したプラットホーム12−2〜12−7は、それぞれデータ転送を停止する(ステップS49)。
一方、プラットホーム12−1は、メイン電源と、サスペンド用電源(SUS)をオフ状態とするように、電源制御マイコン24に指示を行う(ステップS50)。具体的には、プラットホーム12−1は、図1に示す信号SLP_S5#を“L”レベルとすることにより、指示を行う。
これによりプラットホーム12−1は、電源ユニット21からの電源が供給されたままの状態でシャットダウン状態となる(ステップS51)。
プラットホーム12−1がシャットダウン状態となると、電源制御マイコン24は、プラットホーム12−2〜12−7の電源を一括でオフ状態とするためのコマンド(一括電源オフコマンド)を発行し(ステップS52)、タイムアウト時間を設定する(ステップS57)。
一方、一括電源オフコマンドを受信した正常に動作しているプラットホーム12−2〜12−7は、電源ボタンイベントとしての一括電源オフコマンドを受信すると(ステップS53)、シャットダウンを実行する(ステップS54)。
そして、プラットホーム12−2〜12−7は、対応する信号線S5_2#〜S5_7#を“L”レベルとして電源制御マイコン24に通知する(ステップS55)。
そして、プラットホーム12−2〜12−7は、電源ユニット21からの電源が供給されたままの状態でシャットダウン状態となる(ステップS56)。
一方、電源制御マイコン24は、信号線S5_2#〜S5_7#を参照して、各プラットホーム12−2〜12−7がシャットダウンを実行して、オフ状態となっているか否かを判別する(ステップS58)。
具体的には、電源制御マイコン24は、信号線S5_2#〜S5_7#のそれぞれが“L”レベルとなっているか否かを判別する。
次に電源制御マイコン24は、信号線S5_n#(n=2〜7の自然数)が“L”レベルとなっている場合には、対応する信号線P−ON_nを“L”レベルとする制御を行う(ステップS59)。
この結果、信号線P−ON_nに対応するスイッチングIC25−nをオフ状態とするように制御を行うので、オフ状態とされたスイッチングIC25−nに対応するプラットホーム12−nは、電源ユニット21からの電源が遮断されたシャットダウン状態となる(ステップS60)。
続いて、電源制御マイコン24は、ステップSで設定したタイムアウト時間が経過したか否かを判定する(ステップS61)。
ステップS61の判定において、未だステップS57で設定したタイムアウト時間が経過していない場合には(ステップS61;No)、電源制御マイコン24は、全てのプラットホーム12−2〜12−7がオフ状態となっているか否かを判定する(ステップS62)。
ステップS62の判定において、全てのプラットホーム12−2〜12−7がオフ状態となっている場合には(ステップS62;Yes)、処理をステップS66に移行する。
ステップS62の判定において、全てのプラットホーム12−2〜12−7がオフ状態となっていない場合には(ステップS62;No)、一定時間待機し、処理をステップS58に移行する。
ステップS61の判定において、ステップSで設定したタイムアウト時間が経過した場合には(ステップS61;Yes)、電源制御マイコン24は、全てのプラットホーム12−2〜12−7がオフ状態となっているか否かを判定する(ステップS62)。
ステップS62の判定において、全てのプラットホーム12−2〜12−7がオフ状態となっている場合には(ステップS62;Yes)、処理をステップS66に移行する。
ステップS62の判定において、全てのプラットホーム12−2〜12−7がオフ状態となっていない場合には(ステップS62;No)、起動中のプラットホームに対応するスイッチングIC25−xを強制的にオフにする(ステップS63)。これにより、プラットホーム12−2〜12−7は全て電源が遮断されたシャットダウン状態となる(ステップS64)。
そして、電源制御マイコン24は、強制的にオフにしたプラットホームの番号を表示する(ステップS65)。
続いて、電源制御マイコン24は、PCIeブリッジコントローラ23への電源を遮断し、PCIeブリッジコントローラ23は、オフ状態となる(ステップS66)。
この状態で、プラットホーム12−1〜12−7及びPCIeブリッジコントローラ23は、シャットダウン状態(ソフトオフ状態)となる(ステップS68)。
一方、電源制御マイコン24は、電源投入状態で点灯する電源LEDを消灯し(ステップS69)、信号線PSOFFを“L”レベルとする(ステップS70)。
この結果、信号線PSOFFが“L”レベルとなったことを検出した電源ユニット21は、出力を停止する(ステップS71)。
以上の説明のように、第1実施形態によれば、所定の形式(例えば、長押し)により電源ボタンが押された場合に、シャットダウンの指示である旨を電源制御マイコン24が認識し、電源制御マイコン24は、電源制御コントローラとして機能して、全ての前記情報処理装置のシャットダウンを検出した後に、中継装置としてのPCIeブリッジコントローラ23及び複数の情報処理装置としてのプラットホーム12−1〜12−7への電源供給を遮断する制御を行うので、ホスト(ホストとして機能するルートコンプレックス)として機能するプラットホームが動作不能状態となっていたり、ソフトウェア的に通信不能な状態となっていたりしても、確実にシャットダウン処理を実行することができる。
[2]第2実施形態
上記第1実施形態においては、電源ボタンの操作によりシャットダウン処理に移行する場合であったが、本第2実施形態は、ホスト(ホストとして機能するルートコンプレックス)として機能するプラットホーム12−1のアプリケーション上において、シャットダウン処理が選択された場合の実施形態である。
図5は、第2実施形態のシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。
初期状態において、電源ユニット21、電源制御マイコン24、プラットホーム12−1、PCIeブリッジコントローラ23及びプラットホーム12−2〜12−7は、稼働状態(Working)状態(S0状態)にあるものとする(ステップS81)。
プラットホーム12−1のアプリケーション30−1において、シャットダウンが選択されると(ステップS82)、OS33−1からシャットダウンについてのメッセージが送信されており、ミドルウェアは、当該メッセージを受信すると(ステップS83)、プラットホーム12−2〜12−7に対して個別にユニキャスト通知によりデータ転送停止要求を送信する(ステップS84)。
この結果、データ転送停止要求を受信したプラットホーム12−2〜12−7は、それぞれデータ転送を停止する(ステップS85)。
また、プラットホーム12−1は、メイン電源をオフ状態として、その旨を電源制御マイコン24に通知する(ステップS86)。
そして、プラットホーム12−1は、サスペンド用電源(SUS)をオフ状態とし(ステップS87)、スタンバイ用電源(STD)をオフ状態とし(ステップS88)、プラットホーム12−1は、シャットダウン状態となる(ステップS89)。
一方、電源制御マイコン24は、プラットホーム12−1からメイン電源をオフ状態とした旨の通知がなされると、電源LEDを点滅状態に移行させる(ステップS90)。
そして、電源制御マイコン24は、プラットホーム12−2〜12−7の電源を一括でオフ状態とするためのコマンド(一括電源オフコマンド)を発行する(ステップS91)。
これにより一括電源オフコマンドを受信した正常に動作しているプラットホーム12−2〜12−7は、電源ボタンイベントとしての一括電源オフコマンドを受信すると(ステップS92)、シャットダウンを実行する(ステップS93)。
そして、プラットホーム12−2〜12−7は、対応する信号線S5_2#〜S5_7#を“L”レベルとして電源制御マイコン24に通知する(ステップS94)。
そして、プラットホーム12−2〜12−7は、シャットダウン状態となる(ステップS95)。
一方、電源制御マイコン24は、信号線S5_2#〜S5_7#を参照して、各プラットホーム12−2〜12−7がシャットダウンを実行して、オフ状態となっているか否かを判定する(ステップS96)。
具体的には、電源制御マイコン24は、信号線S5_2#〜S5_7#の全てが“L”レベルとなっているか否かを判定する。
ステップS96の判定において号線S5_2#〜S5_7#の全てが“L”レベルとなっている場合には、電源制御マイコン24は、PCIeブリッジコントローラ23への電源を遮断し、PCIeブリッジコントローラ23は、オフ状態となる(ステップS97)。
この状態で、プラットホーム12−1〜12−7及びPCIeブリッジコントローラ23は、シャットダウン状態(ソフトオフ状態)となる(ステップS101)。
一方、電源制御マイコン24は、電源投入状態で点灯する電源LEDを消灯し(ステップS98)、信号線PSOFFを“L”レベルとする(ステップS99)。
この結果、信号線PSOFFが“L”レベルとなったことを検出した電源ユニット21は、出力を停止する(ステップS100)。
以上の説明のように、第2実施形態によれば、ホストとして機能しているプラットホーム12−1において、シャットダウンが選択された場合には、電源制御マイコン24は、電源制御コントローラとして機能して、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置及び前記複数の情報処理装置への電源供給を遮断する制御を行うので、デバイスとして機能するプラットホームが動作不能状態となっていたり、ソフトウェア的に通信不能な状態となっていたりしても、確実にシャットダウン処理を実行することができる。
[3]第3実施形態
上記第2実施形態においては、ホストとして機能するプラットホーム12−1のアプリケーション上において、シャットダウン処理が選択された場合の実施形態であったが、本第3実施形態は、プラットホーム12−1〜プラットホーム12−7で共通に管理される運用管理メニュー上でシャットダウンが選択された場合の実施形態である。
以下の説明においては、プラットホーム12−1〜12−7が共働して、AI(Artificial Intelligence)処理を行っている場合を例として説明する。
図6は、第3実施形態のシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。
初期状態において、電源ユニット21、電源制御マイコン24、プラットホーム12−1、PCIeブリッジコントローラ23及びプラットホーム12−2〜12−7は、稼働状態(Working)状態(S0状態)にあるものとする(ステップS111)。
プラットホーム12−1〜プラットホーム12−7で共通に管理される運用管理メニューにおいて、シャットダウンが選択されると(ステップS112)、プラットホーム12−1〜プラットホーム12−7は、実行中の処理、すなわち、共働して行っているAI処理を中断する(ステップS113)。
そして、ホスト(あるいはホスト機能を有するルートコンプレックス)として機能しているプラットホーム12−1は、電源制御マイコン24に対してシャットダウン要求を行う(ステップS114)。
これにより、電源制御マイコン24は、電源状態を確認し(ステップS115)、電源LEDを点滅状態に移行させる(ステップS116)。
次にプラットホーム12−1に対してシャットダウンを実行させるための電源ボタンイベントを発行する(ステップS117)。
これによりプラットホーム12−1は、シャットダウン制御を実行する(ステップS118)。
このとき、ミドルウェアには、OSからシャットダウンについてのメッセージが送信されており、ミドルウェアは、当該メッセージを受信すると(ステップS119)、プラットホーム12−2〜12−7に対して個別にユニキャスト通知によりデータ転送停止要求を送信する(ステップS120)。
この結果、データ転送停止要求を受信したプラットホーム12−2〜12−7は、それぞれデータ転送を停止する(ステップS121)。
また、プラットホーム12−1は、メイン電源をオフ状態として、その旨を電源制御マイコン24に通知する(ステップS122)。
そして、プラットホーム12−1は、サスペンド用電源(SUS)をオフ状態とし(ステップS123)、スタンバイ用電源(STD)をオフ状態とし(ステップS124)、プラットホーム12−1は、シャットダウン状態となる(ステップS125)。
一方、電源制御マイコン24は、プラットホーム12−1からメイン電源をオフ状態とした旨の通知がなされると、プラットホーム12−2〜12−7の電源を一括でオフ状態とするためのコマンド(一括電源オフコマンド)を発行する(ステップS126)。
これにより一括電源オフコマンドを受信した正常に動作しているプラットホーム12−2〜12−7は、電源ボタンイベントとしての一括電源オフコマンドを受信すると(ステップS127)、シャットダウンを実行する(ステップS128)。
そして、プラットホーム12−2〜12−7は、対応する信号線S5_2#〜S5_7#を“L”レベルとして電源制御マイコン24に通知する(ステップS129)。
そして、プラットホーム12−2〜12−7は、シャットダウン状態となる(ステップS130)。
一方、電源制御マイコン24は、信号線S5_2#〜S5_7#を参照して、各プラットホーム12−2〜12−7がシャットダウンを実行して、オフ状態となっているか否かを判定する(ステップS131)。
具体的には、電源制御マイコン24は、信号線S5_2#〜S5_7#の全てが“L”レベルとなっているか否かを判定する。
ステップS131の判定において号線S5_2#〜S5_7#の全てが“L”レベルとなっている場合には、電源制御マイコン24は、PCIeブリッジコントローラ23への電源を遮断し、PCIeブリッジコントローラ23は、オフ状態となる(ステップS132)。
この状態で、プラットホーム12−1〜12−7及びPCIeブリッジコントローラ23は、シャットダウン状態(ソフトオフ状態)となる(ステップS136)。
一方、電源制御マイコン24は、電源投入状態で点灯する電源LEDを消灯し(ステップS133)、信号線PSOFFを“L”レベルとする(ステップS134)。
この結果、信号線PSOFFが“L”レベルとなったことを検出した電源ユニット21は、出力を停止する(ステップS135)。
以上の説明のように、第3実施形態によれば、共働して処理を行っているプラットホーム12−1〜12−7において、共通に管理される運用管理メニュー上でシャットダウンが選択された場合には、ルートコンプレックスとして機能するプラットホーム12−1がシャットダウン動作へのトリガ動作を行うとともに、電源制御マイコン24は、電源制御コントローラとして機能して、全ての前記情報処理装置のシャットダウンを検出した後に、中継装置としてのPCIeブリッジコントローラ23及び複数の情報処理装置としてのプラットホーム12−1〜12−7への電源供給を遮断する制御を行うので、確実にシャットダウン処理を実行することができる。
[4]第4実施形態
上記第3実施形態においては、ルートコンプレックスとして機能するプラットホーム12−1が、電源制御マイコン24にシャットダウン要求を行い、電源制御マイコン24の管理下で、全てのプラットホーム12−1〜12−7がシャットダウン処理に移行するものであったが、本第4実施形態は、シャットダウンの処理をルートコンプレックスとして機能するプラットホーム12−1が主体となって行う場合の実施形態である。
以下の説明においても、第3実施形態と同様に、プラットホーム12−1〜12−7が共働して、AI処理を行っている場合を例として説明する。
図7は、第4実施形態のシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。
初期状態において、電源ユニット21、電源制御マイコン24、プラットホーム12−1、PCIeブリッジコントローラ23及びプラットホーム12−2〜12−7は、稼働状態(Working)状態(S0状態)にあるものとする(ステップS141)。
プラットホーム12−1〜プラットホーム12−7で共通に管理される運用管理メニューにおいて、シャットダウンが選択されると(ステップS142)、プラットホーム12−1〜プラットホーム12−7は、実行中の処理、すなわち、共働して行っているAI処理を中断する(ステップS143)。
そして、ルートコンプレックスとして機能しているプラットホーム12−1は、プラットホーム12−2〜12−7に対してシャットダウン要求を行う(ステップS144)。
これによりシャットダウン要求を受信した正常に動作しているプラットホーム12−2〜12−7は、シャットダウンを実行する(ステップS153)。
そして、プラットホーム12−2〜12−7は、対応する信号線S5_2#〜S5_7#を“L”レベルとして電源制御マイコン24に通知する(ステップS154)。
そして、プラットホーム12−2〜12−7は、シャットダウン状態となる(ステップS155)。
一方、プラットホーム12−1は、電源制御マイコン24に対し、シャットダウン開始を通知する(ステップS145)。
そして、プラットホーム12−1は、シャットダウン制御を実行し(ステップS146)、メイン電源をオフ状態とし(ステップS147)、サスペンド用電源(SUS)をオフ状態とし(ステップS148)、スタンバイ用電源(STD)をオフ状態とする(ステップS149)。
これらの結果、プラットホーム12−1は、シャットダウン状態となる(ステップS150)。
一方、電源制御マイコン24は、信号線S5_2#〜S5_7#を参照して、各プラットホーム12−2〜12−7がシャットダウンを実行して、オフ状態となっているか否かを判定する(ステップS156)。
具体的には、電源制御マイコン24は、信号線S5_2#〜S5_7#の全てが“L”レベルとなっているか否かを判定する。
ステップS156の判定において号線S5_2#〜S5_7#の全てが“L”レベルとなっている場合には、電源制御マイコン24は、PCIeブリッジコントローラ23への電源を遮断し、PCIeブリッジコントローラ23は、オフ状態となる(ステップS157)。
この状態で、プラットホーム12−1〜12−7及びPCIeブリッジコントローラ23は、シャットダウン状態(ソフトオフ状態)となる(ステップS161)。
一方、電源制御マイコン24は、電源投入状態で点灯する電源LEDを消灯し(ステップS158)、信号線PSOFFを“L”レベルとする(ステップS159)。
この結果、信号線PSOFFが“L”レベルとなったことを検出した電源ユニット21は、出力を停止する(ステップS160)。
以上の説明のように、第4実施形態によれば、共働して処理を行っているプラットホーム12−1〜12−7において、通に管理される運用管理メニュー上でシャットダウンが選択された場合には、ルートコンプレックスとして機能するプラットホーム12−1がシャットダウン動作を主導するとともに、並行して電源制御マイコン24は、電源制御コントローラとして機能して、プラットホーム12−1〜12−7のシャットダウンを検出した後に、中継装置としてのPCIeブリッジコントローラ23及び複数の情報処理装置としてのプラットホーム12−1〜12−7への電源供給を遮断する制御を行うので、確実にシャットダウン処理を実行することができる。
[5]その他
そして、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成および各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
例えば、図1に示した構成においては、PCIeブリッジコントローラ23には、7つのプラットホーム12−1〜12−7を、接続可能としていたが、これに限定されるものではなくPCIeブリッジコントローラ23は6個以下もしくは8個以上の複数のプラットホームを備えるようにすることも可能である。
また、上述の実施形態では、各部のI/OインターフェースとしてPCIe(PCIエクスプレス)を例に挙げて説明したが、I/Oインターフェースとしては、PCIeに限定されるものではない。
例えば、各部のI/Oインターフェースは、データ転送バスによって、デバイス(周辺制御コントローラ)とプロセッサとの間でデータ転送を行える技術であればよい。
また、データ転送バスは、1個の筐体等に設けられたローカルな環境(例えば、1つのシステムまたは1つの装置)で高速にデータを転送できる汎用のバスであってよい。
また、I/Oインターフェースは、パラレルインターフェース及びシリアルインターフェースのいずれであってもよい。
また、I/Oインターフェースは、ポイント・ツー・ポイント(point to point)接続ができ、データをパケットベースでシリアル転送可能な構成であればよい。
また、I/Oインターフェースは、シリアル転送の場合、複数のレーンを有するようにしてもよい。
また、I/Oインターフェースのレイヤー構造は、パケットの生成及び復号を行うトランザクション層と、エラー検出等を行うデータリンク層と、シリアルとパラレルとを変換する物理層と、を有していてもよい。
また、I/Oインターフェースは、階層の最上位であり1または複数のポートを有するルート・コンプレックス、I/Oデバイスであるエンド・ポイント、ポートを増やすためのスイッチ、及び、プロトコルを変換するブリッジ等を含んでいてもよい。
また、I/Oインターフェースは、送信するデータとクロック信号とをマルチプレクサによって多重化して送信するようにしてもよい。この場合には、受信側は、デマルチプレクサでデータとクロック信号を分離すればよい。
また、上述した開示により本実施形態を当業者によって実施・製造することが可能である。
[6]実施形態の他の態様
以上の実施形態に関し、さらに他の態様について記載する。
[6.1]第1の他の態様
実施形態の第1の他の態様の情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、前記中継装置は、前記複数の情報処理装置への電力供給の制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラを有する情報処理システムである。
上記構成によれば、電源制御コントローラは、全ての前記情報処理装置のシャットダウンを検出した後に、中継装置及び複数の情報処理装置の電源供給を遮断する制御を行うので、ルートコンプレックスとして機能する情報処理装置が動作不能状態となっていたり、ソフトウェア的に通信不能な状態となっていたりしても、確実にシャットダウン処理を実行することができる。
[6.2]第2の他の態様
実施形態の第2の他の態様の情報処理システムは、第1の他の態様において、前記電源制御コントローラは、前記複数の情報処理装置への電源供給を遮断する制御の後に、前記中継装置への電源供給を遮断する制御を行う情報処理システムである。
上記構成によれば、シャットダウン処理において、確実に中継装置の電源供給を遮断することができる。
[6.3]第3の他の態様
実施形態の第3の他の態様の情報処理システムは、第1の他の態様において、前記中継装置は、電源の供給/遮断の指示操作を行う電源ボタンを備え、前記電源制御コントローラは、前記電源ボタンにより前記電源の遮断が指示された場合に、前記複数の情報処理装置に対し、シャットダウンの指示を順次行う、情報処理システムである。
上記構成によれば、所定の形式(例えば、長押し)により電源ボタンが押された場合に、シャットダウンの指示である旨を電源制御コントローラが認識し、中継装置及び複数の情報処理装置の電源供給を遮断する制御を行うので、ホストとして機能する情報処理装置が動作不能状態となっていたり、ソフトウェア的に通信不能な状態となっていたりしても、電源ボタンの操作を行うことで、確実にシャットダウン処理を実行することができる。
[6.4]第4の他の態様
実施形態の第4の他の態様の情報処理システムは、第3の他の態様において、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記電源制御コントローラは、前記第1の情報処理装置に対し、シャットダウンの指示を行い、前記第1の情報処理装置のシャットダウンを検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を行う、情報処理システムである。
上記構成によれば、ホストとして機能する第1の情報処理装置が、正常に動作している状態においては、第1の情報処理装置により、確実にシャットダウン処理を実行することができる。
[6.5]第5の他の態様
実施形態の第5の他の態様の情報処理システムは、第1の他の態様又は第2の他の態様において、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記電源制御コントローラは、前記第1の情報処理装置におけるシャットダウン処理中に当該第1の情報処理装置におけるメイン系電源の遮断を検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を順次行う、情報処理システムである。
第1の情報処理装置のシャットダウン中に第1の情報処理装置のメイン系電源の遮断を検出した段階で、第2の情報処理装置の状態に関わりなく、情報処理システム全体を確実にシャットダウンすることができる。
[6.6]第6の他の態様
実施形態の第6の他の態様の情報処理システムは、第1の他の態様又は第2の他の態様において、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記電源制御コントローラは、前記第1の情報処理装置からシャットダウン要求がなされた場合に、前記第1の情報処理装置に対しシャットダウンの指示を行い、前記第1の情報処理装置のシャットダウンを検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を行う、情報処理システムである。
上記構成によれば、第1の情報処理装置がシャットダウン要求を行うだけで、第2の情報処理装置の状態に関わりなく、情報処理システム全体を確実にシャットダウンすることができる。
[6.7]第7の他の態様
実施形態の第7の他の態様の情報処理システムは、第1の他の態様において、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記電源制御コントローラは、前記第1の情報処理装置から自己及び前記第2の情報処理装置のシャットダウンを行うシャットダウン開始通知がなされた場合に、全ての前記第2の情報処理装置のシャットダウンを検出した場合に、前記複数の情報処理装置への電源供給を遮断する制御に先立って、前記中継装置への電源供給を遮断する制御を行う、情報処理システムである。
上記構成によれば、情報処理システムのシャットダウン時に確実に中継装置もシャットダウンさせることが可能となる。
[6.8]第8の他の態様
実施形態の第8の他の態様の中継装置は、拡張バスを介して複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置であって、前記複数の情報処理装置の間の通信の中継を制御するブリッジコントローラと、前記複数の情報処理装置への電力供給の制御に先だって、前記ブリッジコントローラへの電力供給制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を備えた中継装置である。
上記構成によれば、中継装置を情報処理装置に適用することにより、情報処理装置の状態の影響を受けずにシャットダウン処理を行うことができる。
10 情報処理システム
11 ブリッジボード
12−1 プラットホーム(ホスト、ルートコンプレックス)
12−2〜12−7 プラットホーム(デバイス、エンドポイント)
21 電源ユニット
22 DC−DCコンバータ
23 PCIeブリッジコントローラ
24 電源制御マイコン
26 電源スイッチ
30 アプリケーション
上記課題を解決するため、本発明の第1態様にかかる情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、前記中継装置は、前記複数の情報処理装置への電力供給の制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置に含まれるブリッジコントローラへの電源供給を遮断する制御を行う電源制御コントローラを有する。
上記構成において、前記電源制御コントローラは、前記複数の情報処理装置への電源供給を遮断する制御の後に、前記中継装置に含まれるブリッジコントローラへの電源供給を遮断する制御を行う、ようにしてもよい。
また、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備えた情報処理システムであって、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記中継装置は、前記複数の情報処理装置への電力供給の制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置に含まれるブリッジコントローラ及び全ての前記第2の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラを有し、前記電源制御コントローラは、前記第1の情報処理装置におけるシャットダウン処理中に当該第1の情報処理装置におけるメイン系電源の遮断を検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を順次行う、ようにしてもよい。
また、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備えた情報処理システムであって、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記中継装置は、前記複数の情報処理装置への電力供給の制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置に含まれるブリッジコントローラ及び全ての前記第2の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラを有し、前記電源制御コントローラは、前記第1の情報処理装置からシャットダウン要求がなされた場合に、前記第1の情報処理装置に対しシャットダウンの指示を行い、前記第1の情報処理装置のシャットダウンを検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を行う、ようにしてもよい。
また、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備えた情報処理システムであって、前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、前記中継装置は、前記複数の情報処理装置への電力供給の制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置に含まれるブリッジコントローラ及び全ての前記第2の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラを有し、前記電源制御コントローラは、前記第1の情報処理装置から自己及び前記第2の情報処理装置のシャットダウンを行うシャットダウン開始通知がなされ、かつ、全ての前記第2の情報処理装置のシャットダウンを検出した場合に、全ての前記第2の情報処理装置への電源供給を遮断する制御を行うとともに、前記中継装置に含まれるブリッジコントローラへの電源供給を遮断する制御を行うようにしてもよい。
また、本発明の第2態様にかかる中継装置は、拡張バスを介してそれぞれがプロセッサを備えた複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置であって、前記複数の情報処理装置の間の通信の中継を制御するブリッジコントローラと、前記複数の情報処理装置への電力供給の制御に先だって、前記ブリッジコントローラへの電力供給制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記ブリッジコントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を備える。

Claims (8)

  1. それぞれがプロセッサを備えた複数の情報処理装置と、
    拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、
    前記中継装置は、前記複数の情報処理装置への電力供給の制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラを有する、
    情報処理システム。
  2. 前記電源制御コントローラは、前記複数の情報処理装置への電源供給を遮断する制御の後に、前記中継装置への電源供給を遮断する制御を行う、
    請求項1記載の情報処理システム。
  3. 前記中継装置は、電源の供給/遮断の指示操作を行う電源ボタンを備え、
    前記電源制御コントローラは、前記電源ボタンにより前記電源の遮断が指示された場合に、前記複数の情報処理装置に対し、シャットダウンの指示を順次行う、
    請求項1記載の情報処理システム。
  4. 前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、
    前記電源制御コントローラは、前記第1の情報処理装置に対し、シャットダウンの指示を行い、前記第1の情報処理装置のシャットダウンを検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を行う、
    請求項3記載の情報処理システム。
  5. 前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、
    前記電源制御コントローラは、前記第1の情報処理装置におけるシャットダウン処理中に当該第1の情報処理装置におけるメイン系電源の遮断を検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を順次行う、
    請求項1又は請求項2記載の情報処理システム。
  6. 前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、
    前記電源制御コントローラは、前記第1の情報処理装置からシャットダウン要求がなされた場合に、前記第1の情報処理装置に対しシャットダウンの指示を行い、前記第1の情報処理装置のシャットダウンを検出した場合に、前記第2の情報処理装置に対し、シャットダウンの指示を行う、
    請求項1又は請求項2記載の情報処理システム。
  7. 前記複数の情報処理装置は、ホストとして機能する第1の情報処理装置と、デバイスとして機能する第2の情報処理装置とを備え、
    前記電源制御コントローラは、前記第1の情報処理装置から自己及び前記第2の情報処理装置のシャットダウンを行うシャットダウン開始通知がなされた場合に、全ての前記第2の情報処理装置のシャットダウンを検出した場合に、前記複数の情報処理装置への電源供給を遮断する制御に先立って、前記中継装置への電源供給を遮断する制御を行う、
    請求項1記載の情報処理システム。
  8. 拡張バスを介して複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置であって、
    前記複数の情報処理装置の間の通信の中継を制御するブリッジコントローラと、
    前記複数の情報処理装置への電力供給の制御に先だって、前記ブリッジコントローラへの電力供給制御を行うとともに、全ての前記情報処理装置のシャットダウンを検出した後に、前記中継装置及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、
    を備えた中継装置。
JP2018248664A 2018-12-28 2018-12-28 情報処理システム及び中継装置 Active JP6669979B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018248664A JP6669979B1 (ja) 2018-12-28 2018-12-28 情報処理システム及び中継装置
GB1915821.1A GB2582402B (en) 2018-12-28 2019-10-31 Information processing system and relay device
US16/685,491 US20200210201A1 (en) 2018-12-28 2019-11-15 Information processing system and relay device
CN201911291540.9A CN111381656A (zh) 2018-12-28 2019-12-16 信息处理系统和中继设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018248664A JP6669979B1 (ja) 2018-12-28 2018-12-28 情報処理システム及び中継装置

Publications (2)

Publication Number Publication Date
JP6669979B1 JP6669979B1 (ja) 2020-03-18
JP2020109550A true JP2020109550A (ja) 2020-07-16

Family

ID=68988042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018248664A Active JP6669979B1 (ja) 2018-12-28 2018-12-28 情報処理システム及び中継装置

Country Status (4)

Country Link
US (1) US20200210201A1 (ja)
JP (1) JP6669979B1 (ja)
CN (1) CN111381656A (ja)
GB (1) GB2582402B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022015666A (ja) * 2020-07-09 2022-01-21 株式会社三共 遊技機

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187286A (ja) * 1996-12-27 1998-07-14 Toshiba Corp 情報機器
JP2002207538A (ja) * 2001-01-11 2002-07-26 Nankai Densetsu Kk 情報処理システム、インターネット接続システム、電源供給装置及び停電処理用コンピュータプログラム
JP2003173325A (ja) * 2001-12-06 2003-06-20 Hitachi Ltd 計算機システムの初期化方法および電源切断方法
JP2009116503A (ja) * 2007-11-05 2009-05-28 Buffalo Inc ネットワーク接続型デバイスおよびプログラム
JP2009199297A (ja) * 2008-02-21 2009-09-03 Nec Computertechno Ltd コンピュータシステム
JP2010086524A (ja) * 2008-10-02 2010-04-15 Alcor Micro Corp 省電力機能を有するブリッジ装置
US20120054507A1 (en) * 2010-05-17 2012-03-01 Nxp B.V. Network
JP2013531425A (ja) * 2010-06-04 2013-08-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 縦続接続されたパワーオーバーイーサネット(登録商標)システム
JP2013159030A (ja) * 2012-02-06 2013-08-19 Canon Inc 画像形成装置、画像形成装置の制御方法、及びプログラム
JP2014075786A (ja) * 2012-09-11 2014-04-24 Canon Inc 画像形成装置、画像形成装置の制御方法、及び、プログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5428637B2 (ja) * 2009-08-18 2014-02-26 ソニー株式会社 電源ユニット、処理システム及びidの割り当て方法
JP5699435B2 (ja) * 2010-03-10 2015-04-08 株式会社リコー 画像処理装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187286A (ja) * 1996-12-27 1998-07-14 Toshiba Corp 情報機器
JP2002207538A (ja) * 2001-01-11 2002-07-26 Nankai Densetsu Kk 情報処理システム、インターネット接続システム、電源供給装置及び停電処理用コンピュータプログラム
JP2003173325A (ja) * 2001-12-06 2003-06-20 Hitachi Ltd 計算機システムの初期化方法および電源切断方法
JP2009116503A (ja) * 2007-11-05 2009-05-28 Buffalo Inc ネットワーク接続型デバイスおよびプログラム
JP2009199297A (ja) * 2008-02-21 2009-09-03 Nec Computertechno Ltd コンピュータシステム
JP2010086524A (ja) * 2008-10-02 2010-04-15 Alcor Micro Corp 省電力機能を有するブリッジ装置
US20120054507A1 (en) * 2010-05-17 2012-03-01 Nxp B.V. Network
JP2013531425A (ja) * 2010-06-04 2013-08-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 縦続接続されたパワーオーバーイーサネット(登録商標)システム
JP2013159030A (ja) * 2012-02-06 2013-08-19 Canon Inc 画像形成装置、画像形成装置の制御方法、及びプログラム
JP2014075786A (ja) * 2012-09-11 2014-04-24 Canon Inc 画像形成装置、画像形成装置の制御方法、及び、プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022015666A (ja) * 2020-07-09 2022-01-21 株式会社三共 遊技機

Also Published As

Publication number Publication date
GB2582402B (en) 2021-05-26
CN111381656A (zh) 2020-07-07
JP6669979B1 (ja) 2020-03-18
GB2582402A (en) 2020-09-23
GB201915821D0 (en) 2019-12-18
US20200210201A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
JP4558519B2 (ja) 情報処理装置およびシステムバス制御方法
US8612509B2 (en) Resetting a hypertransport link in a blade server
JPH0327419A (ja) パーソナルコンピュータ
JP2001298875A (ja) バックアップ電源モジュール、バックアップ電源装置及びコンピュータ
CN111831488B (zh) 具有安全等级设计的tcms-mpu控制单元
US20110145620A1 (en) Method of using power supply to perform far-end monitoring of electronic system
US20070028148A1 (en) Device and method for malfunction monitoring and control
JP2018116648A (ja) 情報処理装置、その制御方法、及びプログラム
JP5976074B2 (ja) コンピュータシステム及びその動作方法
JP6669979B1 (ja) 情報処理システム及び中継装置
CN102508759A (zh) 一种嵌入式智能平台管理系统
JP6575715B1 (ja) 情報処理システムおよび中継装置
US20200334044A1 (en) Information processing system and power supply control method
JP6604427B1 (ja) 情報処理システム
JP6788203B2 (ja) 情報処理システム及び中継装置
KR101583557B1 (ko) 네트워크 통신을 통해 컴퓨터의 대기전원을 이용해서 전원을 제어하는 컴퓨터 전원 제어 pci 카드 및 그의 전원 제어방법
JP6777868B2 (ja) 情報処理システム
TWI815689B (zh) 多核系統溝通方法
JP2007094470A (ja) 情報処理装置のホットプラグ処理方法
TW202018507A (zh) 主機開機檢測方法及其系統
JP6579255B1 (ja) 情報処理システム、および中継装置
JP6795782B1 (ja) 情報処理システム、情報処理装置及びプログラム
TWI828043B (zh) 電腦系統及更新方法
CN215987289U (zh) 一种服务器设备异常显示装置
TWI742430B (zh) 自動回復基板管理控制器之韌體的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190313

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190322

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200210

R150 Certificate of patent or registration of utility model

Ref document number: 6669979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250