JP2020107878A - 多層回路基板 - Google Patents

多層回路基板 Download PDF

Info

Publication number
JP2020107878A
JP2020107878A JP2019194457A JP2019194457A JP2020107878A JP 2020107878 A JP2020107878 A JP 2020107878A JP 2019194457 A JP2019194457 A JP 2019194457A JP 2019194457 A JP2019194457 A JP 2019194457A JP 2020107878 A JP2020107878 A JP 2020107878A
Authority
JP
Japan
Prior art keywords
circuit board
multilayer circuit
group
array
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019194457A
Other languages
English (en)
Other versions
JP7534079B2 (ja
Inventor
ジョージ・エス・カーチス
S Curtis George
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2020107878A publication Critical patent/JP2020107878A/ja
Application granted granted Critical
Publication of JP7534079B2 publication Critical patent/JP7534079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】所与のボール・サイズに対して、より高い信号帯域幅を実現する。【解決手段】多層回路基板には、中央導体１０４と、交互層第１グループ１０２及び交互層第２グループ１０３の間のコア層１０１とがある。中央導体１０４には、交互層第１グループ１０２を通る第１複合ビアと、交互層第２グループ１０３を通る第２複合ビアとがある。ギャップは、中央導体１０４の周りを囲み、多層回路基板の第１面１０５から第２面１０６へと広がる。グラウンド突起部の第１配列１１５は、ギャップの周りを囲むと共に多層回路基板の第１面１０５上で第１パターンで配置される。グラウンド突起部の第２配列１１６は、ギャップの周りを囲むと共に多層回路基板の第２面１０６上で第２パターンで配置される。グラウンド・パス１１７が、グラウンド突起部第１配列１１５をグラウンド突起部第２配列１１６に接続する。【選択図】図３

Description

本発明は、半導体デバイスをマウントするための多層回路基板に関し、特に、無線周波数（ＲＦ）アセンブリを回路基板にマウントするための多層回路基板に関する。
最新の半導体デバイスをマウントするのに利用される方法は、多数存在している。
フリップ・チップは、集積回路（又はその他の半導体デバイス）の１種であって、これは、例えば、この集積回路（フリップ・チップ）のパッド上に置かれたはんだバンプ、ボールその他の突起部を通して、別の回路（回路基板や別の集積回路など）に接続される。はんだは、一般に、処理の間、集積回路の上側に置かれ、次いで、この集積回路のパッドを、この集積回路と接続することになる別の回路上のパッドと揃えるようにして、集積回路をひっくり返す。次に、多くの場合、はんだを再度溶融して、集積回路を別の回路に接合する。
ボール・グリッド・アレイ（ball grid array：BGA）は、半導体デバイスを、例えば、印刷回路基板に表面実装するのに使用されるデバイス・パッケージの形式である。ＢＧＡパッケージでは、半導体デバイスのある１面上にグリッド・パターンで配置される複数のパッドがあり、各パッドには、はんだボールその他の突起部がある。半導体デバイスを印刷回路基板に結合するために、半導体デバイスの複数のパッドは、印刷回路基板上の対応する複数のパッドと位置合わせされ、次いで、はんだを溶かし、冷やして凝固させることで、これらコンポーネントを恒久的に結合する。
多層回路基板には、一般に、多数の異なる層（レイヤ）又はプレーン（面）があり、個々の層は、例えば、信号層、グラウンド層、パワー層、又は、複数機能をミックスした層として機能する。これら異なる層は、例えば、ビア（VIA）によって接続されることがあり、これによって、信号が、これら層とおおよそ垂直な方向に、これら層を通って伝送可能となる。
高周波数信号は、概して、同軸状に配置された複数の導体を用いて、信号源から負荷へと伝播されるが、この場合、通常、その中心導体が、その信号電流を運ぶとみなされる。信号電流は、信号源に戻る必要があり、同軸構造の外部導体が、強固に結合されたリターン・パスを提供する。この外部導体は、通常、グラウンド電位にあり、一般に「グラウンド」と呼ばれる。リターン電流パスを信号と強固に結合することは、信号が望ましくない箇所へ伝送又は放射されるのを防止し、もって、信号を外部のものから「シールド」するのに役立つ。
他の構成も用いられている。例えば、「ツイナックス（twinax）」は、ツイン・アクシャル・ケーブル（Twinaxial cable）とも呼ばれ、１つの信号導体の代わりに、２つの信号導体を使用し、これら信号導体の周りは、導電性の「シールド」で覆われ、通常、差動信号のために利用される。更に別の構成では、３つ以上の信号導体が使用される。もっと別の構成では、信号のリターン・パスが、回路のグラウンド基準電位以外の電位にある場合がある。
特表２０１７−５３９０９０号公報 米国特許第９５１５０１７号明細書
「ビルドアップフィルム 熱硬化型層間絶縁フィルム NX04シリーズ(NX04H)、NQ07シリーズ(NQ07XP)、NRシリーズ」の紹介サイト、積水化学工業株式会社、［オンライン］、［２０１９年１０月２３日検索］、インターネット<https://www.sekisui.co.jp/semicon/ja/PackageSubstrate/Insulationfilm.html> 「アンダーフィル」の記事、Wikipedia 日本語版［オンライン］、［２０１９年１０月２５日検索］、インターネット<https://ja.wikipedia.org/wiki/アンダーフィル> 「Flip chip」の記事、Wikipedia 英語版［オンライン］、［２０１９年１０月２５日検索］、インターネット<https://en.wikipedia.org/wiki/Flip_chip> 「ビルドアップ工法」の記事、Wikipedia 日本語版［オンライン］、［２０１９年１０月２５日検索］、インターネット<https://ja.wikipedia.org/wiki/ビルドアップ工法>
現在の一般的なパッケージ工程及び電子コンポーネント組み立て工程を考えると、デバイス・パッケージを通した高周波数（例えば、無線周波数（ＲＦ））信号の伝送には課題がある。例えば、半導体ＢＧＡパッケージでは、高周波数信号の忠実度は、信号パス・インピーダンスの最良状態からのずれで制限され、また、ボールとボールの間の容量、コア・ビアのピッチ、最小パッドのサイズ、コア・ビア・ドリル（core VIA drill）のサイズ、絶縁ビアのサイズ、最大ビア・スタック（maximum via stack：ビアの積み重ねの最大）、アンダーフィル（封止材）、その他の要因によって影響される。ボールとボールの間の容量を小さくするには、理論上は、使用するボールのサイズをもっと小さくすれば良いと考えられるが、コストを低く維持するために、電子コンポーネント組み立て設備では、最小ボール・サイズが指定されることがあり、この最小ボール・サイズは、３０ＧＨｚよりも良いＲＦ信号性能に理論上必要となるサイズよりも、大きいものとなりがちである。
本発明の実施形態は、こうした従来技術の欠点を解決しようとするものである。
本願で説明するように、本発明の実施形態は、非常に小さなボール・サイズに頼る必要がなく、また、パッケージにコネクタを実装してボールを完全に回避することでコストやサイズで不利になることもなしに、ＢＧＡ（Ball grid array：ボール・グリッド・アレイ）パッケージにおいて、所与のボール・サイズに対して、より高い信号帯域幅（例えば、周波数５０ＧＨｚまでのＲＦ信号を伝送）、低い挿入損失、低反射ＲＦ接続を可能にできる。本発明の実施形態は、外側のグラウンドについて大きな直径の空間距離（クリアランス）を用いると共に、特定のグラウンド突起部の位置を変えたり、過疎状態にすることで、ＢＧＡボールの容量を低減できる。本発明の実施形態は、内側及び外側の導体の直径の大きな変化（Step Changes：グラウンド突起部（ボール）とビルドアップ・ビアの間、コア・ビアとビルドアップ・ビアの間）を減らすことで、パッケージ全体で５０オームのインピーダンス（又は、別の望ましい特性インピーダンス）を維持でき、また、帯域を制限する寄生成分を低減できる。
本発明による多層回路基板のようなＩＣパッケージ基板は、小さなＩＣ形状への接続を容易にするために、典型的には、外側の層に非常に小さいビアを使用しており、次いで、ＩＣの小さなピッチからの信号を、もっと大きなピッチの回路基板へと再配信するのをより容易なものとする。より薄い１つ以上のコア層に積層されるビルドアップ層を使用した高密度インターコネクト（相互接続）パッケージについては、コア・ビアを、ビルドアップ・ビアよりも、大幅に大きなものとすることがある。加えて、ＢＧＡパッドも、ビルドアップ・ビアよりも、大幅に大きなものとすることがある。小さなビアを大きなパッド又は大きなビアに接続するのに使用した場合、寄生インダクタンス及び寄生容量の影響が生じ、これは、ＲＦの性能を制限すると共に、これを補償するのは困難である。そのため、複数のビルドアップ・ビアから成る配列（複合ビア）を使用することで、中央導体の直径を更に徐々に先細りさせることが可能となり、これによって、ＲＦ伝送特性を改善する。更に、グラウンド導体までの距離を増加させることで大きなボールやパッドの容量が低減された場合、その結果得られる小さなビア１つのインピーダンスは、誘導性に大きく傾くことがあるが、その代わりに、複数ビアから成る配列（複合ビア）を、そのパスのインピーダンスを所望値に補正するのに利用できる。
本発明の実施形態は、小さな直径の単式（single）のビルドアップ・ビアによって生じる損失を、例えば、ビア配列（複合ビア）を用いて、もっと大きな実効（effective：事実上の）直径の導体を形成することによって低減できる。中央導体のビア配列の実効直径を大きくすることによって、小さな実効直径の中央導体又は同じ実効直径の導体に比較して、抵抗性損失が低減されると共に、より大きな電力を扱うことが可能になる。
図１は、本発明の実施形態による多層回路基板の一部分を示す上方等角図である。 図２は、図１に示す多層回路基板の一部分の下方等角図である。 図３は、図１に示す多層回路基板の側面図である。 図４は、図１に示す多層回路基板の上面図である。 図５は、図１に示す多層回路基板の底面図である。 図６は、本発明の実施形態による例示的な多層回路基板の層の特性情報（プロパティ）を示す表である。 図７は、図１の中央導体１０４を分離した状態で示した側面図である。 図８Ａは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図８Ｂは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図８Ｃは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図８Ｄは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図８Ｅは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図８Ｆは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図８Ｇは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図８Ｈは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図８Ｉは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図８Ｊは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図８Ｋは、本発明の実施形態による複合ビアの断面の構成形態の１例を示す図である。 図９は、多層回路基板の第１面及び第２面に関する例示的な構成形態を説明するのに使用する例示的な５掛ける５のグリッドを示す。 図１０は、本発明の実施形態による多層回路基板の１例の上面図である。 図１１は、図１１の多層回路基板の底面図である。 図１２は、本発明の実施形態による多層回路基板の他の例の上面図である。 図１３は、図１２の多層回路基板の底面図である。 図１４は、多層回路基板にマウント可能な例示的な集積回路と、多層回路基板にマウント可能な例示的な印刷回路基板を含めた多層回路基板の１例の分解等角図である。
図１は、本発明の実施形態による多層回路基板１００の一部分を示す上方等角図である。図２は、図１に示す多層回路基板１００の下方等角図である。図３は、図１に示す多層回路基板１００の側面図である。図４は、図１に示す多層回路基板１００の上面図である。図５は、図１に示す多層回路基板１００の底面図である。図１〜５に示すように、多層回路基板１００には、コア層１０１、交互層の第１グループ１０２、交互層の第２グループ１０３及び中央導体１０４がある。なお、本発明の実施形態では、当業者には周知のように、絶縁性のエポキシ樹脂等の液状硬化性樹脂による封止材が適宜使用されても良い（非特許文献２など）。また、トレース（配線）の材料としては、銅が使用されても良い。
コア層１０１は、交互層第１グループ１０２及び交互層第２グループ１０３の間に配置されても良い。コア層１０１には、例えば、１つ以上の導電層があっても良い。コア層１０１は、更に、コア材料（例えば、ガラス・エポキシ多層材料など）から成る１つ以上の層を含んでいても良い。
実施形態によっては、コア層１０１が無くても良い。こうした実施形態では、交互層第１グループ１０２及び交互層第２グループ１０３というように、交互層が２グループ（２セット）ある代わりに、交互層が１グループ（１セット）あるだけでも良い。
交互層第１グループ１０２は、１つ以上の導体層と、１つ以上の絶縁層とを含んでいても良い。これら１つ以上の絶縁層は、１つ以上のビルドアップ層であるか、又は、１つ以上のビルドアップ層を含んでいても良い。交互層第２グループ１０３についても、交互層第１グループ１０２と同様に形成されて良い。なお、交互層の名称は、絶縁層と導体層を交互に積み上げて形成されることに由来する。一般に、ビルドアップ工法では、コアとなるプリント基板の上面と底面に交互層が形成される。
図６は、本発明の実施形態による例示的な多層回路基板１００の層の特性情報（プロパティ）を示す表である。
図６では、はんだマスク層は、「はんだマスク」として特定され、絶縁層は、「ＢＵ（ビルドアップ）」又は「コア」として特定され、そして、信号、信号リターン／グラウンド及び電源（power）に使われる層は「導体」として特定される。ビルドアップ層及びコア層を利用した高密度相互接続では、層の構造は、Ａ−Ｂ−Ｃの形式で記述できる。ここで、Ａ、Ｂ及びＣは、交互層（ビルドアップ層）第１グループ１０２、コア層（又は領域）１０１及び交互層（ビルドアップ層）第２グループ１０３夫々における導体層の総数である。図６における層の構成形態は、いくつかのあり得る構成形態を示しており、別の構成形態を用いても良い。例えば、他にあり得る構成形態としては、６−２−６構成形態、７−２−７構成形態及び８−４−８構成形態がある。
図１〜５に戻ると、中央導体１０４は、多層回路基板１００の第１面１０５から延びて、交互層第１グループ１０２を通過し、１つ以上のコア層１０１を通過し、そして、交互層第２グループ１０３を通過して、多層回路基板１００の第２面１０６に至るようにしても良い。上述した別の実施形態では、コア層がなく、交互層が１グループだけあるので、中央導体１０４が、多層回路基板１００の第１面１０５から延びて、１グループ（１セット）だけの交互層を通過し、多層回路基板１００の第２面１０６に至るようにしても良い。
図７は、図１の中央導体１０４を分離した状態で示した側面図である。図７に示されるように、中央導体１０４には、交互層第１グループ１０２を貫通する第１複合ビア１０７と、交互層第２グループ１０３を貫通する第２複合ビア１０８とがあっても良い。加えて、中央導体１０４には、１つ以上のコア層１０１を貫通する単式（single）ビア１０９があっても良い。図７に示されるように、中央導体１０４には、更に、その両端部の夫々に、はんだボール、バンプ、突起部、パッド、又は、その他のコンポーネント実装（マウント）面があっても良い。なお、図７が示すように、端部の突起部、ボール等と直接接続される複合ビア中のビルドアップ・ビアの個数と、コア・ビアと直接接続される複合ビア中のビルドアップ・ビアの個数とが異なっていても良い。このように、端部の突起部等とビルドアップ・ビアとの間、コア・ビアとビルドアップ・ビアとの間で、１つのビルドアップ・ビアだけに注目すれば、サイズが大きく変化するところ、夫々の接続箇所において、最適な接続ができるように、複合ビア中の接続に使用するビルドアップ・ビアの個数を選択すると良い。これによって、中央導体の直径を、事実上、柔軟に変化又は先細りさせるのと同等の効果が得られる。直接の接続に使用しないビルドアップ・ビアは、接続に使用する他のビルドアップ・ビアと導電層中のトレースを介して接続されていても良い。中央導体１０４の両端部が垂直方向に揃っていないような実施形態では、中央導体１０４が、更に、コア層１０１又は交互層グループ１０２及び１０３の中の導体層上に１つ以上の導体トレース（配線）又は導体パターンを有していても良く、これらは、第１複合ビア１０７を第２複合ビア１０８に接続する、つまり、多層回路基板１００を通過して複合ビア１０７及び１０８間を「垂直」に接続する。
更に別の実施形態では、中央導体１０４が、図１〜５、７及び図１０〜１３に示されるように、多層回路基板１００の全ての層を通過していなくてもよい。代わりに、これら実施形態では、中央導体１０４が、第１中央導体１０４Ａと第２中央導体１０４Ｂとを構成要素として含み、第１中央導体１０４Ａは、多層回路基板１００の第１面から多層回路基板１００の中のいくつかの層を通過して延びている一方で、第２中央導体１０４Ｂは、多層回路基板１００の同じ面から多層回路基板１００の中の同じ個数の層又は異なる個数の層を通過して延びており、多層回路基板１００の導体層上のトレース（配線）が、これら第１中央導体１０４Ａ及び第２中央導体１０４Ｂを接続するようにしても良い。こうした実施形態は、多層回路基板１００の一方の面から信号を導入して、同じ面に戻して出力する必要がある場合に有用であろう。
実施形態によっては、中央導体１０４が、グラウンドを基準とするシングル・エンド信号を伝送しても良い。別の実施形態では、中央導体１０４が、１対の中央導体を含み、差動信号を伝送するように構成されても良い。
本願における用語「複合ビア（Compound VIA）」とは、並列に機能する２つ以上のビアを意味する。これに対して、用語「単式ビア（Single VIA）」は、単一のビアを意味する。図８Ａ〜８Ｋは、本発明の実施形態による複合ビアの断面１１９の例示的な構成形態（configuration）を示す図である。図８Ａ〜８Ｋに関して、「構成形態」という用語は、複合ビアにおける別々のビア１１０及び１１８の配置を意味するのに加えて、これら別々のビア１１０及び１１８の個数をも意味する。図示するように、複合ビアが、３個から１９個の個別のビア１１０及び１１８を有していても良いが、個別のビア１１０及び１１８の個数がもっと少ないか、もっと多い他の構成形態も可能である。中央ビア１１８がある構成形態（例えば、図８Ｃ、８Ｄ、８Ｅ、８Ｆ及び８Ｋに例示的な構成形態を示す）では、中央ビア１１８をオプションとしても良い。
複合ビアが３つ以上の個別のビア１１０及び１１８を有する構成形態では、第１複合ビア１０７の個別のビア１１０及び１１８の夫々は、交互層第１グループ１０２を貫通して連続的に伸びている必要はない。同様に、第２複合ビア１０８の個別のビア１１０及び１１８の夫々は、交互層第２グループ１０３を貫通して連続的に伸びている必要はない。その代わりに、所定の個別ビア１１０及び１１８は、全ての層よりも少ない層において、不連続が生じても良い（層全体の内の一部の層を通過しなくても良い）。個別ビア１１０及び１１８のこうした不連続により、いくつかの利点がもたらされる。例えば、ビアは、一般に、製造上又は信頼性の観点から、高密度相互接続構造の製造業者が許容するよりも多数には、互いを積み重ねることができない。しかし、複合ビアは、１つの層の１つのビア、その次の層の別のビアなどをスキップすることを可能にし、このために、製造業者が積み重ねを許容しているものよりも多数のビアの積み重ねを回避しながら、接続性と正しい直径が維持される。
第１複合ビア１０７及び第２複合ビア１０８は、同じ構成形態であっても良いし、又は、第１複合ビア１０７及び第２複合ビア１０８が、異なる構成形態であっても良い。
図１〜５に戻ると、第１ギャップ（間隙）１１１は、中央導体１０４の周りを囲んでおり、多層回路基板１００の第１面１０５から、交互層第１グループ１０２を通って、１つ以上のコア層１０１まで広がっている。第１ギャップ１１１には、多層回路基板１００の第１面１０５において、第１公称直径１１２がある。第２ギャップ１１３は、中央導体１０４の周りを囲んでおり、多層回路基板１００の第２面１０６から、交互層第２グループ１０３を通って、１つ以上のコア層１０１まで広がっている。第２ギャップ１１３には、多層回路基板１００の第２面１０６において、第２公称直径１１４がある。
図１〜５に示されるように、第１直径１１２及び第２直径１１４は、実質的に同じであっても良い。本願において「実質的に同じ」とは、極めて正確に同じである必要はなく、おおよそ又は基本的に同じであることを意味する。ある特定の例示的実施形態では、第１直径１１２及び第２直径１１４が、両方ともに約１６００マイクロメータである。別の実施形態では、第１直径１１２及び第２直径１１４が、同じでなくても良い。言い換えると、第１直径１１２が、第２直径１１４よりも大きいか、又は、小さいかのどちらかであっても良い。
グラウンド突起部の第１配列１１５が、第１ギャップ１１１の周りを囲んでいても良く、多層回路基板１００の第１面１０５上で、第１グリット・パターンで配置されていても良い。グラウンド突起部の第１配列１１５中の各グラウンド突起部は、例えば、ボール、バンプ（bump：こぶ）、柱状部（pillar：ピラー）、ピン、その他類似の隆起部であっても良い。グラウンド突起部の第１配列１１５は、例えば、多層回路基板１００の第１面１０５上の対応するパッドの配列上に置かれても良い。そして、各パッドの上に溶融したはんだを乗せ、表面張力で丸くなったはんだが凝固することで、ボールが形成されても良い。多層回路基板１００の第１面１０５は、実施形態によっては、フリップ・チップの面であっても良い。
グラウンド突起部の第２配列１１６が、第２ギャップ１１３の周りを囲んでいても良く、多層回路基板１００の第２面１０６上で、第２グリット・パターンで配置されていても良い。グラウンド突起部の第２配列１１６中の各グラウンド突起部は、例えば、ボール、バンプ（bump：こぶ）、柱状部（pillar：ピラー）、ピン、その他類似の隆起部であっても良い。グラウンド突起部の第２配列１１６は、例えば、多層回路基板１００の第２面１０６上の対応するパッドの配列上に置かれても良い。多層回路基板１００の第２面１０６は、実施形態によっては、ＢＧＡ（Ball grid array：ボール・グリッド・アレイ）の面であっても良い。
グラウンド・パス１１７が、グラウンド突起部の第１配列１１５を、交互層第１グループ１０２及び交互層第２グループ１０３を通して、グラウンド突起部の第２配列１１６に接続しても良い。また、グラウンド・パス１１７は、交互層１０２、１０３又はコア層１０１のいずれかの導体層にトレース（配線）又はパターンを含んでいても良い。これによって、図３等が示すように、第１面上の第１配列１１５と、第２面上の第２配列１１６とで、グラウンド突起部の異なるピッチが実現できる。グラウンド・パス１１７は、更に、図７に図示するように、例えば、コア層１０１を貫通する複数の層の間にあるビアを含んでも良い。このように、ビア１１７で囲まれる中央導体１０４は、多層回路基板１００を貫通する同軸状の信号伝送構造を形成する。
図９は、多層回路基板１００の第１面１０５と、多層回路基板１００の第２面１０６とに関する例示的な構成形態を説明するのに使用する例示的な５掛ける５（縦５、横５）のグリッド１２０を示している。説明の都合上、これらグリッドの位置に、１〜２５のラベルを付している。例示的な実施形態では、規則的な間隔のグリッド１２０を参照して説明するが、グラウンド突起部の第１配列１１５及びグラウンド突起部の第２配列１１６に関して、例えば、千鳥配列（staggered array：ジグザグ配列）や円形配列といった別の構成形態も可能である。グラウンド突起部第１配列１１５及びグラウンド突起部第２配列１１６に関して、用語「グラウンド」が使用されるが、当業者であれば理解されるように、実施形態によっては、これら突起部と、これらを接続するグラウンド・パス１１７に、グラウンド基準電位以外の電位があってもよい。
図９を参照すると、図１〜５の多層回路基板１００の第１面１０５は、中央導体１０４が位置１３にあり、そして、位置７〜９、１２、１４及び１７〜１９については、過疎状態に構成される。言い換えると、これら位置には、グラウンド突起部が設けられない。実施形態によっては、位置７〜９、１２、１４及び１７〜１９に加えて、位置１、５、２１及び２５についても過疎状態にされる。
引き続き図９を参照すると、図１〜５の多層回路基板１００の第２面１０６は、中央導体１０４が位置１３にあり、そして、位置８、１２、１４及び１８（位置１３に隣接する上下左右の位置）については、過疎状態に構成される。一方、位置１３に隣接する対角線上の４つの位置７、９、１７及び１９（即ち、位置１３に隣接する上下左右の位置よりは遠い隣接する位置）には、グラウンド突起部が配置される。別の実施形態では、位置８、１２、１４及び１８に加えて、位置１、５、２１及び２５についても過疎状態にされる。更に別の実施形態では、位置８、１２、１４及び１８に加えて、位置１、２、４〜６、１０、１６、２０〜２２、２４及び２５についても過疎状態にされる。こうした配置の選択は、多層回路基板を用いたパッケージ全体で形成される信号パスで必要とされる所望の特性インピーダンス値（例えば、５０オーム）を実現できるように決定されても良い。このとき、本発明によれば、グラウンド突起部の配置位置を、実現される特性インピーダンスの結果に応じて柔軟に変更できることで、所望の特性インピーダンス値の実現が容易となる。
図１０は、本発明の実施形態による多層回路基板２００の上面図である。図１１は、図１０の多層回路基板２００の底面図である。図１０及び図１１の多層回路基板２００は、いくつかの点を除けば、図１〜５の多層回路基板１００と実質的に同一としても良い。
図１０及び図１１に示すように、第１ギャップ１１１の第１直径１１２は、第２ギャップ１１３の第２直径１１４よりも小さくても良い。例えば、第１直径１１２は、第２直径１１４よりも、約２０％から約６０％程度小さくても良い。
図９を参照すると、図１０及び図１１の多層回路基板２００の第１面１０５は、位置１３に中央導体１０４がある一方で、位置８、１２、１４及び１８（位置１３に隣接する上下左右の位置）については、過疎（グラウンド突起部がない）状態に構成されても良い。一方、位置１３に隣接する対角線上の４つの位置７、９、１７及び１９には、グラウンド突起部が配置される。実施形態によっては、図１０に図示するように、位置８、１２、１４及び１８に加えて、位置１、５、２１及び２５についても過疎状態にしても良い。
引き続き図９を参照すると、図１０及び図１１の多層回路基板２００の第２面１０６は、図１１に示すように、位置１３に中央導体１０４がある一方で、位置８、１２、１４及び１８（位置１３に隣接する上下左右の位置）については、過疎（グラウンド突起部がない）状態に構成されても良い。一方、位置１３に隣接する対角線上の４つの位置７、９、１７及び１９には、グラウンド突起部が配置される。別の実施形態では、位置８、１２、１４及び１８に加えて、位置１、５、２１及び２５についても過疎状態にして良い。更に別の実施形態では、位置８、１２、１４及び１８に加えて、位置１、２、４〜６、１０、１６、２０〜２２、２４及び２５についても過疎状態にして良い。
図１２は、本発明の実施形態による多層回路基板３００の上面図である。図１３は、図１２の多層回路基板３００の底面図である。図１２及び図１３の多層回路基板３００は、いくつかの点を除けば、図１０及び１１の多層回路基板２００と実質的に同一としても良い。
図９を参照すると、図１２及び図１３の多層回路基板３００の第１面１０５は、位置１３に中央導体１０４がある一方で、位置８、１２、１４及び１８（位置１３に隣接する上下左右の位置）については、過疎（グラウンド突起部がない）状態に構成されても良い。一方、位置１３に隣接する対角線上の４つの位置７、９、１７及び１９には、グラウンド突起部が配置される。実施形態によっては、図１２に図示するように、位置８、１２、１４及び１８に加えて、位置１、５、２１及び２５についても過疎状態にしても良い。
引き続き図９を参照すると、図１２及び図１３の多層回路基板３００の第２面１０６は、位置１３に中央導体１０４があり、また、どの位置も過疎状態にしない構成としても良い。このとき、第２面１０６上の位置８、１２、１４及び１８のグラウンド突起部が、第１直径１１２の外周に接する位置にあっても良い。別の実施形態では、図１３に示すように、位置１、５、２１及び２５について過疎状態としても良い。更に別の実施形態では、位置１、２、４〜６、１０、１６、２０〜２２、２４及び２５について過疎状態にしても良い。
図１４は、例示的な集積回路４２５及び例示的な印刷回路基板４５０を含めた多層回路基板４００に関する分解等角図である。図１４に示すように、多層回路基板４００は、集積回路４２５や印刷回路基板４５０などのような複数の他の半導体デバイスにマウントされるか、又は、これらの間にマウントされても良い。多層回路基板４００は、例えば、図１〜５の多層回路基板１００、図１０及び図１１の多層回路基板２００、又は、図１２及び図１３の多層回路基板３００であっても良い。なお、図１４では、中央導体の周りを囲むギャップを示していないことに留意されたい。むしろ、図１４に示す多層回路基板４００の底面上の複数のボールの任意のどれかを中央導体とし、これに関連するギャップと、その周りに形成された関連する複数のグラウンド突起部の配列とを有するように構成しても良い。
以下では、本願で開示される技術の理解に有益な実施例が提示される。本発明の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。
実施例１としては、多層回路基板があり、１つ以上の導体層及び１つ以上の絶縁層を有する交互層第１グループと、１つ以上の導体層及び１つ以上の絶縁層を有する交互層第２グループと、上記交互層第１グループと上記交互層第２グループとの間にあって１つ以上の導体層及び１つ以上の絶縁層を有する１つ以上のコア層と、上記交互層第１グループを通る第１複合ビアと上記交互層第２グループを通る第２複合ビアとを有し、上記多層回路基板の第１面から上記交互層第１グループ、１つ以上の上記コア層及び上記交互層第２グループを通って上記多層回路基板の第２面へと伸びる中央導体と、該中央導体の周りを囲むと共に上記多層回路基板の上記第１面から上記多層回路基板の上記第２面へと広がるギャップ（間隙）と、該ギャップの周りを囲むと共に上記多層回路基板の上記第１面上に第１パターンで配置されるグラウンド突起部第１配列と、上記ギャップの周りを囲むと共に上記多層回路基板の上記第２面上に第２パターンで配置されるグラウンド突起部第２配列と、上記交互層第１グループ及び上記交互層第２グループを通って上記グラウンド突起部第１配列を上記グラウンド突起部第２配列に接続するグラウンド・パスとを具えている。
実施例２としては、実施例１の多層回路基板があり、このとき、上記中央導体が、更に、１つ以上の上記コア層を通る単式ビアを有している。
実施例３としては、実施例１〜２のいずれかの多層回路基板があり、このとき、上記第１複合ビアは、並列に機能する少なくとも３つのビアから成る第１配列を有している。
実施例４としては、実施例１〜２のいずれかの多層回路基板があり、このとき、上記第２複合ビアは、並列に機能する少なくとも３つのビアから成る第２配列を有している。
実施例５としては、実施例３の多層回路基板があり、このとき、少なくとも３つのビアの上記第１配列中の少なくとも１つのビアは、上記交互層第１グループの全部は通らない（通過しない不連続部分がある）。
実施例６としては、実施例４の多層回路基板があり、このとき、少なくとも３つのビアの上記第２配列中の少なくとも１つのビアは、上記交互層第２グループの全部は通らない（通過しない不連続部分がある）。
実施例７としては、実施例１〜６のいずれかの多層回路基板があり、このとき、上記中央導体が、更に、上記第１複合ビアを上記第２複合ビアに接続するトレース（配線）を導体層に有している。
実施例８としては、実施例１〜７のいずれかの多層回路基板があり、このとき、上記第１パターンは、第１グリッド・パターンである。
実施例９としては、実施例１〜８のいずれかの多層回路基板があり、このとき、上記第２パターンは、第２グリッド・パターンである。
実施例１０としては、実施例１〜９のいずれかの多層回路基板があり、このとき、上記交互層第１グループ又は上記交互層第２グループの夫々は、導電層−絶縁層−導電層−絶縁層の繰り返しパターンを有している。
実施例１１としては、実施例１〜１０のいずれかの多層回路基板があり、このとき、上記中央導体が、差動信号を伝送するよう構成された１対の中央導体を有している。
実施例１２としては、多層回路基板があり、１つ以上の導体層及び１つ以上の絶縁層を有する交互層第１グループと、１つ以上の導体層及び１つ以上の絶縁層を有する交互層第２グループと、上記交互層第１グループと上記交互層第２グループとの間にあって１つ以上の導体層及び１つ以上の絶縁層を有する１つ以上のコア層と、上記多層回路基板の第１面から上記交互層第１グループ、１つ以上の上記コア層及び上記交互層第２グループを通って上記多層回路基板の第２面へと伸びる中央導体と、上記多層回路基板の上記第１面に第１直径を有し、上記中央導体の周りを囲むと共に上記多層回路基板の上記第１面から１つ以上の上記コア層へと広がる第１ギャップと、上記多層回路基板の上記第２面に上記第１直径と異なる第２直径を有し、上記中央導体の周りを囲むと共に上記多層回路基板の上記第２面から１つ以上の上記コア層へと広がる第２ギャップと、上記第１ギャップの周りを囲むと共に上記多層回路基板の上記第１面上に第１パターンで配置されるグラウンド突起部第１配列と、上記第２ギャップの周りを囲むと共に上記多層回路基板の上記第２面上に第２パターンで配置されるグラウンド突起部第２配列と、上記交互層第１グループ及び上記交互層第２グループを通って上記グラウンド突起部第１配列と上記グラウンド突起部第２配列とを接続するグラウンド・パスとを具えている。
実施例１３としては、実施例１２の多層回路基板があり、このとき、上記中央導体が、上記交互層第１グループを通る第１複合ビアと、上記交互層第２グループを通る第２複合ビアとを有している。
実施例１４としては、実施例１３の多層回路基板があり、このとき、上記第１複合ビアは、並列に機能する少なくとも３つのビアの第１配列を有している。
実施例１５としては、実施例１３の多層回路基板があり、このとき、上記第２複合ビアは、並列に機能する少なくとも３つのビアの第２配列を有している。
実施例１６としては、実施例１４の多層回路基板があり、このとき、少なくとも３つのビアの上記第１配列中の少なくとも１つのビアは、上記交互層第１グループの全部は通らない（通過しない不連続部分がある）。
実施例１７としては、実施例１５の多層回路基板があり、このとき、少なくとも３つのビアの上記第２配列中の少なくとも１つのビアは、上記交互層第２グループの全部は通らない（通過しない不連続部分がある）。
実施例１８としては、実施例１３〜１７のいずれかの多層回路基板があり、このとき、上記中央導体が、更に、上記第１複合ビアを上記第２複合ビアに接続するトレース（配線）を導体層に有している。
実施例１９としては、実施例１２〜１８のいずれかの多層回路基板があり、このとき、上記中央導体が、更に、１つ以上の上記コア層を通る単式ビアを有している。
実施例２０としては、実施例１２〜１９のいずれかの多層回路基板があり、このとき、上記第１直径は、上記第２直径よりも、約２０％から約６０％程度小さい。
実施例２１としては、実施例１２〜２０のいずれかの多層回路基板があり、このとき、上記第１パターンは、第１グリッド・パターンである。
実施例２２としては、実施例１２〜２１のいずれかの多層回路基板があり、このとき、上記第２パターンは、第２グリッド・パターンである。
実施例２３としては、実施例１２〜２２のいずれかの多層回路基板があり、このとき、上記交互層第１グループ又は上記交互層第２グループの夫々は、導電層−絶縁層−導電層−絶縁層の繰り返しパターンを有している。
実施例２４としては、実施例１２〜２３のいずれかの多層回路基板があり、このとき、上記中央導体が、差動信号を伝送するよう構成された１対の中央導体を有している。
実施例２５としては、多層回路基板があり、複数の導体層と１つ以上の絶縁層とを有する交互層グループと、該交互層グループを通る複合ビアを有し、上記多層回路基板の第１面から上記交互層グループを通って上記多層回路基板の第２面へと伸びる中央導体と、該中央導体の周りを囲むと共に上記多層回路基板の第１面から上記多層回路基板の第２面へと広がっており、上記多層回路基板の上記第１面に第１直径を有し、上記多層回路基板の上記第２面に第２直径を有するギャップと、該ギャップの周りを囲むと共に上記多層回路基板の上記第１面上に第１パターンで配置されるグラウンド突起部第１配列と、上記ギャップの周りを囲むと共に上記多層回路基板の上記第２面上に第２パターンで配置されるグラウンド突起部第２配列と、上記交互層グループを通って上記グラウンド突起部第１配列を上記グラウンド突起部第２配列に接続するグラウンド・パスとを具えている。
実施例２６としては、実施例２５の多層回路基板があり、このとき、上記中央導体が、導体層にトレースを更に有している。
実施例２７としては、実施例２５〜２６のいずれかの多層回路基板があり、このとき、上記複合ビアは、並列に機能する少なくとも３つのビアから成る配列を有している。
実施例２８としては、実施例２７の多層回路基板があり、このとき、少なくとも３つのビアから成る上記配列中の少なくとも１つのビアは、上記交互層グループの全部は通らない（通過しない不連続部分がある）。
実施例２９としては、実施例２５〜２８のいずれかの多層回路基板があり、このとき、上記第１パターンは、第１グリッド・パターンである。
実施例３０としては、実施例２５〜２９のいずれかの多層回路基板があり、このとき、上記第２パターンは、第２グリッド・パターンである。
実施例３１としては、実施例２５〜３０のいずれかの多層回路基板があり、このとき、上記交互層グループの夫々は、導電層−絶縁層−導電層−絶縁層の繰り返しパターンを有している。
実施例３２としては、実施例２５〜３１のいずれかの多層回路基板があり、このとき、上記第１直径は、上記第２直径と実質的に同じである。
実施例３３としては、実施例２５〜３１のいずれかの多層回路基板があり、このとき、上記第１直径と上記第２直径は、異なっている。
実施例３４としては、実施例２５〜３２のいずれかの多層回路基板があり、このとき、上記中央導体が、差動信号を伝送するよう構成された１対の中央導体を有している。
実施例３５としては、多層回路基板があり、複数の導体層と１つ以上の絶縁層とを有する交互層グループと、第１複合ビアを有し、上記多層回路基板の第１面から上記交互層グループの第１多層グループを通って伸びる第１中央導体と、第２複合ビアを有し、上記多層回路基板の第１面から上記交互層グループの第２多層グループを通って伸びる第２中央導体と、上記交互層グループの導体層上にあって上記第１中央導体を上記第２中央導体に接続するトレースと、上記第１中央導体の周りを囲むと共に上記多層回路基板の上記第１面から上記交互層グループの上記第１多層グループを通って広がる第１ギャップと、上記第２中央導体の周りを囲むと共に上記多層回路基板の上記第１面から上記交互層グループの上記第２多層グループを通って広がる第２ギャップと、上記第１ギャップの周りを囲むと共に第１パターンで配置されるグラウンド突起部第１配列と、上記第２ギャップの周りを囲むと共に第２パターンで配置されるグラウンド突起部第２配列と、上記交互層グループを通って上記グラウンド突起部第１配列を上記グラウンド突起部第２配列に接続するグラウンド・パスとを具えている。
実施例３６としては、実施例３５の多層回路基板があり、このとき、上記交互層グループの上記第１多層グループは、上記交互層グループの上記第２多層グループと同一である。
実施例３７としては、実施例３５〜３６のいずれかの多層回路基板があり、このとき、上記第１複合ビアは、並列に機能する少なくとも３つのビアの配列を有している。
実施例３８としては、実施例３５〜３７のいずれかの多層回路基板があり、このとき、上記第２複合ビアは、並列に機能する少なくとも３つのビアの配列を有している。
実施例３９としては、実施例３７〜３８のいずれかの多層回路基板があり、このとき、少なくとも３つのビアの上記配列中の少なくとも１つのビアは、上記交互層グループの全部は通らない（通過しない不連続部分がある）。
実施例４０としては、実施例３５〜３９のいずれかの多層回路基板があり、このとき、上記第１ギャップは第１直径を有し、上記第２ギャップは第２直径を有し、このとき、上記第１直径は、上記第２直径と実質的に同じである。
実施例４１としては、実施例３５〜３９のいずれかの多層回路基板があり、このとき、上記第１ギャップは第１直径を有し、上記第２ギャップは第２直径を有し、このとき、上記第１直径と上記第２直径とは異なる。
実施例４２としては、実施例３５〜４１のいずれかの多層回路基板があり、このとき、上記第１パターンは、第１グリッド・パターンである。
実施例４３としては、実施例３５〜４２のいずれかの多層回路基板があり、このとき、上記第２パターンは、第２グリッド・パターンである。
実施例４４としては、実施例３５〜４３のいずれかの多層回路基板があり、このとき、上記交互層グループは、導電層−絶縁層−導電層−絶縁層の繰り返しパターンを有している。
実施例４５としては、実施例３５〜４４のいずれかの多層回路基板があり、このとき、上記第１及び第２中央導体の一方又は両方が、差動信号を伝送するよう構成された１対の中央導体を有している。
開示された本発明の上述したバージョンは、記述したか又は当業者には明らかであろう多くの効果を有する。それでも、開示された装置、システム又は方法のすべてのバージョンにおいて、これらの効果又は特徴のすべてが要求されるわけではない。
加えて、本願の記述は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例の状況において開示される場合、その特徴は、可能である限り、他の態様及び実施例の状況においても利用できる。
また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。
説明の都合上、本発明の具体的な実施例を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の特許請求の範囲を除いて限定されるべきではない。
１００ 多層回路基板
１０１ コア層
１０２ 交互層第１グループ
１０３ 交互層第２グループ
１０４ 中央導体
１０５ 多層回路基板の第１面
１０６ 多層回路基板の第２面
１０７ 第１複合ビア
１０８ 第２複合ビア
１０９ 単式ビア
１１０ ビア
１１１ 第１ギャップ
１１２ 第１公称直径
１１３ 第２ギャップ
１１４ 第２公称直径
１１５ グラウンド突起部第１配列
１１６ グラウンド突起部第２配列
１１７ グラウンド・パス（ビア）
１１８ 中央ビア
１１９ 複合ビアの断面
１２０ ５×５のグリッド
２００ 多層回路基板
３００ 多層回路基板
４００ 多層回路基板
４２５ 集積回路
４５０ 印刷回路基板

Claims (12)

  1. １つ以上の導体層及び１つ以上の絶縁層を有する交互層第１グループと、
    １つ以上の導体層及び１つ以上の絶縁層を有する交互層第２グループと、
    上記交互層第１グループと上記交互層第２グループとの間にあって１つ以上の導体層及び１つ以上の絶縁層を有する１つ以上のコア層と、
    上記交互層第１グループを通る第１複合ビアと上記交互層第２グループを通る第２複合ビアとを有し、上記多層回路基板の第１面から上記交互層第１グループ、１つ以上の上記コア層及び上記交互層第２グループを通って上記多層回路基板の第２面へと伸びる中央導体と、
    該中央導体の周りを囲むと共に上記多層回路基板の上記第１面から上記多層回路基板の上記第２面へと広がるギャップと、
    該ギャップの周りを囲むと共に上記多層回路基板の上記第１面上に第１パターンで配置されるグラウンド突起部第１配列と、
    上記ギャップの周りを囲むと共に上記多層回路基板の上記第２面上に第２パターンで配置されるグラウンド突起部第２配列と、
    上記交互層第１グループ及び上記交互層第２グループを通って上記グラウンド突起部第１配列を上記グラウンド突起部第２配列に接続するグラウンド・パスと
    を具える多層回路基板。
  2. 上記第１複合ビアが並列に機能する少なくとも３つのビアから成る第１配列を有し、上記第２複合ビアが並列に機能する少なくとも３つのビアから成る第２配列を有する請求項１の多層回路基板。
  3. 少なくとも３つのビアの上記第１配列中の少なくとも１つのビアは、上記交互層第１グループの全部は通らない請求項２の多層回路基板。
  4. 少なくとも３つのビアの上記第２配列中の少なくとも１つのビアは、上記交互層第２グループの全部は通らない請求項２の多層回路基板。
  5. 上記中央導体が、差動信号を伝送するよう構成された１対の中央導体を有する請求項１から４のいずれかの多層回路基板。
  6. １つ以上の導体層及び１つ以上の絶縁層を有する交互層第１グループと、
    １つ以上の導体層及び１つ以上の絶縁層を有する交互層第２グループと、
    上記交互層第１グループと上記交互層第２グループとの間にあって１つ以上の導体層及び１つ以上の絶縁層を有する１つ以上のコア層と、
    上記多層回路基板の第１面から上記交互層第１グループ、１つ以上の上記コア層及び上記交互層第２グループを通って上記多層回路基板の第２面へと伸びる中央導体と、
    上記多層回路基板の上記第１面に第１直径を有し、上記中央導体の周りを囲むと共に上記多層回路基板の上記第１面から１つ以上の上記コア層へと広がる第１ギャップと、
    上記多層回路基板の上記第２面に上記第１直径と異なる第２直径を有し、上記中央導体の周りを囲むと共に上記多層回路基板の上記第２面から１つ以上の上記コア層へと広がる第２ギャップと、
    上記第１ギャップの周りを囲むと共に上記多層回路基板の上記第１面上に第１パターンで配置されるグラウンド突起部第１配列と、
    上記第２ギャップの周りを囲むと共に上記多層回路基板の上記第２面上に第２パターンで配置されるグラウンド突起部第２配列と、
    上記交互層第１グループ及び上記交互層第２グループを通って上記グラウンド突起部第１配列と上記グラウンド突起部第２配列とを接続するグラウンド・パスと
    を具える多層回路基板。
  7. 上記中央導体が、上記交互層第１グループを通る第１複合ビアと、上記交互層第２グループを通る第２複合ビアとを有する請求項６の多層回路基板。
  8. 上記第１複合ビアが並列に機能する少なくとも３つのビアから成る第１配列を有し、上記第２複合ビアが並列に機能する少なくとも３つのビアから成る第２配列を有する請求項７の多層回路基板。
  9. 複数の導体層と１つ以上の絶縁層とを有する交互層グループと、
    該交互層グループを通る複合ビアを有し、上記多層回路基板の第１面から上記交互層グループを通って上記多層回路基板の第２面へと伸びる中央導体と、
    該中央導体の周りを囲むと共に上記多層回路基板の第１面から上記多層回路基板の第２面へと広がり、上記多層回路基板の上記第１面に第１直径を有し、上記多層回路基板の上記第２面に第２直径を有するギャップと、
    該ギャップの周りを囲むと共に上記多層回路基板の上記第１面上に第１パターンで配置されるグラウンド突起部第１配列と、
    上記ギャップの周りを囲むと共に上記多層回路基板の上記第２面上に第２パターンで配置されるグラウンド突起部第２配列と、
    上記交互層グループを通って上記グラウンド突起部第１配列を上記グラウンド突起部第２配列に接続するグラウンド・パスと
    を具える多層回路基板。
  10. 上記複合ビアが、並列に機能する少なくとも３つのビアから成る配列を有する請求項９の多層回路基板。
  11. 少なくとも３つのビアから成る上記配列中の少なくとも１つのビアは、上記交互層グループの全部は通らない請求項１０の多層回路基板。
  12. 複数の導体層と１つ以上の絶縁層とを有する交互層グループと、
    第１複合ビアを有し、上記多層回路基板の第１面から上記交互層グループの第１多層グループを通って伸びる第１中央導体と、
    第２複合ビアを有し、上記多層回路基板の第１面から上記交互層グループの第２多層グループを通って伸びる第２中央導体と、
    上記交互層グループの導体層上にあって上記第１中央導体を上記第２中央導体に接続するトレースと、
    上記第１中央導体の周りを囲むと共に上記多層回路基板の上記第１面から上記交互層グループの上記第１多層グループを通って広がる第１ギャップと、
    上記第２中央導体の周りを囲むと共に上記多層回路基板の上記第１面から上記交互層グループの上記第２多層グループを通って広がる第２ギャップと、
    上記第１ギャップの周りを囲むと共に第１パターンで配置されるグラウンド突起部第１配列と、
    上記第２ギャップの周りを囲むと共に第２パターンで配置されるグラウンド突起部第２配列と、
    上記交互層グループを通って上記グラウンド突起部第１配列を上記グラウンド突起部第２配列に接続するグラウンド・パスと
    を具える多層回路基板。
JP2019194457A 2018-12-27 2019-10-25 多層回路基板 Active JP7534079B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/234,483 US10727190B2 (en) 2018-12-27 2018-12-27 Compound via RF transition structure in a multilayer high-density interconnect
US16/234,483 2018-12-27

Publications (2)

Publication Number Publication Date
JP2020107878A true JP2020107878A (ja) 2020-07-09
JP7534079B2 JP7534079B2 (ja) 2024-08-14

Family

ID=71079775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019194457A Active JP7534079B2 (ja) 2018-12-27 2019-10-25 多層回路基板

Country Status (3)

Country Link
US (1) US10727190B2 (ja)
JP (1) JP7534079B2 (ja)
DE (1) DE102019128915A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020203971A1 (de) * 2020-03-26 2021-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Hochfrequenzanordnung mit zwei miteinander verbundenen Hochfrequenzkomponenten
US12069805B2 (en) * 2021-09-13 2024-08-20 Apple Inc. Wideband millimeter wave via transition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527122A (ja) * 2002-05-23 2005-09-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層型ビア構造体
JP2008218931A (ja) * 2007-03-07 2008-09-18 Nec Corp 多層プリント配線板及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
US7435912B1 (en) * 2002-05-14 2008-10-14 Teradata Us, Inc. Tailoring via impedance on a circuit board
JP2005243864A (ja) 2004-02-26 2005-09-08 Kyocera Corp 配線基板
US7154047B2 (en) * 2004-02-27 2006-12-26 Texas Instruments Incorporated Via structure of packages for high frequency semiconductor devices
US20060226928A1 (en) 2005-04-08 2006-10-12 Henning Larry C Ball coax interconnect
US20080237893A1 (en) * 2007-03-27 2008-10-02 Quach Minh Van Anti Pad To Reduce Parasitic Capacitance And Improve Return Loss In A Semiconductor Die And Package
WO2011063105A2 (en) * 2009-11-18 2011-05-26 Molex Incorporated Circuit board with air hole
WO2011074105A1 (en) * 2009-12-14 2011-06-23 Nec Corporation Resonant via structures in multilayer substrates and filters based on these via structures
US9565750B2 (en) * 2012-08-18 2017-02-07 Kyocera Corporation Wiring board for mounting a semiconductor element
JP5981265B2 (ja) 2012-08-18 2016-08-31 京セラ株式会社 配線基板
JP6122606B2 (ja) 2012-10-16 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置
KR102202405B1 (ko) * 2014-07-04 2021-01-14 삼성디스플레이 주식회사 인쇄회로기판용 스파크 방지소자
CN107408786B (zh) * 2014-11-21 2021-04-30 安费诺公司 用于高速、高密度电连接器的配套背板
US9666544B2 (en) * 2015-06-02 2017-05-30 Sarcina Technology LLC Package substrate differential impedance optimization for 25 GBPS and beyond
US10194524B1 (en) * 2017-07-26 2019-01-29 Cisco Technology, Inc. Anti-pad for signal and power vias in printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527122A (ja) * 2002-05-23 2005-09-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層型ビア構造体
JP2008218931A (ja) * 2007-03-07 2008-09-18 Nec Corp 多層プリント配線板及びその製造方法

Also Published As

Publication number Publication date
US10727190B2 (en) 2020-07-28
US20200211986A1 (en) 2020-07-02
JP7534079B2 (ja) 2024-08-14
DE102019128915A1 (de) 2020-07-02

Similar Documents

Publication Publication Date Title
US8119931B1 (en) Differential vertical structure for high density, low layer count packages
US7495929B2 (en) Reference layer openings
US6747356B2 (en) Semiconductor device
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
TWI572256B (zh) 線路板及電子總成
US8310062B2 (en) Stacked semiconductor package
JP7534079B2 (ja) 多層回路基板
KR100586278B1 (ko) 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판
US7154047B2 (en) Via structure of packages for high frequency semiconductor devices
US9685418B2 (en) High-frequency package
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
US20080251286A1 (en) Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board
US20100327452A1 (en) Mounting structure and method of manufacturing the same
US20180103541A1 (en) Electrical interface for package and die
US8736079B2 (en) Pad structure, circuit carrier and integrated circuit chip
JP6465451B1 (ja) 電子回路
US8063481B2 (en) High-speed memory package
JP7298195B2 (ja) 光モジュール及びその製造方法
US10276282B2 (en) Coaxial transmission line structure
WO2014141607A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6419022B2 (ja) 高周波回路モジュール
US20220375885A1 (en) Flip-chip ball grid array-type integrated circuit package for very high frequency operation
US20230335510A1 (en) Coupled loop and void structure integrated in a redistribution layer of a chip package
JP2018163927A (ja) 接続端子および接続端子を有する配線基板
CN114242668A (zh) 一种e波段毫米波芯片扇出式封装用低损耗差分传输结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220201

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20221012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240801

R150 Certificate of patent or registration of utility model

Ref document number: 7534079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150