JP2020102596A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020102596A
JP2020102596A JP2018241566A JP2018241566A JP2020102596A JP 2020102596 A JP2020102596 A JP 2020102596A JP 2018241566 A JP2018241566 A JP 2018241566A JP 2018241566 A JP2018241566 A JP 2018241566A JP 2020102596 A JP2020102596 A JP 2020102596A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
drift layer
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018241566A
Other languages
English (en)
Other versions
JP7070393B2 (ja
Inventor
順 斎藤
Jun Saito
順 斎藤
侑佑 山下
Yusuke Yamashita
侑佑 山下
泰 浦上
Yasushi Uragami
泰 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2018241566A priority Critical patent/JP7070393B2/ja
Publication of JP2020102596A publication Critical patent/JP2020102596A/ja
Application granted granted Critical
Publication of JP7070393B2 publication Critical patent/JP7070393B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 プレーナゲート型の半導体装置において絶縁膜の歪を低減する。【解決手段】 半導体装置は、半導体基板と、半導体基板の上面の一部を覆う絶縁膜と、絶縁膜を介して半導体基板の上面に対向するゲート電極を備える。半導体基板は、ボディ層を通過して上面へ延びるボディ通過部分を有し、上面において絶縁膜を介してゲート電極に対向するｎ型の第１ドリフト層と、第１ドリフト層と下面電極との間に位置するｎ型の第２ドリフト層と、第１ドリフト層と第２ドリフト層との間に位置するｐ型の分離層と、分離層を通過して第１ドリフト層と第２ドリフト層との間を延びるｎ型の接続領域とを備える。半導体基板に対して垂直な平面視において、分離層は絶縁膜の全体と重畳する。第１ドリフト層のうちは、ボディ通過部分の少なくとも一部は、接続領域よりも高い不純物濃度を有する。【選択図】図１

Description

本明細書で開示する技術は、半導体装置に関する。
特許文献１に、プレーナゲート型の半導体装置が開示されている。この半導体装置は、半導体基板と、半導体基板の上面の一部を覆う絶縁膜と、絶縁膜の内部に設けられており、絶縁膜を介して半導体基板の上面に対向するゲート電極と、半導体基板の上面の他の一部に接している上面電極と、半導体基板の下面に接している下面電極とを備える。半導体基板は、上面において上面電極に接しているｎ型の第１半導体領域（ソース領域又はエミッタ領域）と、第１半導体領域の周囲に位置するとともに、上面において絶縁膜を介してゲート電極に対向しているｐ型のボディ層と、ボディ層と下面電極との間に位置するｎ型のドリフト層とを備える。ドリフト層は、ボディ層を通過して半導体基板の上面へ延びるボディ通過部分を有しており、当該上面で絶縁膜を介してゲート電極に対向している。
特開２０１６−１９５２２６号公報
プレーナゲート型の半導体装置では、上述したボディ通過部分において電流密度が高くなるので、ボディ通過部分の温度が高くなりやすい。特に、半導体装置に大きな電流が流れるときは、半導体基板で生じる電圧降下に起因して、ボディ層とのｐｎ接合面からボディ通過部分へ空乏層が進展する。その結果、ボディ通過部分における電流密度はさらに高まり、ボディ通過部分の温度上昇もより顕著となる。ボディ通過部分の温度が局所的に上昇すると、半導体基板がボディ通過部分において局所的に熱膨張して、ボディ通過部分の直上に位置する絶縁膜やゲート電極に歪が生じる。絶縁膜やゲート電極に過大な歪が生じると、例えば弾性に乏しい絶縁膜において、クラックといった破損が生じるおそれがある。絶縁膜にクラックといった破損が生じると、ゲート電極と上面電極（又は半導体基板）との間の絶縁性が低下することで、例えば半導体装置が正常に動作できないおそれがある。
上記の問題を鑑み、本明細書は、ボディ通過部分における局所的な温度上昇を抑制して、絶縁膜に生じる歪を低減し得る技術を提供する。
本明細書が開示する半導体装置は、半導体基板と、半導体基板の上面の一部を覆う絶縁膜と、絶縁膜の内部に設けられており、絶縁膜を介して半導体基板の上面に対向するゲート電極と、半導体基板の上面の他の一部に接している上面電極と、半導体基板の下面に接している下面電極とを備える。半導体基板は、上面において上面電極に接しているｎ型の第１半導体領域と、第１半導体領域の周囲に位置するとともに、上面において絶縁膜を介してゲート電極に対向しているｐ型のボディ層と、ボディ層と下面電極との間に位置するとともに、ボディ層を通過して上面へ延びるボディ通過部分を有しており、上面において絶縁膜を介してゲート電極に対向しているｎ型の第１ドリフト層と、第１ドリフト層と下面電極との間に位置するｎ型の第２ドリフト層と、第１ドリフト層と第２ドリフト層との間に位置するｐ型の分離層と、分離層を通過して第１ドリフト層と第２ドリフト層との間を延びるｎ型の接続領域とを備える。半導体基板に対して垂直な平面視において、分離層は絶縁膜の全体と重畳する。第１ドリフト層のうちは、ボディ通過部分の少なくとも一部は、接続領域よりも高い不純物濃度を有する。
上記した構成によると、ボディ通過部分と接続領域とのそれぞれで、電流密度が高くなる。従って、半導体基板の内部では、ボディ通過部分だけでなく、接続領域においても比較的に大きな発熱が生じる。発熱箇所となるボディ通過部分と接続領域が、半導体基板の内部に分散して存在することで、半導体基板に生じる温度分布は均一化される。これにより、半導体基板の局所的な熱膨張が抑制され、絶縁膜に生じる歪も低減される。特に、絶縁膜の直下に位置するボディ通過部分では、接続領域よりも不純物濃度が高くなっており、その電気抵抗が低減されている。これにより、ボディ通過部分における温度上昇は比較的に小さく、ボディ通過部分の熱膨張が抑制される。その一方で、接続領域における温度上昇は比較的に大きくなり得る。しかしながら、接続領域の直上には絶縁膜が存在しないことから、接続領域が局所的に熱膨張したとしても、絶縁膜に過大な歪は生じない。以上により、例えば半導体装置に接続された回路で短絡が生じ、半導体装置に過大な電流が流れた場合でも、絶縁膜のクラックといった故障が生じることを回避することができる。
実施例１の半導体装置１０の断面構造を示す。 半導体基板１２に対して垂直な平面視において、分離層２８及び接続領域３０と、絶縁膜１９との位置関係を示す。図２中のＩ−Ｉ線は、図１に示す断面構造の位置を示す。 半導体基板１２の内部に流れる電流（破線矢印）を模式的に示す。 半導体基板１２内での接続領域３０の位置を示す。寸法ＬＡは、半導体基板１２の上面１２ａから接続領域３０までの距離を示し、寸法ＬＢは二つの接続領域３０の間の距離の半分を示す。点Ａは、半導体基板１２の上面１２ａにおいて、分離層２８と接続領域３０との界面の直上に位置する点である。点Ｂは、半導体基板１２の上面１２ａにおいて、二つの接続領域３０の間の中点Ｂ’の直上に位置する点である。 寸法比ＬＡ／ＬＢを変数として、温度比ＴＡ／ＴＢをシミュレーションした結果を示す。温度ＴＡは、図４中の点Ａにおける温度を示し、温度ＴＢは、図４中の点Ｂにおける温度を示す。 寸法比ＬＡ／ＬＢを変数として、温度比Ｔ／ＴＢをシミュレーションした結果を示す。温度Ｔは、半導体基板１２の上面１２ａにおける温度を示す。 実施例２の半導体装置１０ａの断面構造を示す。 比較例の半導体装置１００の断面構造を示す。 比較例の半導体装置１００において、絶縁膜１９に生じる歪を模式的示す。 参考例の半導体装置１０ｂの断面構造を示す。 参考例の半導体装置１０ｂにおいて、半導体基板１２の内部に流れる電流（破線矢印）を模式的に示す。
本技術の一実施形態では、ボディ通過部分の全体が、接続領域よりも高い不純物濃度を有してもよい。このような構成によると、ボディ通過部分における温度上昇はさらに抑制され、絶縁膜に生じる歪をより低減することができる。
本技術の一実施形態では、第１ドリフト層の全体が、接続領域よりも高い不純物濃度を有してもよい。このような構成によると、ボディ通過部分の直下に位置する第１ドリフト層の温度上昇も抑制されることから、絶縁膜に生じる歪をより低減することができる。
本技術の一実施形態では、ボディ通過部分の電気抵抗が、接続領域の電気抵抗よりも小さくてもよい。このような構成によると、ボディ通過部分における温度上昇を、接続領域における温度上昇よりも小さくすることができる。絶縁膜の直下に位置するボディ通過部分の温度上昇を、接続領域における温度上昇よりも小さくすることで、絶縁膜に生じる歪を効果的に低減することができる。ここで、ボディ通過部分や接続領域の電気抵抗は、それぞれの形状及び寸法や、不純物濃度によって調整することができる。
本技術の一実施形態では、分離層が、上面電極と同電位となるように接続されていてもよい。このような構成によると、半導体装置がターンオフされ、半導体基板に逆バイアスの電圧（上面電極に対して下面電極が高電位）が印加されたときに、分離層によって第２ドリフト層の空乏化が促進される。従って、半導体装置のオフ耐圧が向上する。ここで、分離層は、上面電極へ直接的に接続されてもよいし、ボディ層を介して上面電極に接続されてもよい。
本技術の一実施形態では、半導体基板が、少なくとも二つの接続領域を有し、その二つの接続領域が、ボディ通過部分に対して左右対称に設けられていてもよい。この場合、半導体基板の上面から接続領域までの距離が、二つの接続領域の間の距離の半分よりも大きくてもよい。このような関係が満たされると、半導体基板の温度分布を、十分に均一化することができる。
本技術の一実施形態では、接続領域が、第２ドリフト層と等しい不純物濃度を有してもよい。このような構成によると、半導体装置の製造において、第２ドリフト層及び接続領域の形成を容易に行うことができる。但し、他の実施形態として、接続領域の不純物濃度は、第２ドリフト層の不純物濃度と相違してもよい。
本技術の一実施形態では、半導体基板が、第２ドリフト層と下面電極との間に位置し、下面において下面電極に接しているｎ型のドレイン層をさらに備えてもよい。このような構成によると、半導体装置は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の構造を有することができる。この場合、第１半導体領域は、ＭＯＳＦＥＴのソース領域に相当する。
本技術の一実施形態では、半導体基板が、第２ドリフト層と下面電極との間に位置し、下面において下面電極に接しているｐ型のコレクタ層をさらに備えてもよい。このような構成によると、半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の構造を有することができる。この場合は、第１半導体領域は、ＩＧＢＴのコレクタ領域に相当する。
（実施例１） 図面を参照して、実施例１の半導体装置１０について説明する。本実施例の半導体装置１０は、パワー半導体素子に属するスイッチング素子であり、詳しくはＭＯＳＦＥＴの構造を有する。半導体装置１０は、例えば自動車において、コンバータやインバータといった電力変換回路に採用することができる。ここでいう自動車には、例えば、ハイブリッド車、燃料電池車又は電気自動車といった、車輪を駆動するモータを有する各種の自動車が含まれる。
図１に示すように、半導体装置１０は、半導体基板１２と、半導体基板１２の上面１２ａの一部を覆う絶縁膜１９と、絶縁膜１９の内部に設けられたゲート電極１８と、半導体基板１２の上面１２ａに設けられた上面電極１４と、半導体基板１２の下面１２ｂに設けられた下面電極１６とを備える。なお、本実施例の半導体装置１０では、図１に示す断面構造が、図１の紙面に垂直な方向に沿って連続しているとともに、図１の左右方向に沿って繰り返し形成されている。
絶縁膜１９は、絶縁性を有する材料で構成されている。絶縁膜１９を構成する材料は、特に限定されないが、例えば酸化シリコン（ＳｉＯ２）であってよい。前述したように、絶縁膜１９は、半導体基板１２の上面１２ａの一部を覆っている。ゲート電極１８は、絶縁膜１９の内部に位置しており、絶縁膜１９を介して半導体基板１２の上面１２ａに対向している。ゲート電極１８は、導電性を有する材料で構成されており、その材料には、例えばポリシリコンを採用することができる。ゲート電極１８は、絶縁膜１９によって半導体基板１２及び上面電極１４から電気的に絶縁されている。
上面電極１４は、半導体基板１２の上面１２ａの他の一部（即ち、絶縁膜１９に覆われていない部分）に接している。一例ではあるが、本実施例における上面電極１４は、絶縁膜１９を覆うように設けられている。下面電極１６は、半導体基板１２の下面１２ｂに接している。上面電極１４と下面電極１６は、導電性を有する材料で構成されている。これらの材料には、特に限定されないが、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｕ（金）といった金属材料を採用することができる。但し、上面電極１４と下面電極１６の具体的な構成については特に限定されない。上面電極１４は、半導体基板１２の上面１２ａにオーミック接触しており、下面電極１６は、半導体基板１２の下面１２ｂにオーミック接触している。
ここで、半導体基板１２の上面１２ａとは、半導体基板１２の一つの主面を意味し、半導体基板１２の下面１２ｂとは、半導体基板１２の他の一つの主面であって、上面１２ａとは反対側に位置する主面を意味する。本明細書において、「上面」及び「下面」という表現は、互いに反対側に位置する二つの面を便宜的に区別するものであり、半導体装置１０の製造時や使用時における姿勢を限定するものではない。
半導体基板１２は、ソース領域２０、ボディ層２２、第１ドリフト層２４、第２ドリフト層２６、分離層２８、接続領域３０、及び、ドレイン層３２を備える。一例ではあるが、本実施例における半導体基板１２は、炭化シリコン（ＳｉＣ）基板である。但し、半導体基板１２は、シリコン（Ｓｉ）又は窒化物半導体といった、他の半導体材料で構成された基板であってもよい。
ソース領域２０は、ｎ型不純物（例えばリンといったＶ族元素）がドープされたｎ型の半導体領域である。ソース領域２０は、半導体基板１２の上面１２ａにおいて、上面電極１４に接している。ソース領域２０における不純物濃度は十分に高く、上面電極１４はソース領域２０にオーミック接触している。ソース領域２０は、半導体基板１２の上面１２ａにおいて絶縁膜１９にも接しており、ソース領域２０の一部は、絶縁膜１９を介してゲート電極１８に対向している。
ボディ層２２は、ｐ型不純物（例えばＡｌ）がドープされたｐ型の半導体領域である。ボディ層２２は、ソース領域２０の周囲に設けられており、ソース領域２０を第１ドリフト層２４から隔離している。ボディ層２２は、半導体基板１２の上面１２ａにおいて、絶縁膜１９を介してゲート電極１８に対向している。ボディ層２２は、半導体基板１２の上面１２ａにおいて、上面電極１４にも接している。これにより、ボディ層２２は、上面電極１４と同電位となるように構成されている。一例ではあるが、本実施例におけるボディ層２２では、上面電極１４に接触する部分において、不純物濃度が局所的に高められている。ゲート電極１８に所定のゲート電圧が印加されると、ボディ層２２には、ゲート電極１８に対向する部分にチャネル（反転層）が形成される。これにより、ソース領域２０と第１ドリフト層２４とが電気的に接続され、半導体装置１０がターンオンされる。
第１ドリフト層２４は、ｎ型不純物がドープされたｎ型の半導体領域である。第１ドリフト層２４は、ボディ層２２と下面電極１６との間（即ち、ボディ層２２の下方）に位置する。また、第１ドリフト層２４は、ボディ層２２を通過して半導体基板１２の上面１２ａへ延びるボディ通過部分２４ａを有する。ボディ通過部分２４ａは、半導体基板１２の上面１２ａにおいて、絶縁膜１９を介してゲート電極１８に対向している。第１ドリフト層２４は、ボディ層２２を分離層２８及び接続領域３０から隔離している。第１ドリフト層２４における不純物濃度は、ソース領域２０における不純物濃度よりも十分に低いが、第２ドリフト層２６における不純物濃度よりは高くなっている。
第２ドリフト層２６は、ｎ型不純物がドープされたｎ型の半導体領域である。第２ドリフト層２６は、第１ドリフト層２４と下面電極１６との間（即ち、第１ドリフト層２４の下方）に位置している。前述したように、第２ドリフト層２６における不純物濃度は、第１ドリフト層２４における不純物濃度よりも低くなっている。第１ドリフト層２４と第２ドリフト層２６との間には、分離層２８及び接続領域３０が存在している。
分離層２８は、ｐ型不純物がドープされたｐ型の半導体領域である。分離層２８は、第１ドリフト層２４と第２ドリフト層２６との間に位置しており、半導体基板１２と平行な方向に沿って断続的に広がっている。分離層２８における不純物濃度は、ボディ層２２における不純物濃度と同じであり、第１ドリフト層２４及び第２ドリフト層２６における各不純物濃度よりも高くなっている。但し、分離層２８における不純物濃度は、ボディ層２２における不純物濃度より高くてもよいし、あるいは低くてもよい。また、分離層２８の厚み寸法は、特に限定されないが、第１ドリフト層２４及び第２ドリフト層２６の各厚み寸法より小さくてもよい。
接続領域３０は、ｎ型不純物がドープされたｎ型の半導体領域である。接続領域３０は、分離層２８を通過して第１ドリフト層２４と第２ドリフト層２６との間を延びている。一例ではあるが、本実施例の半導体装置１０では、第１ドリフト層２４のボディ通過部分２４ａに対して、二つの接続領域３０が左右対称に配置されている。接続領域３０における不純物濃度は、第２ドリフト層２６における不純物濃度と同じであり、第１ドリフト層２４（ボディ通過部分２４ａを含む）における不純物濃度よりも低くなっている。なお、接続領域３０における不純物濃度は、第１ドリフト層２４のボディ通過部分２４ａにおける不純物濃度よりも低ければよい。この限りにおいて、接続領域３０における不純物濃度は、第２ドリフト層２６における不純物濃度と相違してもよい。
図２をさらに参照して、分離層２８及び接続領域３０と、絶縁膜１９との位置関係について説明する。図２に示すように、半導体基板１２に対して垂直な平面視において、分離層２８は絶縁膜１９の全体と重畳し、接続領域３０は絶縁膜１９と重畳しない。即ち、図１、図２から理解されるように、絶縁膜１９の直下には、分離層２８が必ず存在している。従って、分離層２８と隣接する接続領域３０の直上には、絶縁膜１９が存在していない。
ドレイン層３２は、ｎ型不純物がドープされたｎ型の半導体領域である。ドレイン層３２は、第２ドリフト層２６と下面電極１６との間に位置しており、半導体基板１２の下面１２ｂにおいて下面電極１６に接している。ドレイン層３２における不純物濃度は十分に高く、下面電極１６はドレイン層３２にオーミック接触している。なお、本実施例ではドレイン層３２が第２ドリフト層２６に接しているが、ドレイン層３２と第２ドリフト層２６との間には、例えばｎ型のバッファ層が設けられてもよい。この場合、バッファ層における不純物濃度は、ドレイン層３２より低く、第２ドリフト層２６より高くするとよい。
次に、図３を参照して、半導体装置１０の特徴的な動作について説明する。図３に示すように、上面電極１４に対して下面電極１６に正の直流電圧が印加された状態で、上面電極１４に対してゲート電極１８に所定のゲート電圧が印加されると、半導体基板１２の内部を下面電極１６から上面電極１４に向けて電流が流れる。このとき、半導体基板１２の内部では、図３中の破線矢印で模式的に示されるように、電流は分離層２８やボディ層２２を避けて流れる。特に、第２ドリフト層２６では、分離層２８が存在することにより、電流は分離層２８の両側に位置する接続領域３０へ分流する。そして、第１ドリフト層２４では、それぞれの接続領域３０を通過した電流が、ボディ通過部分２４ａに向けて合流する。その結果、ボディ通過部分２４ａと接続領域３０とのそれぞれで、電流密度が比較的に高くなる。
これに対して、図８は、分離層２８が存在しない比較例の半導体装置１００について、半導体基板１２の内部における電流密度を模式的に示す。図８に示すように、比較例の半導体装置１００では、分離層２８が存在しないことから、ボディ通過部分２４ａにおいてのみ電流密度が高くなり、ボディ通過部分２４ａの温度が局所的に高くなりやすい。特に、半導体装置１００に大きな電流が流れるときは、半導体基板１２で生じる電圧降下に起因して、ボディ層２２とのｐｎ接合面からボディ通過部分２４ａへ空乏層ＤＰが進展する。その結果、ボディ通過部分２４ａにおける電流密度はさらに高まり、ボディ通過部分２４ａの温度上昇もより顕著となる。
図９に示すように、ボディ通過部分２４ａの温度が局所的に上昇すると、半導体基板１２がボディ通過部分２４ａにおいて局所的に熱膨張する。その結果、ボディ通過部分２４ａの直上に位置する絶縁膜１９やゲート電極１８に歪が生じる。絶縁膜１９やゲート電極１８に生じた歪が過大であると、例えば弾性に乏しい絶縁膜１９において、クラックＣといった破損が生じるおそれがある。絶縁膜１９にクラックＣといった破損が生じると、ゲート電極１８と上面電極１４（又は半導体基板１２）との間の絶縁性が低下することで、半導体装置１０が正常に動作できないおそれがある。そのことから、プレーナゲート型の半導体装置１０、１００では、ボディ通過部分２４ａにおける局所的な温度上昇を抑制することで、絶縁膜１９に生じる歪を低減することが必要とされる。
上記の点に関して、本実施例の半導体装置１０では、ボディ通過部分２４ａと接続領域３０とのそれぞれで、電流密度が比較的に高くなる（図３参照）。従って、半導体基板１２の内部では、ボディ通過部分２４ａだけでなく、接続領域３０においても比較的に大きな発熱が生じる。前述したように、半導体基板１２に対して垂直な平面視において、分離層２８は絶縁膜１９の全体と重畳し、接続領域３０は絶縁膜１９と重畳しない（図２参照）。即ち、当該平面視において、ボディ通過部分２４ａと接続領域３０とは互いに重畳しない。発熱箇所となるボディ通過部分２４ａと接続領域３０が、半導体基板１２の内部に分散して存在することで、半導体基板１２に生じる温度分布は均一化される。これにより、半導体基板１２の局所的な熱膨張が抑制され、絶縁膜１９に生じる歪も低減される。
特に、絶縁膜１９の直下に位置するボディ通過部分２４ａでは、接続領域３０よりも不純物濃度が高くなっており、その電気抵抗が低減されている。これにより、ボディ通過部分２４ａにおける温度上昇は比較的に小さく、ボディ通過部分２４ａの熱膨張も抑制される。その一方で、接続領域３０における温度上昇は比較的に大きくなり得る。しかしながら、接続領域３０の直上には絶縁膜１９が存在しないことから、接続領域３０が局所的に熱膨張したとしても、絶縁膜１９に過大な歪は生じない。以上のことから、例えば半導体装置１０に接続された回路で短絡が生じ、半導体装置１０に過大な電流が流れた場合でも、絶縁膜１９にクラックＣ（図９参照）といった破損が生じることを回避することができる。
本実施例の半導体装置１０では、ボディ通過部分２４ａを含む第１ドリフト層２４の全体が、接続領域３０よりも高い不純物濃度を有している。しかしながら、他の実施形態として、第１ドリフト層２４のうち、ボディ通過部分２４ａのみに限って、接続領域３０よりも高い不純物濃度を有してもよい。この場合、第１ドリフト層２４のうち、ボディ通過部分２４ａ以外の部分は、接続領域３０と不純物濃度が等しくてもよいし、接続領域３０よりも低い不純物濃度を有してもよい。あるいは、また別の実施形態として、第１ドリフト層２４のうち、ボディ通過部分２４ａの少なくとも一部が、接続領域３０よりも高い不純物濃度を有してもよい。いずれの形態においても、ボディ通過部分２４ａの一部又は全部において不純物濃度を高め、ボディ通過部分２４ａの電気抵抗を低減することで、ボディ通過部分２４ａにおける温度上昇を適切に抑制することができる。
本実施例の半導体装置１０では、ボディ通過部分２４ａの電気抵抗が、接続領域３０の電気抵抗よりも小さくなるように、ボディ通過部分２４ａ及び接続領域３０の不純物濃度が設計されている。ボディ通過部分２４ａの電気抵抗が、接続領域３０の電気抵抗よりも小さいと、ボディ通過部分２４ａにおける温度上昇を、接続領域３０における温度上昇よりも小さくすることができる。絶縁膜１９の直下に位置するボディ通過部分２４ａの温度上昇を、接続領域３０における温度上昇よりも小さくすることで、絶縁膜１９に生じる歪を効果的に低減することができる。ここで、ボディ通過部分２４ａや接続領域３０の電気抵抗は、不純物濃度に限られず、それぞれの形状及び寸法によっても調整することができる。
本実施例の半導体装置１０では、特に限定されないが、分離層２８が、図示されない位置でボディ層２２に接続されており、上面電極１４と同電位となるように構成されている。このような構成によると、半導体装置１０がターンオフされ、半導体基板１２に逆バイアスの電圧（上面電極１４に対して下面電極１６が高電位）が印加されたときに、分離層２８によって第２ドリフト層２６の空乏化が促進される。従って、半導体装置１０のオフ耐圧が向上する。なお、他の実施形態として、分離層２８は、上面電極１４へ直接的に接続されてもよいし、他のｐ型の半導体領域を介して上面電極１４に接続されてもよい。
半導体基板１２に現れる温度分布は、半導体基板１２内での接続領域３０の位置に応じて変化する。この点に関して、図４−図６は、半導体基板１２の上面１２ａから接続領域３０までの距離ＬＡと、二つの接続領域３０の間の距離の半分ＬＢとの間の寸法比ＬＡ／ＬＢを変数として、半導体基板１２に現れる温度分布をシミュレーションした結果を示す。ここで、図４における点Ａは、半導体基板１２の上面１２ａにおいて、分離層２８と接続領域３０との界面の直上に位置する点である。図４における点Ｂは、半導体基板１２の上面１２ａにおいて、二つの接続領域３０の間の中点Ｂ’の直上に位置する点である。なお、二つの接続領域３０は、ボディ通過部分２４ａに対して左右対称に配置されているので、点Ｂ、Ｂ’を結ぶ直線は、ボディ通過部分２４ａを二等分する中心線に一致する。
図５において、ＴＡ／ＴＢは、点Ａにおける温度ＴＡと点Ｂにおける温度ＴＢとの間の温度比を示しており、この温度比ＴＡ／ＴＢが１に近いほど、半導体基板１２の温度分布は均一であると言える。図６は、半導体基板１２の上面１２ａにおける温度Ｔの分布を、点Ｂにおける温度ＴＢを基準として示しており、温度比Ｔ／ＴＢが１に近いほど、半導体基板１２の温度分布は均一であると言える。図５、図６に示すように、寸法比ＬＡ／ＬＢが大きくなるほど、半導体基板１２の温度分布は均一化される。これは、寸法比ＬＡ／ＬＢが大きくなるほど、隣り合う接続領域３０から拡散する熱の多くが、半導体基板１２の内部で互いに重なり合うためである。図５、図６に示すシミュレーション結果から、寸法比ＬＡ／ＬＢが１よりも大きいと、上面１２ａにおける温度差が５パーセント以下となることから、半導体基板１２の温度分布は十分に均一化されると判断することができる。
（実施例２） 図７を参照して、実施例２の半導体装置１０ａについて説明する。本実施例の半導体装置１０ａは、ＭＯＳＦＥＴに代えてＩＧＢＴの構造を有しており、この点において実施例１の半導体装置１０と相違する。具体的には、半導体基板１２が、ドレイン層３２に代えて、コレクタ層３２ａを備えている。半導体装置１０ａの他の構成については、実施例１の半導体装置１０と同じであるので、同一の符号を付すことによって説明を省略する。コレクタ層３２ａは、ｐ型不純物がドープされたｐ型の半導体領域である。コレクタ層３２ａは、第２ドリフト層２６と下面電極１６との間に位置しており、半導体基板１２の下面１２ｂにおいて下面電極１６に接している。コレクタ層３２ａにおける不純物濃度は十分に高く、下面電極１６はコレクタ層３２ａにオーミック接触している。なお、ソース領域２０については、通常、ＩＧＢＴではエミッタ領域と称される。このように、本明細書が開示する技術は、ＭＯＳＦＥＴに限られず、ＩＧＢＴにも同様に採用することができる。さらに、本明細書が開示する技術は、ＭＯＳＦＥＴやＩＧＢＴに限られず、プレーナゲート型のスイッチング素子に広く採用することができる。
（参考例） 図１０を参照して、参考例の半導体装置１０ｂについて説明する。参考例の半導体装置１０ｂは、本技術をトレンチゲート構造の半導体装置に適用したものである。即ち、参考例の半導体装置１０ｂは、トレンチゲート構造を有しており、この点において実施例１の半導体装置１０と相違する。以下、参考例の半導体装置１０ｂを詳細に説明するが、実施例１の半導体装置１０と共通又は対応する構成要素については、実施例１の半導体装置１０と同一の符号が付されている。特に言及されないかぎり、実施例１で記載された各構成要素についての特徴や変形例は、本参考例においても同様に適用されるものとし、ここでは重複する説明を省略する。
参考例の半導体装置１０ｂは、パワー半導体素子に属するスイッチング素子であり、詳しくはＭＯＳＦＥＴの構造を有する。半導体装置１０ｂは、半導体基板１２と、半導体基板１２の上面１２ａに設けられた上面電極１４と、半導体基板１２の下面１２ｂに設けられた下面電極１６とを備える。半導体基板１２の上面１２ａには、一又は複数のトレンチ１２ｔが形成されている。図１０では、複数のトレンチ１２ｔが図示されているが、それらのトレンチ１２ｔは、図示されない位置で互いに接続されていてもよい。半導体基板１２の上面１２ａを平面ししたときに、一又は複数のトレンチ１２ｔは、ストライプ状に形成されていてもよいし、格子状に形成されていてもよい。
半導体装置１０ｂは、トレンチ１２ｔ内に設けられたゲート電極１８と、トレンチ１２ｔと取り囲む絶縁膜１９ａ、１９ｂをさらに備える。絶縁膜１９ａ、１９ｂを構成する材料は、特に限定されないが、例えば酸化シリコン（ＳｉＯ２）であってよい。絶縁膜１９ａ、１９ｂは、主に、ゲート絶縁膜１９ａと、層間絶縁膜１９ｂとを有する。ゲート絶縁膜１９ａは、トレンチ１２ｔの内部において、ゲート電極１８とトレンチ１２ｔとの内面に位置している。ゲート電極１８は、ゲート絶縁膜１９ａによって半導体基板１２から絶縁されており、ゲート絶縁膜１９ａを介して半導体基板１２に対向している。層間絶縁膜１９ｂは、半導体基板１２の上面１２ａにおいて、上面電極１４とゲート電極１８との間に位置している。ゲート電極１８は、層間絶縁膜１９ｂによって上面電極１４から絶縁されている。
本参考例の半導体装置１０ｂにおいても、半導体基板１２は、ソース領域２０、ボディ層２２、第１ドリフト層２４、第２ドリフト層２６、分離層２８、接続領域３０、及び、ドレイン層３２を備える。ソース領域２０は、ｎ型不純物がドープされたｎ型の半導体領域である。ソース領域２０は、半導体基板１２の上面１２ａにおいて、上面電極１４に接している。ソース領域２０における不純物濃度は十分に高く、上面電極１４はソース領域２０にオーミック接触している。ソース領域２０は、半導体基板１２のトレンチ１２ｔにおいて、ゲート絶縁膜１９ａにも接しており、ゲート絶縁膜１９ａを介してゲート電極１８に対向している。
ボディ層２２は、ｐ型不純物がドープされたｐ型の半導体領域である。ボディ層２２は、半導体基板１２の上層部分に位置しており、半導体基板１２の内部において、ソース領域２０を取り囲んでいる。これにより、ボディ層２２は、ソース領域２０を第１ドリフト層２４から隔離している。ボディ層２２は、半導体基板１２のトレンチ１２ｔにおいて、ゲート絶縁膜１９を介してゲート電極１８に対向している。また、ボディ層２２は、半導体基板１２の上面１２ａにおいて、上面電極１４にも接している。これにより、ボディ層２２は、上面電極１４と同電位となるように構成されている。一例ではあるが、本参考例におけるボディ層２２では、上面電極１４に接触する部分２２ａにおいて、不純物濃度が局所的に高められている。ゲート電極１８に所定のゲート電圧が印加されると、ボディ層２２には、ゲート電極１８に対向する部分にチャネル（反転層）が形成される。これにより、ソース領域２０と第１ドリフト層２４とが電気的に接続され、半導体装置１０ｂがターンオンされる。
第１ドリフト層２４は、ｎ型不純物がドープされたｎ型の半導体領域である。第１ドリフト層２４は、ボディ層２２と下面電極１６との間（即ち、ボディ層２２の下方）に位置する。ここで、半導体基板１２のトレンチ１２ｔは、半導体基板１２の上面１２ａから第１ドリフト層２４まで延びている。従って、第１ドリフト層２４は、半導体基板１２のトレンチ１２ｔにおいて、ゲート絶縁膜１９ａを介してゲート電極１８に対向している。第１ドリフト層２４は、ボディ層２２を分離層２８及び接続領域３０から隔離している。第１ドリフト層２４における不純物濃度は、ソース領域２０における不純物濃度よりも十分に低い。
第２ドリフト層２６は、ｎ型不純物がドープされたｎ型の半導体領域である。第２ドリフト層２６は、第１ドリフト層２４と下面電極１６との間（即ち、第１ドリフト層２４の下方）に位置している。第１ドリフト層２４と第２ドリフト層２６との間には、分離層２８及び接続領域３０が存在している。第２ドリフト層２６における不純物濃度は、第１ドリフト層２４と同様に、ソース領域２０における不純物濃度よりも十分に低い。ここで、第２ドリフト層２６における不純物濃度は、第１ドリフト層２４における不純物濃度と異なってもよいし、同じであってもよい。また、第１ドリフト層２４と第２ドリフト層２６とのそれぞれにおいて、不純物濃度を連続的に、又は段階的に変化させてもよい。
分離層２８は、ｐ型不純物がドープされたｐ型の半導体領域である。分離層２８は、第１ドリフト層２４と第２ドリフト層２６との間に位置しており、半導体基板１２と平行な方向に沿って断続的に広がっている。分離層２８は、トレンチ１２ｔの位置に合わせて設けられており、トレンチ１２ｔと下面電極１６との間に介在している。言い換えると、半導体基板１２に対して垂直な平面視において、分離層２８はトレンチ１２ｔ内のゲート絶縁膜１９ａと重畳する。分離層２８における不純物濃度は、ボディ層２２における不純物濃度と同じであり、第１ドリフト層２４及び第２ドリフト層２６における各不純物濃度よりも高くなっている。但し、分離層２８における不純物濃度は、ボディ層２２における不純物濃度より高くてもよいし、あるいは低くてもよい。また、分離層２８の厚み寸法は、特に限定されないが、第１ドリフト層２４及び第２ドリフト層２６の各厚み寸法より小さくてもよい。
接続領域３０は、ｎ型不純物がドープされたｎ型の半導体領域である。接続領域３０は、分離層２８を通過して第１ドリフト層２４と第２ドリフト層２６との間を延びている。前述したように、分離層２８がトレンチ１２ｔの位置に合わせて設けられているので、接続領域３０はトレンチ１２ｔから比較的に離れた位置に設けられている。一例ではあるが、本参考例の半導体装置１０ｂでは、半導体基板１２に対して垂直な平面視において、隣り合う二つのトレンチ１２ｔの間に接続領域３０が設けられており、トレンチ１２ｔと接続領域３０とが互いに重畳しない。接続領域３０における不純物濃度は、第２ドリフト層２６における不純物濃度と同じであり、第１ドリフト層２４における不純物濃度よりも低くなっている。なお、接続領域３０における不純物濃度は、第１ドリフト層２４と同じであってもよい。あるいは、接続領域３０における不純物濃度は、第２ドリフト層２６における不純物濃度と相違してもよい。
次に、図１１を参照して、半導体装置１０ｂの特徴的な動作について説明する。図１１に示すように、上面電極１４に対して下面電極１６に正の直流電圧が印加された状態で、上面電極１４に対してゲート電極１８に所定のゲート電圧が印加されると、半導体基板１２の内部を下面電極１６から上面電極１４に向けて電流が流れる。ボディ層２２では、トレンチ１２ｔに沿ってチャネルが形成される。従って、図１１中の破線矢印で模式的に示されるように、トレンチ１２ｔの近傍において電流密度が高くなる。一方、第１ドリフト層２４と第２ドリフト層２６との間では、電流が分離層２８を避けて流れることから、接続領域３０において電流密度が高くなる。
このように、本参考例の半導体装置１０ｂでは、トレンチ１２ｔの近傍と、接続領域３０とのそれぞれで、電流密度が比較的に高くなる。従って、半導体基板１２の内部では、トレンチ１２ｔの近傍だけでなく、接続領域３０においても比較的に大きな発熱が生じる。前述したように、半導体基板１２に対して垂直な平面視において、接続領域３０はトレンチ１２ｔと重畳しない。発熱箇所となるトレンチ１２ｔの近傍と接続領域３０が、半導体基板１２の内部に分散して存在することで、半導体基板１２に生じる温度分布は均一化される。これにより、半導体基板１２の局所的な熱膨張が抑制され、例えばゲート絶縁膜１９ａに生じる歪も低減される。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０、１０ａ、１０ｂ：半導体装置
１２：半導体基板
１４：上面電極
１６：下面電極
１８：ゲート電極
１９：絶縁膜
２０：ソース領域（エミッタ領域）
２２：ボディ層
２４：第１ドリフト層
２６：第２ドリフト層
２８：分離層
３０：接続領域
３２：ドレイン層
３２ａ：コレクタ層

Claims (9)

  1. 半導体基板と、
    前記半導体基板の上面の一部を覆う絶縁膜と、
    前記絶縁膜の内部に設けられており、前記絶縁膜を介して前記半導体基板の前記上面に対向するゲート電極と、
    前記半導体基板の前記上面の他の一部に接している上面電極と、
    前記半導体基板の下面に接している下面電極と、
    を備え、
    前記半導体基板は、
    前記上面において前記上面電極に接しているｎ型の第１半導体領域と、
    前記第１半導体領域の周囲に位置するとともに、前記上面において前記絶縁膜を介して前記ゲート電極に対向しているｐ型のボディ層と、
    前記ボディ層と前記下面電極との間に位置するとともに、前記ボディ層を通過して前記上面へ延びるボディ通過部分を有しており、前記上面において前記絶縁膜を介して前記ゲート電極に対向しているｎ型の第１ドリフト層と、
    前記第１ドリフト層と前記下面電極との間に位置するｎ型の第２ドリフト層と、
    前記第１ドリフト層と前記第２ドリフト層との間に位置するｐ型の分離層と、
    前記分離層を通過して前記第１ドリフト層と前記第２ドリフト層との間を延びるｎ型の接続領域と、
    を備え、
    前記半導体基板に対して垂直な平面視において、前記分離層は前記絶縁膜の全体と重畳するとともに、前記接続領域は前記絶縁膜と重畳せず、
    前記第１ドリフト層のうち、前記ボディ通過部分の少なくとも一部は、前記接続領域よりも高い不純物濃度を有する、
    半導体装置。
  2. 前記ボディ通過部分の全体は、前記接続領域よりも高い不純物濃度を有する、請求項１に記載の半導体装置。
  3. 前記第１ドリフト層の全体は、前記接続領域よりも高い不純物濃度を有する、請求項１又は２に記載の半導体装置。
  4. 前記ボディ通過部分の電気抵抗は、前記接続領域の電気抵抗よりも小さい、請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記分離層は、前記上面電極と同電位となるように接続されている、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記半導体基板は、前記接続領域を少なくとも二つ有し、その二つの接続領域は、前記ボディ通過部分に対して左右対称に設けられており、
    前記半導体基板の前記上面から前記二つの接続領域の各々までの距離は、前記二つの接続領域の間の距離の半分よりも大きい、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記接続領域が、前記第２ドリフト層と等しい不純物濃度を有する、請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記半導体基板は、前記第２ドリフト層と前記下面電極との間に位置し、前記下面において前記下面電極に接しているｎ型のドレイン層をさらに備える、請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記半導体基板は、前記第２ドリフト層と前記下面電極との間に位置し、前記下面において前記下面電極に接しているｐ型のコレクタ層をさらに備える、請求項１から７のいずれか一項に記載の半導体装置。
JP2018241566A 2018-12-25 2018-12-25 半導体装置 Active JP7070393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018241566A JP7070393B2 (ja) 2018-12-25 2018-12-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018241566A JP7070393B2 (ja) 2018-12-25 2018-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2020102596A true JP2020102596A (ja) 2020-07-02
JP7070393B2 JP7070393B2 (ja) 2022-05-18

Family

ID=71140016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018241566A Active JP7070393B2 (ja) 2018-12-25 2018-12-25 半導体装置

Country Status (1)

Country Link
JP (1) JP7070393B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135995A1 (ja) * 2010-04-26 2011-11-03 三菱電機株式会社 半導体装置
JP2011258635A (ja) * 2010-06-07 2011-12-22 Mitsubishi Electric Corp 半導体装置
JP2013211447A (ja) * 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 炭化ケイ素縦型ｍｏｓｆｅｔ及びその製造方法
WO2016002769A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135995A1 (ja) * 2010-04-26 2011-11-03 三菱電機株式会社 半導体装置
JP2011258635A (ja) * 2010-06-07 2011-12-22 Mitsubishi Electric Corp 半導体装置
JP2013211447A (ja) * 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 炭化ケイ素縦型ｍｏｓｆｅｔ及びその製造方法
WO2016002769A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP7070393B2 (ja) 2022-05-18

Similar Documents

Publication Publication Date Title
US10672878B2 (en) Silicon carbide semiconductor device
JP6047297B2 (ja) 半導体装置
JP2014120656A (ja) 半導体装置
CN109427906B (zh) 半导体装置
JP4491875B2 (ja) トレンチ型ｍｏｓ半導体装置
EP1906453B1 (en) Power semiconductor device
WO2006085448A1 (ja) 半導体素子
JP2020068321A (ja) 半導体装置
JP5737021B2 (ja) 半導体装置
US10748838B2 (en) Silicon carbide semiconductor device
JP2003023158A (ja) 高耐圧半導体装置
JP2022108230A (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP6804379B2 (ja) 半導体装置
JP7070393B2 (ja) 半導体装置
US11908954B2 (en) Semiconductor device with insulated gate bipolar transistor region and diode region provided on semiconductor substrate and adjacent to each other
JP7158317B2 (ja) 半導体装置
JP6843952B2 (ja) 半導体装置の製造方法
JP7043750B2 (ja) ＳｉＣ－ＭＯＳＦＥＴ
JP2019012803A (ja) 半導体装置
CN111180516B (zh) 半导体装置
JP2013069801A (ja) 半導体装置
JP7352151B2 (ja) スイッチング素子
JP6900535B2 (ja) 半導体装置および半導体装置の製造方法
US20240153996A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210520

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220418

R151 Written notification of patent or utility model registration

Ref document number: 7070393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151