JP2019012803A - 半導体装置 - Google Patents

Abstract

【課題】ゲート酸化膜の電界強度を低減した半導体装置を提供する。【解決手段】第１導電型の半導体層の第１の主面側の上層部に選択的に設けられた第２導電型の複数の第１のベース層と、半導体層の上層部に選択的に設けられ、少なくとも１つが第１のベース層と隣り合う第２導電型の複数の第２のベース層と、第１のベース層の上層部に選択的に設けられた第１導電型のエミッタ層と、半導体層の第２の主面上に設けられた第２導電型のコレクタ層と、少なくとも、隣り合う第２のベース層の端縁部間上および第１、第２のベース層の端縁部間上にゲート酸化膜を介して設けられた電極と、エミッタ層に接するエミッタ電極と、コレクタ層に接するコレクタ電極とを備え、電極は、隣り合う第２のベース層の端縁部間上ではゲート電極として機能せず、第２のベース層は浮遊電位であって、隣り合う第２のベース層間の第１の間隔が第１、第２のベース層の第２の間隔より小さい。【選択図】図１

Description

本発明は半導体装置に関し、特に、プレーナゲート型の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）に関する。

近年、省電力化、小型化が進むエアコン、冷蔵庫などの家電機器および鉄道用途のインバーター機器、産業用ロボットのモーター制御機器等にＩＧＢＴが幅広く用いられている。ＩＧＢＴにはこれらの機器の高効率化のためにオン電圧の低減が求められている。

例えば、特許文献１の図４に開示されるＩＧＢＴの構成においては、隣り合うベース層の間隔を広げ、隣り合うベース層間上にはダミーのゲート電極を配置することでエミッタ電極に接続されるベース層の領域を小さくしている。このような構成を採ることで、ドリフト層に注入されたホールがエミッタ電極に流れにくくなる。この結果、ドリフト層内のホールのキャリア密度が増大しオン電圧を低減できる。

しかしながらベース層の間隔を広げすぎると、隣り合うベース層間で空乏層がピンチオフすることができず、電界強度が増大し耐圧が低下してしまう。

一方、特許文献２の図６に開示されるＩＧＢＴの構成においては、エミッタ電極に接続されない複数の補助ベース層をベース層間に設け、隣り合うベース層間上にはゲート電極を配置することで、ドリフト層に注入されたホールがエミッタ電極に流れにくくすると共に、隣り合うベース層間での電界強度を低減させて耐圧の低下を抑制している。

特許第３７５５２３１号公報 特開２００４−００６６０２号公報

特許文献２に開示のＩＧＢＴの構成では、補助ベース層の電位は浮遊電位としているため、ＩＧＢＴのオフ時には補助ベース層内の電位が上昇してゲート酸化膜の電界強度が増大する。特に補助ベース層間上のゲート酸化膜の電界強度が、ベース層と補助ベース層との間のゲート酸化膜の電界強度に比べて高くなってしまうという現象が発明者達により確認された。この現象は、絶縁破壊電界がより高い炭化珪素（ＳｉＣ）半導体ではさらに顕著となる。

本発明は上記のような問題を解決するためになされたものであり、ゲート酸化膜に加わる電界強度を低減した半導体装置を提供することを目的とする。

本発明に係る半導体装置は、第１導電型の半導体層と、前記半導体層の第１の主面側の上層部に選択的に設けられた第２導電型の複数の第１のベース層と、前記半導体層の上層部に選択的に設けられ、少なくとも１つが前記第１のベース層と隣り合う第２導電型の複数の第２のベース層と、前記第１のベース層の上層部に選択的に設けられた第１導電型のエミッタ層と、前記半導体層の第２の主面上に設けられた第２導電型のコレクタ層と、少なくとも、隣り合う前記第２のベース層の端縁部間上および前記第１のベース層と前記第２のベース層の端縁部間上を覆うようにゲート酸化膜を介して設けられた電極と、前記エミッタ層に接するように設けられたエミッタ電極と、前記コレクタ層に接するように設けられたコレクタ電極と、を備え、前記電極は、隣り合う前記第２のベース層の端縁部間上においてはゲート電極として機能せず、前記第２のベース層の電位は浮遊電位であって、隣り合う前記第２のベース層間の第１の間隔が前記第１のベース層と前記第２のベース層の第２の間隔より小さく設定されている。

本発明によれば、ゲート酸化膜に加わる電界強度を低減した半導体装置を得ることができる。

本発明に係る実施の形態１の半導体装置の構成を示す部分断面図である。 本発明に係る実施の形態１の半導体装置の構成を示す部分平面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。 ゲート酸化膜における電界強度に対する保護ベース層の影響を確認するためのテストモデルの構成を示す断面図である。 ゲート酸化膜における電界強度のシミュレーション結果を示す図である。 ゲート酸化膜における電界強度のシミュレーション結果を示す図である。 本発明に係る実施の形態１の半導体装置の変形例１の構成を示す部分断面図である。 本発明に係る実施の形態１の半導体装置の変形例２の構成を示す部分断面図である。 本発明に係る実施の形態２の半導体装置の構成を示す部分断面図である。 本発明に係る実施の形態３の半導体装置の構成を示す部分断面図である。 ゲート酸化膜における電界強度のシミュレーション結果を示す図である。 本発明に係る実施の形態３の半導体装置の変形例１の構成を示す部分断面図である。 本発明に係る実施の形態３の半導体装置の変形例２の構成を示す部分断面図である。

＜実施の形態１＞
＜装置構成＞
なお、以下の説明では、不純物の導電型に関して、ｎ型を「第１導電型」、ｐ型を「第２導電型」として一般的に定義するが、その逆の定義でも構わない。

図１は実施の形態１のプレーナゲート型のＩＧＢＴ１００の構成を示す部分断面図である。図１に示すＩＧＢＴ１００においては、ｎ型（第１導電型）の不純物を比較的低濃度（ｎ⁻）に含むドリフト層１（半導体層）の上面（第１の主面）側の上層部に、互いに間隔を開けて隣り合うように選択的に設けられた複数のｐ型（第２導電型）のベース層３（第１のベース層）と、隣り合うベース層３間に選択的に設けられた複数のｐ型の保護ベース層４（第２のベース層）を有している。

ＩＧＢＴ１００においては、保護ベース層４間の間隔Ｌ３（第１の間隔）が、保護ベース層４とベース層３との間隔Ｌ２（第２の間隔）よりも小さくなるように構成されている。また、保護ベース層４の電位は浮遊電位となるように構成されている。

ベース層３の上層部には、ｎ型の不純物を比較的高濃度（ｎ^＋）に含むエミッタ層５と、ｐ型の不純物を比較的高濃度（ｐ^＋）に含むベースコンタクト層６とが選択的に設けられている。エミッタ層５とベースコンタクト層６とは、互いの一方の側面どうしが接するように設けられ、それぞれの厚みも同程度となっている。なお、間に複数の保護ベース層４を挟んで隣り合うベース層３においては、それぞれのエミッタ層５が保護ベース層４側となり、それぞれのベースコンタクト層６が保護ベース層４とは反対側となるように設けられている。なお、２つのエミッタ層５で挟まれた領域を活性領域と呼称する。

そして、間に複数の保護ベース層４を挟んで隣り合うベース層３間上には、それぞれのエミッタ層５の端縁部上間に渡るように、ゲート酸化膜７を介してゲート電極８が設けられている。

ゲート電極８は層間絶縁膜１１によって側面および上面が覆われ、層間絶縁膜１１によってゲート電極８と電気的に分離されたエミッタ電極９が、エミッタ層５の上面およびベースコンタクト層６の上面に接触するように設けられている。

ドリフト層１の下面（第２の主面）にはｐ型のコレクタ層２が接するように設けられ、コレクタ層２にはコレクタ電極１０が接するように設けられている。

図２は本発明に係る半導体装置の実施の形態１のＩＧＢＴ１００をゲート電極８が設けられたドリフト層１の上面側から見た部分平面面図であり、便宜的にゲート電極８およびエミッタ電極９の一部を省略して示している。

図２に示すようにベース層３および保護ベース層４は平面視形状がストライプ状であり、エミッタ層５およびベースコンタクト層６も平面視形状がストライプ状となっており、ゲート電極８は、複数の保護ベース層４上を覆う平板状となっており、エミッタ電極９は、ゲート電極８の延在方向に沿ってストライプ状に設けられている。

なお、図２において、ゲート電極８およびエミッタ電極９が示された部分は、図１におけるＡ−Ａ線より上部の構成を省略して示しており、ゲート電極８およびエミッタ電極９が省略された部分は、Ｂ−Ｂ線より上部の構成を省略して示している。

＜製造方法＞
次に、製造工程を順に示す断面図である図３〜図７を用いて、実施の形態１のＩＧＢＴ１００の製造方法について説明する。なお、以下においてはＩＧＢＴ１００はＳｉＣ−ＩＧＢＴとして説明する。

図３に示す工程において、ｎ型のＳｉＣ基板１２上に、ｐ型のコレクタ層２をエピタキシャル成長により形成した後、コレクタ層２の上面上に、ｎ型のドリフト層１をエピタキシャル成長により形成する。この際、コレクタ層２とドリフト層１との間に、ドリフト層１よりも不純物濃度の高い、ｎ型のバッファ層（図示せず）を形成しても良い。バッファ層は結晶欠陥のエピタキシャル成長層への導入を防止することができるとともに、素子抵抗の上昇を抑えることができる。

ＳｉＣはＳｉに比べてバンドギャップの大きなワイドバンドギャップ半導体であり、ワイドバンドギャップ半導体を基板材料として構成されるワイドバンドギャップ半導体装置は、耐圧が高く、許容電流密度も高いため、シリコン半導体装置に比べて小型化が可能であり、これら小型化されたスイッチングデバイスおよびダイオードを用いることにより、これらのデバイスを組み込んだ半導体装置モジュールの小型化が可能となる。

ＩＧＢＴ１００においては、コレクタ層２およびドリフト層１がＳｉＣ半導体層となっているので、上述したワイドバンドギャップ半導体装置としての効果を奏する。

ドリフト層１の不純物濃度は、コレクタ層２の不純物濃度よりも低く設定され、コレクタ層２およびドリフト層１の不純物濃度は、それぞれ１×１０^１８ｃｍ^−３〜１×１０^２１ｃｍ^−３および５×１０^１３ｃｍ^−３〜１×１０^１５ｃｍ^−３の範囲内に設定する。また、コレクタ層２およびドリフト層１の厚み、すなわち上下方向の長さは、それぞれ２μｍ〜１００μｍおよび５０μｍ〜３００μｍの範囲内に設定する。

次に、ドリフト層１の上面側の上層部に対して、選択的なイオン注入処理と、注入されたイオンを活性化させるための熱処理を施す。この一連の処理を複数回繰り返し行うことによって、図４に示すように、ドリフト層１２の上層部に、ｐ型のベース層３、ｐ型の保護ベース層４、ｎ型のエミッタ層５、およびｐ型のベースコンタクト層６を選択的に形成する。これらの不純物層の形成のためのイオン注入処理は、単一の注入エネルギーで行っても良いし、注入エネルギーを段階的に変えながら、例えば高エネルギーから低エネルギーに変化させながら行っても良い。

また、上記イオン注入処理は、所定の領域にイオン注入を施すために、注入マスクを介して行う。注入マスクとしては、例えば写真製版用のフォトレジストまたは酸化膜を用いる。ここで、ベース層３および保護ベース層４を形成するための注入マスクを形成する際に、保護ベース層４間の間隔Ｌ３が、保護ベース層４とベース層３との間隔Ｌ２よりも小さくなるように注入マスクの配設間隔を設定する。

また、上記イオン注入処理時の注入面密度は、１×１０^１３ｃｍ^−２〜１×１０^１６ｃｍ^−２の範囲内にあることが望ましく、注入エネルギーは、１０ｋｅＶ〜１０ＭｅＶの範囲内にあることが望ましい。また、上記イオン注入処理におけるＳｉＣ基板１２の温度は、１０℃〜１０００℃の範囲内にあることが望ましい。

ベース層３と保護ベース層４のｐ型の不純物濃度は、１×１０^１７ｃｍ^−３〜１×１０^１９ｃｍ^−３の範囲内に設定する。また、エミッタ層５のｎ型の不純物濃度は、１×１０^１８ｃｍ^−３〜１×１０^２０ｃｍ^−３の範囲内に設定し、ベースコンタクト層６のｐ型の不純物濃度は、１×１０^１９ｃｍ^−３〜１×１０^２１ｃｍ^−３の範囲内に設定する。

ベース層３と保護ベース層４の厚さは、０．３μｍ〜３μｍの範囲内に設定し、エミッタ層５とベースコンタクト層６の厚さは、０．１μｍ〜１μｍの範囲内に設定する。

上記イオン注入処理におけるドーパント原子としては、ｐ型の場合は、例えば、アルミニウム（Ａｌ）、ボロン（Ｂ）を使用し、ｎ型の場合は、例えば、リン（Ｐ）、窒素（Ｎ）などを使用する。

注入されたイオンを活性化させるための熱処理の温度は、１５００℃〜２０００℃の範囲内に設定する。

上記においては、ベース層３、保護ベース層４をイオン注入で形成する方法を示したが、これらの一部または全部をエピタキシャル成長およびエッチング技術を用いて形成しても良い。

次に、ドリフト層１の上面を酸素雰囲気中で熱酸化することで、図５に示すようにベース層３、保護ベース層４、エミッタ層５およびベースコンタクト層６の上部を覆うゲート酸化膜７を形成する。ゲート酸化膜７の厚さは、例えば１０ｎｍ〜１００ｎｍの範囲内に設定する。ゲート酸化膜７は、ＳｉＣであるドリフト層１を熱酸化して得られるので、ＳｉＣの熱酸化膜となる。なお、ゲート酸化膜７はＳｉＣの熱酸化膜に限定されず、ＣＶＤ（chemical vapor deposition）法などを用いて形成される堆積膜を用いても良い。

その後、ゲート酸化膜７上に、例えばＣＶＤ（chemical vapor deposition）法を用いてゲート電極８を形成する。ゲート電極８の材料としては、例えばｐｏｌｙ−Ｓｉが用いられる。ゲート電極８は、ゲート酸化膜７上全面に形成した後、写真製版とエッチング技術を用いてパターニングし、間に複数の保護ベース層４を挟んで隣り合うベース層３間上にのみ残すようにしても良いし、ゲート電極８を形成する部分が開口部となったマスクを形成し、開口部を介してゲート電極８を形成した後、マスクと共に不要なゲート電極８を除去するようにしても良い。

次に、図６に示す工程において、ゲート電極８を覆うように層間絶縁膜１１を形成し、ゲート酸化膜７と層間絶縁膜１１とでゲート電極８を囲み、ゲート電極８を電気的に分離する。層間絶縁膜の形成には、例えばＣＶＤ法またはスパッタ法を用いることができる。なお、ゲート電極８は、層間絶縁膜１１を貫通して設けられる図示されないコンタクトホールを介して図示されないゲートパッドに接続され、ゲートパッドを介してゲート電圧が印加される構成となっているが、隣り合う保護ベース層４の端縁部間上に渡る部分のゲート電極８には、対向するエミッタ層５が存在しないので、当該部分はゲート電極としては機能しない。このように、ゲート電極８はゲート電極としては機能しない部分も含むので、単に「電極」と呼称する場合もある。

次に、図７に示す工程において、写真製版とエッチング技術を用いて層間絶縁膜１１を貫通してエミッタ層５およびベースコンタクト層６上に達するコンタクトホールＣＨを開口した後、コンタクトホールＣＨを介してエミッタ層５およびベースコンタクト層６にオーミック接触するエミッタ電極９を形成する。エミッタ電極９は、層間絶縁膜１１によってゲート電極８と電気的に分離される。

エミッタ電極９の材料には、例えば、アルミニウム、チタン、ニッケル、金、銀、銅などが用いられ、形成には電子ビーム蒸着法またはスパッタ法が用いられる。

次に、図８に示す工程において、ＳｉＣ基板１２に対してバックグラインディング、または、化学的機械研磨（ＣＭＰ：chemical mechanical polishing）、または、その他の方法による除去処理を施し、コレクタ層２の下面を露出させる。なお、ＳｉＣ基板１２の除去処理によりコレクタ層２の厚みが減っても良い。

次に、露出したコレクタ層２の下面とオーミック接触するようにコレクタ電極１０を形成することで、図１に示したＩＧＢＴ１００が得られる。

コレクタ電極１０の材料には、例えば、アルミニウム、チタン、ニッケル、金、銀、銅などが用いられ、形成には電子ビーム蒸着法またはスパッタ法が用いられる。

また、以上説明した製造方法においては、エミッタ電極９を形成した後に、図８に示す工程でＳｉＣ基板１２を除去し、露出したコレクタ層２の下面上にコレクタ電極１０を形成する工程を説明したが、ＳｉＣ基板１２を除去するタイミングはこれに限定されるものではなく、適宜変更が可能である。

例えば、ＳｉＣ基板１２上にコレクタ層２およびドリフト層１を順にエピタキシャル成長によって形成した後に、ＳｉＣ基板１２を除去し、当該除去によって露出されたコレクタ層２の下面にコレクタ電極１０を形成した後、ドリフト層１の上面側にベース層３および保護ベース層４等を形成するようにしても良い。

また、以上説明した製造方法においては、コレクタ層２をエピタキシャル成長により形成する例を説明したが、これに限定されるものではない。例えば、ＳｉＣ基板１２上にドリフト層１をエピタキシャル成長によって形成した後、ＳｉＣ基板１２を除去し、当該除去によって露出されたドリフト層１の下面側にｐ型の不純物をイオン注入することによってコレクタ層２を形成し、コレクタ層２の下面にコレクタ電極１０を形成する。その後、ドリフト層１の上面側にベース層３および保護ベース層４等を形成するようにしても良い。

＜動作＞
以下、図９〜図１１を用いてＩＧＢＴ１００の動作について説明する。図９は、ゲート酸化膜における電界強度に対する保護ベース層４の影響を確認するためのテストモデルの構成を示す断面図である。図９に示すテストモデルは、隣り合う２つ以上のベース層３と隣り合う２つ以上の保護ベース層４とを有する構成となっている。

隣り合うベース層３間上に渡るようにゲート酸化膜７を介してゲート電極８が設けられ、保護ベース層４に隣り合うベース層３の端縁部上から隣り合う複数の保護ベース層４の上部に渡るようにゲート酸化膜７を介してゲート電極８１が設けられている。なお、ゲート電極８１は、ゲート電極としては機能しないが、ゲート電極８と同じ材質で形成されるので便宜的にゲート電極としている。

隣り合うベース層３においては、それぞれエミッタ層５とベースコンタクト層６が設けられ、それぞれのエミッタ層５は互いに向かい合うように設けられ、ゲート電極８は、向かい合ったエミッタ層５の端縁部上間に渡るように設けられている。

図９において、隣り合うベース層３間の間隔をＬ１、ベース層３と保護ベース層４との間隔をＬ２、隣り合う保護ベース層４間の間隔をＬ３とし、間隔Ｌ１、Ｌ２およびＬ３は全て同じとしている。

図１０は、シミュレーションによる隣り合うベース層３とベース層３との間上のポイントＰ１でのゲート酸化膜７の電界強度、ベース層３と保護ベース層４との間上のポイントＰ２でのゲート酸化膜７の電界強度、および保護ベース層４と保護ベース層４との間上のポイントＰ３でのゲート酸化膜７の電界強度を示す図であり、横軸は、シミュレーションポイント間の距離（任意単位）を示し、縦軸に酸化膜の電界強度（任意単位）を示している。

図１０より、ベース層３とベース層３との間上のポイントＰ１でのゲート酸化膜７の電界強度に対して、ベース層３と保護ベース層４との間上のポイントＰ２でのゲート酸化膜７の電界強度はおよそ１０％増大しており、保護ベース層４と保護ベース層４との間上のポイントＰ３でのゲート酸化膜７の電界強度は２０％増大していることが判る。

これは、保護ベース層４は浮遊電位であるので、ＩＧＢＴのオフ時に保護ベース層４内の電位が上昇し、保護ベース層４間上の電界強度がベース層３間上の電界強度に比べて増大するためである。この結果、ゲート酸化膜７上で局所的に電界強度が高い部分が発生し、絶縁破壊を起こす可能性がある。

図１１は、シミュレーションによるベース層３と保護ベース層４との間隔Ｌ２に対する隣り合う保護ベース層４間の間隔Ｌ３の比率であるＬ３／Ｌ２を小さくした場合のゲート酸化膜７の電界強度の変化を示す図であり、横軸に間隔比率Ｌ３／Ｌ２を示し、縦軸に酸化膜の電界強度（任意単位）を示している。図１１では、ベース層３と保護ベース層４との間上のゲート酸化膜７の電界強度の変化を特性Ｆ１として表し、保護ベース層４と保護ベース層４との間上のゲート酸化膜７の電界強度の変化を特性Ｆ２として表している。

図１１より、間隔比率Ｌ３／Ｌ２を小さくすると、保護ベース層４と保護ベース層４との間上のゲート酸化膜７の電界強度が大きく低下することが判る。間隔比率Ｌ３／Ｌ２を０．９程度にすることで保護ベース層４と保護ベース層４との間上のゲート酸化膜７の電界強度はベース層３と保護ベース層４との間上のゲート酸化膜７の電界強度と同程度まで低下することが判る。

なお、間隔比率Ｌ３／Ｌ２は０．６以上が望ましく、隣り合う保護ベース層４間の間隔Ｌ３を小さくして行くと保護ベース層４と保護ベース層４とがパンチスルーする。ＩＧＢＴのオン時においては、パンチスルーした複数の保護ベース層４がホールの低抵抗な経路となり、ドリフト層１でのホールの蓄積量が低下し、オン電圧が上昇するため、間隔比率Ｌ３／Ｌ２は０．６以上、０．９以下が望ましい。

このように、隣り合う保護ベース層４間の間隔Ｌ３を、ベース層３と保護ベース層４との間の間隔Ｌ２よりも小さくすることで、隣り合う保護ベース層４間上のゲート酸化膜７の電界強度を低減して、ゲート酸化膜７が絶縁破壊を起こす可能性を低減できる。

＜変形例１＞
図１に示したＩＧＢＴ１００では平板状のゲート電極８が複数の保護ベース層４上を覆う構成となっていたが、図１２に示すＩＧＢＴ１００Ａのようにゲート電極８が保護ベース層４上で分割されていても良い。

すなわち、図１２に示すＩＧＢＴ１００Ａにおいては、隣り合う保護ベース層４の端縁部間上に渡るようにゲート電極８１が設けられ、また、ベース層３と保護ベース層４の端縁部間上に渡るようにゲート電極８が設けられている。なお、ゲート電極８１は、ゲート電極としては機能しないが、ゲート電極８と同じ材質で形成されるので便宜的にゲート電極としている。なお、ゲート電極８およびゲート電極８１を「電極」と呼称する場合もある。そして、隣り合うゲート電極８１間およびゲート電極８とゲート電極８１との間には層間絶縁膜１１が埋め込まれている。

このようにゲート電極８を保護ベース層４上で分割した場合、保護ベース層４上にゲート電極８１が存在しない部分では、ゲート電極８１とゲート酸化膜７によるゲート容量が低減されることとなる。

なお、ベース層３と保護ベース層４の端縁部間上に渡るように設けられたゲート電極８（第１の電極）および隣り合う保護ベース層４の端縁部間上に渡るように設けられたゲート電極８１（第２の電極）は、それぞれ層間絶縁膜１１を貫通して設けられる図示されないコンタクトホールを介して図示されないゲートパッドに接続され、ゲートパッドを介してゲート電圧が印加される構成となっているが、ゲート電極８１には対向するエミッタ層５が存在しないので、ゲート電極として機能しない。

＜変形例２＞
図１２に示したＩＧＢＴ１００Ａではゲート電極８が保護ベース層４上で分割されていたが、図１３に示すＩＧＢＴ１００Ｂのように、隣り合う保護ベース層４間上にはゲート電極８１ではなくエミッタ電極９１を設けても良い。

すなわち、図１３に示すＩＧＢＴ１００Ｂにおいては、ベース層３と保護ベース層４の端縁部間上に渡るようにゲート電極８を設け、隣り合う保護ベース層４間上にはエミッタ電極９１を設けている。なお、エミッタ電極９１は、エミッタ電極としては機能しないが、エミッタ電極９と同じ材質で形成されるので便宜的にエミッタ電極としている。なお、ゲート電極８およびエミッタ電極９１を「電極」と呼称する場合もある。隣り合うエミッタ電極９１間およびゲート電極８とエミッタ電極９１との間には層間絶縁膜１１が埋め込まれている。

このようにゲート電極８を保護ベース層４上で分割した場合、隣り合う保護ベース層４間上にはゲート電極８ではなくエミッタ電極９１を設けることで、保護ベース層４上にゲート電極８が存在しない部分では、ゲート電極８とゲート酸化膜７によるゲート容量が低減されることとなる。なお、隣り合う保護ベース層４間においては全ての電極をエミッタ電極９１とするのではなく、少なくとも１つをエミッタ電極９１とするだけでも良い。

なお、ベース層３と保護ベース層４の端縁部間上に渡るように設けられたゲート電極８（第１の電極）においては、層間絶縁膜１１を貫通して設けられる図示されないコンタクトホールを介して図示されないゲートパッドに接続され、ゲートパッドを介してゲート電圧が印加される構成となっており、対向するエミッタ層５が存在するのでゲート電極として機能するが、隣り合う保護ベース層４の端縁部間上に渡るように設けられたエミッタ電極９１（第２の電極）はエミッタ電位、すなわち接地電位に接続され、ゲート電極としては機能しない。

＜実施の形態２＞
図１４は実施の形態２のプレーナゲート型のＩＧＢＴ２００の構成を示す部分断面図である。なお、図１４においては、図１を用いて説明したＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。

図１４に示すＩＧＢＴ２００においては、間に複数の保護ベース層４を挟んで隣り合うベース層３間上には、ゲート酸化膜７を介してゲート電極８（第１の電極）およびエミッタ電極９１（第２の電極）が設けられている。なお、ゲート電極８およびエミッタ電極９１を「電極」と呼称する場合もある。

すなわち、図１４に示すＩＧＢＴ２００においては、隣り合うベース層３と保護ベース層４の２つの組において、一方の組のベース層３と保護ベース層４では、端縁部間上に渡るようにゲート電極８を設け、他方の組のベース層３と保護ベース層４では、ベース層３の端縁部から隣り合う複数の保護ベース層４の上部および他方の組の保護ベース層４の端縁部上部に渡るようにゲート酸化膜７を介してエミッタ電極９１が設けられている。なお、エミッタ電極９１は、エミッタ電極としては機能しないが、エミッタ電極９と同じ材質で形成されるので便宜的にエミッタ電極としている。

ゲート電極８およびエミッタ電極９１は、層間絶縁膜１１によって側面および上面が覆われ、層間絶縁膜１１によってゲート電極８と電気的に分離されたエミッタ電極９が、エミッタ層５の上面およびベースコンタクト層６の上面に接触するように設けられている。

浮遊電位の保護ベース層４を設けたＩＧＢＴにおいては、ターンオン動作時に電位変動によりゲート電極８に変位電流が流れ込み、ゲート電圧が増加しターンオン損失が増加することが知られている。

より具体的には、ＩＧＢＴがターンオンし、ホールが浮遊電位の保護ベース層４に流れ込むことで、流れ込んだホールにより保護ベース層４の電位が上昇する。ゲート電極８にゲート酸化膜７を介して対向する保護ベース層４の電位が変動すると、ゲート−コレクタ間容量（Ｃ_ＧＣ）と電位の変動量（Δ_ＦＰ）との積（Ｃ_ＧＣ・Δ_ＦＰ）で表される変位電流がゲート電極８に流れ、この変位電流によりゲート電極８が充電されてゲート電圧が増加する。

一方、図１４に示すＩＧＢＴ２００においては、ゲート酸化膜７を介して保護ベース層４に対向するゲート電極８の面積を減らすことで、保護ベース層４からゲート電極８に流れ込む変位電流が減少し、ゲート電圧の変動を抑制することができる。

なお、ゲート酸化膜７を介して保護ベース層４に対向するように設けられたエミッタ電極９１はエミッタ電位、すなわち接地電位に接続されているので、保護ベース層４の電位が上昇しても影響を受けることはない。

また、ゲート電極８においては、層間絶縁膜１１を貫通して設けられる図示されないコンタクトホールを介して図示されないゲートパッドに接続され、ゲートパッドを介してゲート電圧が印加される構成となっており、対向するエミッタ層５が存在するのでゲート電極として機能するが、隣り合う複数の保護ベース層４の上部および他方の組の保護ベース層４の端縁部上部に渡るように設けられたエミッタ電極９１（第２の電極）はエミッタ電位、すなわち接地電位に接続されるので、ゲート電極としては機能しない。

＜実施の形態３＞
＜装置構成＞
図１５は実施の形態３のプレーナゲート型のＩＧＢＴ３００の構成を示す部分断面図である。なお、図１５においては、図１を用いて説明したＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。

図１５に示すＩＧＢＴ３００においては、ドリフト層１の上面側の上層部に、互いに間隔を開けて隣り合う２つのベース層３で一組をなすベース層の組が二組設けられ、二組のベース層の組の間に保護ベース層４が選択的に設けられている。

各ベース層３の上層部には、エミッタ層５とベースコンタクト層６とが設けられているが、一組をなすベース層においては、それぞれのエミッタ層５が対向するように配置されており、それぞれのエミッタ層５の端縁部上間に渡るように、ゲート酸化膜７を介してゲート電極８（第１の電極）が設けられている。

ゲート電極８は層間絶縁膜１１によって側面および上面が覆われ、層間絶縁膜１１によってゲート電極８と電気的に分離されたエミッタ電極９が、エミッタ層５の上面およびベースコンタクト層６の上面に接触するように設けられている。

ドリフト層１の下面にはｐ型のコレクタ層２が接するように設けられ、コレクタ層２にはコレクタ電極１０が接するように設けられている。

二組のベース層の組の間に設けられた保護ベース層４の上部にもゲート酸化膜７を介してゲート電極８１（第２の電極）が設けられている。このゲート電極８１は、保護ベース層４上から二組のベース層の組のそれぞれのベース層３の端縁部上にかけて設けられ、層間絶縁膜１１によって側面および上面が覆われ、層間絶縁膜１１によってエミッタ電極９と電気的に分離されている。なお、ゲート電極８１は、ゲート電極としては機能しないが、ゲート電極８と同じ材質で形成されるので便宜的にゲート電極としている。なお、ゲート電極８およびゲート電極８１を「電極」と呼称する場合もある。

ＩＧＢＴ３００においては、隣り合うベース層３間の間隔をＬ１、ベース層３と保護ベース層４との間隔をＬ２とした場合に、ベース層３と保護ベース層４との間隔Ｌ２（第１の間隔）が、隣り合うベース層３間の間隔Ｌ１（第２の間隔）よりも小さくなるように構成されている。

＜動作＞
図１６は、シミュレーションによる隣り合うベース層３間の間隔Ｌ１に対するベース層３と保護ベース層４との間隔Ｌ２に対する比率であるＬ２／Ｌ１を小さくした場合のゲート酸化膜７の電界強度の変化を示す図であり、横軸に間隔比率Ｌ２／Ｌ１を示し、縦軸に酸化膜の電界強度（任意単位）を示している。図１６では、ベース層３とベース層３との間上のゲート酸化膜７の電界強度の変化を特性Ｆ１１として表し、ベース層３と保護ベース層４との間上のゲート酸化膜７の電界強度の変化を特性Ｆ１２として表している。

図１６より、間隔比率Ｌ２／Ｌ１を小さくすると、ベース層３と保護ベース層４との間上のゲート酸化膜７の電界強度が大きく低下することが判る。間隔比率Ｌ２／Ｌ１を０．９程度にすることでベース層３と保護ベース層４との間上のゲート酸化膜７の電界強度は、ベース層３とベース層３との間上のゲート酸化膜７の電界強度と同程度まで低下することが判る。

なお、間隔比率Ｌ２／Ｌ１は０．６以上が望ましく、ベース層３と保護ベース層４との間隔Ｌ２を小さくして行くとベース層３と保護ベース層４とがパンチスルーする。ＩＧＢＴのオン時においては、パンチスルーしたベース層３と保護ベース層４を介してホールが排出され、ドリフト層１でのホールの蓄積量が低下し、オン電圧が上昇するため、間隔比率Ｌ３／Ｌ２は０．６以上、０．９以下が望ましい。

このように、ベース層３と保護ベース層４との間隔Ｌ２を、隣り合うベース層３間の間隔Ｌ１よりも小さくすることで、ベース層３と保護ベース層４間上のゲート酸化膜７の電界強度を低減して、ゲート酸化膜７が絶縁破壊を起こす可能性を低減できる。

なお、ベース層３とベース層３の端縁部間上に渡るように設けられたゲート電極８（第１の電極）および保護ベース層４の上部にゲート酸化膜７を介して設けられたゲート電極８１（第２の電極）においては、層間絶縁膜１１を貫通して設けられる図示されないコンタクトホールを介して図示されないゲートパッドに接続され、ゲートパッドを介してゲート電圧が印加される構成となっている。このため、ゲート電極８には対向するエミッタ層５が存在するのでゲート電極として機能するが、ゲート電極８１には対向するエミッタ層５が存在しないので、ゲート電極として機能しない。

＜変形例１＞
図１５に示したＩＧＢＴ３００では平板状のゲート電極８１が保護ベース層４上から二組のベース層の組のそれぞれのベース層３の端縁部上にかけて設けられていたが、図１７に示すＩＧＢＴ３００Ａのようにゲート電極８１が保護ベース層４上で分割されていても良い。

すなわち、図１７に示すＩＧＢＴ３００Ａにおいては、保護ベース層４の両端縁部から、それぞれ隣り合うベース層３の端縁部間に渡るように分割された２つのゲート電極８１（第２の電極）が設けられている。そして、隣り合うゲート電極８１間には層間絶縁膜１１が埋め込まれている。なお、ゲート電極８およびゲート電極８１を「電極」と呼称する場合もある。

このようにゲート電極８１を保護ベース層４上で分割した場合、保護ベース層４上にゲート電極８１が存在しない部分では、ゲート電極８１とゲート酸化膜７によるゲート容量が低減されることとなる。

なお、保護ベース層４上で分割されたゲート電極８１は、それぞれ層間絶縁膜１１を貫通して設けられる図示されないコンタクトホールを介して図示されないゲートパッドに接続され、ゲートパッドを介してゲート電圧が印加される構成となっているが、これらのゲート電極８１には対向するエミッタ層５が存在しないので、ゲート電極として機能しない。

＜変形例２＞
図１５に示したＩＧＢＴ３００では平板状のゲート電極８１（第２の電極）が保護ベース層４上から二組のベース層の組のそれぞれのベース層３の端縁部上にかけて設けられていたが、図１８に示すＩＧＢＴ３００Ａのようにゲート電極８１の代わりにエミッタ電極９１（第２の電極）を設けても良い。なお、ゲート電極８およびエミッタ電極９１を「電極」と呼称する場合もある。

このように、保護ベース層４にゲート酸化膜７を介して対向するエミッタ電極９１を設けることで、保護ベース層４からゲート電極に流れ込む変位電流がほぼゼロとなり、ゲート電圧の変動を抑制することができる。

なお、ゲート酸化膜７を介して保護ベース層４に対向するように設けられたエミッタ電極９（第２の電極）はエミッタ電位、すなわち接地電位に接続されているので、保護ベース層４の電位が上昇しても影響を受けることはない。

また、第２の電極はエミッタ電位、すなわち接地電位に接続されるので、ゲート電極としては機能しない。

＜変形例３＞
図１５に示したＩＧＢＴ３００においては、二組のベース層の組の間に保護ベース層４を１つ設けた構成を示したが、この保護ベース層４を分割して２つ以上の保護ベース層４が配置された構成としても良い。

この場合、保護ベース層４と保護ベース層４との間にドリフト層１の領域ができ、保護ベース層４の領域が減少する。このため、保護ベース層４に流れ込むホールが減少し、ドリフト層１中に蓄積されるホール密度が増加してオン抵抗が減少する。

１ ドリフト層、２ コレクタ層、３ ベース層、４ 保護ベース層、５ エミッタ層、６ ベースコンタクト層、７ ゲート酸化膜、８，８１ ゲート電極、９，９１ エミッタ電極、１０ コレクタ電極、１１ 層間絶縁膜、１２ ＳｉＣ基板。

Claims (10)

1. 第１導電型の半導体層と、
   前記半導体層の第１の主面側の上層部に選択的に設けられた第２導電型の複数の第１のベース層と、
   前記半導体層の上層部に選択的に設けられ、少なくとも１つが前記第１のベース層と隣り合う第２導電型の複数の第２のベース層と、
   前記第１のベース層の上層部に選択的に設けられた第１導電型のエミッタ層と、
   前記半導体層の第２の主面上に設けられた第２導電型のコレクタ層と、
   少なくとも、隣り合う前記第２のベース層の端縁部間上および前記第１のベース層と前記第２のベース層の端縁部間上を覆うようにゲート酸化膜を介して設けられた電極と、
   前記エミッタ層に接するように設けられたエミッタ電極と、
   前記コレクタ層に接するように設けられたコレクタ電極と、を備え、
   前記電極は、隣り合う前記第２のベース層の端縁部間上においてはゲート電極として機能せず、
   前記第２のベース層の電位は浮遊電位であって、
   隣り合う前記第２のベース層間の第１の間隔が前記第１のベース層と前記第２のベース層の第２の間隔より小さく設定される、半導体装置。
2. 前記電極は、
   前記第１のベース層と前記第２のベース層の端縁部間上に前記ゲート酸化膜を介して設けられた第１の電極と、
   隣り合う前記第２のベース層の端縁部間上に前記ゲート酸化膜を介して設けられた第２の電極と、を含み、
   前記第１および第２の電極は、互いに間隔を開けて配置され、
   前記第１および第２の電極は、ゲート電圧が与えられる、請求項１記載の半導体装置。
3. 前記電極は、
   前記第１のベース層と前記第２のベース層の端縁部間上に前記ゲート酸化膜を介して設けられた第１の電極と、
   隣り合う前記第２のベース層の端縁部間上に前記ゲート酸化膜を介して設けられた第２の電極と、を含み、
   前記第１および第２の電極は、互いに間隔を開けて配置され、
   前記第１の電極は、ゲート電圧が与えられ、
   前記第２の電極は、エミッタ電位に接続される、請求項１記載の半導体装置。
4. 前記電極は、
   前記第１のベース層と前記第２のベース層の端縁部間上に前記ゲート酸化膜を介して設けられた第１の電極と、
   少なくとも複数の前記第２のベース層の上部に渡るように前記ゲート酸化膜を介して設けられた第２の電極と、を含み、
   前記第１および第２の電極は、互いに間隔を開けて配置され、
   前記第１の電極は、ゲート電圧が与えられ、
   前記第２の電極は、エミッタ電位に接続される、請求項１記載の半導体装置。
5. 第１導電型の半導体層と、
   前記半導体層の第１の主面側の上層部に選択的に隣り合って設けられた、第２導電型の複数の第１のベース層と、
   前記半導体層の上層部に選択的に少なくとも１つ設けられ、前記第１のベース層と隣り合う第２導電型の第２のベース層と、
   前記第１のベース層の上層部に選択的に設けられた第１導電型のエミッタ層と、
   前記半導体層の第２の主面上に設けられた第２導電型のコレクタ層と、
   隣り合う前記第１のベース層の端縁部間上を覆うようにゲート酸化膜を介して設けられた第１の電極と
   少なくとも前記第１のベース層と前記第２のベース層の端縁部間上を覆うようにゲート酸化膜を介して設けられた第２の電極と、
   前記エミッタ層に接するように設けられたエミッタ電極と、
   前記コレクタ層に接するように設けられたコレクタ電極と、を備え、
   前記第１の電極はゲート電極として機能し、
   前記第２の電極はゲート電極として機能せず、
   前記第２のベース層の電位は浮遊電位であって、
   前記第１のベース層と前記第２のベース層の第１の間隔が隣り合う前記第１のベース層間の第２の間隔より小さく設定される、半導体装置。
6. 前記第２の間隔に対する前記第１の間隔の比が０．６以上、０．９以下である、請求項１または請求項５記載の半導体装置。
7. 前記第１および第２の電極は、互いに間隔を開けて配置され、
   前記第１および第２の電極は、ゲート電圧が与えられる、請求項５記載の半導体装置。
8. 前記第２の電極は、
   前記第１のベース層と前記第２のベース層の端縁部間上のみに前記ゲート酸化膜を介して設けられる、請求項７記載の半導体装置。
9. 前記第１および第２の電極は、互いに間隔を開けて配置され、
   前記第１の電極は、ゲート電圧が与えられ、
   前記第２の電極は、エミッタ電位に接続される、請求項５記載の半導体装置。
10. 前記半導体層は、炭化珪素の半導体層である、請求項１から請求項９の何れか１項に記載の半導体装置。

Images