JP2020092259A - 検査装置システム - Google Patents

検査装置システム Download PDF

Info

Publication number
JP2020092259A
JP2020092259A JP2019201373A JP2019201373A JP2020092259A JP 2020092259 A JP2020092259 A JP 2020092259A JP 2019201373 A JP2019201373 A JP 2019201373A JP 2019201373 A JP2019201373 A JP 2019201373A JP 2020092259 A JP2020092259 A JP 2020092259A
Authority
JP
Japan
Prior art keywords
inspection
unit
index data
data
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019201373A
Other languages
English (en)
Other versions
JP7398930B2 (ja
Inventor
真二郎 渡辺
Shinjiro Watanabe
真二郎 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW108141137A priority Critical patent/TWI829804B/zh
Priority to KR1020190150887A priority patent/KR102316852B1/ko
Priority to CN201911172981.7A priority patent/CN111223786B/zh
Priority to US16/695,830 priority patent/US11499992B2/en
Publication of JP2020092259A publication Critical patent/JP2020092259A/ja
Application granted granted Critical
Publication of JP7398930B2 publication Critical patent/JP7398930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00Machine learning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Abstract

【課題】複数の検査装置を備える検査装置システムにおいてアライメント成功率を高める。【解決手段】検査装置システムにおいて、複数の検査装置と、該複数の検査装置と相互に通信可能なデータ処理装置110と備える。データ処理装置110は、検査装置の設定に関する装置パラメータと、検査装置を動作させたときに得られる指標データの因果関係を定めるモデルを格納するデータ格納部112と、複数の検査装置の少なくともいずれかの検査装置から装置パラメータ及び指標データを収集する収集部502、収集部が収集した指標データが予め定めた許容範囲内に含まれるか否かを判定する判定部503及び判定部により指標データが許容範囲内に含まれないと判定された場合、収集部が収集した装置パラメータ及び指標データと、格納部に格納されたモデルとに基づき、装置パラメータを調整する調整量を算出する算出部を備えるデータ解析部111と、を有する。【選択図】図5

Description

本開示は、検査装置システムに関する。
半導体デバイスの製造プロセスにおいては、検査装置を用いて半導体ウエハ上に形成された複数のデバイスの電気特性が検査される。検査装置は、デバイスに接触するプローブを有するプローブカードが装着される検査部、プローブカードを介してデバイスに電気信号を与えてデバイスの種々の電気特性を検査するためのテスタ等を有する。このような検査装置におけるデバイスとプローブとの位置合わせ精度を高める方法として、接触位置を補正する方法が知られている(例えば、特許文献1参照)。
特許第5018183号公報
本開示は、複数の検査装置を備える検査装置システムにおいて、被検査デバイスとプローブとの位置合わせの成功率(以下「アライメント成功率」という。)を高めることができる技術を提供する。
本開示の一態様による検査装置システムは、複数の検査装置と、該複数の検査装置と相互に通信可能なデータ処理装置と、を備える検査装置システムであって、前記データ処理装置は、前記検査装置の設定に関する装置パラメータと、前記検査装置を動作させたときに得られる指標データの因果関係を定めるモデルを格納する格納部と、前記複数の検査装置の少なくともいずれかの検査装置から前記装置パラメータ及び前記指標データを収集する収集部と、前記収集部が収集した前記指標データが予め定めた許容範囲内に含まれるか否かを判定する判定部と、前記判定部により前記指標データが前記許容範囲内に含まれないと判定された場合、前記収集部が収集した前記装置パラメータ及び前記指標データと、前記格納部に格納された前記モデルとに基づき、前記装置パラメータを調整する調整量を算出する算出部と、を有する。
本開示によれば、複数の検査装置を備える検査装置システムにおいてアライメント成功率を高めることができる。
検査装置システムの全体構成の一例を示す図 検査装置の構成例を示す図 検査装置で取り扱われるデータ群の具体例を示す図 データ処理装置のハードウェア構成の一例を示す図 データ解析部の機能構成の一例を示す図 モデル作成処理の一例を示すフローチャート 調整量算出処理の一例を示すフローチャート
以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
〔検査装置システムの全体構成〕
はじめに、検査装置システムの全体構成について説明する。図1は、検査装置システムの全体構成の一例を示す図である。
図1に示されるように、検査装置システム100は、データ処理装置110と、検査装置120,130,140と、を有する。データ処理装置110と、検査装置120,130,140とは、ネットワーク150を介して、相互に通信可能に接続される。
データ処理装置110は、データ解析プログラムがインストールされており、当該データ解析プログラムが実行されることで、データ処理装置110は、データ解析部111として機能する。
データ解析部111は、検査装置120,130,140からデータ群(図1の例では、装置パラメータ、指標データ)を、ネットワーク150を介して収集する。また、データ解析部111は、収集したデータ群を、データ格納部112に格納する。なお、データ群の収集方法は、これに限定されず、例えばデータ群が記録された記録媒体を、データ処理装置110の管理者が検査装置120,130,140から収集し、該記録媒体からデータ群を読み出すことで、データ群を収集してもよい。また、データ解析部111は、データ格納部112に格納したデータ群を解析し、解析結果データを解析結果格納部113に格納する。また、データ解析部111は、解析結果格納部113に格納した解析結果データ(図1の例では、装置パラメータの調整量)を、検査装置120,130,140に送信する。
検査装置120には、検査装置システム100を構成する端末121と、データ群を格納するデータ格納部122とが含まれる。検査装置120は、端末121により入力された装置パラメータに基づいてアライメント動作を実行する。また、検査装置120は、アライメント動作を実行することで得た指標データを、装置パラメータと対応付けてデータ格納部122に格納する。
端末121は、検査装置120がアライメント動作を実行する際に用いる装置パラメータを入力し、検査装置120に設定する。また、端末121は、データ格納部122に格納されたデータ群を、データ処理装置110に送信する。また、端末121は、データ処理装置110から受信した解析結果データを表示する。
検査装置130、検査装置140では、検査装置120と同様のアライメント動作が実行される。このため、検査装置130、検査装置140は、検査装置120と同様の構成であってよい。すなわち、検査装置130には端末131とデータ格納部132とが含まれ、検査装置140には端末141とデータ格納部142とが含まれる。
〔検査装置の構成〕
次に、検査装置120,130,140の構成例について説明する。図2は、検査装置の構成例を示す図である。以下、検査装置120の構成について説明するが、検査装置130,140についても検査装置120と同様の構成である。
図2に示されるように、検査装置120は、ローダ部10と、検査部20と、装置コントローラ30と、を有する。検査装置120は、装置コントローラ30の制御の下、ローダ部10から検査部20へ被検査体である半導体ウエハ(以下「ウエハW」という。)を搬送し、ウエハWに形成された被検査デバイス(DUT:Device Under Test)に電気信号を与えてデバイスの種々の電気特性を検査する。
ローダ部10は、カセット収納部11と、ウエハ搬送機構(図示せず)と、を有する。
カセット収納部11は、ウエハWを収容したカセットCを収納する。カセットCは、例えばFOUP(Front Opening Unify Pod)である。ウエハ搬送機構は、カセット収納部11に収納されたカセットCと、後述する検査部20に設けられたステージ21との間でウエハWを搬送する。
検査部20は、ローダ部10に隣接して配置されている。検査部20は、ステージ21と、昇降機構22と、XY駆動機構23と、プローブカード24と、アライメント機構25と、を有する。
ステージ21は、上面にウエハWを載置する。ステージ21は、例えば真空チャックや静電チャックを含む。ステージ21は、加熱手段や冷却手段等の温度調整手段によって所望の温度に調整される。
昇降機構22は、ステージ21の下部に設けられており、ステージ21を昇降させる。
XY駆動機構23は、昇降機構22の下部に設けられており、ステージ21及び昇降機構22を2軸方向(図中のX方向及びY方向)に移動させる。XY駆動機構23は、検査部20の底部に固定されている。
プローブカード24は、ステージ21の上方に配置されている。プローブカード24のステージ21側には、複数のプローブ24aが形成されている。プローブカード24は、ヘッドプレート24bに着脱可能に取り付けられている。プローブカード24には、テストヘッドTを介してテスタ(図示せず)が接続されている。
アライメント機構25は、カメラ25aと、ガイドレール25bと、アライメントブリッジ25cと、光源25dと、を有する。カメラ25aは、アライメントブリッジ25cの中央に下向きに取り付けられており、ステージ21、ウエハW等を撮像する。カメラ25aは、例えばCCDカメラやCMOSカメラである。ガイドレール25bは、アライメントブリッジ25cを水平方向(図中のY方向)に移動可能に支持する。アライメントブリッジ25cは、左右一対のガイドレール25bによって支持されており、ガイドレール25bに沿って水平方向(図中のY方向)に移動する。これにより、カメラ25aは、アライメントブリッジ25cを介して待機位置とプローブカード24の中心の真下(以下「プローブセンタ」という。)との間を移動する。プローブセンタに位置するカメラ25aは、アライメントの際、ステージ21がXY方向に移動する間にステージ21上のウエハWの電極パッドを上方から撮像し、画像処理して表示装置40に撮像画像を表示する。光源25dは、アライメントブリッジ25cの下部に設けられ、ステージ21に光を照射する。
係る検査部20では、まず、温度調整手段は、ステージ21の温度を所望の温度に調整する。続いて、アライメント機構25は、ステージ21上のウエハWに形成された被検査デバイスの電極パッドと、プローブカード24の複数のプローブ24aとの位置合わせを行う。続いて、昇降機構22は、ステージ21を上昇させて、プローブカード24の複数のプローブ24aを対応する電極パッドに接触させる。続いて、装置コントローラ30は、テスタからの検査用信号をテストヘッドT及びプローブカード24の複数のプローブ24aを介して、ウエハWに形成された被検査デバイスに印加することにより、被検査デバイスの電気特性の検査を行う。
装置コントローラ30は、ステージ21の下方に設けられ、検査装置120の全体の動作を制御する。装置コントローラ30に設けられたCPUは、ROM、RAM等のメモリに格納された品種パラメータに従って、所望の検査を実行する。なお、品種パラメータは、ハードディスクやROM、RAM以外の半導体メモリに記憶されてもよい。また、品種パラメータは、コンピュータにより読み取り可能な、CD−ROM、DVD等の記録媒体に記録された状態で所定位置に挿入され、読み出されるようにしてもよい。
〔データ群の具体例〕
次に、検査装置120,130,140で取り扱われるデータ群について説明する。図3は、検査装置で取り扱われるデータ群の具体例を示す図である。以下、検査装置120で取り扱われるデータ群について説明するが、検査装置130,140で取り扱われるデータ群についても検査装置120で取り扱われるデータ群と同様である。
検査装置120は、複数のアライメント動作を実行する。複数のアライメント動作は、被検査体の種類(例えば、CPU、メモリ)ごとに設定する品種パラメータ(品種名=品種1〜N、Nは2以上の整数)に基づいて実行される。図3において、データ群301は、検査装置120が実行する複数のアライメント動作のうち、品種名="品種1"のアライメント動作と対応付けられたデータ群である。
図3に示されるように、データ群301は、情報の項目として、"装置パラメータ"、"指標データ"を含む。
"装置パラメータ"は、検査装置120の設定に関するパラメータであり、端末121により入力される。"装置パラメータ"には、ステージ21のXYZ位置補正に関するステージ補正量とカメラ25aの位置や角度、光源25dの照度などに関する光学系補正量等が含まれる。
"指標データ"は、検査装置120を動作させたときに得られるパラメータであり、検査装置120がアライメント動作を実行したときに検査装置120によって生成される。"指標データ"には、アラーム発生率、被検査デバイスとプローブとの位置合わせの精度や再現性に関わるアライメント結果等が含まれる。
なお、図3に示されるデータ群は一例であり、各情報の項目に含まれるデータの種類は、図示したものに限定されない。
〔データ処理装置のハードウェア構成〕
次に、データ処理装置110のハードウェア構成について説明する。図4は、データ処理装置のハードウェア構成の一例を示す図である。
図4に示されるように、データ処理装置110は、CPU(Central Processing Unit)401、ROM(Read Only Memory)402、RAM(Random Access Memory)403を有する。CPU401、ROM402、RAM403は、いわゆるコンピュータを形成する。また、データ処理装置110は、補助記憶装置404、操作装置405、表示装置406、I/F(Interface)装置407、ドライブ装置408を有する。なお、データ処理装置110の各ハードウェアは、バス409を介して相互に接続される。
CPU401は、補助記憶装置404にインストールされた各種プログラム(例えば、データ解析プログラム等)を実行する。
ROM402は、不揮発性メモリであり、主記憶装置として機能する。ROM402は、補助記憶装置404にインストールされた各種プログラムをCPU401が実行するために必要な各種プログラム、データ等を格納する。各種プログラムとしては、例えばBIOS(Basic Input/Output System)、EFI(Extensible Firmware Interface)等のブートプログラムが挙げられる。
RAM403は、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)等の揮発性メモリであり、主記憶装置として機能する。RAM403は、補助記憶装置404にインストールされた各種プログラムがCPU401によって実行される際に展開される、作業領域を提供する。
補助記憶装置404は、各種プログラムや、各種プログラムがCPU401によって実行されることで収集されるデータ群、算出される解析結果データを格納する。データ格納部112、解析結果格納部113は、補助記憶装置404において実現される。
操作装置405は、データ処理装置110の管理者がデータ処理装置110に対して各種指示を入力する際に用いる入力デバイスである。表示装置406は、データ処理装置110の内部情報を表示する表示デバイスである。
I/F装置407は、ネットワーク150に接続し、各検査装置120,130,140と通信するための接続デバイスである。
ドライブ装置408は、記録媒体410を挿入するためのデバイスである。記録媒体410には、CD−ROM、フレキシブルディスク、光磁気ディスク等のように情報を光学的、電気的あるいは磁気的に記録する媒体が含まれる。また、記録媒体410には、ROM、フラッシュメモリ等のように情報を電気的に記録する半導体メモリ等が含まれていてもよい。
なお、補助記憶装置404にインストールされる各種プログラムは、例えば、配布された記録媒体410がドライブ装置408に挿入され、該記録媒体410に記録された各種プログラムがドライブ装置408により読み出されることでインストールされる。あるいは、補助記憶装置404にインストールされる各種プログラムは、ネットワーク150を介してダウンロードされることで、インストールされてもよい。
〔データ処理装置のデータ解析部の機能構成〕
次に、データ処理装置110のデータ解析部111の機能構成について説明する。図5は、データ解析部の機能構成の一例を示す図である。
図5に示されるように、データ解析部111は、モデル作成部501、収集部502、判定部503、算出部504、出力部505を有する。
モデル作成部501は、複数の検査装置120,130,140から得られるデータ群(装置パラメータ、指標データ)に基づき、装置パラメータと指標データの因果関係を定めるモデルを作成する。モデルの一例としては、所定のアラーム発生率に対する各装置パラメータの寄与度を示す数式が挙げられる。所定のアラーム発生率としては、例えばステージ21の位置ずれを意味するアラームの発生率が挙げられる。装置パラメータとしては、例えばステージ補正量、光学系補正量が挙げられる。また、モデル作成部501は、作成したモデルを解析結果格納部113に格納する。
収集部502は、各検査装置120,130,140から、ネットワーク150を介して、データ群(例えば、データ群301等)を収集する。また、収集部502は、収集したデータ群をデータ格納部112に格納する。
判定部503は、収集したデータ群のうち、指標データが予め定めた許容範囲内に含まれるか否かを判定する。許容範囲は、例えば管理者が指標データごとに設定する数値範囲である。
算出部504は、収集部502が収集したデータ群のうち、装置パラメータ及び指標データと、解析結果格納部113に格納されたモデルとに基づき、該装置パラメータを調整する調整量を算出する。また、算出部504は、算出した調整量を、装置パラメータ、指標データと共に、データ群として、解析結果格納部113に格納する。
出力部505は、判定部503により指標データが許容範囲内に含まれないと判定された場合、検査装置120が異常であることを示す警告信号を出力する。また、出力部505は、算出部504が算出した装置パラメータの調整量を出力する。
〔データ解析部の各部の処理〕
(モデル作成処理)
次に、データ解析部111の各部のうち、モデル作成部501及び収集部502により実行されるモデル作成処理について説明する。モデル作成処理は、複数の検査装置120,130,140から得られるデータ群である装置パラメータ及び指標データに基づき、装置パラメータと指標データとの間の因果関係を定めるモデルを作成する処理である。図6は、モデル作成処理の一例を示すフローチャートである。
ステップS61では、収集部502は、複数の検査装置120,130,140からデータ群を収集する。データ群は、装置パラメータと、該装置パラメータと対応付けられた指標データとを含む。
ステップS62では、収集部502が収集したデータ群に基づき、多変量解析や機械学習により、装置パラメータと指標データの因果関係を定めるモデルを作成する。モデルの一例としては、所定のアラーム発生率に対する各装置パラメータの寄与度を示す数式が挙げられる。所定のアラーム発生率としては、例えばステージ21の位置ずれを意味するアラームの発生率が挙げられる。装置パラメータとしては、例えばステージ補正量、光学系補正量が挙げられる。
ステップS63では、モデル作成部501が作成したモデルを解析結果格納部113に格納する。
このように、モデル作成処理では、複数の検査装置120,130,140から収集されたデータ群(装置パラメータ、指標データ)に基づき、装置パラメータと指標データの因果関係を定めるモデルを作成する。
(調整量算出処理)
次に、データ解析部111の各部のうち、収集部502、判定部503、算出部504及び出力部505により実行される調整量算出処理について説明する。調整量算出処理は、装置パラメータと指標データの因果関係を定めるモデルが解析結果格納部113に格納された状態で実行される。該モデルは、例えばモデル作成部501が前述のモデル作成処理を実行することにより作成されたモデルであってよく、ドライブ装置408を介して記録媒体から読み出されたモデルであってもよい。図7は、調整量算出処理の一例を示すフローチャートである。
ステップS71では、収集部502は、任意の検査装置、例えば検査装置120のデータ群301を収集する。データ群301には、ステージ補正量、光学系補正量等の装置パラメータと、アラーム発生率、アライメント結果等の指標データが含まれる。
ステップS72では、判定部503は、収集部502が収集したデータ群301のうち、指標データが予め定めた許容範囲内に含まれるか否かを判定する。許容範囲は、例えば管理者が指標データごとに設定する数値範囲である。ステップS72において、指標データが許容範囲内に含まれると判定された場合、処理を終了する。一方、ステップS72において、指標データが許容範囲内に含まれないと判定された場合、処理をステップS73へ進める。
ステップS73では、算出部504は、収集部502が収集した装置パラメータ及び指標データと、解析結果格納部113に格納されたモデルとに基づき、装置パラメータを調整する調整量を算出する。モデルの一例としては、所定のアラーム発生率(例えば、ステージ21の位置ずれに起因するアラームの発生率)に対する各装置パラメータ(例えば、ステージ補正量、光学系補正量等)の寄与度を示す数式が挙げられる。算出部504は、解析結果格納部113に格納された、アラーム発生率に対する各装置パラメータの寄与度を示すモデルに基づき、収集部502が収集した装置パラメータのうち、該アラーム発生率に対する寄与度の高いパラメータを調整する調整量を算出する。また調整量は、調整後の装置パラメータをモデルに使用した際の指標データが、許容範囲内となるように算出する他に、たとえば、装置パラメータを僅かに変えた場合の指標データを取得するために算出することがあり、指標データが許容範囲内となるように調整量を算出するだけとは限らない。
ステップS74では、出力部505は、算出部504が算出した調整量を検査装置120に送信する。検査装置120がデータ処理装置110からの解析結果データである装置パラメータの調整量を受信すると、検査装置120の端末121は受信した装置パラメータの調整量を表示する。これにより、管理者は端末121に表示された装置パラメータの調整量を確認し、対応する装置パラメータの調整を実行できる。また、データ処理装置110から受信した装置パラメータの調整量が自動で調整可能な装置パラメータである場合、端末121は該調整量に基づいて自動で該装置パラメータの調整を行ってもよい。また、出力部505は、算出部504が算出した装置パラメータの調整量を、データ処理装置110の表示装置406に表示させてもよい。さらに、出力部505は、該調整量を出力すると共に、検査装置120が異常であることを示す警告信号を出力してもよい。この場合、出力部505は、解析結果データと同様に、警告信号を、少なくとも検査装置120の端末121及びデータ処理装置110の表示装置406のいずれかに出力する。
ところで、従来、管理者が定期的に検査装置の状態を確認し、定期的に指標データが予め設定した許容範囲内に入るように調整を行っていた。そのため、適切な時期に適切なメンテナンスを実行することが困難であった。
これに対し、検査装置システム100によれば、データ処理装置110が各検査装置120,130,140の装置パラメータの調整量を算出するので、適切な時期に適切なメンテナンスを実行できる。そのため、複数の検査装置120,130,140を備える検査装置システム100においてアライメント成功率を高めることができる。また、検査装置の停止や破損が防止されるので、検査装置の稼働率が向上し、検査装置の維持費用も軽減できる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
上記の実施形態では、1つのローダ部に対して1つの検査部が設けられた検査装置を例に挙げて説明したが、これに限定されず、例えば1つあるいは複数のローダ部に対して複数の検査部が設けられた検査装置であってもよい。
100 検査装置システム
110 データ処理装置
111 データ解析部
112 データ格納部
113 解析結果格納部
120,130,140 検査装置
501 モデル作成部
502 収集部
503 判定部
504 算出部
505 出力部505

Claims (5)

  1. 複数の検査装置と、該複数の検査装置と相互に通信可能なデータ処理装置と、を備える検査装置システムであって、
    前記データ処理装置は、
    前記検査装置の設定に関する装置パラメータと、前記検査装置を動作させたときに得られる指標データの因果関係を定めるモデルを格納する格納部と、
    前記複数の検査装置の少なくともいずれかの検査装置から前記装置パラメータ及び前記指標データを収集する収集部と、
    前記収集部が収集した前記指標データが予め定めた許容範囲内に含まれるか否かを判定する判定部と、
    前記判定部により前記指標データが前記許容範囲内に含まれないと判定された場合、前記収集部が収集した前記装置パラメータ及び前記指標データと、前記格納部に格納された前記モデルとに基づき、前記装置パラメータを調整する調整量を算出する算出部と、
    を有する、
    検査装置システム。
  2. 前記複数の検査装置から得られる前記装置パラメータ及び前記指標データに基づき、前記モデルを作成するモデル作成部を有する、
    請求項1に記載の検査装置システム。
  3. 前記モデル作成部は、多変量解析又は機械学習により前記モデルを作成する、
    請求項2に記載の検査装置システム。
  4. 前記判定部により前記指標データが前記許容範囲内に含まれないと判定された場合、前記検査装置が異常であることを示す警告信号を出力する出力部を有する、
    請求項1乃至3のいずれか一項に記載の検査装置システム。
  5. 前記算出部から算出される前記調整量により、対応する検査装置の装置パラメータの調整を実行することができる請求項1乃至4のいずれか一項に記載の検査装置システム。
JP2019201373A 2018-11-27 2019-11-06 検査装置システム Active JP7398930B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108141137A TWI829804B (zh) 2018-11-27 2019-11-13 檢查裝置系統
KR1020190150887A KR102316852B1 (ko) 2018-11-27 2019-11-22 검사 장치 시스템
CN201911172981.7A CN111223786B (zh) 2018-11-27 2019-11-26 检查装置系统
US16/695,830 US11499992B2 (en) 2018-11-27 2019-11-26 Inspection system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018221605 2018-11-27
JP2018221605 2018-11-27

Publications (2)

Publication Number Publication Date
JP2020092259A true JP2020092259A (ja) 2020-06-11
JP7398930B2 JP7398930B2 (ja) 2023-12-15

Family

ID=71013141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019201373A Active JP7398930B2 (ja) 2018-11-27 2019-11-06 検査装置システム

Country Status (3)

Country Link
JP (1) JP7398930B2 (ja)
KR (1) KR102316852B1 (ja)
TW (1) TWI829804B (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107353B2 (ja) 1991-02-27 1995-11-15 大裕株式会社 地中埋設チューブの切削装置
JP2004144685A (ja) 2002-10-28 2004-05-20 Hitachi Ltd 半導体デバイス製造ラインにおける外観検査装置の機差調整方法及びそのシステム
JP2004198436A (ja) 2004-02-09 2004-07-15 Hitachi Ltd 欠陥検査方法及びその装置
US8311758B2 (en) * 2006-01-18 2012-11-13 Formfactor, Inc. Methods and apparatuses for dynamic probe adjustment
JP4936788B2 (ja) * 2006-05-16 2012-05-23 株式会社東京精密 プローバ及びプローブ接触方法
KR20080102708A (ko) * 2007-05-22 2008-11-26 세크론 주식회사 프로빙 검사장치용 맵 생성 시스템 및 이를 이용하는 맵생성 방법
JP2009068946A (ja) 2007-09-12 2009-04-02 Omron Corp 欠陥分類装置および方法並びにプログラム
JP5555633B2 (ja) * 2007-10-10 2014-07-23 カスケード・マイクロテク・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 所定の温度条件下で試験基板を検査する方法及び温度条件を設定可能な検査装置
US9000798B2 (en) * 2012-06-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of test probe alignment control
JP6821910B2 (ja) * 2017-01-20 2021-01-27 株式会社東京精密 プローバ及びプローブ針の接触方法

Also Published As

Publication number Publication date
TWI829804B (zh) 2024-01-21
KR102316852B1 (ko) 2021-10-25
KR20200063061A (ko) 2020-06-04
JP7398930B2 (ja) 2023-12-15
TW202036013A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
US9664733B2 (en) Probe device for testing electrical characteristics of semiconductor element
KR102129826B1 (ko) 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법
JP4959942B2 (ja) 基板検査装置、基板検査プログラム及び基板検査方法
JP2013101089A (ja) 配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体
US11499992B2 (en) Inspection system
US9442156B2 (en) Alignment support device and alignment support method for probe device
JP6877025B2 (ja) 回路基板の検査方法、検査装置、及びプログラム
JP7398930B2 (ja) 検査装置システム
JP2008046012A (ja) 欠陥検出装置および欠陥検出方法
TW201738578A (zh) 基板檢查裝置及基板檢查方法
TW201738982A (zh) 基板檢查裝置及程式
US20240125843A1 (en) Test device and temperature control method
WO2022176664A1 (ja) 検査装置のセットアップ方法及び検査装置
JPH08327690A (ja) 半導体ウエハ検査装置および半導体ウエハ検査方法
US20210372944A1 (en) Analysis apparatus and image creation method
JP2007123623A (ja) 半導体試験装置及び方法
JP2005326371A (ja) 基板検査装置、基板検査方法及び検査用接触子の移動制御プログラム
KR20220105125A (ko) 검사 장치, 제어 방법 및 기억 매체
JP2011180147A (ja) 基板検査装置、及び基板検査方法
JPH05211213A (ja) 半導体icの検査方法
JP2001330579A (ja) パターン検査方法及びパターン検査装置及び記録媒体
JP2007024820A (ja) Icテスタ検査装置とicテスタ検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231205

R150 Certificate of patent or registration of utility model

Ref document number: 7398930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150