JP2020092158A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2020092158A JP2020092158A JP2018227953A JP2018227953A JP2020092158A JP 2020092158 A JP2020092158 A JP 2020092158A JP 2018227953 A JP2018227953 A JP 2018227953A JP 2018227953 A JP2018227953 A JP 2018227953A JP 2020092158 A JP2020092158 A JP 2020092158A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- ball
- manufacturing
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 69
- 238000012545 processing Methods 0.000 claims abstract description 50
- 230000003746 surface roughness Effects 0.000 claims abstract description 28
- 238000009832 plasma treatment Methods 0.000 claims description 38
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 abstract description 42
- 239000010408 film Substances 0.000 description 96
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 27
- 238000005275 alloying Methods 0.000 description 24
- 229910045601 alloy Inorganic materials 0.000 description 12
- 239000000956 alloy Substances 0.000 description 12
- 230000007423 decrease Effects 0.000 description 12
- 229910052786 argon Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- 239000013256 coordination polymer Substances 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 230000006872 improvement Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000011109 contamination Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L21/607—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of mechanical vibrations, e.g. ultrasonic vibrations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7801—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
- H01L2224/85013—Plasma cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
- H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体装置の信頼性を向上する。【解決手段】半導体装置の製造方法は、ワイヤボンディング工程の前にプラズマ処理を実施する工程を有し、プラズマ処理工程後におけるパッドPDの表面粗さは、3.3nm以下である。【選択図】図8
Description
本発明は、半導体装置およびその製造技術に関し、例えば、ワイヤを有する半導体装置およびその製造技術に適用して有効な技術に関する。
特開2000−340596号公報(特許文献1)には、ワイヤボンディング工程の前にプラズマクリーニング工程を有する技術が記載されている。
例えば、リードを有する半導体装置においては、リードとワイヤとの接続信頼性を低下させる要因となるコンタミネーションを抑制するために、ワイヤボンディング工程の前にリードの表面を洗浄するプラズマ処理を実施することがある。
ところが、本発明者は、リードの表面を洗浄するために行なわれるプラズマ処理が、半導体チップの表面に形成されているパッドとワイヤとの接合強度に悪影響を及ぼすことを新たに見出した。したがって、ワイヤボンディング工程の前にプラズマ処理を実施しても、パッドとワイヤとの接合強度を低下させない工夫が望まれている。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置の製造方法は、ワイヤボンディング工程の前にプラズマ処理を実施する工程を有し、プラズマ処理工程後におけるパッドの表面粗さは、3.3nm以下である。
一実施の形態によれば、半導体装置の信頼性を向上することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
<半導体装置(QFPパッケージ)の構成例>
半導体装置のパッケージ構造には、例えば、BGA(Ball Grid Array)パッケージやQFP(Quad Flat Package)パッケージなどのように様々な種類がある。本実施の形態における技術的思想は、これらのパッケージに適用可能であり、以下に、一例として、QFPパッケージからなる半導体装置の構成について説明する。
半導体装置のパッケージ構造には、例えば、BGA(Ball Grid Array)パッケージやQFP(Quad Flat Package)パッケージなどのように様々な種類がある。本実施の形態における技術的思想は、これらのパッケージに適用可能であり、以下に、一例として、QFPパッケージからなる半導体装置の構成について説明する。
図1は、QFPパッケージからなる半導体装置SA1を上面から見た平面図である。図1に示すように、半導体装置SA1は矩形形状をしており、半導体装置SA1の上面は樹脂(封止体)MRで覆われている。そして、樹脂MRの外形を規定する4辺から外側に向ってアウターリードOLが突き出ている。
続いて、半導体装置SA1の内部構造について説明する。図2は、図1のA−A線で切断した断面図である。図2に示すように、チップ搭載部TABの裏面は樹脂MRで覆われている。一方、チップ搭載部TABの上面には半導体チップCHPが搭載されており、チップ搭載部TABは、インナーリードIL(リード端子)と分離されている。半導体チップCHPの主面には、パッドPDが形成されている。そして、半導体チップCHPに形成されているパッドPDは、インナーリードILとワイヤWで電気的に接続されている。これらの半導体チップCHP、ワイヤWおよびインナーリードILは樹脂MRで覆われており、インナーリードILと一体化しているアウターリードOL(リード端子)が樹脂MRから突き出ている。樹脂MRから突き出ているアウターリードOLは、ガルウィング形状に成形されており、その表面にめっき膜PFが形成されている。
チップ搭載部TAB、インナーリードIL、および、アウターリードOLは、例えば、銅材や鉄とニッケルとの合金である42アロイ(42Alloy)などから形成されており、ワイヤWは、例えば、金を主成分とする材料から構成されている。半導体チップCHPは、例えば、シリコンや化合物半導体(GaAsなど)から形成されており、この半導体チップCHPには、MOSFETなどの複数の半導体素子が形成されている。そして、半導体素子の上方に層間絶縁膜を介して多層配線が形成されており、この多層配線の最上層に多層配線と接続されるパッドPDが形成されている。したがって、半導体チップCHPに形成されている半導体素子は、多層配線を介してパッドPDと電気的に接続されていることになる。つまり、半導体チップCHPに形成されている半導体素子と多層配線により集積回路が形成され、この集積回路と半導体チップCHPの外部とを接続する端子として機能するものがパッドPDである。このパッドPDは、例えば、アルミニウムを主成分とする材料から構成されている。パッドPDは、ワイヤWでインナーリードILと接続され、インナーリードILと一体的に形成されているアウターリードOLと接続されている。このことから、半導体チップCHPに形成されている集積回路は、パッドPD→ワイヤW→インナーリードIL→アウターリードOL→外部接続機器の経路によって、半導体装置SA1の外部と電気的に接続することができることがわかる。つまり、半導体装置SA1に形成されているアウターリードOLから電気信号を入力することにより、半導体チップCHPに形成されている集積回路を制御することができることがわかる。また、集積回路からの出力信号をアウターリードOLから外部へ取り出すこともできることがわかる。
次に、図3は、半導体チップCHPのレイアウト構成を示す図である。図3において、半導体チップCHPは、例えば、矩形形状をしており、半導体チップCHPの端辺に沿って、複数のパッドPDが配置されている。これらの複数のパッドPDのそれぞれにおいて、図3では図示されていないが、パッドPDの表面の大部分は、表面保護膜に設けられた開口部から露出している一方、パッドPDの端部は、表面保護膜で覆われている。
<半導体装置(QFPパッケージ)の製造方法>
QFPパッケージからなる半導体装置SA1は上記のように構成されており、以下に、その製造方法について簡単に説明する。
QFPパッケージからなる半導体装置SA1は上記のように構成されており、以下に、その製造方法について簡単に説明する。
図4は、半導体チップに集積回路を形成した後、QFPパッケージからなる半導体装置を製造する工程の流れを示すフローチャートである。
まず、リードフレームに形成されているチップ搭載部に半導体チップを搭載した後(S101のダイボンディング)、プラズマ処理を実施する(S102)。次に、半導体チップに形成されているパッドとインナーリードとをワイヤで接続する(S103のワイヤボンディング)。具体的には、まず、キャピラリを半導体チップに形成されているパッドに押し付けてボンディングする(ファーストボンディング)。その後、キャピラリを移動させて、インナーリードにワイヤをボンディングする(セカンドボンディング)。このようにして、半導体チップに形成されているパッドと、リードフレームに形成されているインナーリードとをワイヤで接続することができる。
その後、チップ搭載部、半導体チップ、ワイヤ、インナーリードを樹脂で封止する(S104のモールド)。そして、リードフレームに形成されているダムを切断した後(S105のダム切断)、樹脂から露出しているアウターリードの表面にめっき膜を形成する(S106のめっき)。続いて、樹脂の表面にマークを形成した後(S107のマークキング)、樹脂から突き出ているアウターリードを成形する(S108のリード成形)。このようにして半導体装置SA1を形成した後、電気的特性検査が実施され(S109のテスティング)、良品と判断された半導体装置SA1が製品として出荷される。
<ワイヤボンディング工程の詳細>
次に、上述したワイヤボンディング工程の詳細について、図面を参照しながら説明する。
次に、上述したワイヤボンディング工程の詳細について、図面を参照しながら説明する。
図5は、ワイヤボンディング工程の流れを説明するフローチャートである。まず、放電トーチによる放電により、キャピラリから引き出されるワイヤの先端部にボールを形成する(S201)。そして、チップ搭載部上に搭載された半導体チップのパッド上に、キャピラリの先端部に形成されているボールを着地させる(S202)。このとき、キャピラリには、荷重および超音波振動が印加されており、半導体チップのパッド上に着地したボールは、キャピラリに加えられている荷重および超音波振動によって変形し、パッドとボールとの接合が行なわれる(ファーストボンディング)(S203)。具体的に、図6は、ファーストボンディングによって、パッドとボールとが接合される状態を示す模式図である。図6に示すように、例えば、アルミニウムを主成分とする材料から構成されているパッドPDの表面には、酸化物膜OXFが形成されている。そして、キャピラリCPによって、酸化物膜OXF上に、例えば、金を主成分とする材料から構成されるワイヤWの先端部に形成されたボールBLを着地させる。このとき、キャピラリCPには、荷重および超音波振動が加えられており、超音波振動によって、ボールBLと接触する酸化物膜OXFの一部が破られて、ボールBLとパッドPDとが直接接触するとともに、ボールBLに荷重が加わることによって、ボールBLを構成する金と、パッドPDを構成するアルミニウムとの合金AYが形成される。このようにして、パッドとボールとの接合が行なわれる。
次に、半導体チップ上のパッドが形成されている位置にあるキャピラリからワイヤを引き出しながら(S204)、キャピラリを移動させる。そして、キャピラリを使用して、インナーリードにワイヤをボンディングする(セカンドボンディング)(S205)。その後、セカンドボンディングしたワイヤをキャピラリから切断する。このようにして、半導体チップに形成されているパッドと、リードフレームに形成されているインナーリードとをワイヤで接続することができる。
<改善の検討>
次に、本発明者が新規に見出した改善の余地について説明する。
次に、本発明者が新規に見出した改善の余地について説明する。
例えば、ワイヤボンディング工程では、パッドとボールとが接合されるが、本発明者が検討したところ、パッドとボールとの接合強度の低下が改善の余地として顕在化することを新たに見出した。この点に関して、まず、ワイヤボンディング工程におけるボンディング条件に原因があるのではないかと考え、パッドとボールとの接合強度の低下という改善の余地に対して、ボンディング条件の変更だけで対応しようとしたが、充分に満足できる結果を得ることができなかった。このことから、本発明者は、パッドとボールとの接合強度の低下が生じる本質的な原因は他に存在すると考えて、さらに鋭意検討した結果、ワイヤボンディング工程の前に実施されるプラズマ処理に原因があることを突き止めた。
このプラズマ処理は、例えば、インナーリードにワイヤをボンディングするセカンドボンディングの際、インナーリードの表面でのコンタミネーションに起因する接合性低下(プル強度(引張強度)の低下)を抑制する目的で実施される。ところが、本発明者は、上述した目的で実施されるプラズマ処理に起因して、パッドとボールとの接合強度に悪影響を及ぼすことを新規に見出したのである。以下では、プラズマ処理が、パッドとボールとの接合強度に悪影響を及ぼすメカニズムについて説明する。
図7は、例えば、高周波電力が大きい場合のプラズマ処理を模式的に説明する図である。まず、プラズマ処理を実施する前には、インナーリードの表面にコンタミネーションが形成されているとともに、パッドPDの表面にもコンタミネーションが形成されている。具体的に、例えば、図7(a)に示すように、パッドPDを構成するアルミニウム原子10上に、酸化物20が形成されているとともに、酸化物20上に炭化物30が形成されている。この状態で、例えば、図7(b)に示すように、プラズマ処理を実施すると、アルゴン原子40によるスパッタリングによって、酸化物20や炭化物30に代表されるコンタミネーションが除去されるとともに、アルミニウム原子10からなるパッドPDの表面粗さも粗くなる。これは、高周波電力が大きいことから、プラズマ処理で使用されるアルゴン原子40の運動エネルギーが大きくなる結果、酸化物20や炭化物30だけでなく、パッドPDを構成するアルミニウム原子10もアルゴンによるスパッタリングの影響を大きく受けるからである。その後、プラズマ処理が終了すると、例えば、図7(c)に示すように、パッドPDの表面には、自然酸化物膜を構成する酸化物50が形成される。このとき、高周波電力が大きい場合におけるプラズマ処理では、パッドPDの表面粗さが粗くなる結果、図7(c)に示すように、パッドPDの表面に形成される酸化物50を含む実効的な酸化物膜の厚さL1が厚くなる。
そして、パッドPDの表面に形成される酸化物膜の膜厚が厚くなるということは、例えば、図6において、パッドPDとボールBLとの間に形成される酸化物膜OXFの膜厚が厚くなることを意味する。この場合、キャピラリCPからボールBLに超音波振動を印加しても、酸化物膜OXFの膜厚が厚いために、酸化物膜OXFが充分に除去されないのである。この結果、ボールBLとパッドPDとの直接接触が、充分に除去されずに残存する酸化物膜OXFによって阻害される。これは、ボールBLとパッドPDとの直接接触による金とアルミニウムの合金化が阻害されることを意味し、これによって、ボールBLとパッドPDとの接合強度が低下するのである。以上のようなメカニズムによって、プラズマ処理の高周波電力が大きい場合、ボールBLとパッドPDとの接合強度が低下するという改善の余地が顕在化するのである。
そこで、本実施の形態では、上述した改善の余地に対する工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想について説明する。
<実施の形態における基本思想>
本実施の形態における基本思想は、プラズマ処理を実施する際のプラズマ条件を調整することによって、パッドPDの表面粗さをできるだけ小さくする思想である。すなわち、本実施の形態における基本思想は、パッドPDを構成するアルミニウムのアルゴンによるスパッタリングの影響を受けにくくなるように、プラズマ処理のプラズマ条件を設定することにより、パッドPDの表面粗さを小さくする思想である。
本実施の形態における基本思想は、プラズマ処理を実施する際のプラズマ条件を調整することによって、パッドPDの表面粗さをできるだけ小さくする思想である。すなわち、本実施の形態における基本思想は、パッドPDを構成するアルミニウムのアルゴンによるスパッタリングの影響を受けにくくなるように、プラズマ処理のプラズマ条件を設定することにより、パッドPDの表面粗さを小さくする思想である。
例えば、図8は、高周波電力が小さい場合のプラズマ処理を模式的に説明する図である。まず、プラズマ処理を実施する前には、例えば、図8(a)に示すように、パッドPDを構成するアルミニウム原子10上に、酸化物20が形成されているとともに、酸化物20上に炭化物30が形成されている。この状態で、例えば、図8(b)に示すように、プラズマ処理を実施すると、アルゴン原子40によるスパッタリングによって、酸化物20や炭化物30に代表されるコンタミネーションが除去されるとともに、アルミニウム原子10からなるパッドPDの表面も削られる。ただし、本実施の形態では、高周波電力が小さいことから、プラズマ処理で使用されるアルゴン原子40の運動エネルギーが小さくなる結果、パッドPDを構成するアルミニウム原子10は、アルゴンによるスパッタリングの影響を受けにくくなる。これにより、本実施の形態における基本思想によれば、パッドPDの表面粗さを小さくすることができる。その後、プラズマ処理が終了すると、例えば、図8(c)に示すように、パッドPDの表面には、自然酸化物膜を構成する酸化物50が形成される。このとき、高周波電力が小さい場合におけるプラズマ処理では、パッドPDの表面粗さが小さくなる結果、図8(c)に示すように、パッドPDの表面に形成される酸化物50を含む実効的な酸化物膜の厚さL2が薄くなる。
そして、パッドPDの表面に形成される酸化物膜の膜厚が薄くなるということは、例えば、図6において、パッドPDとボールBLとの間に形成される酸化物膜OXFの膜厚が薄くなることを意味する。この場合、キャピラリCPからボールBLに超音波振動を印加すると、酸化物膜OXFの膜厚が薄いために、酸化物膜OXFを充分に除去することができる。この結果、ボールBLとパッドPDとの直接接触が、酸化物膜OXFによって阻害されにくくなる。これは、ボールBLとパッドPDとの直接接触による金とアルミニウムの合金化が阻害されにくくなることを意味し、これによって、ボールBLとパッドPDとの接合強度の低下を抑制することができる。
以上のようなメカニズムによって、プラズマ処理の高周波電力が小さい場合、ボールBLとパッドPDとの接合強度の低下が抑制されることになる。ここでは、パッドPDを構成するアルミニウムのアルゴンによるスパッタリングの影響を受けにくくなるように、プラズマ処理のプラズマ条件を設定する一例として、プラズマ処理の高周波電力を調整する例について説明した。ただし、本実施の形態における基本思想は、パッドPDを構成するアルミニウムのアルゴンによるスパッタリングの影響を受けにくくなるようにして、パッドPDの表面粗さを小さくする点に本質がある。このことから、プラズマ処理の高周波電力に限定されることなく、例えば、プラズマ処理の際の放電圧力や処理時間を調整することもできる。例えば、放電圧力を調整する場合、放電圧力が高くなればなるほど、アルゴン原子40のパッドPDの表面への衝突が抑制されることから、放電圧力を高くなるようにプラズマ条件を調整することによって、パッドPDを構成するアルミニウムのアルゴンによるスパッタリングの影響を受けにくくすることができる。また、プラズマ処理の処理時間を短くすることによって、アルゴン原子40のパッドPDの表面への衝突が抑制されることから、プラズマ処理の処理時間が短くなるようにプラズマ条件を調整することによって、パッドPDを構成するアルミニウムのアルゴンによるスパッタリングの影響を受けにくくすることができる。このように、例えば、高周波電力や放電圧力や処理時間を調整することによって、パッドPDを構成するアルミニウムのアルゴンによるスパッタリングの影響を受けにくくなるようにして、パッドPDの表面粗さを小さくするという本実施の形態における基本思想を具現化することができる。
このような本実施の形態における基本思想は、パッドとボールとの間の接合強度の向上を図るために、ワイヤボンディング工程に着目するのではなく、ワイヤボンディング工程とは別工程であるプラズマ処理工程に着目し、プラズマ処理のプラズマ条件を調整している点で着眼点が斬新である。さらに、本実施の形態における基本思想は、パッドの表面粗さと酸化物膜の膜厚との相関関係に基づき(図7および図8参照)、酸化物膜の膜厚を小さくするためには、パッドの表面粗さを小さくすればいいという新規な方針に基づいて、プラズマ処理のプラズマ条件を設定すればいいという指針を示している点で斬新である。
<具体例>
図9は、プラズマ処理における高周波電力と放電圧力とを変化させた場合、パッドの表面に形成される酸化物膜の相対膜厚を示す表である。図9において、まず、高周波電力を500Wとし、かつ、放電圧力を12Paとした場合、高周波電力が大きく、かつ、放電圧力が低いことから、パッドの表面に形成される酸化物膜の膜厚は大きくなる。
図9は、プラズマ処理における高周波電力と放電圧力とを変化させた場合、パッドの表面に形成される酸化物膜の相対膜厚を示す表である。図9において、まず、高周波電力を500Wとし、かつ、放電圧力を12Paとした場合、高周波電力が大きく、かつ、放電圧力が低いことから、パッドの表面に形成される酸化物膜の膜厚は大きくなる。
次に、高周波電力を500Wとし、かつ、放電圧力を17Paに上昇させた場合、放電圧力が増加することから、パッドの表面に形成される酸化物膜の膜厚は中程度になる。また、高周波電力を250Wに減少させ、かつ、放電圧力を12Paとした場合、高周波電力が減少することから、パッドの表面に形成される酸化物膜の膜厚は中程度となる。
さらに、高周波電力を250Wに減少させ、かつ、放電圧力を17Paに上昇させた場合、高周波電力が減少するとともに、放電圧力が増加することから、パッドの表面に形成される酸化物膜の膜厚は小さくなる。
図10は、プラズマ処理における高周波電力と放電圧力とを変化させた場合、パッドとボールとの間での合金化率を示す図である。まず、高周波電力を500Wとし、かつ、放電圧力を12Paとした場合、高周波電力が大きく、かつ、放電圧力が低いことから、パッドの表面に形成される酸化物膜の膜厚は大きくなる。この結果、図10に示すように、パッドとボールとの間での合金化率は、61.0%となる。一方、高周波電力を500Wとし、かつ、放電圧力を17Paに上昇させた場合、放電圧力が増加することから、パッドの表面に形成される酸化物膜の膜厚は中程度になる。この結果、図10に示すように、パッドとボールとの間での合金化率は、71.5%となる。さらに、高周波電力を250Wに減少させ、かつ、放電圧力を12Paとした場合、高周波電力が減少することから、パッドの表面に形成される酸化物膜の膜厚は中程度となる。この結果、図10に示すように、パッドとボールとの間での合金化率は、73.1%となる。
以上のことから、酸化物膜の膜厚が薄くなると、パッドとボールとの間での合金化率が向上することがわかる。つまり、パッドの表面に形成される酸化物膜の膜厚と、パッドとボールとの間での合金化率との間には、相関関係があることがわかる。このように、高周波電力や放電圧力に代表されるプラズマ条件を調整することによって、パッドPDの表面粗さを小さくするという本実施の形態における基本思想は、パッドの表面に形成される酸化物膜の膜厚を薄くすることを通じて、パッドとボールとの間での合金化率の向上を図ることに寄与することがわかる。すなわち、本実施の形態における基本思想によれば、パッドとボールとの間の接合強度を向上することができる。
次に、図11は、高周波電力と処理時間とを含むプラズマ条件と、パッドとボールとの間の合金化率との関係を示すグラフである。図11において、グラフ(1)は、高周波電力が200Wで、かつ、処理時間が3秒である場合の合金化率のデータを示しており、グラフ(2)は、高周波電力が250Wで、かつ、処理時間が3秒である場合の合金化率のデータを示している。また、図11において、グラフ(3)は、高周波電力が300Wで、かつ、処理時間が3秒である場合の合金化率のデータを示しており、グラフ(4)は、高周波電力が200Wで、かつ、処理時間が4.5秒である場合の合金化率のデータを示している。まず、図11において、グラフ(1)〜グラフ(3)に着目すると、プラズマ処理の処理時間を一定(3秒)にした状態で、高周波電力を増加させていくと、パッドとボールとの間の合金化率が低下することがわかる。これは、高周波電力が増加すると、アルゴン原子の運動エネルギーが上昇して、パッドを構成するアルミニウムへのアルゴン原子によるスパッタリング効果が増加して、パッドの表面粗さが粗くなるため、酸化物膜の厚膜化を通じて、合金化率が低下するという定性的なメカニズムを裏付ける結果である。
続いて、図11において、グラフ(1)とグラフ(4)とに着目すると、高周波電力を一定(200W)にした状態で、処理時間を長くすると、パッドとボールとの間の合金化率が低下することがわかる。これは、処理時間が長くなると、パッドを構成するアルミニウムへのアルゴン原子によるスパッタリング時間が長くなって、パッドの表面粗さが粗くなるため、酸化物膜の厚膜化を通じて、合金化率が低下するという定性的なメカニズムを裏付ける結果である。以上のことから、パッドとボールとの間の合金化率を向上するためには、プラズマ条件としての高周波電力を低減することや、プラズマ処理の処理時間を短くすることが有効であることがわかる。
続いて、図12は、高周波電力と処理時間とを含むプラズマ条件と、パッドの表面に形成される酸化物膜の膜厚との関係を示すグラフである。図12において、グラフ(1)は、高周波電力が500Wで、かつ、処理時間が4.5秒である場合の酸化物膜の膜厚データを示しており、グラフ(2)は、高周波電力が500Wで、かつ、処理時間が3秒である場合の酸化物膜の膜厚データを示している。また、図12において、グラフ(3)は、高周波電力が250Wで、かつ、処理時間が4.5秒である場合の酸化物膜の膜厚データを示しており、グラフ(4)は、高周波電力が250Wで、かつ、処理時間が3秒である場合の酸化物膜の膜厚データを示している。
図12に示すように、従来のプラズマ条件を示すグラフ(1)と、本実施の形態でのプラズマ条件を示すグラフ(4)とを比較すると、従来のプラズマ条件を示すグラフ(1)では、酸化物膜の膜厚が4.4nmであるのに対し、本実施の形態でのプラズマ条件を示すグラフ(4)では、酸化物膜の膜厚が3.3nmに減少していることがわかる。このように、図12に示す結果から、プラズマ条件としての高周波電力を低減することや、プラズマ処理の処理時間を短くすることによって、パッドの表面に形成される酸化物膜の膜厚を薄くできることが裏付けられていることになる。
なお、図12における酸化物膜の膜厚測定は、オージェ電子分光法(AES:Auger Electron Spectroscopy)を使用して推定している。具体的に、オージェ電子分光法とは、試料表面に細く絞った電子線を照射し、試料表面から放出されるオージェ電子の運動エネルギーを計測することで、試料表面を構成する元素とその組成や化学結合状態を分析する手法である。そして、本実施の形態では、アルミニウム原子の濃度が50%となる深さを酸化物膜の膜厚と定義している。
以上のことから、本実施の形態における特徴点は、表面にパッドを有する半導体チップに対して、プラズマ処理を実施するプラズマ処理工程と、プラズマ処理工程の後、パッドにワイヤを接続するワイヤボンディング工程とを備える半導体装置の製造方法において、ワイヤボンディング工程前のパッドの表面には、3.3nm以下の酸化物膜が形成されている点にある。これにより、パッドとボールとの間に形成される酸化物膜の膜厚が薄くなることから、ボールに加えられる超音波振動によって酸化物膜を除去しやすくなる。この結果、パッドとボールとの間に介在する酸化物膜に起因するパッドとボールとの間の合金化率の低下を抑制することができる。
特に、本実施の形態では、プラズマ処理でのプラズマ条件を調整することにより、ワイヤボンディング工程前のパッドの表面には、3.3nm以下の酸化物膜が形成される。すなわち、本実施の形態では、プラズマ処理のプラズマ条件によって、ワイヤボンディング工程前のパッドの表面に、3.3nm以下の酸化物膜しか形成されないため、パッドとワイヤ(ボールを含む)との合金化を促進することができる。この結果、本実施の形態によれば、パッドとワイヤ(ボールを含む)との接続強度を向上することができる。このとき、プラズマ条件としては、高周波電力や放電圧力や処理時間を挙げることができる。
ここで、例えば、図7に示すように、パッドPDの表面粗さが粗いと、パッドPDの表面に形成される酸化物50を含む実効的な酸化物膜の厚さL1が厚くなる。一方、図8に示すように、パッドPDの表面粗さが小さいと、パッドPDの表面に形成される酸化物50を含む実効的な酸化物膜の厚さL2が薄くなる。このとき、例えば、図7において、酸化物膜の厚さ(膜厚)L1は、パッドPDの表面粗さと見なすこともできる。同様に、図8において、酸化物膜の厚さ(膜厚)L2は、パッドPDの表面粗さと見なすこともできる。したがって、本実施の形態における特徴点は、ワイヤボンディング工程前のパッドの表面粗さは、3.3nm以下であるということもできる。特に、本実施の形態では、プラズマ処理でのプラズマ条件を調整することにより、ワイヤボンディング工程前のパッドの表面粗さは、3.3nm以下となる。このとき、プラズマ条件としては、高周波電力や放電圧力や処理時間を挙げることができる。
なお、本実施の形態においては、ワイヤボンディング工程前のパッドの表面粗さは、3.3nm以下であるが、その後の工程を経て、最終的に半導体装置が完成した状態でも、パッドの表面粗さは、3.3nm以下となる。すなわち、本実施の形態における半導体装置の製造方法で製造された半導体装置(製品)は、表面にパッドを有する半導体チップと、パッドに接続されたワイヤと、を備え、パッドの表面粗さは、3.3nm以下である。
本実施の形態では、プラズマ処理のプラズマ条件を変更することにより、パッドの表面粗さを3.3nm以下に小さくして、パッドとボールとの接合強度の向上を図っている。ここで、プラズマ処理の本来の目的は、インナーリードにワイヤをボンディングするセカンドボンディングの際、インナーリードの表面でのコンタミネーションに起因する接合性低下(プル強度(引張強度)の低下)を抑制することである。したがって、上述したように、プラズマ条件を変更しても、プラズマ処理の本来の目的を達成できる必要がある。
この点に関し、以下では、パッドの表面粗さを3.3nm以下に小さくするようにプラズマ条件を変更しても、インナーリードとワイヤとの接合強度を問題なく確保できることについて、図面を参照しながら説明する。
図13は、インナーリードとワイヤとの間の引張強度とプラズマ条件との関係を示すグラフである。図13において、高周波電力を減少させるようにプラズマ条件を変更する場合や、放電圧力を増加させるようにプラズマ条件を変更する場合であっても、インナーリードとワイヤとの間の引張強度の値に大きな変動は見られないことがわかる。このことは、パッドの表面粗さを3.3nm以下に小さくするようにプラズマ条件を変更しても、インナーリードとワイヤとの接合強度を問題なく確保できることを意味している。このように、本実施の形態によれば、プラズマ処理の本来の目的を達成しながら、このプラズマ処理に起因するパッドとボールとの間の接合強度の低下という副作用も抑制することができる。つまり、本実施の形態における特徴点によれば、インナーリードとワイヤとの間の接合強度の向上を図りながら、パッドとボールとの間の接合強度の向上も図ることができる。
<さらなる工夫点>
本実施の形態における基本思想は、パッドとボールとの間の接合強度の向上を図るために、ワイヤボンディング工程に着目するのではなく、ワイヤボンディング工程とは別工程であるプラズマ処理工程に着目し、プラズマ処理のプラズマ条件を調整している。ただし、本発明者は、さらなるパッドとボールとの間の接合強度の向上を図るため、ワイヤボンディング工程自体にも着目して、さらなる工夫を施している。以下では、この工夫点についても、図面を参照しながら説明する。
本実施の形態における基本思想は、パッドとボールとの間の接合強度の向上を図るために、ワイヤボンディング工程に着目するのではなく、ワイヤボンディング工程とは別工程であるプラズマ処理工程に着目し、プラズマ処理のプラズマ条件を調整している。ただし、本発明者は、さらなるパッドとボールとの間の接合強度の向上を図るため、ワイヤボンディング工程自体にも着目して、さらなる工夫を施している。以下では、この工夫点についても、図面を参照しながら説明する。
<<関連技術の説明>>
本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術(未公知技術)を意図して記載された技術である。
本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術(未公知技術)を意図して記載された技術である。
図14は、関連技術において、ボールをパッドに接合するファーストボンディングの際に加えられる荷重と超音波振動のプロファイルを模式的に示す図である。
特に、図14(a)は、ボールに加える荷重のプロファイルを模式的に示す図であり、図14(b)は、ボールに加える超音波振動のプロファイルを模式的に示す図である。
まず、段階A(継続時間t1)では、図14(a)に示すように、ボールに荷重G1が印加されるとともに、図14(b)に示すように、ボールに超音波振動U1が印加される。具体的に、図15には、ワイヤボンディング工程の段階Aでのボンディング状態が図示されている。図15に示すように、キャピラリCPを下降させることによって、ワイヤWの先端部に形成されているボールBLは、パッドPD上に着地する。このとき、ボールBLには、キャピラリCPから荷重と超音波振動が加えられており、図15に示すように、ボールBLとパッドPDとの間に介在する酸化物膜OXFは、超音波振動によって破られる。このように、段階A(継続時間t1)では、主に、酸化物膜OXFの除去が行なわれる。
次に、段階B(継続時間t2)では、図14(a)に示すように、ボールBLに加える荷重を荷重G1から荷重G2まで徐々に増加させるとともに、図14(b)に示すように、ボールBLに印加する超音波振動を超音波振動U1よりも小さい超音波振動U2にする。具体的に、図16は、ワイヤボンディング工程の段階Bでのボンディング状態が図示されている。図16に示すように、キャピラリCPをボールBLに押し付けることによって、ワイヤWの先端部に形成されているボールBLは、潰れるように変形する。このように、段階B(継続時間t2)では、主に、ボールBLの潰しが行なわれる。
続いて、段階C(継続時間t3)では、図14(a)に示すように、ボールBLに加える荷重を荷重G2に維持するとともに、図14(b)に示すように、ボールBLに印加する超音波振動U2を維持する。具体的に、図17は、ワイヤボンディング工程の段階Cでのボンディング状態が図示されている。図17に示すように、酸化物膜OXFが破れて、ボールBLとパッドPDとが直接接触している領域において、合金AYが形成される。このように、段階C(継続時間t3)では、主に、ボールBLを構成する金と、パッドPDを構成するアルミニウムとの間で合金反応が進む。
<<関連技術に存在する改善の余地>>
このように実施される関連技術のワイヤボンディング工程は、パッドPDとボールBLとの間の合金反応を促進する観点から不充分である。
このように実施される関連技術のワイヤボンディング工程は、パッドPDとボールBLとの間の合金反応を促進する観点から不充分である。
以下に、この点について説明する。まず、関連技術では、ボールBLが着地した際、直ぐに酸化物膜OXFの除去を主目的とする段階Aが実施されている。この場合、図15に示すように、ボールBLは潰れるように変形していないことから、ボールBLとパッドPDとの接触面積は小さい。したがって、この段階で大きな超音波振動U1をボールBLに印加しても、ボールBLと接触している僅かな酸化物膜OXFが除去されるだけである。つまり、ボールBLが着地した際、直ぐに酸化物膜OXFの除去を主目的とする段階Aを実施する関連技術では、ボールBLと接触している酸化物膜OXFの領域が小さいことから、酸化物膜OXFを充分に除去することが困難となる。
その後、ボールBLの潰しを主目的とする段階Bが実施される。この場合、例えば、図16に示すように、ボールBLが潰れて新たに接触する酸化物膜OXFは、先程の段階Aでは、ボールBLと接触していなかったことから完全に除去されないことになる。なぜなら、段階Bにおいても、ボールBLに超音波振動U2が印加されるが、この超音波振動U2の大きさは、酸化物膜OXFの除去を主目的とする段階AでボールBLに印加される超音波振動U1の大きさよりも小さいからである。したがって、関連技術では、例えば、図16に示すように、潰れたボールBLのわずかな一部分だけが、パッドPDと直接接触することになる。この結果、段階Bの後に実施される段階Cにおいては、ボールBLとパッドPDとが直接接触している面積が少ないので、ボールBLとパッドPDとの間での合金反応の進行が不充分となる。以上のようにして、関連技術では、段階A→段階B→段階Cの順番でワイヤボンディング工程が実施されるため、パッドPDとボールBLとの間の合金形成が不充分となって、パッドPDとボールBLとの接合強度が不充分となりやすい。
そこで、本実施の形態では、さらなるパッドとボールとの間の接合強度の向上を図るため、ワイヤボンディング工程自体にも着目して、関連技術に対する工夫を施している。
<<実施の形態におけるワイヤボンディング工程の工夫点>>
図18は、本実施の形態において、ボールをパッドに接合するファーストボンディングの際に加えられる荷重と超音波振動のプロファイルを模式的に示す図である。
図18は、本実施の形態において、ボールをパッドに接合するファーストボンディングの際に加えられる荷重と超音波振動のプロファイルを模式的に示す図である。
特に、図18(a)は、ボールに加える荷重のプロファイルを模式的に示す図であり、図18(b)は、ボールに加える超音波振動のプロファイルを模式的に示す図である。
まず、図18に基づいて、荷重と超音波振動のプロファイルを簡単に説明する。すなわち、本実施の形態におけるワイヤボンディング工程は、荷重G1と、第1出力の超音波振動U0とをボールに印加する工程と、第1出力を維持しながら、荷重を増加する工程と、荷重を増加させながら、第1出力よりも大きい第2出力の超音波振動U3をボールに印加する工程とを有する。そして、本実施の形態におけるワイヤボンディング工程は、荷重を増加させながら、第1出力よりも大きく、かつ、第2出力よりも小さい第3出力の超音波振動U4をボールに印加する工程と、荷重を荷重G3に維持しながら、第3出力の超音波振動U4をボールに印加し続ける工程とを含む。以下に、具体的に説明する。
図18において、本実施の形態におけるワイヤボンディング工程では、まず、段階B(継続時間t4)が実施される。この段階B(継続時間t4)では、図18(a)に示すように、ボールBLに加える荷重を荷重G1から徐々に増加させるとともに、図14(b)に示すように、ボールBLに印加する超音波振動を最も低い超音波振動U0に維持する。具体的に、図19は、ワイヤボンディング工程の段階Bでのボンディング状態が図示されている。図19に示すように、キャピラリCPをボールBLに押し付けることによって、ワイヤWの先端部に形成されているボールBLは、潰れるように変形する。このように、段階B(継続時間t4)では、主に、ボールBLの潰しが行なわれる。この結果、本実施の形態におけるワイヤボンディング工程では、まず、パッドPDの表面に形成されている酸化物膜OXFとボールBLとの接触面積が大きくなる。
次に、図18に示すように、本実施の形態におけるワイヤボンディング工程では、段階Bの後に段階A(継続時間t5)が行なわれる。この段階Aでは、図18(a)に示すように、ボールに加える荷重をさらに荷重G3まで増加させるとともに、図18(b)に示すように、ボールに超音波振動U0よりも大きな超音波振動U3が印加される。具体的に、図20は、ワイヤボンディング工程の段階Aでのボンディング状態が図示されている。図20に示すように、ボールBLには、キャピラリCPから荷重と超音波振動が加えられており、ボールBLとパッドPDとの間に介在する酸化物膜OXFは、超音波振動によって破られる。このように、段階A(継続時間t5)では、主に、酸化物膜OXFの除去が行なわれる。このとき、本実施の形態におけるワイヤボンディング工程では、酸化物膜OXFの除去を主目的とする段階Aを実施する前に、ボールBLの潰しを主目的とする段階Bが既に実施されている。このことから、図20に示すように、ボールBLと酸化物膜OXFとの接触面積が大きい状態で、大きな超音波振動が印加される。したがって、本実施の形態では、潰れたボールBLと接触する酸化物膜OXFを充分に除去することができる。
続いて、本実施の形態におけるワイヤボンディング工程では、段階Bの後に、段階C(継続時間t6)が実施される。この段階Cでは、図18(a)に示すように、ボールBLに加える荷重を荷重G3に維持するとともに、図18(b)に示すように、超音波振動U3よりも小さな超音波振動U4をボールBLに印加する。具体的に、図21は、ワイヤボンディング工程の段階Cでのボンディング状態が図示されている。図21に示すように、潰れたボールBLと接触する酸化物膜OXFの大部分が破れて、ボールBLとパッドPDとが直接接触している。このボールBLとパッドPDとが直接接触している領域において、合金AYが形成される。このように、段階Cでは、主に、ボールBLを構成する金と、パッドPDを構成するアルミニウムとの間で合金反応が進む。ここで、本実施の形態におけるワイヤボンディング工程では、ボールBLとパッドPDとが直接接触している領域が大面積となることから、ボールBLとパッドPDとの間での合金反応が促進される。さらには、本実施の形態におけるワイヤボンディング工程では、段階B(継続時間t4)と段階A(継続時間t5)と段階C(継続時間t6)のうち、段階Cの継続時間t6が最も長くなっている。このことは、段階Cが合金化を主目的としていることを考慮すると、本実施の形態におけるワイヤボンディング工程では、関連技術に比べて、合金化に費やす時間が長くなることを意味する。以上のことから、本実施の形態におけるワイヤボンディング工程では、酸化物膜OXFが充分に除去されて、ボールBLとパッドPDとが直接接触している領域が大面積となる点と、合金化に費やす時間が長くなる点との相乗効果によって、ボールBLとパッドPDとの間での合金反応が充分に促進される。したがって、本実施の形態におけるワイヤボンディング工程では、関連技術に比べて、パッドPDとボールBLとの接合強度を向上することができる。つまり、本実施の形態では、段階B→段階A→段階Cの順番でワイヤボンディング工程を実施しているとともに、段階Cの所要時間を最も長くしているために、パッドPDとボールBLとの間の合金形成を充分に行なうことができる結果、パッドPDとボールBLとの接合強度を向上することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
前記実施の形態は、以下の形態を含む。
(付記1)
(a)チップ搭載部上に搭載され、かつ、表面にパッドが形成された半導体チップに対して、プラズマ処理を実施する工程、
(b)前記(a)工程の後、前記パッドにワイヤを接続する工程、
を備える、半導体装置の製造方法であって、
前記プラズマ処理のプラズマ条件に基づいて、前記パッドと前記ワイヤとの接続強度を向上する、半導体装置の製造方法。
(a)チップ搭載部上に搭載され、かつ、表面にパッドが形成された半導体チップに対して、プラズマ処理を実施する工程、
(b)前記(a)工程の後、前記パッドにワイヤを接続する工程、
を備える、半導体装置の製造方法であって、
前記プラズマ処理のプラズマ条件に基づいて、前記パッドと前記ワイヤとの接続強度を向上する、半導体装置の製造方法。
(付記2)
付記1に記載の半導体装置の製造方法において、
前記プラズマ処理のプラズマ条件に基づいて、前記パッドと前記ワイヤとの合金化を促進する、半導体装置の製造方法。
付記1に記載の半導体装置の製造方法において、
前記プラズマ処理のプラズマ条件に基づいて、前記パッドと前記ワイヤとの合金化を促進する、半導体装置の製造方法。
(付記3)
付記2に記載の半導体装置の製造方法において、
前記プラズマ条件は、高周波電力である、半導体装置の製造方法。
付記2に記載の半導体装置の製造方法において、
前記プラズマ条件は、高周波電力である、半導体装置の製造方法。
(付記4)
付記2に記載の半導体装置の製造方法において、
前記プラズマ条件は、放電圧力である、半導体装置の製造方法。
付記2に記載の半導体装置の製造方法において、
前記プラズマ条件は、放電圧力である、半導体装置の製造方法。
(付記5)
付記2に記載の半導体装置の製造方法において、
前記プラズマ条件は、処理時間である、半導体装置の製造方法。
付記2に記載の半導体装置の製造方法において、
前記プラズマ条件は、処理時間である、半導体装置の製造方法。
BL ボール
CHP 半導体チップ
CP キャピラリ
PD パッド
W ワイヤ
CHP 半導体チップ
CP キャピラリ
PD パッド
W ワイヤ
Claims (20)
- (a)表面にパッドを有する半導体チップに対して、プラズマ処理を実施する工程、
(b)前記(a)工程の後、前記パッドにワイヤを接続する工程、
を備える、半導体装置の製造方法であって、
前記(a)工程後における前記パッドの表面粗さは、3.3nm以下である、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(a)工程でのプラズマ条件を調整することにより、前記(a)工程後における前記パッドの表面粗さは、3.3nm以下になる、半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記プラズマ条件は、高周波電力である、半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記プラズマ条件は、放電圧力である、半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記プラズマ条件は、処理時間である、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記パッドは、アルミニウムを主成分とする材料から構成され、
前記ワイヤは、金を主成分とする材料から構成される、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(b)工程は、
(b1)前記ワイヤの先端部にボールを形成する工程、
(b2)前記ボールを前記パッド上に着地させる工程、
(b3)前記ボールに荷重と超音波振動とを印加する工程、
を有する、半導体装置の製造方法。 - 請求項7に記載の半導体装置の製造方法において、
前記(b3)工程は、
(b3−1)第1荷重と、第1出力の前記超音波振動とを前記ボールに印加する工程、
(b3−2)前記第1出力を維持しながら、前記荷重を増加する工程、
(b3−3)前記荷重を増加させながら、前記第1出力よりも大きい第2出力の前記超音波振動を前記ボールに印加する工程、
(b3−4)前記荷重を増加させながら、前記第1出力よりも大きく、かつ、前記第2出力よりも小さい第3出力の前記超音波振動を前記ボールに印加する工程、
(b3−5)前記荷重を第2荷重に維持しながら、前記第3出力の前記超音波振動を前記ボールに印加し続ける工程、
を含む、半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記(b3)工程の所要時間のうち、前記(b3−5)工程の所要時間が最も長い、半導体装置の製造方法。 - (a)表面にパッドを有する半導体チップに対して、プラズマ処理を実施する工程、
(b)前記(a)工程の後、前記パッドにワイヤを接続する工程、
を備える、半導体装置の製造方法であって、
前記(b)工程前の前記パッドの表面には、3.3nm以下の酸化物膜が形成されている、半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記(a)工程でのプラズマ条件を調整することにより、前記(b)工程前の前記パッドの表面には、3.3nm以下の酸化物膜が形成される、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記プラズマ条件は、高周波電力である、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記プラズマ条件は、放電圧力である、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記プラズマ条件は、処理時間である、半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記パッドは、アルミニウムを主成分とする材料から構成され、
前記ワイヤは、金を主成分とする材料から構成される、半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記(b)工程は、
(b1)前記ワイヤの先端部にボールを形成する工程、
(b2)前記ボールを前記パッド上に着地させる工程、
(b3)前記ボールに荷重と超音波振動とを印加する工程、
を有する、半導体装置の製造方法。 - 請求項16に記載の半導体装置の製造方法において、
前記(b3)工程は、
(b3−1)第1荷重と、第1出力の前記超音波振動とを前記ボールに印加する工程、
(b3−2)前記第1出力を維持しながら、前記荷重を増加する工程、
(b3−3)前記荷重を増加させながら、前記第1出力よりも大きい第2出力の前記超音波振動を前記ボールに印加する工程、
(b3−4)前記荷重を増加させながら、前記第1出力よりも大きく、かつ、前記第2出力よりも小さい第3出力の前記超音波振動を前記ボールに印加する工程、
(b3−5)前記荷重を第2荷重に維持しながら、前記第3出力の前記超音波振動を前記ボールに印加し続ける工程、
を含む、半導体装置の製造方法。 - 請求項17に記載の半導体装置の製造方法において、
前記(b3)工程の所要時間のうち、前記(b3−5)工程の所要時間が最も長い、半導体装置の製造方法。 - 表面にパッドを有する半導体チップと、
前記パッドに接続されたワイヤと、
を備える、半導体装置であって、
前記パッドの表面粗さは、3.3nm以下である、半導体装置。 - 請求項19に記載の半導体装置において、
前記パッドは、アルミニウムを主成分とする材料から構成され、
前記ワイヤは、金を主成分とする材料から構成される、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018227953A JP2020092158A (ja) | 2018-12-05 | 2018-12-05 | 半導体装置およびその製造方法 |
US16/654,862 US11024599B2 (en) | 2018-12-05 | 2019-10-16 | Semiconductor device and method of manufacturing thereof |
CN201911147780.1A CN111276409A (zh) | 2018-12-05 | 2019-11-21 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018227953A JP2020092158A (ja) | 2018-12-05 | 2018-12-05 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020092158A true JP2020092158A (ja) | 2020-06-11 |
Family
ID=70972123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018227953A Pending JP2020092158A (ja) | 2018-12-05 | 2018-12-05 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11024599B2 (ja) |
JP (1) | JP2020092158A (ja) |
CN (1) | CN111276409A (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4000745B2 (ja) | 1999-03-25 | 2007-10-31 | 株式会社デンソー | 半導体装置の製造方法 |
US6720204B2 (en) * | 2002-04-11 | 2004-04-13 | Chartered Semiconductor Manufacturing Ltd. | Method of using hydrogen plasma to pre-clean copper surfaces during Cu/Cu or Cu/metal bonding |
-
2018
- 2018-12-05 JP JP2018227953A patent/JP2020092158A/ja active Pending
-
2019
- 2019-10-16 US US16/654,862 patent/US11024599B2/en active Active
- 2019-11-21 CN CN201911147780.1A patent/CN111276409A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN111276409A (zh) | 2020-06-12 |
US20200185353A1 (en) | 2020-06-11 |
US11024599B2 (en) | 2021-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI769202B (zh) | 半導體裝置 | |
US10395967B2 (en) | Method for manufacturing semiconductor device | |
JP4989437B2 (ja) | 半導体装置の製造方法 | |
US8299620B2 (en) | Semiconductor device with welded leads and method of manufacturing the same | |
CN107256856B (zh) | 半导体装置 | |
KR100596101B1 (ko) | 반도체 장치의 제조 방법 | |
US9831162B2 (en) | Semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface | |
JPWO2018154635A1 (ja) | 半導体装置 | |
US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
KR20170012927A (ko) | 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지 | |
JP2020004857A (ja) | 半導体装置の製造方法 | |
JP2020092158A (ja) | 半導体装置およびその製造方法 | |
JPH07211852A (ja) | リードフレーム、それを用いた半導体装置及びその製造装置 | |
US20180358287A1 (en) | Electronic device, leadframe for an electronic device and method for fabricating an electronic device and a leadframe | |
US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
US11315867B2 (en) | External connection part of semiconductor module, semiconductor module, external connection terminal, and manufacturing method of external connection terminal of semiconductor module | |
JP2007027477A (ja) | 半導体装置の製造方法 | |
JP2014082385A (ja) | 半導体装置の製造方法および半導体装置 | |
US9842807B2 (en) | Integrated circuit assembly | |
JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US9799624B1 (en) | Wire bonding method and wire bonding structure | |
JP4767115B2 (ja) | 半導体装置及びその製造方法 | |
JP3800929B2 (ja) | 半導体パッケージとその製造法及び半導体パッケージ用絶縁テープ基板 | |
JP2003318208A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2007073595A (ja) | 半導体装置の製造方法 |