JP2020077715A - 光モジュール、光通信機器および製造方法 - Google Patents

光モジュール、光通信機器および製造方法 Download PDF

Info

Publication number
JP2020077715A
JP2020077715A JP2018209182A JP2018209182A JP2020077715A JP 2020077715 A JP2020077715 A JP 2020077715A JP 2018209182 A JP2018209182 A JP 2018209182A JP 2018209182 A JP2018209182 A JP 2018209182A JP 2020077715 A JP2020077715 A JP 2020077715A
Authority
JP
Japan
Prior art keywords
gold
tin
layer
optical
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018209182A
Other languages
English (en)
Inventor
海沼　則夫
Norio Kainuma
則夫 海沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018209182A priority Critical patent/JP2020077715A/ja
Priority to US16/660,858 priority patent/US20200144213A1/en
Publication of JP2020077715A publication Critical patent/JP2020077715A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H01L2224/30505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
    • H01S5/0085—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping for modulating the output, i.e. the laser beam is modulated outside the laser cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

【課題】半導体チップに対する光デバイスの実装精度の向上を図ること。【解決手段】シリコンフォトニクスチップ１１０に対してはんだ層１２０ａを介して光デバイス１３０ａが接合されている。はんだ層１２０ａは、第１金錫層１２１ａと、バリア層１２２ａと、第２金錫層１２３ａと、を含む。第１金錫層１２１ａは、シリコンフォトニクスチップ１１０上に形成され金および錫を主成分とする。バリア層１２２ａは、第１金錫層１２１ａ上に形成され錫への拡散速度が金より遅く導電性を有する。第２金錫層１２３ａは、バリア層１２２ａ上に形成され金および錫を主成分とする。【選択図】図１

Description

本発明は、光モジュール、光通信機器および製造方法に関する。
近年、通信におけるデータ量増加に伴い、光通信機器の高周波化や多チャネル化が進んでいる。このような状況において、シリコンフォトニクスチップは、従来の半導体と同じシリコン上に電気的回路と光導波路を形成することにより、高速で高密度な光通信機器を実現できる。
一方、シリコンフォトニクスチップはその材質特性から発光させることが困難であり、半導体レーザ等の発光する光デバイスについては、はんだ付け等によりシリコンフォトニクスチップ上に実装される。シリコンフォトニクスチップ等の半導体チップに対する光デバイスのはんだ付けには、たとえば金および錫を主成分とする金錫はんだが用いられる。
また、従来、光回路基板上へ光半導体素子を接合する構成であって、光回路基板の光半導体素子実装部にはチタン等からなるバリア層が形成され、そのバリア層の上に金層と錫層とが層状に形成された構成が知られている（たとえば、下記特許文献１参照。）。また、従来、半導体素子を接合するサブマウントにおいて、融点が異なる２種類以上のはんだ層と、このはんだ層の最上層に設けられるはんだ保護層と、を有する構成が知られている（たとえば、下記特許文献２参照。）。
特開平７−９４７８６号公報 特開２００６−２７８４６３号公報
しかしながら、上述した従来技術では、たとえば金錫はんだを用いたはんだ付けにより半導体チップに対して複数の光デバイスを実装する場合に、半導体チップに対して各光デバイスを高精度に実装することが困難という問題がある。
たとえば、複数の光デバイスを半導体チップに同時に高精度に実装することは困難であるため、光デバイスは１個ずつ半導体チップに実装される。このとき、ある光デバイスのはんだ付けの際の加熱により半導体チップの温度が上昇し、それによって未実装の他の光デバイスの金錫はんだの融点が上昇する場合がある。これは、たとえば半導体チップの電極パッドの金めっき中の金原子が加熱によって金錫はんだに拡散するためである。未実装の光デバイスの金錫はんだの融点が上昇すると、その金錫はんだの溶融が困難になり、その光デバイスのはんだ付けによる高精度な実装が困難になる。
１つの側面では、本発明は、半導体チップに対する光デバイスの実装精度の向上を図ることができる光モジュール、光通信機器および製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、１つの実施態様では、半導体チップと、前記半導体チップ上に形成され金および錫を主成分とする第１金錫層と、前記第１金錫層上に形成され錫への拡散速度が金より遅く導電性を有するバリア層と、前記バリア層上に形成され金および錫を主成分とする第２金錫層と、前記第２金錫層上に設けられた光デバイスと、を備える光モジュールおよび光通信機器が提案される。
別の１つの実施態様では、半導体チップ上に形成され金および錫を主成分とする第１金錫層と、前記第１金錫層上に形成され錫への拡散速度が金より遅く導電性を有するバリア層と、前記バリア層上に形成され金および錫を主成分とする第２金錫層と、を含むはんだ層を設置し、前記はんだ層上に光デバイスを設置し、前記はんだ層の加熱および冷却を行うことにより前記半導体チップ上への前記光デバイスのはんだ付けを行う製造方法が提案される。
本発明の一側面によれば、半導体チップに対する光デバイスの実装精度の向上を図ることができるという効果を奏する。
図１は、実施の形態にかかる光モジュールの一例を示す図（その１）である。 図２は、実施の形態にかかる光モジュールの一例を示す図（その２）である。 図３は、実施の形態にかかる光モジュールのはんだ層の一例を示す図である。 図４は、実施の形態にかかる光モジュールのはんだ層を形成するはんだシートの製造方法の一例を示す図（その１）である。 図５は、実施の形態にかかる光モジュールのはんだ層を形成するはんだシートの製造方法の一例を示す図（その２）である。 図６は、実施の形態にかかる光モジュールのはんだ層を形成するはんだシートの製造方法の一例を示す図（その３）である。 図７は、実施の形態にかかる光モジュールのはんだ層を形成するはんだシートの製造方法の一例を示す図（その４）である。 図８は、実施の形態にかかる光モジュールの製造方法の一例を示す図（その１）である。 図９は、実施の形態にかかる光モジュールの製造方法の一例を示す図（その２）である。 図１０は、実施の形態にかかる光モジュールの製造方法の一例を示す図（その３）である。 図１１は、実施の形態にかかる光モジュールの製造方法の一例を示す図（その４）である。 図１２は、実施の形態にかかるはんだシートにおける金および錫の分布の一例を示す断面図である。 図１３は、実施の形態にかかる金錫シートにおける組成比と融点との関係の一例を示す図である。 図１４は、実施の形態にかかる光モジュールのはんだ層のめっきによる形成の一例を示す図である。 図１５は、実施の形態にかかる光通信機器の一例を示す上面図である。
以下に図面を参照して、本発明にかかる光モジュール、光通信機器および製造方法の実施の形態を詳細に説明する。
（実施の形態）
（実施の形態にかかる光モジュール）
図１および図２は、実施の形態にかかる光モジュールの一例を示す図である。図１に示す光モジュール１００は、送信チャネルとしてチャネル＃１〜＃４を有する４チャネルの光送信モジュールである。たとえば、光モジュール１００は、シリコンフォトニクスチップ１１０と、それぞれチャネル＃１〜＃４に対応する光デバイス１３０ａ〜１３０ｄと、を備える。
光デバイス１３０ａ〜１３０ｄのそれぞれは、たとえばレーザ光を発振し、発振したレーザ光を出射するレーザダイオードなどの半導体レーザである。また、光デバイス１３０ａ〜１３０ｄは、図１の奥行方向（図２の横方向）に配列されている。また、光デバイス１３０ａ〜１３０ｄのそれぞれは、光デバイス１３０ａ〜１３０ｄの配列方向と直交する方向（図１の右方向、図２の下方向）にレーザ光を出射する。
ここで、光デバイス１３０ａ〜１３０ｄの配列方向（図１の奥行方向、図２の横方向）をＸ軸方向とし、光デバイス１３０ａ〜１３０ｄのそれぞれのレーザ光の出射方向（図１の横方向、図２の縦方向）をＹ軸方向とする。また、Ｘ軸方向およびＹ軸方向と直交する方向（図１の縦方向、図２の奥行き方向）をＺ軸方向とする。図１は、光モジュール１００を、光デバイス１３０ａの位置のＹＺ平面で切断した場合の断面を示している。図２は、光モジュール１００をＺ軸方向からみた上面を示している。
シリコンフォトニクスチップ１１０は、シリコン基板に対してシリコンフォトニクスにより微細な光導波路構造を形成することにより実現される半導体チップである。たとえば、シリコンフォトニクスチップ１１０は、光デバイス実装部１１１および光導波路形成部１１２を有する。
光デバイス実装部１１１は、シリコンフォトニクスチップ１１０のうち光デバイス１３０ａ〜１３０ｄが実装される部分である。図１に示すように、光デバイス実装部１１１は、おもて面の高さが光導波路形成部１１２のおもて面の高さより低くなっている。ここでいう高さとは、たとえばＺ軸方向の位置である。
光デバイス実装部１１１のおもて面には、それぞれチャネル＃１〜＃４に対応し、Ｘ軸方向に配列された電極パッド１１３ａ〜１１３ｄが形成されている。電極パッド１１３ａ〜１１３ｄのそれぞれは、金（Ａｕ）を含む電極パッドである。たとえば、電極パッド１１３ａ〜１１３ｄのそれぞれは、金以外の電気伝導体（たとえば胴）などのおもて面を金によりめっきすることにより形成されている。または、電極パッド１１３ａ〜１１３ｄの全体が金により形成されていてもよい。いずれの場合においても、電極パッド１１３ａ〜１１３ｄのそれぞれの少なくともおもて面側は金により形成された金層になっている。
光導波路形成部１１２は、シリコンフォトニクスチップ１１０のうち、それぞれチャネル＃１〜＃４に対応する光導波路１１４ａ〜１１４ｄが形成される部分である。光導波路１１４ａ〜１１４ｄは、光導波路形成部１１２のおもて面付近においてＸ軸方向に配列されており、それぞれ光をＹ軸方向へ伝播させる。たとえば光導波路１１４ａは、光デバイス１３０ａから出射された光を伝播させる。同様に、光導波路１１４ｂ〜１１４ｄは、それぞれ光デバイス１３０ｂ〜１３０ｄから出射された光を伝播させる。
図１に示すように、たとえばシリコンフォトニクスチップ１１０と光デバイス１３０ａとの間ははんだ層１２０ａによって接合されている。はんだ層１２０ａは、電極パッド１１３ａ上、すなわち電極パッド１１３ａのおもて面側に形成されている。はんだ層１２０ａは、第１金錫層１２１ａ、バリア層１２２ａおよび第２金錫層１２３ａが積層された３層構造になっている。はんだ層１２０ａの構造については後述する（たとえば図３参照）。また、シリコンフォトニクスチップ１１０と光デバイス１３０ｂ〜１３０ｄとの間も、それぞれはんだ層１２０ａと同様の各はんだ層によって接合されている。
光デバイス１３０ａは、はんだ層１２０ａ上、すなわちはんだ層１２０ａのおもて面側に設置されている。たとえば光デバイス１３０ａの裏面（シリコンフォトニクスチップ１１０の側の面）には電極パッド１３２ａが形成されている。光デバイス１３０ａは、この電極パッド１３２ａがはんだ層１２０ａのおもて面に接するように設置されており、はんだ層１２０ａによって光デバイス実装部１１１に固定されるとともに、はんだ層１２０ａによって光デバイス実装部１１１と電気的に接続している。
光デバイス１３０ａは、レーザ光を発振してＹ軸方向へ出射する発光部１３１ａを有する。図１に示すレーザ光軸１０１は、発光部１３１ａから出射されるレーザ光の光軸である。光デバイス１３０ａは、この発光部１３１ａから出射された光が光導波路１１４ａに結合して光導波路１１４ａにより伝播するように、光デバイス実装部１１１に対して実装される。同様に、光デバイス１３０ｂ〜１３０ｄは、出射した光がそれぞれ光導波路１１４ｂ〜１１４ｄに結合して光導波路１１４ｂ〜１１４ｄにより伝播するように、光デバイス実装部１１１に対して実装される。
（実施の形態にかかる光モジュールのはんだ層）
図３は、実施の形態にかかる光モジュールのはんだ層の一例を示す図である。図３において、図１に示した部分と同様の部分については同一の符号を付して説明を省略する。チャネル＃１に対応するはんだ層１２０ａについて説明するが、それぞれチャネル＃２〜＃４に対応するはんだ層についても同様である。上述のように、図１に示したはんだ層１２０ａは、第１金錫層１２１ａ、バリア層１２２ａおよび第２金錫層１２３ａを有する。
第１金錫層１２１ａは、図１に示したシリコンフォトニクスチップ１１０の電極パッド１１３ａ上、すなわち電極パッド１１３ａのおもて面側に形成される。バリア層１２２ａは、第１金錫層１２１ａ上、すなわち第１金錫層１２１ａのおもて面側に形成される。第２金錫層１２３ａは、バリア層１２２ａ上、すなわちバリア層１２２ａのおもて面側に形成される。
第１金錫層１２１ａは、金および錫（Ｓｎ）を主成分とする合金（電気伝導体）である。金および錫を主成分とする合金とは、たとえば、金の含有率と錫の含有率の合計が９５％以上の合金、すなわち金および錫以外の成分の含有率が５％未満の合金である。
第２金錫層１２３ａは、金および錫を主成分とする合金（電気伝導体）である。第２金錫層１２３ａの組成は、第１金錫層１２１ａの組成と同じであってもよいし、金および錫を主成分としていれば第１金錫層１２１ａの組成と異なる組成であってもよい。
バリア層１２２ａは、はんだ層１２０ａのうち、第１金錫層１２１ａと第２金錫層１２３ａとの間の中間層として設けられている。また、バリア層１２２ａは、上述の第１金錫層１２１ａおよび第２金錫層１２３ａとは異なる電気伝導体である。また、バリア層１２２ａは、錫への拡散速度が、金の錫への拡散速度より遅い材料により形成されている。
ある物質（錫以外の物質）の錫への拡散速度とは、たとえば、その物質の加熱等によりその物質の原子が錫に拡散する速度である。拡散速度が遅いとは、たとえば、加熱等による原子の拡散が遅く、原子が拡散しにくい（拡散係数が低い）ことである。バリア層１２２ａの錫への拡散速度が金の錫への拡散速度より遅いことにより、バリア層１２２ａは、後述の第２金錫層１２３ａへの金の拡散を防ぐバリアとして作用する。この点については後述する（たとえば図１２参照）。
また、バリア層１２２ａの融点は、第１金錫層１２１ａおよび第２金錫層１２３ａの各融点より高い。これにより、たとえば第１金錫層１２１ａや第２金錫層１２３ａが高温化して溶融してもバリア層１２２ａは溶融しないようにし、バリア層１２２ａの上述のバリアとしての作用を維持することができる。
これらの条件を満たすバリア層１２２ａの材料として、一例としてはニッケル（Ｎｉ）を用いることができる。ただし、バリア層１２２ａの材料には、ニッケルに限らず、チタン（Ｔｉ）、タングステン（Ｗ）、またはこれらを含む合金など、錫への拡散速度が遅く融点が高い各種の電気伝導体を用いることができる。
（実施の形態にかかる光モジュールのはんだ層を形成するはんだシートの製造方法）
図４〜図７は、実施の形態にかかる光モジュールのはんだ層を形成するはんだシートの製造方法の一例を示す図である。図３に示したはんだ層１２０ａを形成するはんだシートの製造方法について説明する。まず、図４に示すように、図３に示した第１金錫層１２１ａとなる第１金錫シート４０１を用意する。第１金錫シート４０１は、金および錫を主成分とするシート状の合金であり、一例としては金の含有率が８０％であり錫の含有率が２０％であるシート状の合金である。
つぎに、図４に示すように、第１金錫シート４０１のおもて面に、図３に示したバリア層１２２ａとなるバリア層４０２を形成する。バリア層４０２の形成は、たとえばめっきやスパッタリングにより上述のニッケル等の層を形成することにより行うことができる。または、バリア層４０２は、シート状のニッケル等を第１金錫シート４０１のおもて面に設置することにより形成されてもよい。
つぎに、図５に示すように、バリア層４０２のおもて面に、図３に示した第２金錫層１２３ａとなる第２金錫シート５０１を設置する。第２金錫シート５０１は、金および錫を主成分とするシート状の合金であり、一例としては金の含有率が８０％であり錫の含有率が２０％であるシート状の合金である。ただし、第２金錫シート５０１の組成は、金および錫を主成分としていれば第１金錫シート４０１の組成と異なる組成であってもよい。
つぎに、図６に示すように、ローラ６０１，６０２を用いて、第１金錫シート４０１、バリア層４０２および第２金錫シート５０１を圧延する。ローラ６０１，６０２は、第１金錫シート４０１、バリア層４０２および第２金錫シート５０１を積層方向（図６の縦方向）に圧縮しながら、その積層方向と垂直な方向（図６の横方向）に移動する。これにより、図７に示すように、図３に示したはんだ層１２０ａとなるはんだシート７００を形成することができる。
なお、ローラ６０１，６０２による第１金錫シート４０１、バリア層４０２および第２金錫シート５０１の圧縮量は、図６に示す例に限らない。たとえば、ローラ６０１，６０２により、第１金錫シート４０１、バリア層４０２および第２金錫シート５０１の合計の厚さが半分程度になるように圧延を行ってもよい。
はんだシート７００は、耐熱性と導電性に優れる金錫はんだであって、中間層にバリア層４０２を含む。たとえば、第１金錫シート４０１および第２金錫シート５０１のそれぞれを、金の含有率が８０％であり錫の含有率が２０％である合金（Ａｕ８０Ｓｎ２０はんだ）としたとする。この場合に、第１金錫シート４０１および第２金錫シート５０１の融点は、約２８０℃であり（たとえば図１３参照）、たとえば銀錫（ＳｎＡｇ）はんだの融点（約２２０℃）より高い。このため、たとえば後工程で銀錫はんだ等による接合を行っても、金錫はんだで接合した光デバイスの接合部は影響されない。
（実施の形態にかかる光モジュールの製造方法）
図８〜図１１は、実施の形態にかかる光モジュールの製造方法の一例を示す図である。図８は、図１に示したシリコンフォトニクスチップ１１０の上面を示している。図８に示すシリコンフォトニクスチップ１１０の光デバイス実装予定領域８０１〜８０４は、それぞれチャネル＃１〜＃４の光デバイス１３０ａ〜１３０ｄを実装するための領域である。上述の電極パッド１１３ａ〜１１３ｄは互いに近接して配置されており、それにともなって光デバイス実装予定領域８０１〜８０４も互いに近接する。
まず、図８に示すように、電極パッド１１３ａ〜１１３ｄ上に、それぞれはんだシート７００ａ〜７００ｄが設置される。はんだシート７００ａ〜７００ｄのそれぞれは、図７に示したはんだシート７００と同様のはんだシートである。はんだシート７００ａ〜７００ｄのそれぞれは、たとえば裏面（図７の下側の面）がそれぞれ電極パッド１１３ａ〜１１３ｄと接するように設置される。
はんだシート７００ａ〜７００ｄは、それぞれ電極パッド１１３ａ〜１１３ｄ上に固定せずに設置されてもよいし、ポンチを用いた打ち抜き等によりそれぞれ電極パッド１１３ａ〜１１３ｄ上に固定されてもよい。
このように、１つのシリコンフォトニクスチップ１１０に複数の光デバイス（たとえば光デバイス１３０ａ〜１３０ｄ）を実装する場合には、まず各光デバイスに対応するはんだ（たとえばはんだシート７００ａ〜７００ｄ）を設置しておく。そして、その状態で光デバイスを１個ずつ実装していく。これは、光デバイスの接合には高い精度を要するため、複数の光デバイスを同時に実装することが困難なためである。たとえば光デバイス１３０ａ〜１３０ｄがシングルモードの半導体レーザである場合は、光デバイス１３０ａ〜１３０ｄの接合にはそれぞれ±０．５［μｍ］以下の精度を要する。
図９，図１０は、シリコンフォトニクスチップ１１０における、光導波路１１４ａや電極パッド１１３ａが設けられたチャネル＃１の部分のＹＺ平面の断面を示している。図９，図１０に示すはんだシート７００ａの第１金錫シート４０１ａは、はんだシート７００ａにおける、図７に示した第１金錫シート４０１に対応する部分である。バリア層４０２ａは、はんだシート７００ａにおける、図７に示したバリア層４０２に対応する部分である。第２金錫シート５０１ａは、はんだシート７００ａにおける、図７に示した第２金錫シート５０１に対応する部分である。
図８に示した状態において、図９に示すように、ボンディングステージ９０１上にシリコンフォトニクスチップ１１０を設置する。または、シリコンフォトニクスチップ１１０は、シリコンフォトニクスチップ１１０へのはんだシート７００ａ〜７００ｄの設置より前の時点からボンディングステージ９０１上に設置されていてもよい。
ボンディングステージ９０１は、図１０に示すボンディングツール１００１とともに、シリコンフォトニクスチップ１１０、はんだシート７００ａおよび光デバイス１３０ａを加圧するためのステージである。また、ボンディングステージ９０１は、シリコンフォトニクスチップ１１０を加熱する機能を有していてもよい。
つぎに、図９に示すように、電極パッド１１３ａ上に設置されたはんだシート７００ａのおもて面と、光デバイス１３０ａの電極パッド１３２ａと、が接するように、はんだシート７００ａ上に光デバイス１３０ａを設置する。
つぎに、図１０に示すように、光デバイス１３０ａ上にボンディングツール１００１を設置する。ボンディングツール１００１は、光デバイス１３０ａの加熱と、シリコンフォトニクスチップ１１０の側への光デバイス１３０ａの加圧と、を行う。
たとえば、このとき、光デバイス１３０ａの発光部１３１ａと光導波路１１４ａとの間の位置合わせが行われる。この位置合わせは、たとえば光デバイス１３０ａおよびシリコンフォトニクスチップ１１０にそれぞれアライメントマークを付しておき、各アライメントマークの位置関係が所定の位置関係となるように光デバイス１３０ａを移動させることにより行うことができる。これにより、図１に示したように、光デバイス１３０ａおよびシリコンフォトニクスチップ１１０が、光デバイス１３０ａの発光部１３１ａから出射された光が光導波路１１４ａへ結合する位置関係となる。
ボンディングツール１００１を用いて光デバイス１３０ａを加熱することにより、光デバイス１３０ａに接するはんだシート７００ａも加熱される。ボンディングツール１００１を用いた加熱により、はんだシート７００ａの温度を、第１金錫シート４０１ａおよび第２金錫シート５０１ａの融点以上の温度にする。一例としては、第１金錫シート４０１ａおよび第２金錫シート５０１の融点が上述のように２８０℃程度である場合に、はんだシート７００ａの温度を３００℃程度にする。これにより、第１金錫シート４０１ａおよび第２金錫シート５０１ａを溶融させることができる。
また、このとき、はんだシート７００ａの温度が、第１金錫シート４０１ａおよび第２金錫シート５０１ａの融点以上、かつバリア層４０２ａの融点未満の温度となるようにしてもよい。これにより、バリア層４０２ａが溶融して第１金錫シート４０１ａおよび第２金錫シート５０１ａの金錫と混ざり合うことを回避することができる。したがって、第１金錫シート４０１ａおよび第２金錫シート５０１ａの組成がバリア層４０２ａの材料（たとえばニッケル）により変化することを回避することができる。
つぎに、はんだシート７００ａの温度が第１金錫シート４０１ａおよび第２金錫シート５０１ａの融点未満となるようにはんだシート７００ａを冷却することにより、第１金錫シート４０１ａおよび第２金錫シート５０１ａを凝固させる。これにより、第１金錫シート４０１ａが電極パッド１１３ａと接合され、第２金錫シート５０１ａが電極パッド１３２ａと接合される。はんだシート７００ａの冷却は、たとえばボンディングツール１００１による加熱を停止したり、ボンディングツール１００１による加熱を弱めたりすることにより行うことができる。
上記のボンディングツール１００１による加熱および冷却に伴い、はんだシート７００ａは、図１，図３に示したはんだ層１２０ａとなる。また、第１金錫シート４０１ａは、図１，図３に示した第１金錫層１２１ａとなる。また、バリア層４０２ａは、図１，図３に示したバリア層１２２ａとなる。また、第２金錫シート５０１ａは、図１，図３に示した第２金錫層１２３ａとなる。これにより、図１に示したように、シリコンフォトニクスチップ１１０に対して光デバイス１３０ａがはんだ層１２０ａを介して接合される。
ボンディングツール１００１によりはんだシート７００ａの加熱を行う処理について説明したが、ボンディングステージ９０１が加熱の機能を有する場合は、ボンディングステージ９０１を用いてはんだシート７００ａの加熱を行う処理としてもよい。または、ボンディングツール１００１およびボンディングステージ９０１の両方を用いて加熱を行う処理としてもよい。ボンディングステージ９０１によるはんだシート７００ａの加熱は、ボンディングステージ９０１の熱がシリコンフォトニクスチップ１１０を介してはんだシート７００ａに伝わることにより行われる。
図１１は、図９，図１０に示した工程の後におけるシリコンフォトニクスチップ１１０の上面を示している。図１１に示すように、図９，図１０に示した工程により、図８に示したシリコンフォトニクスチップ１１０の光デバイス実装予定領域８０１に、チャネル＃１の光デバイス１３０ａを実装することができる。
つぎに、図９，図１０に示した工程と同様の工程により、シリコンフォトニクスチップ１１０の光デバイス実装予定領域８０２に光デバイス１３０ｂを実装する。つぎに、図９，図１０に示した工程と同様の工程により、シリコンフォトニクスチップ１１０の光デバイス実装予定領域８０３に光デバイス１３０ｃを実装する。つぎに、図９，図１０に示した工程と同様の工程により、シリコンフォトニクスチップ１１０の光デバイス実装予定領域８０４に光デバイス１３０ｄを実装する。
これにより、シリコンフォトニクスチップ１１０に対してチャネル＃１〜＃４の光デバイス１３０ａ〜１３０ｄを実装した光モジュール１００（図１，図２参照）を製造することができる。シリコンフォトニクスチップ１１０に対して光デバイス１３０ａ〜１３０ｄを実装した後に、ボンディングステージ９０１およびボンディングツール１００１は光モジュール１００から取り外される。
（実施の形態にかかるはんだシートにおける金および錫の分布）
図１２は、実施の形態にかかるはんだシートにおける金および錫の分布の一例を示す断面図である。図１２において、図７，図８に示した部分と同様の部分については同一の符号を付して説明を省略する。
図１２は、図８に示したシリコンフォトニクスチップ１１０の光デバイス実装部１１１における、電極パッド１１３ｂが設けられたチャネル＃２の部分のＹＺ平面の断面を示している。また、図１２は、上述のはんだシート７００ａの加熱および冷却によりシリコンフォトニクスチップ１１０にチャネル＃１の光デバイス１３０ａが実装された直後の、チャネル＃２のはんだシート７００ｂにおける、金および錫の分布の様子を示している。
図１２に示す第１金錫シート４０１ｂは、はんだシート７００ｂにおける、図７に示した第１金錫シート４０１に対応する部分である。図１２に示すバリア層４０２ｂは、はんだシート７００ｂにおける、図７に示したバリア層４０２に対応する部分である。図１２に示す第２金錫シート５０１ｂは、はんだシート７００ｂにおける、図７に示した第２金錫シート５０１に対応する部分である。
図１２に示す第１金錫シート４０１ｂおよび第２金錫シート５０１ｂにおいて、格子状のハッチを付した部分は主成分が錫となっている部分であり、格子状のハッチを付していない部分は主成分が金となっている部分である。
図１０において説明したチャネル＃１のはんだシート７００ａの加熱の際に、はんだシート７００ａの熱が、シリコンフォトニクスチップ１１０の光デバイス実装部１１１を介してチャネル＃２の電極パッド１１３ｂに伝わる。また、上述のボンディングステージ９０１による加熱を行う場合は、ボンディングステージ９０１の熱が、シリコンフォトニクスチップ１１０の光デバイス実装部１１１を介してチャネル＃２の電極パッド１１３ｂに伝わる。
それにより、電極パッド１１３ｂの金めっきの金原子１２０１の拡散が活発になり、電極パッド１１３ｂと接している第１金錫シート４０１ｂに金原子１２０１が移動する。その結果、図１２に示すように、第１金錫シート４０１ｂにおける金の含有率が多くなり、第１金錫シート４０１ｂの融点は上昇する。金の含有率が多くなることによる融点の上昇については後述する（たとえば図１３参照）。
これに対し、上述のように、第１金錫シート４０１ｂと第２金錫シート５０１ｂとの間に拡散速度が遅いバリア層４０２ｂが設けられている。このバリア層４０２ｂにより、電極パッド１１３ｂの金めっきの金原子１２０１、あるいは金の含有率が増加した第１金錫シート４０１ｂの金原子が拡散により第２金錫シート５０１ｂに移動することを抑制することができる。その結果、図１２に示すように、第２金錫シート５０１ｂの金の含有率が増加することを抑制し、第２金錫シート５０１ｂの融点の上昇を抑制することができる。
したがって、はんだシート７００ｂを用いてチャネル＃２の光デバイス１３０ｂを実装する際に、加熱によって第２金錫シート５０１ｂを溶融させることが困難になることを回避することができる。すなわち、第２金錫シート５０１ｂの溶融によるはんだシート７００ｂと光デバイス１３０ｂとの間の接合が困難になることを回避することができる。このため、シリコンフォトニクスチップ１１０に対して光デバイス１３０ｂを高精度で実装することができる。
ところで、上述したように第１金錫シート４０１ｂについては金原子１２０１の拡散により融点が上昇するが、第１金錫シート４０１ｂは、チャネル＃１のはんだシート７００ａの加熱に伴う金原子１２０１の拡散にともなって電極パッド１１３ｂと接合される。したがって、チャネル＃２の光デバイス１３０ｂを実装する際に、第１金錫シート４０１ｂの融点が上昇しており第１金錫シート４０１ｂの溶融が困難であっても、はんだシート７００ｂと電極パッド１１３ｂとの間は接合済みであり影響は少ない。
図１２において説明したように、はんだシート７００ｂにバリア層４０２ｂを設けることで、光デバイス１３０ａの実装時の加熱により電極パッド１１３ｂからの金の拡散があっても、光デバイス１３０ｂの実装が困難になることを回避することができる。
また、チャネル＃３のはんだシート７００ｃにもバリア層４０２ｂと同様のバリア層を設けることで、光デバイス１３０ａ，１３０ｂの実装時の加熱により電極パッド１１３ｃからの金の拡散があっても、光デバイス１３０ｃの実装が困難になることを回避できる。また、チャネル＃４のはんだシート７００ｄにもバリア層４０２ｂと同様のバリア層を設けることで、光デバイス１３０ａ〜１３０ｃの実装時の加熱により電極パッド１１３ｄからの金の拡散があっても、光デバイス１３０ｄの実装が困難になることを回避できる。
なお、チャネル＃１については、光デバイス１３０ａ〜１３０ｄのうち光デバイス１３０ａの実装が最初に行われるため、他チャネルの光デバイスの実装時の加熱により電極パッド１１３ａの金が拡散するということがない。このため、はんだシート７００ａは、バリア層４０２ａを含む構成でなくてもよい。たとえば、はんだシート７００ａは、第１金錫シート４０１ａおよび第２金錫シート５０１を直接重ねたものであってもよいし、第１金錫シート４０１ａや第２金錫シート５０１よりも厚い一枚の金錫シートとしてもよい。
この場合に、はんだシート７００ｂ〜７００ｄは、第１金錫シート４０１、バリア層４０２および第２金錫シート５０１を含む第１はんだ層の一例である。また、はんだシート７００ａは、第１はんだ層と異なる第２はんだ層の一例である。また、光デバイス１３０ｂ〜１３０ｄは、第１はんだ層上に設けられた第１光デバイスの一例である。また、光デバイス１３０ａは、第２はんだ層上に設けられた第２光デバイスの一例である。
このように、シリコンフォトニクスチップ１１０に対して光デバイス１３０ａ〜１３０ｄを１個ずつ実装しても、２番目以降の光デバイスの実装時にはんだ層の融点の上昇によりはんだ付けが困難になることを回避することができる。このため、シリコンフォトニクスチップ１１０に対して光デバイス１３０ａ〜１３０ｄを１個ずつ実装することが可能になり、それにより光デバイス１３０ａ〜１３０ｄの実装精度を向上させることができる。
（実施の形態にかかる金錫シートにおける組成比と融点との関係）
図１３は、実施の形態にかかる金錫シートにおける組成比と融点との関係の一例を示す図である。一例として図７に示したはんだシート７００の第２金錫シート５０１における組成比と融点との関係について説明するが、はんだシート７００の第１金錫シート４０１における組成比と融点との関係についても同様である。ここでは、第２金錫シート５０１は金および錫のみにより形成されているとする。
図１３において、横軸（Ａｕ、Ｓｎ）は第２金錫シート５０１における錫の含有率を重量パーセントで示し、縦軸は第２金錫シート５０１の融点［℃］を示している。融点特性１３０１は、第２金錫シート５０１における錫の含有率に対する第２金錫シート５０１の融点の特性を示している。
融点特性１３０１に示すように、第２金錫シート５０１は、金の含有率が８０％であり錫の含有率が２０％である組成のときに、融点が約２８０℃と低くなっているが、この組成（共晶点）から金の含有率が増加すると、融点が急激に高くなる。したがって、上述の金の拡散により第２金錫シート５０１における金の含有率が増加すると、第２金錫シート５０１の溶融が困難になり、第２金錫シート５０１による接合が困難になる。
これに対して、上述のように、第１金錫シート４０１と第２金錫シート５０１との間にバリア層４０２を設けることにより、金の拡散による第２金錫シート５０１における金の含有率の増加を抑制することができる。このため、第２金錫シート５０１による接合が困難になることを回避することができる。
（実施の形態にかかる光モジュールのはんだ層のめっきによる形成）
図１４は、実施の形態にかかる光モジュールのはんだ層のめっきによる形成の一例を示す図である。たとえばチャネル＃１について、電極パッド１１３ａ上にはんだシート７００ａを設けることによりはんだ層１２０ａを形成する場合について説明したが、電極パッド１１３ａ上にめっき層を形成することによりはんだ層１２０ａを形成することも可能である。
たとえば、図１４に示すように、電極パッド１１３ａ上に錫めっき層１４０１を形成し、錫めっき層１４０１上に金めっき層１４０２を形成し、金めっき層１４０２上にニッケルめっき層１４０３を形成する。また、ニッケルめっき層１４０３上に金めっき層１４０４を形成し、金めっき層１４０４上に錫めっき層１４０５を形成する。
そして、錫めっき層１４０５のおもて面と、光デバイス１３０ａの電極パッド１３２ａと、が接するように、錫めっき層１４０５上に光デバイス１３０ａを設置する。つぎに、図１０に示した処理と同様に、光デバイス１３０ａ上にボンディングツール１００１を設置し、加熱および加圧を行う。
ボンディングツール１００１による加熱により、錫めっき層１４０１および金めっき層１４０２が溶融し、互いに混ざり合って金錫の合金が形成される。同様に、ボンディングツール１００１による加熱により、金めっき層１４０４および錫めっき層１４０５が溶融し、互いに混ざり合って金錫の合金が形成される。一方、ニッケルめっき層１４０３は、融点が高いため、ボンディングツール１００１による加熱によって溶融しない。
つぎに、錫めっき層１４０１、金めっき層１４０２、ニッケルめっき層１４０３、金めっき層１４０４および錫めっき層１４０５を冷却する。これにより、錫めっき層１４０１と金めっき層１４０２とが混ざり合って形成された金錫の合金が凝固して図１，図３に示した第１金錫層１２１ａとなる。
同様に、ニッケルめっき層１４０３と錫めっき層１４０５とが混ざり合って形成された金錫の合金が凝固して図１，図３に示した第２金錫層１２３ａとなる。また、ニッケルめっき層１４０３は図１，図３に示したバリア層１２２ａとなる。したがって、図１，図３に示したはんだ層１２０ａが形成され、はんだ層１２０ａを介して電極パッド１１３ａと電極パッド１３２ａとが接合される。
また、図１４に示した例において、金めっき層と錫めっき層を入れ替えてもよい。たとえば、電極パッド１１３ａ上に金めっき層１４０２を形成し、金めっき層１４０２上に錫めっき層１４０１を形成し、錫めっき層１４０１上にニッケルめっき層１４０３を形成してもよい。また、ニッケルめっき層１４０３上に錫めっき層１４０５を形成し、錫めっき層１４０５上に金めっき層１４０４を形成してもよい。
チャネル＃１のバリア層１２２ａをめっき層により形成する場合について説明したが、チャネル＃２〜＃４のバリア層についてもバリア層１２２ａと同様にめっき層により形成することができる。
このように、実施の形態にかかる光モジュールにおいては、半導体チップと光デバイスの間の接合層に、半導体チップ上に形成された第１金錫層と、第１金錫層上に形成され錫への拡散速度が遅いバリア層と、バリア層上に形成された第２金錫層と、が含まれる。
このような光モジュールは、以下のように製造される。すなわち、まず、半導体チップ上にはんだ層を設置する。このはんだ層は、半導体チップ上に形成され金および錫を主成分とする第１金錫層と、第１金錫層上に形成され錫への拡散速度が遅いバリア層と、バリア層上に形成され金および錫を主成分とする第２金錫層と、を含む。
つぎに、設置したはんだ層上に光デバイスを設置し、はんだ層の加熱および冷却を行う。これにより、半導体チップ上への光デバイスのはんだ付けを行い、上述の光モジュールを製造することができる。
上述の製造工程において、複数の光デバイスに対応するはんだ層を設置した状態で光デバイスを１個ずつはんだ付けする際に、ある第１の光デバイスのはんだ付けの際の加熱により他の第２の光デバイスに対応するはんだ層へ金が拡散する。この金の拡散は、たとえば半導体チップ上に形成された金を含む電極パッドが加熱されることにより生じる。
ここで、第２の光デバイスに対応するはんだ層には錫への拡散速度が遅いバリア層が設けられているため、第２の光デバイスに対応するはんだ層の第２金錫層への金の拡散を抑制することができる。これにより、第２の光デバイスに対応するはんだ層の第２金錫層の融点が上昇することを抑制し、半導体チップに対する第２の光デバイスのはんだ付けが困難になることを回避することができる。
したがって、実施の形態にかかる製造工程によれば、半導体チップに対して複数の光デバイスを１個ずつ実装しても、２番目以降の光デバイスの実装時にはんだ層の融点の上昇によりはんだ付けが困難になることを回避することができる。このため、半導体チップに対して複数の光デバイスを１個ずつ実装することが可能になり、それにより各光デバイスの実装精度を向上させることができる。
また、実施の形態にかかる光モジュールにおいては、上述のように半導体チップに対して光デバイスが高精度に実装されているため、たとえば半導体チップ上に形成された光導波路と光デバイスとの間の光結合損失が小さく、高性能な光通信が可能である。
また、バリア層の融点を、第１金錫層および第２金錫層の融点より高くしてもよい。これにより、ある第１の光デバイスのはんだ付けの際の加熱により未実装の他の第２の光デバイスに対応するはんだ層の第１金錫層が溶融しても、第２の光デバイスに対応するはんだ層のバリア層の溶融を抑制することができる。このため、バリア層のバリアとしての作用を維持することができる。
ただし、バリア層の融点を、第１金錫層および第２金錫層の融点以下としてもよい。この場合は、ある第１の光デバイスのはんだ付けの際に、未実装の他の第２の光デバイスに対応するはんだ層のバリア層が溶融しないように加熱を行う。これにより、バリア層の融点が低くても、バリア層のバリアとしての作用を維持することができる。
（実施の形態にかかる光通信機器）
図１５は、実施の形態にかかる光通信機器の一例を示す上面図である。図１５に示す光通信機器１５００は、上述の光モジュール１００を用いた光通信機器である。図１５に示す例では、光通信機器１５００は、送信チャネルとしてチャネル＃１〜＃４を有し、受信チャネルとしてチャネル＃５〜＃８を有する。たとえば、光通信機器１５００は、シリコンフォトニクスチップ１１０および光デバイス１３０ａ〜１３０ｄを備える。
光通信機器１５００のシリコンフォトニクスチップ１１０には、駆動回路１５１０と、光導波路１１４ａ〜１１４ｄと、光変調器１５２０と、光導波路１５３１〜１５３４と、光導波路１５４１〜１５４４と、光受信器１５５０と、が形成されている。
駆動回路１５１０は、たとえば図２に示した電極パッド１１３ａ〜１１３ｄを有し、それぞれ電極パッド１１３ａ〜１１３ｄを介して光デバイス１３０ａ〜１３０ｄへ駆動電流を供給することにより光デバイス１３０ａ〜１３０ｄを駆動する。
光デバイス１３０ａ〜１３０ｄは、それぞれ電極パッド１１３ａ〜１１３ｄを介して駆動回路１５１０から供給された駆動電流によりレーザ光を発振し、発振したレーザ光をそれぞれ光導波路１１４ａ〜１１４ｄへ出射する。光導波路１１４ａ〜１１４ｄは、それぞれ光デバイス１３０ａ〜１３０ｄから出射されたレーザ光を伝播させて光変調器１５２０へ出射する。
光変調器１５２０は、それぞれ光導波路１１４ａ〜１１４ｄから出射されたレーザ光を変調し、変調により得られた光信号をそれぞれ光導波路１５３１〜１５３４へ出射する。光導波路１５３１〜１５３４のそれぞれは、光変調器１５２０から出射されたレーザ光を伝播させてシリコンフォトニクスチップ１１０の外部へ送出する。これにより、チャネル＃１〜＃４の各光信号が光通信機器１５００の対向装置へ送信される。
光導波路１５４１〜１５４４には、光通信機器１５００の対向装置から送信された、それぞれチャネル＃５〜＃８の光信号が入射する。光導波路１５４１〜１５４４のそれぞれは、入射した光信号を伝播させて光受信器１５５０へ出射する。光受信器１５５０は、光導波路１５４１〜１５４４から出射されたチャネル＃１〜＃４の各光信号を受信する。たとえば、光受信器１５５０は、チャネル＃１〜＃４の各光信号を復調する光復調器、光復調器により復調された各光信号を受光する受光部、受光部により得られた各信号を復号する復号回路等を含む。
ここで、上述した駆動回路１５１０、光導波路１１４ａ〜１１４ｄ，１５３１〜１５３４，１５４１〜１５４４および光受信器１５５０は、たとえばシリコンフォトニクスによってシリコンフォトニクスチップ１１０に形成することができる。一方、シリコンフォトニクスチップ１１０はその材質特性から発光させることが困難であり、発光する光デバイス１３０ａ〜１３０ｄについては、シリコンフォトニクスによってシリコンフォトニクスチップ１１０に形成することが困難である。このため、光デバイス１３０ａ〜１３０ｄは、上述のようにシリコンフォトニクスチップ１１０上にはんだにより実装される。
図１５においては、光信号の送信および受信が可能な光通信機器１５００について説明したが、たとえば図１５に示した光通信機器１５００から光導波路１５４１〜１５４４および光受信器１５５０を省き、光信号の送信を行う光通信機器としてもよい。
このように、実施の形態にかかる光通信機器においては、上述の実施の形態にかかる光モジュールと同様に半導体チップに対して光デバイスが高精度に実装することができる。このため、たとえば半導体チップ上に形成された光導波路と光デバイスとの間の光結合損失が小さく、高性能な光通信が可能である。
上述した光モジュール１００や光通信機器１５００において、光デバイスとして半導体レーザをシリコンフォトニクスチップ１１０に実装する構成について説明したが、シリコンフォトニクスチップ１１０に実装する光デバイスは半導体レーザに限らない。たとえば、半導体レーザに代えてＳＯＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒ：半導体光増幅器）をシリコンフォトニクスチップ１１０に実装する構成としてもよい。すなわち、シリコンフォトニクスチップ１１０に実装する光デバイスは、たとえば光を出射する各種の光デバイスとすることができる。
また、光モジュール１００が４チャネルの光送信モジュールである場合について説明したが、光モジュール１００のチャネル数は、たとえば２チャネル以上の任意のチャネル数とすることができる。
以上説明したように、光モジュール、光通信機器および製造方法によれば、半導体チップに対する光デバイスの実装精度の向上を図ることができる。
上述した各実施の形態に関し、さらに以下の付記を開示する。
（付記１）半導体チップと、
前記半導体チップ上に形成され金および錫を主成分とする第１金錫層と、
前記第１金錫層上に形成され錫への拡散速度が金より遅く導電性を有するバリア層と、
前記バリア層上に形成され金および錫を主成分とする第２金錫層と、
前記第２金錫層上に設けられた光デバイスと、
を備えることを特徴とする光モジュール。
（付記２）前記半導体チップ上には金を含む電極パッドが形成されており、
前記第１金錫層は前記電極パッド上に形成されている、
ことを特徴とする付記１に記載の光モジュール。
（付記３）前記半導体チップ上に形成された、前記第１金錫層、前記バリア層および前記第２金錫層を含む第１はんだ層と、
前記半導体チップ上に形成された、前記第１はんだ層とは異なる第２はんだ層と、
前記第１はんだ層上に設けられた前記光デバイスと、
前記第２はんだ層上に設けられた、前記光デバイスとは異なる光デバイスと、
を備えることを特徴とする付記１または２に記載の光モジュール。
（付記４）前記バリア層の融点は、前記第１金錫層および前記第２金錫層の融点より高いことを特徴とする付記１〜３のいずれか一つに記載の光モジュール。
（付記５）前記半導体チップは光導波路が形成されたシリコンフォトニクスチップであり、
前記光デバイスは、前記光導波路へ光を出射する半導体レーザまたは半導体光増幅器である、
ことを特徴とする付記１〜４のいずれか一つに記載の光モジュール。
（付記６）前記バリア層は、ニッケル、チタン、タングステンの少なくともいずれかにより形成されることを特徴とする付記１〜５のいずれか一つに記載の光モジュール。
（付記７）光導波路が形成された半導体チップと、
前記半導体チップ上に形成され金および錫を主成分とする第１金錫層と、
前記第１金錫層上に形成され錫への拡散速度が金より遅く導電性を有するバリア層と、
前記バリア層上に形成され金および錫を主成分とする第２金錫層と、
前記第２金錫層上に設けられ、前記光導波路へ光を出射する光デバイスと、
前記光デバイスを駆動する駆動回路と、
を備えることを特徴とする光通信機器。
（付記８）半導体チップ上に形成され金および錫を主成分とする第１金錫層と、前記第１金錫層上に形成され錫への拡散速度が金より遅く導電性を有するバリア層と、前記バリア層上に形成され金および錫を主成分とする第２金錫層と、を含むはんだ層を設置し、
前記はんだ層上に光デバイスを設置し、
前記はんだ層の加熱および冷却を行うことにより前記半導体チップ上への前記光デバイスのはんだ付けを行う、
ことを特徴とする製造方法。
（付記９）前記はんだ層は、金および錫を主成分とする金錫シート上に前記バリア層を形成し、前記バリア層上に金および錫を主成分とするシートを設置することにより形成されることを特徴とする付記８に記載の製造方法。
（付記１０）前記はんだ層を設置する際に、前記半導体チップ上に、金を主成分とするめっきおよび錫を主成分とするめっきを形成することにより前記第１金錫層を形成し、前記第１はんだに錫への拡散速度が金より遅く導電性を有するめっきを形成することにより前記バリア層を形成し、前記バリア層上に金を主成分とするめっきおよび錫を主成分とするめっきを形成することにより前記第２金錫層を形成することを特徴とする付記８に記載の製造方法。
（付記１１）前記半導体チップ上に、前記はんだ層（以下「第１はんだ層」とする。）と異なる第２はんだ層と、前記第１はんだ層と、を設置し、
前記第２はんだ層上に前記光デバイス（以下「第１光デバイス」とする。）と異なる第２光デバイスを設置し、
前記第２はんだ層の加熱および冷却を行うことにより前記半導体チップ上への前記第２光デバイスのはんだ付けを行い、
前記第１はんだ層上に前記第１光デバイスを設置し、
前記第１はんだ層の加熱および冷却を行うことにより前記半導体チップ上への前記第１光デバイスのはんだ付けを行う、
ことを特徴とする付記８〜１０のいずれか一つに記載の製造方法。
１００ 光モジュール
１０１ レーザ光軸
１１０ シリコンフォトニクスチップ
１１１ 光デバイス実装部
１１２ 光導波路形成部
１１３ａ〜１１３ｄ，１３２ａ 電極パッド
１１４ａ〜１１４ｄ，１５３１〜１５３４，１５４１〜１５４４ 光導波路
１２０ａ はんだ層
１２１ａ 第１金錫層
１２２ａ，４０２，４０２ａ，４０２ｂ バリア層
１２３ａ 第２金錫層
１３０ａ〜１３０ｄ 光デバイス
１３１ａ 発光部
４０１，４０１ａ，４０１ｂ 第１金錫シート
５０１，５０１ａ，５０１ｂ 第２金錫シート
７００，７００ａ〜７００ｄ はんだシート
６０１，６０２ ローラ
８０１〜８０４ 光デバイス実装予定領域
９０１ ボンディングステージ
１００１ ボンディングツール
１２０１ 金原子
１３０１ 融点特性
１４０１，１４０５ 錫めっき層
１４０２，１４０４ 金めっき層
１４０３ ニッケルめっき層
１５００ 光通信機器
１５１０ 駆動回路
１５２０ 光変調器
１５５０ 光受信器

Claims (6)

  1. 半導体チップと、
    前記半導体チップ上に形成され金および錫を主成分とする第１金錫層と、
    前記第１金錫層上に形成され錫への拡散速度が金より遅く導電性を有するバリア層と、
    前記バリア層上に形成され金および錫を主成分とする第２金錫層と、
    前記第２金錫層上に設けられた光デバイスと、
    を備えることを特徴とする光モジュール。
  2. 前記半導体チップ上には金を含む電極パッドが形成されており、
    前記第１金錫層は前記電極パッド上に形成されている、
    ことを特徴とする請求項１に記載の光モジュール。
  3. 前記半導体チップ上に形成された、前記第１金錫層、前記バリア層および前記第２金錫層を含む第１はんだ層と、
    前記半導体チップ上に形成された、前記第１はんだ層とは異なる第２はんだ層と、
    前記第１はんだ層上に設けられた前記光デバイスと、
    前記第２はんだ層上に設けられた、前記光デバイスとは異なる光デバイスと、
    を備えることを特徴とする請求項１または２に記載の光モジュール。
  4. 前記バリア層の融点は、前記第１金錫層および前記第２金錫層の融点より高いことを特徴とする請求項１〜３のいずれか一つに記載の光モジュール。
  5. 光導波路が形成された半導体チップと、
    前記半導体チップ上に形成され金および錫を主成分とする第１金錫層と、
    前記第１金錫層上に形成され錫への拡散速度が金より遅く導電性を有するバリア層と、
    前記バリア層上に形成され金および錫を主成分とする第２金錫層と、
    前記第２金錫層上に設けられ、前記光導波路へ光を出射する光デバイスと、
    前記光デバイスを駆動する駆動回路と、
    を備えることを特徴とする光通信機器。
  6. 半導体チップ上に形成され金および錫を主成分とする第１金錫層と、前記第１金錫層上に形成され錫への拡散速度が金より遅く導電性を有するバリア層と、前記バリア層上に形成され金および錫を主成分とする第２金錫層と、を含むはんだ層を設置し、
    前記はんだ層上に光デバイスを設置し、
    前記はんだ層の加熱および冷却を行うことにより前記半導体チップ上への前記光デバイスのはんだ付けを行う、
    ことを特徴とする製造方法。
JP2018209182A 2018-11-06 2018-11-06 光モジュール、光通信機器および製造方法 Pending JP2020077715A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018209182A JP2020077715A (ja) 2018-11-06 2018-11-06 光モジュール、光通信機器および製造方法
US16/660,858 US20200144213A1 (en) 2018-11-06 2019-10-23 Optical module, optical communication device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018209182A JP2020077715A (ja) 2018-11-06 2018-11-06 光モジュール、光通信機器および製造方法

Publications (1)

Publication Number Publication Date
JP2020077715A true JP2020077715A (ja) 2020-05-21

Family

ID=70458643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018209182A Pending JP2020077715A (ja) 2018-11-06 2018-11-06 光モジュール、光通信機器および製造方法

Country Status (2)

Country Link
US (1) US20200144213A1 (ja)
JP (1) JP2020077715A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020110783A1 (ja) * 2018-11-30 2020-06-04 パナソニックセミコンダクターソリューションズ株式会社 半導体レーザ装置

Also Published As

Publication number Publication date
US20200144213A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
US7596289B2 (en) Optical/electrical hybrid substrate
TWI379432B (en) Semiconductor light emitting element and a fabrication method thereof
JP2013153136A (ja) 発光モジュール及び光トランシーバ
JP2018093007A (ja) 光モジュール及び光モジュールの製造方法
JP2005079385A (ja) 光半導体装置および光信号入出力装置
JP2005286225A (ja) インターフェイスモジュール付ｌｓｉパッケージ、ｌｓｉパッケージ及び伝送線路ヘッダー
JP2011064813A (ja) 光素子搭載基板、光電気混載基板および電子機器
JP2022062119A (ja) キャリア実装構造
JP2020077715A (ja) 光モジュール、光通信機器および製造方法
JP4764669B2 (ja) 光パッケージ、光素子付き光パッケージ及び光導波路モジュール
TW200849751A (en) Optical semiconductor device
US20200144787A1 (en) Optical module, optical communication device, and manufacturing method thereof
JP2010199324A (ja) 半導体レーザ素子アレイの実装構造
JPH11145562A (ja) 半導体レーザ装置
JP4104889B2 (ja) 光半導体装置
JP2004335584A (ja) 半導体パッケージ
JP2002111113A (ja) 光モジュール
JP3371954B2 (ja) 光・電気混載モジュール
US20230061980A1 (en) Opto-electric hybrid board
CN114930214A (zh) 光电传输复合模块和光电混载基板
JP5444975B2 (ja) 光導波路構造体、光電気混載基板および電子機器
JP2009086539A (ja) 光モジュール
CN112713495A (zh) 光电子封装和其制造方法
JP2015065255A (ja) 光電融合モジュール
JPH06246479A (ja) 接合金属シート