JP5444975B2 - 光導波路構造体、光電気混載基板および電子機器 - Google Patents

光導波路構造体、光電気混載基板および電子機器 Download PDF

Info

Publication number
JP5444975B2
JP5444975B2 JP2009208706A JP2009208706A JP5444975B2 JP 5444975 B2 JP5444975 B2 JP 5444975B2 JP 2009208706 A JP2009208706 A JP 2009208706A JP 2009208706 A JP2009208706 A JP 2009208706A JP 5444975 B2 JP5444975 B2 JP 5444975B2
Authority
JP
Japan
Prior art keywords
optical waveguide
hole
optical
opto
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009208706A
Other languages
English (en)
Other versions
JP2011059353A (ja
Inventor
洋次 白土
誠 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2009208706A priority Critical patent/JP5444975B2/ja
Publication of JP2011059353A publication Critical patent/JP2011059353A/ja
Application granted granted Critical
Publication of JP5444975B2 publication Critical patent/JP5444975B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光導波路構造体、光電気混載基板および電子機器に関するものである。
近年、情報化の波とともに、大容量の情報を高速でやりとりできる広帯域回線(ブロードバンド)の普及が進んでいる。また、これらの広帯域回線に情報を伝送する装置として、ルーター装置、WDM(Wavelength Division Multiplexing)装置等の伝送装置が用いられている。これらの伝送装置内には、LSIのような演算素子、メモリーのような記憶素子等が組み合わされた信号処理基板が多数設置されており、各回線の相互接続を担っている。
各信号処理基板には、演算素子や記憶素子等が電気配線で接続された回路が構築されているが、近年、処理する情報量の増大に伴って、各基板では、極めて高いスループットで情報を伝送することが要求されている。しかしながら、情報伝送の高速化に伴い、クロストークや高周波ノイズの発生、電気信号の劣化、特性インピーダンスの不整合等の問題が顕在化しつつある。このため、電気配線がボトルネックとなって、信号処理基板のスループットの向上が困難になっている。
一方、光搬送波を使用してデータを移送する光通信技術が開発され、近年、この光搬送波を、一地点から他地点に導くための手段として、光導波路が普及しつつある。この光導波路は、線状のコア部と、その周囲を覆うように設けられたクラッド部とを有している。コア部は、光搬送波の光に対して実質的に透明な材料によって構成され、クラッド部は、コア部より屈折率が低い材料によって構成されている。
このような光導波路では、コア部の一端から導入された光が、クラッド部との境界で反射しながら他端に搬送される。光導波路の入射側には、半導体レーザー等の発光素子が配置され、出射側には、フォトダイオード等の受光素子が配置される。発光素子から入射された光は光導波路を伝搬し、受光素子により受光され、受光した光の明滅パターンに基づいて通信を行う。
最近になって、信号処理基板内の電気配線を光導波路で置き換える動きが進んでいる。電気配線を光導波路で置き換えることにより、前述したような電気配線の問題が解消され、信号処理基板のさらなる高スループット化が可能になると期待されている。
ところで、演算素子や記憶素子はもちろん、光信号と電気信号の相互変換を担う発光素子や受光素子のような各素子の駆動には電力を供給するための電気配線が不可欠である。このため信号処理基板には、電気配線と光導波路とが混載されることとなり、このような基板(光電気混載基板)の開発が進められている。
例えば、特許文献1には、光送信用ICおよび光受信用ICを搭載するとともに、光送信用ICと光受信用ICとの間で光信号の伝送を行うための薄膜状の光導波路を形成した、光信号を伝送可能なプリント基板について記載されている。また、プリント基板には厚み方向に貫通するスルーホールが設けられており、このスルーホールを介して、プリント基板のそれぞれ異なる面に搭載された光送信用ICと光導波路との間、および、光受信用ICと光導波路との間がそれぞれ光学的に接続されている。
また、光導波路の両端面は、それぞれ光導波路を斜めに横切るように加工されており、この両端面において光が反射されることにより、光の進行方向が変更されるよう構成されている。すなわち、光導波路の両端部には、ミラー(光路変換構造)が形成されている。
ところで、このミラーの形成には極めて高い加工精度が要求されるが、薄膜状の光導波路に対して高精度の加工を施すことは困難である。このため、従来は、十分な精度のミラーを得ることができず、光送信用ICと光導波路との間および光受信用ICと光導波路との間の結合損失が大きくなるという問題がある。
また、ミラーの加工精度は、光の反射角にも大きな影響を及ぼす。ところが、上述したように十分な精度のミラーが得られないことから、各ICと光導波路との位置関係を安定させることができず、位置合わせの難易度が極めて高くなる。
一方、特許文献2には、プリント配線板と、その上に設けられた発光素子および受光素子とを有する光電気混載配線板について記載されている。また、発光素子および受光素子は、それぞれ発光部と受光部とが向かい合うように配置されており、発光部と受光部との間がミラーを介さずに光導波路で直接結合されている。
このような構成の光電気混載配線板では、発光素子または受光素子と光導波路との間の結合損失が抑制されるものの、発光素子と受光素子との間に光導波路を固定する際に、その位置合わせに困難が伴う。特に光導波路を宙に浮かせた状態で引っ張りつつ、両端部を各素子に対して正確に位置合わせをする作業は、高度で繊細な技術を必要とする。また、光導波路の長さと、両素子間の距離とが一致していなければ、光導波路と両素子との間で光学的接続および機械的接続を行うことができない。このため、このような構成の光電気混載基板を製造するのは容易ではなく、生産性の著しい低下を招くこととなる。
さらに、発光素子や受光素子は、通常CANパッケージに実装されているが、特許文献2に示すように、このCANパッケージの平面部とプリント配線板とが垂直になるように固定する場合、固定に寄与する面積が小さいため十分な固定強度が得られない。
特開2005−294407号公報 特開2004−206015号公報
本発明の目的は、電気配線と受発光素子との間の電気的接続を容易に行いつつ、光導波路に対して受発光素子の位置を正確に合わせることができ、その位置を確実に保持し得る光導波路構造体、かかる光導波路構造体を備え、光導波路と受発光素子との間の結合損失が十分に抑制された光電気混載基板、および前記光電気混載基板を備えた電子機器を提供することにある。
このような目的は、下記(1)〜(13)の本発明により達成される。
(1) 線状のコア部と該コア部の側面を覆うように設けられたクラッド部とを備える光導波路が形成された光回路層と、電気配線が形成された電気回路層と、前記光回路層および前記電気回路層の少なくとも一方を支持する支持基板とを、前記電気回路層、前記支持基板および前記光回路層の順で積層してなる積層体と、
前記コア部の端部または途中に設けられ、前記積層体を厚さ方向に貫通する貫通孔と、
前記貫通孔内に挿入され、受光部または発光部と電極パッドとを備える光素子と、
を有し、
前記電気配線は、その少なくとも一方の端部が湾曲または屈曲した部位であって平面視されたとき前記貫通孔内の途中まで突出してなる突出部を備えており、前記突出部は、前記電極パッドを付勢するよう構成されていることを特徴とする光電気混載基板
(2) 前記突出部は、前記電気配線の前記端部が前記支持基板側に湾曲または屈曲した部位である上記(1)に記載の光電気混載基板
(3) 前記突出部は、前記電気配線の前記端部が前記支持基板側とは反対側に湾曲または屈曲した部位である上記(1)に記載の光電気混載基板。
(4) 前記貫通孔は、その平面視における中心と、前記コア部の延長線とが一致するように設けられている上記(1)ないし(3)のいずれかに記載の光電気混載基板
(5) 前記貫通孔の内面のうち、前記コア部が露出している面は、前記コア部の延伸方向に対して直交している上記(1)ないし(4)のいずれかに記載の光電気混載基板
(6) 当該光電気混載基板は、2本の前記電気配線を備えており、
前記各電気配線が備える2つの突出部は、前記線状のコア部に対して線対称の関係で配置されている上記(1)ないし(5)のいずれかに記載の光電気混載基板
(7) 線状のコア部と該コア部の側面を覆うように設けられたクラッド部とを備える光導波路が形成された光回路層と、電気配線が形成された電気回路層と、前記光回路層および前記電気回路層の少なくとも一方を支持する支持基板とを、前記電気回路層、前記支持基板および前記光回路層の順で積層してなる積層体と、
前記コア部の端部または途中に設けられ、前記積層体を厚さ方向に貫通する貫通孔と、
を有し、
前記電気配線は、その少なくとも一方の端部が平面視において前記貫通孔内の途中まで突出した部位であってフライングリードの形態をなす突出部を備えていることを特徴とする光導波路構造体。
(8) 前記突出部の長さは、平面視において30〜200μmである上記(7)に記載の光導波路構造体。
(9) 前記突出部の表面は、導電性材料で構成された被覆層で覆われている上記(7)または(8)に記載の光導波路構造体。
(10) 前記貫通孔は、レーザー加工により形成されたものである上記(7)ないし(9)のいずれかに記載の光導波路構造体。
(11) 前記貫通孔および前記突出部は、レーザー加工の加工レートの差を利用して、前記支持基板および前記光回路層を加工しつつ、前記電気配線の前記端部を選択的に残すことにより形成されたものである上記(7)ないし(10)のいずれかに記載の光導波路構造体。
(12) 前記突起部は、焼鈍処理が施されたものである上記(7)ないし(11)のいずれかに記載の光導波路構造体。
(13) 上記(1)ないし(6)のいずれかに記載の光電気混載基板を備えたことを特徴とする電子機器。
本発明によれば、受発光素子の搭載部を有し、この搭載部に受発光素子を搭載した際に、電気回路と受発光素子との間の電気的接続を容易に行いつつ、光回路に対して受発光素子の位置を正確に合わせることができ、その位置を確実に保持し得る光導波路構造体が得られる。
また、ミラーのような光路変換構造を用いることなく受発光素子と光回路との光学的な接続を行うことができるため、光路変換時の光損失が発生せず、光回路と受発光素子との間の結合損失が十分に抑制された光電気混載基板、およびこのような低損失の光電気混載基板を備えた信頼性の高い電子機器が得られる。
本発明の光電気混載基板の実施形態を示す断面図および下面図である。 図1に示す光素子の一部を模式的に示す正面図である。 図1に示す光電気混載基板の製造方法を説明するための図である。 図1に示す光電気混載基板を製造するのに用いられる本発明の光導波路構造体の実施形態を示す断面図および下面図である。 図1に示す光電気混載基板の製造方法を説明するための図(断面図)である。 図5に示す光電気混載基板の製造方法の他の構成例を説明するための図である。 図5に示す光電気混載基板の製造方法の他の構成例を説明するための図である。
以下、本発明の光導波路構造体、光電気混載基板および電子機器について添付図面に示す好適実施形態に基づいて詳細に説明する。
<光電気混載基板>
図1は、本発明の光電気混載基板の実施形態を示す(a)断面図および(b)下面図、図2は、図1に示す光素子の一部を模式的に示す正面図、図3は、図1に示す光電気混載基板の製造方法を説明するための図、図4は、図1に示す光電気混載基板を製造するのに用いられる本発明の光導波路構造体の実施形態を示す(a)断面図および(b)下面図、図5は、図1に示す光電気混載基板の製造方法を説明するための図(断面図)、図6、7は、それぞれ図5に示す光電気混載基板の製造方法の他の構成例を説明するための図である。なお、以下の説明では、図1(a)、図2〜3、図4(a)および図5〜7の上側を「上」、下側を「下」という。また、各図では、光導波路構造体および光電気混載基板の厚さ方向を強調して記載されている。
図1に示す光電気混載基板1は、光導波路21が形成された光回路層2と、その下方に設けられ、電気配線31が形成された電気回路層3と、光回路層2と電気回路層3との間に設けられた支持基板4と、光回路層2の上方に設けられた支持基板5とを積層してなる積層体と、この積層体に形成された貫通孔6内に挿入された受発光素子(光素子)7とを有するものである。
受発光素子7は、電気信号を光信号に変換し、発光部から光信号を発光して光導波路21に入射させる発光素子、または、光導波路21から出射した光信号を受光部で受光して電気信号に変換する受光素子である。図1(b)に示す受発光素子7は、受発光部71と電極パッド72とを有するものである。
ここで、積層体は帯状をなしており、貫通孔6は、この積層体の右側端部を厚さ方向に貫通するものである。
受発光素子7がこの貫通孔6内に挿入されることにより、光回路層2と受発光素子7との光学的接続、および、電気回路層3と受発光素子7との電気的接続を、同時にかつ簡単に行うことができる。また、この光学的接続は、ミラー等の光路変換構造を介在させることなく、光導波路21を介して直接接続することにより行われることから、光回路層2と受発光素子7との間の結合損失を確実に抑制することを可能にする。
さらには、貫通孔6内に受発光素子7が挿入されることによって、受発光素子7が確実に固定される。
以下、光電気混載基板1の各部について詳述する。
(光回路層)
図1(a)に示す光回路層2は、下方からクラッド層(下部クラッド層)211、コア層213、およびクラッド層(上部クラッド層)212をこの順で積層してなる光導波路21で構成されている。このうちコア層213には、図1(b)に示すように、平面視で線状のコア部214と、このコア部214の側面に隣接する側面クラッド部215とが形成されている。コア部214は、帯状をなす積層体の長手方向に沿って直線状に設けられており、その右側端部は、コア層213の右側端面に露出している。また、コア部214は、積層体の幅のほぼ中央に位置している。
図1に示す光導波路21では、コア部214の一方の端部に入射された光を、コア部214とクラッド部(各クラッド層211、212および各側面クラッド部215)との界面で全反射させ、他方の端部に伝搬させることができる。これにより、出射端で受光した光の明滅パターンに基づいて光通信を行うことができる。
コア部214とクラッド部との界面で全反射を生じさせるためには、界面に屈折率差が存在する必要がある。コア部214の屈折率は、クラッド部の屈折率より大きければよいが、その差は特に限定されないものの、0.5%以上であるのが好ましく、0.8%以上であるのがより好ましい。一方、上限値は、特に設定されなくてもよいが、好ましくは5.5%程度とされる。屈折率の差が前記下限値未満であると光を伝達する効果が低下する場合があり、前記上限値を超えても、光の伝送効率のそれ以上の増大は期待できない。
なお、前記屈折率差とは、コア部214の屈折率をA、クラッド部の屈折率をBとしたとき、次式で表わされる。
屈折率差(%)=|A/B−1|×100
また、図1に示す構成では、コア部214は、平面視で直線状に形成されているが、途中で湾曲、分岐等していてもよく、その形状は任意である。
また、コア部214の横断面形状は、正方形または矩形(長方形)のような四角形であるのが一般的であるが、特に限定されず、真円、楕円のような円形、菱形、三角形、五角形のような多角形であってもよい。
コア部214の幅および高さは、特に限定されないが、それぞれ、1〜200μm程度であるのが好ましく、5〜100μm程度であるのがより好ましく、20〜70μm程度であるのがさらに好ましい。
コア層213の構成材料は、上記の屈折率差が生じる材料であれば特に限定されないが、具体的には、アクリル系樹脂、メタクリル系樹脂、ポリカーボネート、ポリスチレン、エポキシ樹脂、ポリアミド、ポリイミド、ポリベンゾオキサゾール、ポリシラン、ポリシラザン、また、ベンゾシクロブテン系樹脂やノルボルネン系樹脂等の環状オレフィン系樹脂のような各種樹脂材料の他、石英ガラス、ホウケイ酸ガラスのようなガラス材料等を用いることができる。
また、これらの中でも特にノルボルネン系樹脂が好ましい。これらのノルボルネン系ポリマーは、例えば、開環メタセシス重合(ROMP)、ROMPと水素化反応との組み合わせ、ラジカルまたはカチオンによる重合、カチオン性パラジウム重合開始剤を用いた重合、これ以外の重合開始剤(例えば、ニッケルや他の遷移金属の重合開始剤)を用いた重合等、公知のすべての重合方法で得ることができる。
一方、各クラッド層211、212は、それぞれ、コア層213の下部および上部に位置するクラッド部を構成するものである。このような各クラッド層211、212は、各側面クラッド部215とともに、コア部214の外周を囲むクラッド部を構成し、これにより光導波路21は導光路として機能する。
クラッド層211、212の平均厚さは、コア層213の平均厚さ(各コア部214の平均高さ)の0.1〜1.5倍程度であるのが好ましく、0.2〜1.25倍程度であるのがより好ましく、具体的には、クラッド層211、212の平均厚さは、特に限定されないが、それぞれ、通常、1〜200μm程度であるのが好ましく、5〜100μm程度であるのがより好ましく、10〜60μm程度であるのがさらに好ましい。これにより、光回路層2が必要以上に大型化(厚膜化)するのを防止しつつ、クラッド層としての機能が好適に発揮される。
また、各クラッド層211、212の構成材料としては、例えば、前述したコア層213の構成材料と同様の材料を用いることができるが、特にノルボルネン系ポリマーが好ましい。
また、コア層213の構成材料およびクラッド層211、212の構成材料を選択する場合、両者の間の屈折率差を考慮して材料を選択すればよい。具体的には、コア層213とクラッド層211、212との境界において光を確実に全反射させるため、コア層213の構成材料が十分に大きくなるように材料を選択すればよい。これにより、光回路層2の厚さ方向において十分な屈折率差が得られ、コア部214からクラッド層211、212に光が漏れ出るのを抑制することができる。
なお、光の減衰を抑制する観点からは、コア層213の構成材料とクラッド層211、212の構成材料との密着性(親和性)が高いことも重要である。
(電気回路層)
図1に示す電気回路層3は、2本の直線状の電気配線31を含んでいる。これらの電気配線31は、互いに離間して配置されており、コア部214に沿って互いに平行に設けられている。また、2本の電気配線31は、直線状のコア部214に対して線対称の関係になるよう配置されている。すなわち、2本の電気配線31は、図1(b)に示すように、コア部214を挟んでそれぞれ等距離の位置に設けられている。
なお、2本の電気配線31の右側端部は、それぞれ光導波路21の右側端面から若干左側に後退した個所に位置している。そして、各電気配線31の右側端部は、貫通孔6の下方に突出した状態となっており、この突出した部分が突出部311である。この突出部311は、貫通孔6内に挿入された受発光素子7の電極パッド72に接触しており、各電気配線31と受発光素子7との電気的接続を担っている。
また、この突出部311の位置は、受発光素子7における電極パッド72の位置に応じて設定されればよく、図1(b)の位置に限定されない。例えば、図1(b)に示す受発光素子7では、左側の面に受発光部71と電極パッド72とが併設されているが、電極パッド72が右側の面に設けられている場合には、それに合わせて、突出部311の位置も貫通孔6の右側に配置される。
電気配線31は、例えば、一旦全面に形成された導電層を直線状にパターニングする方法、あらかじめ線状にパターニングされた導電層を転写する方法等により形成される。この電気配線31は、受発光素子7と、図示しない電源や各種ICとの間を電気的に接続するものであり、受発光素子7に駆動電力を供給したり、制御信号を送出するものである。かかる電気配線31により、受発光素子7の駆動を制御することができる。
電気回路層3(電気配線31)の平均厚さは、電気配線31の構成材料や電気配線31に要求される電気抵抗値等に応じて適宜設定されるものの、一例として1〜30μm程度とされる。
また、電気配線31の幅も、電気配線31の構成材料や電気配線31に要求される電気抵抗値等に応じて適宜設定されるものの、一例として2〜1000μm程度であるのが好ましく、5〜500μm程度であるのがより好ましい。
電気配線31の構成材料としては、例えば、アルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)等の各種金属材料が挙げられる。
また、各電気配線31の突出部311と受発光素子7の電極パッド72との間は、単に接触しているのみであっても十分な電気的接続が図られるが、導電性材料を介して、または直接接合により接続されているのが好ましい。これにより、長期にわたって良好な電気的接続が保持される。
導電性材料としては、各種ハンダ、各種ろう材、各種導電性ペースト(インク)等が挙げられる。
このうち、ハンダおよびろう材としては、Sn−Pb系の鉛ハンダの他、Sn−Ag−Cu系、Sn−Zn−Bi系、Sn−Cu系、Sn−Ag−In−Bi系、Sn−Zn−Al系の各種鉛フリーハンダ、JISに規定された各種低温ろう材等が挙げられる。
また、導電性ペースト(インク)としては、例えば、ハンダペースト、Agペースト、Cuペースト、Auペースト、またはこれらのインク等が挙げられる。これらの導電性ペースト(インク)は、乾燥前の状態でも導電性を有するが、乾燥または焼成により、優れた導電性を示す。
また、ハンダおよびろう材は、リフローにより溶融し流動化して、突出部311と電極パッド72との接触部周辺に濡れ広がる。これにより、突出部311と電極パッド72との間が、より広い面積で接続されることとなる。その結果、接触抵抗が低下するとともに、接続部に集中し易い応力を緩和して接続信頼性を高めることができる。
なお、導電性材料がハンダ(ろう材を含む。)で構成される場合、電気配線31を構成する金属成分の一部がハンダ側に溶解する現象が生じるおそれがある。この現象は、特に銅配線に対して生じる場合が多いことから「銅食われ」と呼ばれている。銅食われが発生すると、電気配線31が細くなったり、断線したりする等の不具合を招き、電気配線31の機能を損なうおそれがある。
そこで、導電性材料と接する電気配線31の表面には、あらかじめ、ハンダの下地として銅食われ防止膜(下地層)を形成しておくのが好ましい。この銅食われ防止膜の形成により、銅食われが防止され、電気配線31の機能を長期にわたって維持することができる。
銅食われ防止膜の構成材料としては、例えば、ニッケル(Ni)、金(Au)、白金(Pt)、スズ(Sn)、パラジウム(Pd)等が挙げられ、銅食われ防止膜は、これらの金属組成1種からなる単層であってもよく、2種以上を含む複合層(例えば、Ni−Au複合層、Ni−Sn複合層等)であってもよい。
銅食われ防止膜の平均厚さは、特に限定されないが、0.05〜5μm程度であるのが好ましく、0.1〜3μm程度であるのがより好ましい。これにより、銅食われ防止膜そのものの電気抵抗を抑制しつつ、十分な銅食われ防止作用を発現させることができる。
一方、突出部311と電極パッド72との間を直接接合する場合、その方法としては、超音波溶接、抵抗溶接等が挙げられる。
(支持基板)
支持基板4は、光回路層2と電気回路層3との間に設けられた基板である。また、光回路層2の上面には、支持基板5が積層されている。
これらの支持基板4、5としては、可撓性の高いフレキシブル基板や、剛性の高いリジッド基板が用いられる。
このうち、フレキシブル基板の具体例としては、ポリエステル銅張フィルム基板、ポリイミド銅張フィルム基板、アラミド銅張フィルム基板等に使用される絶縁基板が挙げられる。
また、フレキシブル基板の平均厚さは、光電気混載基板1の可撓性および薄型化の観点から、5〜200μm程度であるのが好ましく、10〜100μm程度であるのがより好ましい。このような厚さのフレキシブル基板であれば、十分な可撓性を有するとともに、自重や搭載する各種素子の重量によって意図せず変形してしまうことが防止される。
一方、リジッド基板の具体例としては、ガラス布・エポキシ銅張積層板等のガラス基材銅張積層板や、ガラス不織布・エポキシ銅張積層板等のコンポジット銅張積層板に使用される絶縁基板のほか、ポリエーテルイミド樹脂基板、ポリエーテルケトン樹脂基板、ポリサルフォン系樹脂基板等の耐熱・熱可塑性の有機系リジッド基板や、アルミナ基板、窒化アルミニウム基板、炭化ケイ素基板等のセラミックス系リジッド基板が挙げられる。
(受発光素子)
図2は、図1に示す受発光素子7の左側の面の正面図であり、図2に示す受発光素子7は、この面に受発光部71と電極パッド72とを有するものである。
具体的には、受発光素子7は直方体状をなしており、その1つの面の中央部に受発光部71が設けられている。また、受発光部71を挟んでその左右には、それぞれ電極パッド72が設けられている。各電極パッド72は、上下方向に細長い形状をなしており、各電極パッド72と受発光部71との間は、それぞれ配線73で接続されている。
図2に示す受発光素子7は、貫通孔6内に挿入される際に、受発光部71や各電極パッド72が設けられた面を、電気配線31の突出部311が設けられた側に向けて挿入される。これにより、自ずと、各電極パッド72が突出部311に接触することとなり、電気的接続が確立される。
このような受発光素子7としては、面発光レーザー(VCSEL)、発光ダイオード(LED)等の発光素子、フォトダイオード(PD、APD)等の受光素子が挙げられる。
また、各電極パッド72や配線73の構成材料としては、例えば、アルミニウム、銅、金、銀、白金等が挙げられる。
また、貫通孔6は、平面視における形状が、受発光素子7とほぼ一致するように形成されるのが好ましい。これにより、貫通孔6内に受発光素子7を挿入したとき、面方向における受発光素子7の位置を、一意に定めることができる。
この場合、貫通孔6は、その平面視における中心が、コア部214の延長線と一致するように設けられているのが好ましい。これは、一般に、受発光素子7の受発光部71は、それが設けられる面の中心部に位置していることが多いためであり、貫通孔6の中心がコア部214の延長線と一致していれば、貫通孔6内に挿入された受発光素子7の受発光部71は、必然的に光導波路21の光軸と一致することとなる。このため、貫通孔6内に挿入された受発光素子7の光軸合わせが容易になるという利点がある。
また、貫通孔6の内面のうち、コア部214が露出した面(図1では、内面61)は、コア部214の延伸方向に対して直交しているのが好ましい。これは、一般に、受発光素子7の形状が直方体である場合が多いためである。このような受発光素子7を貫通孔6内に挿入した場合、内面61と受発光素子7との離間距離を小さくすることができる。その結果、受発光部71とコア部214の露出面との離間距離が小さくなり、両者の結合損失を最小限にすることができるだけでなく、貫通孔6内で受発光素子7の位置がずれる余地を最小限にすることができる。
また、図1に示す電気配線31の突出部311は、その根元から上方に折り曲げられた状態(屈曲または湾曲した状態)で電極パッド72に接触している。このような状態の突出部311は、元の形状に戻ろうとする反発力を少なからず保持しているため、電極パッド72を付勢することとなる。その結果、突出部311は電極パッド72に押し付けられることとなり、両者の接触抵抗の低減が図られる。
なお、貫通孔6の平面視形状のうち、コア部214の延伸方向における長さは、受発光素子7を挿入し得る長さであればよいが、好ましくは受発光素子7の光軸方向における長さと、突出部311の厚さとの和とされる。貫通孔6の形状をこのように設定することにより、貫通孔6内に受発光素子7を挿入したとき、突出部311と電極パッド72とを確実に接触させるとともに、突出部311により電極パッド72を適度に付勢することができる。
また、前述したように、2本の電気配線31の配置は、コア部214に対して線対称の関係になっているため、2つの突出部311もコア部214を挟んで等距離に位置している。2つの突出部311がこのような配置になっていると、貫通孔6内に挿入された受発光素子7の2つの電極パッド72に対して2つの突出部311が自ずと接触することとなる。
以上のような光電気混載基板1は、前述したように、光導波路21と受発光素子7との間にミラー等の光路変換構造が介在しないため、両者の結合損失を確実に抑制することを可能にする。また、貫通孔6内に受発光素子7が挿入されているため、両者の位置関係が一意に決まり易い。このため、光導波路21と受発光素子7との光学的接続、および、電気配線31と受発光素子7との電気的接続を、同時にかつ簡単に行うことができる。
さらには、貫通孔6内に受発光素子7が挿入されることによって、受発光素子7を確実に固定することができる。
<光電気混載基板の製造方法>
次に、上述したような光電気混載基板1を製造する方法の一例について説明する。
図1に示す光電気混載基板1は、光回路層2、電気回路層3、支持基板4および支持基板5をそれぞれ用意し、これらを積層した後、得られた積層体に加工を施したり、受発光素子7を搭載するなどして製造される。
以下、光電気混載基板1の製造方法について順次説明する。
[1]光導波路構造体の製造
まず、光電気混載基板1の製造に用いられる光導波路構造体10の製造方法について説明する。
[1−1]電気回路層の製造
支持基板4を用意し、その上面の一部または全部を覆うように導電層を形成する。
この導電層は、前述した金属組成の被膜であり、かかる被膜は、プラズマCVD、熱CVD、レーザーCVDのような化学蒸着法、真空蒸着、スパッタリング、イオンプレーティング等の物理蒸着法、電解めっき、無電解めっき等のめっき法、溶射法、ゾル・ゲル法、MOD法等の方法により形成される。
次いで、この導電層を、各種パターニング法によりパターニングする。パターニング法としては、例えばフォトリソグラフィー法とエッチング法とを組み合わせた方法が挙げられる。
以上のようにして、支持基板4上に、2本の電気配線31を含む電気回路層3が形成される。
なお、形成される電気配線31の右側端部は、支持基板4の右側端面から若干左側に後退した個所に設定される。この位置は、後述する工程において支持基板4を貫通するように設けられる貫通孔6の形成位置に合わせて設定される。このようにすれば、電気配線31が残存するように貫通孔6を形成することによって、前述した突出部311を容易に形成することができる。
また、電気回路層3の形成方法は、上記の方法に限定されず、導電性ペースト、導電性インク等を、支持基板4の上面の所定の領域に(電気配線31のパターンに沿って)供給した後、乾燥させる方法であってもよい。供給の方法としては、各種印刷法、各種塗布法等が挙げられる。
[1−2]光回路層の製造
まず、クラッド層211、コア層213およびクラッド層212をそれぞれ製造する。これらは、基材上に、各層の形成用組成物を塗布して液状被膜を形成した後、この基材をレベルテーブルに載置して、液状被膜表面の不均一な部分を水平化するとともに、溶媒を蒸発(脱溶媒)することにより形成される。
液状被膜を形成するための塗布法としては、例えば、ドクターブレード法、スピンコート法、ディッピング法、テーブルコート法、スプレー法、アプリケーター法、カーテンコート法、ダイコート法等の方法が挙げられる。
また、同一層(コア層213)内に、コア部214と、側面クラッド部215を形成する方法としては、例えば、フォトブリーチング法、フォトリソグラフィー法、直接露光法、ナノインプリンティング法、モノマーディフュージョン法等が挙げられる。
その後、形成したクラッド層211、コア層213およびクラッド層212を、互いに圧着する。これにより、クラッド層211、コア層213およびクラッド層212が接合、一体化され、光回路層2(光導波路21)が得られる。
[1−3]電気回路層、光回路層および支持基板の積層
次いで、支持基板5を用意し、支持基板4上に形成された電気回路層3と、光回路層2と、支持基板5とを積層する。これにより、図3(a)に示す積層体8が得られる。
支持基板4と光回路層2との間や、光回路層2と支持基板5との間は、それぞれ熱圧着や、各種接着剤(粘着剤を含む。)による接着等の方法で接着されていてもよいが、クラッド層211やクラッド層212が接着性を有している場合には、その接着性を利用して接着するようにしてもよい。
接着剤としては、例えば、アクリル系接着剤、ウレタン系接着剤、シリコーン系接着剤の他、各種ホットメルト接着剤(ポリエステル系、変性オレフィン系)等が挙げられる。また、特に耐熱性の高いものとして、ポリイミド、ポリイミドアミド、ポリイミドアミドエーテル、ポリエステルイミド、ポリイミドエーテル等の熱可塑性ポリイミド接着剤が挙げられる。
[1−4]貫通孔の形成
次いで、積層体8の右側端部に貫通孔6を形成する。
貫通孔6の形成は、レーザー加工法、電子ビーム加工法、機械加工法等の各種加工法により行うことができるが、特にレーザー加工法により行うのが好ましい(図3(b)に示すレーザー光L参照)。レーザー加工法によれば、高い精度で加工することができるので、貫通孔6の位置精度を高めることができる。その結果、コア部214の光軸と、貫通孔6内に挿入される受発光素子7の光軸とを正確に合わせることができる。
また、レーザー加工法によれば、被加工材料の組成によって、加工レートが異なるため、それを利用して特定の層のみを選択的に加工することができる。この特性を利用することにより、支持基板5、光回路層2および支持基板4に対して選択的に加工を施す一方、電気回路層3を加工することなく残すことができる。これは、電気回路層3は金属系材料で構成されているため、レーザー加工における加工レートが他の材料に比べて小さいためである。なお、上記の特性は、各支持基板4、5が有機系材料で構成されている場合に特に顕著である。
また、特定の層のみを選択的に加工するためには、電気回路層3や各支持基板4、5の構成材料に応じて、レーザー加工条件を適宜設定する。
加工条件の一例として、レーザーの出力密度が、30〜1000mJ/cm程度であるのが好ましく、50〜700mJ/cm程度であるのがより好ましい。これにより、積層体8にレーザー加工を施した際に、電気回路層3を確実に残しつつ、支持基板5、光回路層2および支持基板4を選択的に加工することができる。
また、レーザー発振器としては、特に限定されないが、炭酸ガスレーザー、エキシマーレーザー、Arレーザー、He−Neレーザー、YAGレーザー、半導体レーザー等が挙げられる。
また、レーザー加工法によれば、加工面の平坦性、平滑性が高くなる。これは、レーザーの熱により、加工領域の積層体8がわずかに溶融し、凹凸が平均化されるためであると考えられる。加工面の平坦性、平滑性が向上すると、貫通孔6の内面61の面精度、換言すれば、コア部214の端面の面精度も向上し、光の入射効率および出射効率を高めることができる。
さらには、加工面の平坦性、平滑性が高くなると、内面61の凹凸が減少するので、その分だけ内面61と受発光素子7との距離を小さくすることができる。これにより、受発光部71とコア部214の露出面との離間距離が小さくなり、両者の結合損失を最小限にすることができるだけでなく、貫通孔6内で受発光素子7の位置がずれる余地を最小限にすることができる。また、レーザーの照射領域は、気化して除去されるため、切削くずやバリの発生が防止されるという利点もある。
このようにして貫通孔6を形成することにより、貫通孔6の下方に位置する電気配線31の右側端部がそのまま残存し、貫通孔6の下方の空間に突出した突出部311が形成される。
以上のようにして支持基板5、光回路層2、支持基板4および電気回路層3とを積層してなる積層体8と、積層体8に形成された貫通孔6とを有する光導波路構造体(本発明の光導波路構造体)10が得られる(図4参照)。
図4に示す光導波路構造体10は、受発光素子7を挿入可能な貫通孔6を有しており、この貫通孔6内に受発光素子7を挿入することにより、光導波路構造体10と受発光素子7との間で光学的接続および電気的接続を同時に行うことを可能にするものである。
また、光導波路構造体10は、前述したように、貫通孔6の下方に突出した2つの突出部311を有している。この突出部311は、いわゆるフライングリードの形態をなしている。この突出部311は、貫通孔6内に受発光素子7が挿入された際に、受発光素子7の表面に設けられた電極パッド72に対して接触することとなる。
なお、図4に示す突出部311は、貫通孔6の長さの半分程度に達するまで突出している。この突出長さは、30〜200μm程度であるのが好ましく、50〜100μm程度であるのがより好ましい。突出部311の長さが前記範囲内であることにより、突出部311と受発光素子7との電気的接続をより確実に行うことができる。なお、突出部311の長さが前記下限値より短い場合には、貫通孔6内に挿入された受発光素子7の電極パッド72に対して突出部311が届かなかったり、十分な接触面積が確保できないおそれがある。一方、突出部311の長さが前記上限値より長い場合には、過剰分の突出部311が、隣接する他の突出部311や電極パッド72に接触して短絡を招いたり、受発光素子7の受発光部71に干渉するおそれがある。
また、突出部311は金属系材料で構成されているが、成膜プロセスやパターニング加工を経ることによって徐々に金属の硬度が増すため、突出部311は、その変形容易性が低下している場合がある。ところがレーザー加工法で貫通孔6を形成することにより、突出部311にも少なからず熱が付与される。これにより、突出部311には焼鈍処理と同等の熱処理がなされ、突出部311を構成する金属が軟化することとなる。その結果、突出部311は、受発光素子7の挿入に合わせて柔軟に変形し易くなり、電極パッド72に接触した状態を長期にわたって良好に維持することができる。
ここで、得られた光導波路構造体10の突出部311に対して、必要に応じて、前述した銅食われ防止膜(図示せず)を形成する。かかる銅食われ防止膜は、例えば、電界めっき法、無電解めっき法等の各種めっき法により形成される。
また、得られた光導波路構造体10の突出部311に対して、必要に応じて、前述した導電性材料(図示せず)を付着させ、被覆層を形成しておいてもよい。例えば、溶融ハンダや溶融ろう材に突出部311を浸漬することにより、突出部311の表面にハンダの被覆層を形成することができる。このようにして付着した導電性材料は、後述する工程において、貫通孔6内に受発光素子7を挿入した際、突出部311と電極パッド72とを接合を担うこととなる。また、別の方法としては、ロールコート法、スクリーン印刷法、インクジェット印刷法、ディスペンサー塗布法等の各種塗布法(印刷法)によりハンダペーストを塗布する方法、電解めっき法、無電解めっき法等の各種めっき法によりハンダをめっきする方法、ハンダボールやハンダフレーク等のハンダ材料を載せた後、これらを溶融する方法等が挙げられる。
なお、突出部311に形成される被覆層は、前述した導電性材料からなる層のほか、突出部311や電極パッド72と反応して導電性材料となり得る金属(例えば、Sn、Pd等)からなる層であってもよい。
[2]光電気混載基板の製造
次に、光導波路構造体10を用いて光電気混載基板1を製造する方法について説明する。
受発光素子7を用意し、光導波路構造体10の貫通孔6内に受発光素子7を挿入する。具体的には、図5(a)に示すように、貫通孔6の下方から受発光素子7を挿入し、光導波路構造体10のコア部214の光軸と、受発光素子7の光軸とを一致させる。
この挿入に伴い、貫通孔6の下方の空間に突出していた突出部311は、受発光素子7の上面によって上方に押し上げられ、屈曲(または湾曲)する。受発光素子7がさらに挿入されると、突出部311は屈曲状態を維持しつつ受発光素子7の左側の面に摺接する。そして、図5(b)に示すように、コア部214の光軸と受発光素子7の光軸とが一致する位置まで受発光素子7が挿入されると、突出部311と電極パッド72とが接触することとなる。
屈曲状態にある突出部311は、電極パッド72を付勢しているため、受発光素子7の位置を保持することに寄与する。
以上のようにして図1に示す光電気混載基板1が得られる。
受発光素子7の挿入には、例えば、フリップチップボンダー等の各種ボンダーが用いられる。ボンダーによれば、貫通孔6の形成位置に対して受発光素子7を正確に挿入することができる。例えば、貫通孔6の右側の内面61と受発光素子7の背面(受発光部71や電極パッド72の配置面と反対の面)とが摺接するように、受発光素子7を挿入するのが好ましい。これにより、突出部311のできるだけ先端側を屈曲させることができるので、突出部311が根元から折れ曲がるのを避けることができる。
その後、必要に応じて、突出部311と電極パッド72との間を接合する。この接合は、前述したように導電性材料を介して、または直接接合により行われる。
突出部311にあらかじめ導電性材料(ハンダ等)を付着させていた場合には、得られた光電気混載基板1をリフロー工程に供する。これにより、導電性材料が溶融して濡れ広がり、突出部311と電極パッド72との間の電気的接続および機械的接続が強化させることとなる。
またその後、必要に応じて、貫通孔6の周辺をモールド樹脂(図示せず)で覆う。これにより、貫通孔6および受発光素子7を封止して、光導波路構造体10と受発光素子7との固定を強化するとともに、これらを封止することで耐候性を高めることができる。
モールド樹脂としては、例えば、エポキシ系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂等が挙げられる。
さらに、必要に応じて、光導波路構造体10上に電子部品(図示せず)を載置し、電気配線31と電子部品とを電気的に接続する。
電子部品としては、例えば、LSI(Large Scale Integration)、IC(Integrated Circuit)、メモリー、抵抗、コンデンサー等が挙げられる。これらの電子部品は、受発光素子7の駆動を制御する機能を有するものでもよい。
なお、図5では、貫通孔6の下方から受発光素子7を挿入する例について説明したが、図6(a)に示すように、貫通孔6の上方から挿入するようにしてもよい。
貫通孔6の上方から受発光素子7を挿入すると、それに伴い、貫通孔6の下方の空間に突出していた突出部311は、下方に押し下げられ、屈曲(または湾曲)する。受発光素子7がさらに挿入されると、突出部311は屈曲状態を維持しつつ受発光素子7の左側の面に摺接する。そして、図6(b)に示すように、コア部214の光軸と受発光素子7の光軸とが一致する位置まで受発光素子7が挿入されると、突出部311と電極パッド72とが接触することとなる。
このような方法でも、図1に示す光電気混載基板1が得られる。
また、突出部311は、貫通孔6の右方のみでなく、左方にも設けられていてもよい。図7に示す光導波路構造体10は、貫通孔6の左右双方に突出部311を有する以外、図4に示す光導波路構造体10と同様である。
このような光導波路構造体10の貫通孔6に受発光素子7を挿入すると、図7(a)に示すように、左右双方の突出部311が上方に押し上げられる。そして、図7(b)に示すように、コア部214の光軸と受発光素子7の光軸とが一致する位置まで受発光素子7が挿入されると、右方の突出部311と電極パッド72とが接触することとなる。
かかる方法で得られた光電気混載基板1は、図7(b)に示すように、屈曲状態にある突出部311が左右双方から受発光素子7に当接するため、左右双方から受発光素子7を付勢することができる。これにより、貫通孔6内における受発光素子7の位置をより確実に保持することができる。
<電子機器>
本発明の光電気混載基板を備える電子機器(本発明の電子機器)は、光信号と電気信号の双方の信号処理を行ういかなる電子機器にも適用可能であるが、例えば、ルーター装置、WDM装置、携帯電話、ゲーム機、パソコン、テレビ、ホーム・サーバー等の電子機器類への適用が好適である。これらの電子機器では、いずれも、例えばLSI等の演算装置とRAM等の記憶装置との間で、大容量のデータを高速に伝送する必要がある。したがって、このような電子機器が本発明の光電気混載基板を備えることにより、電気配線に特有なノイズ、信号劣化等の不具合が解消されるため、その性能の飛躍的な向上が期待できる。
さらに、光導波路部分では、電気配線に比べて発熱量が大幅に削減される。このため、基板内の集積度が高められるとともに、冷却に要する電力を削減することができ、電子機器全体の消費電力を削減することができる。
以上、本発明の光導波路構造体、光電気混載基板および電子機器の実施形態について説明したが、本発明は、これに限定されるものではなく、例えば光電気混載基板を構成する各部は、同様の機能を発揮し得る任意の構成のものと置換することができる。また、任意の構成物が付加されていてもよい。
また、前記実施形態では、コア部214が1本である光導波路21(シングルチャンネル)について説明したが、コア部214が複数本である光回路(マルチチャンネル)についても本発明を適用することができる。この場合、複数のコア部214の端面にそれぞれ対応して貫通孔6が設けられ、各貫通孔6にそれぞれ2本の突出部311が設けられるとともに、受発光素子7が挿入される。
また、受発光素子7として、複数の受発光部71と複数の電極パッド72とを有するものを用いる場合には、マルチチャンネルの光回路を横断するように1つの貫通孔6を設けるようにすればよい。
1 光電気混載基板
10 光導波路構造体
2 光回路層
21 光導波路
211、212 クラッド層
213 コア層
214 コア部
215 側面クラッド部
3 電気回路層
31 電気配線
311 突出部
4、5 支持基板
6 貫通孔
61 内面
7 受発光素子
71 受発光部
72 電極パッド
73 配線
8 積層体

Claims (13)

  1. 線状のコア部と該コア部の側面を覆うように設けられたクラッド部とを備える光導波路が形成された光回路層と、電気配線が形成された電気回路層と、前記光回路層および前記電気回路層の少なくとも一方を支持する支持基板とを、前記電気回路層、前記支持基板および前記光回路層の順で積層してなる積層体と、
    前記コア部の端部または途中に設けられ、前記積層体を厚さ方向に貫通する貫通孔と、
    前記貫通孔内に挿入され、受光部または発光部と電極パッドとを備える光素子と、
    を有し、
    前記電気配線は、その少なくとも一方の端部が湾曲または屈曲した部位であって平面視されたとき前記貫通孔内の途中まで突出してなる突出部を備えており、前記突出部は、前記電極パッドを付勢するよう構成されていることを特徴とする光電気混載基板
  2. 前記突出部は、前記電気配線の前記端部が前記支持基板側に湾曲または屈曲した部位である請求項1に記載の光電気混載基板。
  3. 前記突出部は、前記電気配線の前記端部が前記支持基板側とは反対側に湾曲または屈曲した部位である請求項1に記載の光電気混載基板。
  4. 前記貫通孔は、その平面視における中心と、前記コア部の延長線とが一致するように設けられている請求項1ないし3のいずれか1項に記載の光電気混載基板
  5. 前記貫通孔の内面のうち、前記コア部が露出している面は、前記コア部の延伸方向に対して直交している請求項1ないし4のいずれか1項に記載の光電気混載基板
  6. 当該光電気混載基板は、2本の前記電気配線を備えており、
    前記各電気配線が備える2つの突出部は、前記線状のコア部に対して線対称の関係で配置されている請求項1ないし5のいずれか1項に記載の光電気混載基板
  7. 線状のコア部と該コア部の側面を覆うように設けられたクラッド部とを備える光導波路が形成された光回路層と、電気配線が形成された電気回路層と、前記光回路層および前記電気回路層の少なくとも一方を支持する支持基板とを、前記電気回路層、前記支持基板および前記光回路層の順で積層してなる積層体と、
    前記コア部の端部または途中に設けられ、前記積層体を厚さ方向に貫通する貫通孔と、
    を有し、
    前記電気配線は、その少なくとも一方の端部が平面視において前記貫通孔内の途中まで突出した部位であってフライングリードの形態をなす突出部を備えていることを特徴とする光導波路構造体。
  8. 前記突出部の長さは、平面視において30〜200μmである請求項に記載の光導波路構造体。
  9. 前記突出部の表面は、導電性材料で構成された被覆層で覆われている請求項7または8に記載の光導波路構造体。
  10. 前記貫通孔は、レーザー加工により形成されたものである請求項7ないし9のいずれか1項に記載の光導波路構造体。
  11. 前記貫通孔および前記突出部は、レーザー加工の加工レートの差を利用して、前記支持基板および前記光回路層を加工しつつ、前記電気配線の前記端部を選択的に残すことにより形成されたものである請求項7ないし10のいずれか1項に記載の光導波路構造体。
  12. 前記突起部は、焼鈍処理が施されたものである請求項7ないし11のいずれか1項に記載の光導波路構造体。
  13. 請求項1ないし6のいずれか1項に記載の光電気混載基板を備えたことを特徴とする電子機器。
JP2009208706A 2009-09-09 2009-09-09 光導波路構造体、光電気混載基板および電子機器 Expired - Fee Related JP5444975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009208706A JP5444975B2 (ja) 2009-09-09 2009-09-09 光導波路構造体、光電気混載基板および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009208706A JP5444975B2 (ja) 2009-09-09 2009-09-09 光導波路構造体、光電気混載基板および電子機器

Publications (2)

Publication Number Publication Date
JP2011059353A JP2011059353A (ja) 2011-03-24
JP5444975B2 true JP5444975B2 (ja) 2014-03-19

Family

ID=43947061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009208706A Expired - Fee Related JP5444975B2 (ja) 2009-09-09 2009-09-09 光導波路構造体、光電気混載基板および電子機器

Country Status (1)

Country Link
JP (1) JP5444975B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6103634B2 (ja) * 2013-02-15 2017-03-29 日東電工株式会社 光電気混載モジュール
JP6810346B2 (ja) * 2016-12-07 2021-01-06 富士通株式会社 発光素子接合基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854077B2 (ja) * 2000-10-18 2006-12-06 日本電信電話株式会社 導波路型光素子及びその作製方法
JP2005294407A (ja) * 2004-03-31 2005-10-20 Seiko Epson Corp プリント基板およびその製造方法
JP2009003096A (ja) * 2007-06-20 2009-01-08 Sumitomo Bakelite Co Ltd 光導波路モジュール、光導波路モジュールの製造方法

Also Published As

Publication number Publication date
JP2011059353A (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
US9116292B2 (en) Optical waveguide module, method for producing optical waveguide module, and electronic apparatus
JP5493626B2 (ja) 光電気混載基板および電子機器
US7907801B2 (en) Optical element, package substrate and device for optical communication
US7869670B2 (en) Substrate for mounting an optical element, optical circuit substrate, and substrate on which an optical element is mounted
JP2009139758A (ja) 光電気混載パッケージ、光電気混載モジュール
JP5093121B2 (ja) 光モジュール
JP5277874B2 (ja) 光電気混載基板および電子機器
JP5267426B2 (ja) 光素子搭載基板、光電気混載基板および電子機器
JP4764669B2 (ja) 光パッケージ、光素子付き光パッケージ及び光導波路モジュール
JP5998450B2 (ja) 光導波路モジュール、光導波路モジュールの製造方法および電子機器
JP5444975B2 (ja) 光導波路構造体、光電気混載基板および電子機器
JP5428632B2 (ja) 光電気混載基板、光電気混載基板の製造方法および電子機器
JP2012137765A (ja) 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール
JP5477041B2 (ja) 光素子搭載基板、光電気混載基板および電子機器
JP2012078527A (ja) 光導波路モジュールおよび電子機器
JP2015049256A (ja) 光モジュール用部材、光モジュールおよび電子機器
JP5471397B2 (ja) 光電気混載基板および電子機器
JP5407829B2 (ja) 光電気混載基板、光モジュール、光電気混載基板の製造方法および電子機器
JP2012008488A (ja) 光素子搭載基板、光電気混載基板および電子機器
JP2004264382A (ja) 光導波路基板及びその製造方法、光電気複合実装配線基板及びその製造方法
CN221175051U (zh) 一种光模块
JP2014187291A (ja) 光部品の実装装置、光部品の吸着ノズル、および、電子機器の製造方法
JP6027828B2 (ja) 素子の実装方法および光モジュールの製造方法
JP2011237504A (ja) 光導波路付き配線基板及びその製造方法
JP2004258066A (ja) 光導波路基板の製造方法、光電気複合実装配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees