以下、本発明の実施形態について図面を参照して説明する。ただし、本発明はこれに限定されるものではない。また、図面においては、実施形態を説明するため、一部分を大きくまたは強調して記載するなど適宜縮尺を変更して表現することがある。
(第1実施形態)
第1実施形態に係る、音声再生装置100におけるノイズを消す方法について説明する。図1は、本発明に係る第1実施形態のノイズを消す方法で使用される音声再生装置100の構成の一例を示すブロック図である。音声再生装置100は、マイコン10と、Hブリッジ回路20と、ダイナミックスピーカ30とを備える。なお、音声再生装置100は、マイコン10、Hブリッジ回路20、及びダイナミックスピーカ30のみから構成されてもよい。
図2は、マイコン10の構成の一例を示すブロック図である。図2に示すように、マイコン10は、CPU11、メモリ12、及びタイマ13a,13bを有している。マイコン10は、CPU11やメモリ12などを1つのLSIチップ(LSI:Large Scale Integration)に集積した回路である。このマイコン10の回路では、例えば3.3Vや5Vの電源電圧が使用される。
CPU11は、不図示の再生制御ミドルウェアに基づいて、メモリ12の圧縮された音声データをデコードしてPCM形式の音声信号に変換する。図3は、音声データとPWM信号との関係を示す波形図である。PCM形式の音声信号は、図3に示すアナログ波形の「元の音声信号」に対応する信号である。なお、PCM形式の音声信号は、所定のサンプリング周波数の離散的なデジタルデータである。
また、CPU11は、メモリ12に記憶されたドライバー12aに基づいてマイコン10内蔵のタイマ13a,13bを制御することにより、PCM形式の音声信号の信号レベルの大きさに基づいたPWM信号(PWM:Pulse Width Modulation、パルス幅変調)を生成する。図3に示すように、PWM信号は、出力パルスの周期tw1は一定である。一方、PWM信号は、音声信号の大きさに応じて、パルスの「H」(ハイレベル)と「L」(ロウレベル)の時間(幅)が異なる。ここで、PWM信号において1周期の中で信号レベルが「H」である割合をデューティ比という。
メモリ12には、ドライバー12aが記憶されている。ドライバー12aは、ダイナミックスピーカ30を駆動するためのミドルウェアである。また、メモリ12には、圧縮された音声データや、圧縮された音声データをデコードしながら再生するためのミドルウェアなども記憶されている。
タイマ13a,13bは、PWM信号を生成するPWMタイマであり、不図示のカウンタ及びレジスタを有している。2つのタイマ13a,13bは、マイコン10内に並列して設けられ、それぞれ、PWM信号(PWM0,PWM1)を生成し、シングルエンド信号として出力する。したがって、2つのタイマ13a,13bは、互いに同期可能な構成である。例えば、2つのタイマ13a,13bは、2つのPWM信号(PWM0,PWM1)の立ち上がりから次の立ち上がりまでの周期tw1、または、立ち下がりから次の立ち下がりまでとなる周期tw3(図9(b)参照)が互いに同一となるようにレジスタを変化させることによって2つのタイマ13a,13bのカウンタの動作を同期させる。このようなタイマ13a,13bとしては、例えば、時刻同期機能を備えるものや、互いのイネーブルビットが同一のレジスタにマッピングされているもの、マスタタイマに複数のスレーブタイマを従属させた構成のものなどが用いられる。
上記した構成のマイコン10は、PCM形式の音声信号をその信号レベルに基づいて2つのPWM信号に変換する。また、マイコン10は、2つのタイマ13a,13bの出力信号(PWM信号(PWM0,PWM1))を出力する。
Hブリッジ回路20は、マイコン10に対して別途外付けされている。Hブリッジ回路20には、マイコン10より出力された2つのPWM信号(PWM0,PWM1)が入力される。このHブリッジ回路20は、マイコン10からのPWM信号(PWM0,PWM1)に基づいて4つのバイポーラトランジスタTr1等(図5参照)がスイッチング動作することで電力増幅を行い、ダイナミックスピーカ30を駆動する。
図4は、Hブリッジ回路20の構成の概略図である。図4に示すように、Hブリッジ回路20は、4つのスイッチSW1〜SW4を有し、ダイナミックスピーカ30に接続されている。Hブリッジ回路20の左側の回路は、PWM信号(PWM0)が「H」の場合に、スイッチSW1がオン(閉)、スイッチSW2がオフ(開)となり、PWM信号(PWM0)が「L」の場合に、スイッチSW1がオフ(開)、スイッチSW2はオン(閉)となるように構成される。このように、スイッチSW1及びスイッチSW2は、PWM信号(PWM0)の信号レベル(「H」,「L」)に基づき交互にオンオフ(開閉)するように構成される。また、Hブリッジ回路20の右側の回路は、PWM信号(PWM1)が「H」の場合に、スイッチSW3はオン(閉)、スイッチSW4はオフ(開)となり、PWM信号(PWM0)が「L」の場合に、スイッチSW3はオフ(開)、スイッチSW4はオン(閉)となるように構成される。このように、スイッチSW3及びスイッチSW4は、PWM信号(PWM1)の信号レベル(「H」,「L」)に基づき交互にオンオフ(開閉)するように構成される。
Hブリッジ回路20において、スイッチSW1とスイッチSW4がともにオンで、スイッチSW2とスイッチSW3がともにオフの場合には、スイッチSW1からスイッチSW4に電流が流れ、ダイナミックスピーカ30には所定方向に電流が流れる。逆に、Hブリッジ回路20において、スイッチSW2とスイッチSW3がともにオンで、スイッチSW1とスイッチSW4がともにオフの場合には、スイッチSW3からスイッチSW2に電流が流れ、ダイナミックスピーカ30には所定方向とは反対方向に電流が流れる。また、スイッチSW1とスイッチSW3がともにオンで、スイッチSW2とスイッチSW4がともにオフの場合には、ダイナミックスピーカ30には電流は流れない。また、スイッチSW2とスイッチSW4がともにオンで、スイッチSW1とスイッチSW3がともにオフの場合も、ダイナミックスピーカ30には電流は流れない。このようにPWM信号(PWM0,PWM1)は、Hブリッジ回路20を上記のように動作させる信号である。なお、Hブリッジ回路20に入力される信号としては、Hブリッジ回路20を上記のように作動させる信号であればよい。すなわち、Hブリッジ回路20に入力される信号としては、PWM信号(PWM0)とPWM信号(PWM1)とが完全に反転するPWM信号であってもよいし、PWM信号に限定されず、例えばPDM(Pulse-density modulation)信号であってもよい。Hブリッジ回路20に入力される信号がPDM信号である場合、このPDM信号は、デューティ比が+100%又は−100%の1ビットのPWM信号から構成される信号と考えることもできる。Hブリッジ回路20に入力される信号に関する上述した変形例については、後述する他の実施形態の信号においても同様に適用可能である。
引き続き、Hブリッジ回路20の構成及びその動作について詳細に説明する。
図5は、Hブリッジ回路20の一例を示す回路図である。図5に示すように、Hブリッジ回路20は、4つのバイポーラトランジスタTr1〜Tr4を備えている。以下、バイポーラトランジスタTr1〜Tr4を単にトランジスタTr1〜Tr4と記す。トランジスタTr1〜Tr4は、スイッチ機能を有し、それぞれ上述した図4のHブリッジ回路20のスイッチSW1〜SW4に対応する。
トランジスタTr1,Tr3はPNPトランジスタであり、トランジスタTr2,Tr4はNPNトランジスタである。PNPトランジスタ(トランジスタTr1,Tr3)は、電源電圧Vccに対して低い電圧がベースに印加されたときにオンとなる。NPNトランジスタ(トランジスタTr2,Tr4)は、グラウンドに対して高い電圧がベースに印加されたときにオンとなる。
トランジスタTr1のエミッタ端子には電圧Vcc(例えば電圧値15V)の電源と接続されている。トランジスタTr1のコレクタ端子はトランジスタTr2のコレクタ端子と接続されている。トランジスタTr1のエミッタ端子とベース端子との間に抵抗R11(例えば抵抗値33kΩ)が接続されている。トランジスタTr1のベース端子と電源との間に抵抗R12(例えば抵抗値1kΩ)及びショットキーバリアダイオードSBD1が直列に接続されている。トランジスタTr2のエミッタ端子はグラウンドと接続されている。トランジスタTr2のエミッタ端子とベース端子との間に抵抗R21(例えば抵抗値33kΩ)が接続されている。トランジスタTr2のベース端子とPWM信号(PWM0)を入力する信号入力端子との間に抵抗R22(例えば抵抗値1kΩ)が接続されている。トランジスタTr1のベース端子側(抵抗R12とショットキーバリアダイオードSBD1のアノード端子との接続点)とトランジスタTr2のベース端子側(抵抗R22を介してトランジスタTr2のベース端子と接続された信号入力端子)との間にコンデンサC1(例えば容量0.1μF)が接続されている。
トランジスタTr3,Tr4、抵抗R31,R32,R41,R42、ショットキーバリアダイオードSBD2、及びコンデンサC2からなる回路の構成は、トランジスタTr1,Tr2、抵抗R11,R12,R21,R22、ショットキーバリアダイオードSBD1、及びコンデンサC1からなる回路の構成と同様である。すなわち、トランジスタTr3のエミッタ端子には電圧Vcc(例えば電圧値15V)の電源と接続されている。トランジスタTr3のコレクタ端子はトランジスタTr4のコレクタ端子と接続されている。トランジスタTr3のエミッタ端子とベース端子との間に抵抗R31(例えば抵抗値33kΩ)が接続されている。トランジスタTr3のベース端子と電源との間に抵抗R32(例えば抵抗値1kΩ)及びショットキーバリアダイオードSBD2が直列に接続されている。トランジスタTr4のエミッタ端子はグラウンドと接続されている。トランジスタTr4のエミッタ端子とベース端子との間に抵抗R41(例えば抵抗値33kΩ)が接続されている。トランジスタTr4のベース端子とPWM信号(PWM1)を入力する信号入力端子との間に抵抗R42(例えば抵抗値1kΩ)が接続されている。トランジスタTr3のベース端子側(抵抗R32とショットキーバリアダイオードSBD2のアノード端子との接続点)とトランジスタTr4のベース端子側(抵抗R42を介してトランジスタTr4のベース端子と接続された信号入力端子)との間にコンデンサC2(例えば容量0.1μF)が接続されている。
トランジスタTr1のコレクタ端子とトランジスタTr2のコレクタ端子との接続点と、トランジスタTr3のコレクタ端子とトランジスタTr4のコレクタ端子との接続点との間には、ダイナミックスピーカ30が接続される。
なお、Hブリッジ回路20は上記構成に限定されない。例えば、Hブリッジ回路20は、4つのバイポーラトランジスタで構成されたものを用いていたが、4つのFETで構成されたものを用いてもよい。また、Hブリッジ回路20を構成する各素子の値(抵抗値、容量値)は、ダイナミックスピーカ30の特性などに合わせて適宜設定される。
Hブリッジ回路20において、4つのトランジスタTr1〜Tr4がすべてオフの場合、ダイナミックスピーカ30には電圧が印加されない。トランジスタTr1及びトランジスタTr4がオンであり、トランジスタTr2及びトランジスタTr3がオフのとき、図5の(1)の経路(電源電圧Vcc、トランジスタTr1、ダイナミックスピーカ30、トランジスタTr4、グラウンド)で電流が流れる。一方、トランジスタTr2及びトランジスタTr3がオンであり、トランジスタTr1及びトランジスタTr4がオフのとき、図5の(2)の経路(電源電圧Vcc、トランジスタTr3、ダイナミックスピーカ30、トランジスタTr2、グラウンド)で電流が流れる。
具体的には、電源電圧Vccが投入される前、コンデンサC1の電荷は0である(C1:Q=0)。電源電圧Vccが投入されると、コンデンサC1に電荷が蓄積され、コンデンサC1の電圧が+15V(電源電圧Vcc)にチャージアップされる。このとき、コンデンサC1の電源側の端子の電位が+15Vとなり、コンデンサC1の信号入力端子側の端子の電位が0Vとなる。この場合、トランジスタTr1及びトランジスタTr2はいずれもオフである。
このような状態において、信号入力端子からPWM信号(PWM0)が入力され、そのPWM信号が「H」(例えば電圧値+5V)になると、コンデンサC1の信号入力端子側の端子の電位が+5Vとなり、トランジスタTr2がオンとなる。一方、ショットキーバリアダイオードSBD1は電源電圧Vccを超える電圧をカットするように機能するので、コンデンサC1の電源側の端子の電位が+15Vのまま維持され(このときコンデンサC1の電圧が+10Vになる)、トランジスタTr1はオフのままである。次に、信号入力端子から入力されるPWM信号(PWM0)が「L」(例えば電圧値0V)になると、コンデンサC1の信号入力端子側の端子の電位が0Vとなり、トランジスタTr2がオフとなる。一方、コンデンサC1は直ぐにチャージされないので、コンデンサC1の電源側の端子の電位が+10Vに引き下げられ、トランジスタTr1はオンとなる。このような動作により、信号入力端子からPWM信号(PWM0)が入力されることで、トランジスタTr1とトランジスタTr2はオン・オフ動作を交互に行うこととなる。
以上、Hブリッジ回路20の左側の回路20aの動作について説明したが、Hブリッジ回路20の右側の回路20bの動作についても同様である。すなわち、Hブリッジ回路20の右側の回路20bにおいて、信号入力端子から入力されるPWM信号(PWM1)が「H」のときは、トランジスタTr3がオフとなり、トランジスタTr4がオンとなる。また、信号入力端子から入力されるPWM信号(PWM1)が「L」のときは、トランジスタTr3がオンとなり、トランジスタTr4がオフとなる。このように、Hブリッジ回路20は、4つのトランジスタのうち対角線上にある二組のトランジスタが交互にオンすることで負荷の電流方向を逆向きにすることができる。
ダイナミックスピーカ30は、磁界中に配した可動コイル及び振動板(ともに不図示)を備える。ダイナミックスピーカ30は、可動コイルに電流が流れると可動コイルが振動してこの振動が振動板を伝わることで音声を出力する。ダイナミックスピーカ30は、Hブリッジ回路20に接続され、Hブリッジ回路20を介して印加された電圧に応じて音声を出力する。
続いて、上述した音声再生装置100において、マイコン10から出力された音声信号に重畳するノイズを消す方法について、以下に詳細に説明する。
まず、音声再生装置100のマイコン10において、メモリ12に圧縮して記憶された音声データをデコードしてPCM形式の音声信号に変換し、このPCM形式の音声信号から2つのPWM信号(PWM0,PWM1)を生成し、それぞれタイマ13a等からシングルエンド信号として出力する。
ここでは、マイコン10内に並列に接続された2つのタイマ13a,13bの同期をとる。そして、互いに同期したタイマ13a,13bのそれぞれからPWM信号(PWM0,PWM1)を出力する。2つのタイマ13a,13bの同期は、例えば、次のような方法で行う。2つのタイマ出力信号のPWM周期tw1を設定するレジスタを、2つのタイマ13a,13bの周期が同一となるよう変化させ、カウンタの動作を同期させることにより、2つのタイマ13a,13bを互いに同期させる。つまり、2つのタイマ13a,13bのレジスタの周期を、2つのタイマ13a,13bの出力するPWM信号(PWM0,PWM1)のPWM周期と同一の周期に設定し、かつ、カウンタの動作を同時に行うことで、2つのタイマ13a,13bの同期をとる。このように、2つのタイマ13a,13bのそれぞれ1チャンネルを同期させて2チャンネル使用し、音声データに対応する2つのPWM信号(PWM0,PWM1)を出力する。なお、2つのタイマ13a,13bを同期させる方法としては、上記方法に限定されず、他の公知の種々の方法の適用が可能である。このような2つのタイマ13a,13bの同期は、例えば、マイコン10のメモリ12に記憶されたドライバー12aに基づき実行される。
次に、それぞれのタイマ13a等から出力された2つのPWM信号(PWM0,PWM1)を、Hブリッジ回路20の2つの入力端子に入力し、さらに、Hブリッジ回路20を介してダイナミックスピーカ30へ出力する。
ここで、Hブリッジ回路20を駆動する信号は2つのPWM信号(PWM0,PWM1)であるが、Hブリッジ回路20上では、これら2つのPWM信号(PWM0,PWM1)はいわば一つの差動のPWM信号となる。このような差動のPWM信号を「差動PWM出力信号」という。Hブリッジ回路20上において、2つのPWM信号(PWM0,PWM1)を一つの差動PWM出力信号とすることで、2つのPWM信号(PWM0,PWM1)に重畳した同位相かつ同レベルのノイズを除去する。なお、Hブリッジ回路20に入力されて同回路20を駆動する信号が、2つのPWM信号(PWM0,PWM1)に代えて2つのPDM信号である場合、Hブリッジ回路20上において、2つのPDM信号を一つの差動PDM出力信号とすることで、2つのPDM信号に重畳した同位相かつ同レベルのノイズが除去される。
図6は、2つのPWM信号と差動PWM出力信号との関係を説明するための図である。なお、図6並びに後述する図7及び図8に示すPWM信号(PWM0〜PWM2)の波形において、信号レベル「H」と時間軸とに挟まれた領域にハッチングをしている。
例えば、マイコン10を搭載した基板の信号線には等しく電源ノイズが載っているため、これにより、例えば図6(a)に示すように、2つのPWM信号(PWM0,PWM1)のそれぞれには、同位相かつ同一レベルの電源ノイズN,Nが重畳する。
そこで、例えば図6(a)に示す2つのPWM信号(PWM0,PWM1)をHブリッジ回路20に入力する。すると、2つのPWM信号(PWM0,PWM1)は、図6(b)に示す一つの差動PWM出力信号(PWM2)となる。これにより、2つのPWM信号(PWM0,PWM1)に重畳した同位相かつ同レベルのノイズN,Nは除去される。このように、マイコン10の出力した2つのPWM信号(PWM0,PWM1)をHブリッジ回路20に入力して1つの差動PWM出力信号(PWM2)とすることで、音声信号に重畳する同位相かつ同レベルのノイズN,Nを打ち消す。
そして、差動PWM出力信号(PWM2)の信号レベルに応じた電圧がダイナミックスピーカ30に印加される。ダイナミックスピーカ30は、差動PWM出力信号(PWM2)の信号レベルに応じて駆動し、音楽や人の声などを出力する。
差動PWM出力信号(PWM2)を構成する2つのPWM信号(PWM0,PWM1)のデューティ比はそれぞれ0%〜100%である。この2つのPWM信号(PWM0,PWM1)は、Hブリッジ回路20の2つの入力端子から入力されるが、この際、Hブリッジ回路20に互いに逆位相ではなく同位相で入力される。
差動PWM出力信号(PWM2)の出力の範囲は、−100%〜0%〜+100%である。以下、差動PWM出力信号(PWM2)の出力の範囲を「差動出力」という。差動出力は、PWM信号(PWM0)とPWM信号(PWM1)のデューティ比の差に相当する範囲である。差動PWM出力信号(PWM2)の出力の符号(プラス(+)又はマイナス(−))については、PWM信号(PWM0)のデューティ比よりもPWM信号(PWM1)のデューティ比が大きい場合、差動出力をマイナス(−)出力とし、PWM信号(PWM0)のデューティ比よりもPWM信号(PWM1)のデューティ比が小さい場合、差動出力をプラス(+)出力とする。ただし、逆に、PWM信号(PWM0)のデューティ比よりもPWM信号(PWM1)のデューティ比が大きい場合、差動出力をプラス(+)出力とし、PWM信号(PWM0)のデューティ比よりもPWM信号(PWM1)のデューティ比が小さい場合、差動出力をマイナス(−)出力としてもよい。
図7は、2つのPWM信号(PWM0,PWM1)のデューティ比と差動出力との関係を説明するための図である。例えば、図7(a)に示すようにPWM信号(PWM0)とPWM信号(PWM1)のデューティ比がともに50%である場合、周期の開始時刻t0から当該周期の50%経過後の時刻t1までの間は、Hブリッジ回路20の左側の回路20a及び右側の回路20bの双方の入力端子には、ともに「H」の信号が入力され、その後、時刻t1から当該周期の終了時刻t2までの間は、ともに「L」の信号が入力される。これにより、周期の開始時刻t0から当該周期の終了時刻t2までの間は、Hブリッジ回路20のスイッチング動作に伴い、ダイナミックスピーカ30には電圧は印加されない。したがって、図7(a)に示すPWM信号(PWM0,PWM1)の差動出力は0%である。
また、例えば図7(b)に示すように、一方のPWM信号(PWM0)のデューティ比が40%、他方のPWM信号(PWM1)のデューティ比が60%の場合、差動出力は−20%となる。この場合、周期の開始時刻t0から当該周期の40%経過後の時刻t3までの間は、Hブリッジ回路20の左右両側の回路20a,20bの入力端子には、ともに「H」の信号が入力されるので、Hブリッジ回路20にけるスイッチング動作によりダイナミックスピーカ30には電圧は印加されない。その後、時刻t3から当該周期の60%経過後の時刻t4までの間は、Hブリッジ回路20の左側の回路20aの入力端子には「L」の信号が入力され、かつHブリッジ回路20の右側の回路20bの入力端子には「H」の信号が入力される。これにより、Hブリッジ回路20におけるスイッチング動作によって、Hブリッジ回路20からダイナミックスピーカ30に所定方向に電流が流れ電圧が印加される。その後、時刻t4から当該周期の終了時刻t2までの間は、Hブリッジ回路20の左右両側の回路20a,20bの入力端子にともに「L」の信号が入力されるので、Hブリッジ回路20におけるスイッチング動作によりダイナミックスピーカ30には電圧は印加されない。したがって、図7(b)に示すPWM信号(PWM0,PWM1)の差動出力は−20%である。
また、例えば図7(c)に示すように、一方のPWM信号(PWM0)のデューティ比が60%、他方のPWM信号(PWM1)のデューティ比が40%の場合、差動出力は+20%となる。この場合、周期の開始時刻t0から当該周期の40%経過後の時刻t3までの間は、Hブリッジ回路20における左右両側の回路20a,20bの入力端子にともに「H」の信号が入力されるので、Hブリッジ回路20におけるスイッチング動作によりダイナミックスピーカ30には電圧は印加されない。その後、時刻t3から当該周期の60%経過後の時刻t4までの間は、Hブリッジ回路20の左側の回路20aの入力端子に「H」の信号が入力され、かつHブリッジ回路20の右側の回路20bの入力端子に「L」の信号が入力される。これにより、Hブリッジ回路20におけるスイッチング動作によって、Hブリッジ回路20からダイナミックスピーカ30に上記所定方向とは反対方向に電流が流れ電圧が印加される。その後、時刻t4から当該周期の終了時刻t2までの間は、Hブリッジ回路20の左右両側の回路20a,20bの入力端子にともに「L」の信号が入力されるので、Hブリッジ回路20におけるスイッチング動作によりダイナミックスピーカ30には電圧は印加されない。したがって、図7(c)に示すPWM信号(PWM0,PWM1)の差動出力は+20%である。
図8は、2つのPWM信号(PWM0,PWM1)の生成方法を説明するための図である。2つのPWM信号(PWM0,PWM1)は、例えば、デューティ比50%の同位相の2つの信号(図7(a)参照)を基準としてパルス幅の変更方向を互いに逆にして、差動出力の範囲を制御することで生成される。図8(a)及び(b)に示すように、それぞれのパルスの変更幅は、ともに差動出力Rの半分に相当する幅Wに設定される(すなわちW=R/2の関係)。この場合、図8(c)に示すように、差動PWM出力信号(PWM2)の周期は、その「H」期間HT(時刻t5から時刻t6までの間)のセンターCT1のタイミング間tw2で規定される。そこで、差動PWM出力信号(PWM2)を生成するPWM信号(PWM0,PWM1)のサンプリング周期は、差動PWM出力信号(PWM2)の「H」期間HTのセンターCT1のタイミング間tw2で規定されてもよい。なお、図8(c)に示す差動PWM出力信号(PWM2)における信号レベル「H」と時間軸とに挟まれた領域の面積(ハッチング領域の面積)S2は、図8(b)に示すPWM信号(PWM0)のハッチング領域の面積S0と、PWM信号(PWM1)のハッチング領域の面積S1との差に相当する。なお、本明細書では、PWM信号(PWM0)からPWM信号(PWM1)を差し引くことを「差動」という。この場合、差動PWM出力信号(PWM2)は、PWM信号(PWM0)とPWM信号(PWM1)との差に相当する信号である。
例えば、Hブリッジ回路20において出力範囲を+30%とする差動PWM出力信号(PWM2)を出力する2つのPWM信号(PWM0,PWM1)を生成する場合、図8(a)に示すように、基準とする2つのデューティ比50%の信号において、それぞれ、パルス幅の変更方向を互いに逆にして15%(差動出力30%の半分)変更する。これにより、それぞれデューティ比が35%(50%−15%)、65%(50%+15%)の2つのPWM信号(PWM0,PWM1)が生成される。この場合、Hブリッジ回路20において、2つのPWM信号(PWM0,PWM1)を差動することで、出力範囲が+30%の差動PWM出力信号(PWM2)が出力される。
同様に、出力範囲を−98%とする差動PWM出力信号(PWM2)を出力する2つのPWM信号(PWM0,PWM1)を生成する場合、基準とする2つのデューティ比50%の信号において、それぞれ、パルス幅の変更方向を互いに逆にして49%(差動出力98%の半分)変更する。これにより、それぞれデューティ比が1%(50%−49%)及び99%(50%+49%)の2つのPWM信号(PWM0,PWM1)が生成される。この場合、Hブリッジ回路20において、2つのPWM信号(PWM0,PWM1)を差動することで、出力範囲が−98%の差動PWM出力信号(PWM2)が出力される。一方、出力範囲を+98%とする差動PWM出力信号(PWM2)を出力する場合は、それぞれデューティ比が99%(50%−1%)及び1%(50%−49%)の2つのPWM信号(PWM0,PWM1)が生成される。この場合、Hブリッジ回路20において、2つのPWM信号(PWM0,PWM1)を差動することで、出力範囲が+98%の差動PWM出力信号(PWM2)が出力される。
なお、図7(a)に示すように、デューティ比がともに50%(50%+0%、50%−0%)の2つのPWM信号(PWM0,PWM1)を生成すると、出力範囲が0%の差動PWM出力信号(PWM2)を得られる。出力範囲が0%の場合、ダイナミックスピーカ30には電圧は印加されない。
以上説明した2つのPWM信号(PWM0,PWM1)の生成等は、例えば、マイコン10においてメモリ12に記憶されたドライバー12aに基づいて行われる。この場合、ドライバー12aは、まず、メモリ12に記憶された音声データに対応する1つのPWM信号を作成し、次いで、この1つのPWM信号と差動PWM出力信号(PWM2)とが一致するとみなして、この1つのPWM信号に基づき2つのPWM信号(PWM0,PWM1)の生成処理を行ってもよいし、音声データから2つのPWM信号(PWM0,PWM1)を直接生成させてもよい。
続いて、本実施形態のノイズを消す方法の変形例について説明する。図9は、本実施形態のノイズを消す方法の変形例を説明するための図である。上記したノイズを消す方法については、PWM信号(PWM0,PWM1,PWM2)における「H」と「L」とを反転して行ってもよい。すなわち、上記したノイズを消す方法では、PWM信号の1周期の中で信号レベルが「H」である割合をデューティ比とし、かつ、PWM信号は1周期の中で「H」から「L」に変化する信号としていたが、これに代えて、PWM信号の1周期の中で信号レベルが「L」である割合をデューティ比とし、かつ、PWM信号を1周期の中で「L」から「H」に変化する信号と定義して、上記したノイズを消す方法を行ってもよい。この場合、図9(a)に示すように、例えば、デューティ比40%のPWM信号(PWM0)は、周期の開始時刻t0から当該周期の40%経過後の時刻t3までの間は「L」、時刻t3から当該周期の終了時刻t2までの間は「H」となる。同様に、デューティ比60%のPWM信号(PWM1)は、周期の開始時刻t0から当該周期の60%経過後の時刻t4までの間は「L」、時刻t4から当該周期の終了時刻t2までの間は「H」となる。また、2つのPWM信号(PWM0,PWM1)の周期tw3は、その立ち下がりから次の立ち下がりまでの時間となる。この場合、図9(b)に示すように、差動PWM出力信号(PWM2)の周期は、その「L」期間LT(時刻t3から時刻t4までの間)のセンターCT2のタイミング間tw4で規定される。そこで、差動PWM出力信号(PWM2)を生成するPWM信号(PWM0,PWM1)のサンプリング周期は、差動PWM出力信号(PWM2)の「L」期間LTのセンターCT2のタイミング間tw4で規定されてもよい。
また、PWM信号(PWM0,PWM1)は、図7に示すような1周期の中で信号レベルが「H」である割合をデューティ比としかつPWM信号は1周期の中で「H」から「L」に変化する信号(これを「A信号」という。)と、図9に示すような1周期の中で信号レベルが「L」である割合をデューティ比としかつPWM信号は1周期の中で「L」から「H」に変化する信号(これを「B信号」という。)と、が交互に表れる信号(すなわちA信号とB信号とが交互に表れるPWM信号)としてもよい。
また、差動PWM出力信号(PWM2)は、図8(c)記載のPWM信号(PWM2)と、図9(b)記載のPWM信号(PWM2)とが交互に表れる信号であってもよい。
この場合のPWM信号(PWM2)は、「H」期間のセンターCT1(図8(c))から次の「L」期間のセンターCT2(図9(b))までのデータが奇数番目のデータであり、かつ「L」期間のセンターCT2から次の「H」期間のセンターCT1までのデータが偶数番目のデータとなっている場合、「H」期間のセンターCT1から次の「L」期間のセンターCT2までの時間(間隔)あるいは「L」期間のセンターCT2から次の「H」期間のセンターCT1までの時間(間隔)を信号の周期として規定してもよいし、逆に「L」期間のセンターCT2から次の「H」期間のセンターCT1までのデータが奇数番目のデータであり、かつ「H」期間のセンターCT1から次の「L」期間のセンターCT2までのデータが偶数番目のデータとなっている場合も、「H」期間のセンターCT1から次の「L」期間のセンターCT2までの時間(間隔)あるいは「L」期間のセンターCT2から次の「H」期間のセンターCT1までの時間(間隔)を、PWM信号(PWM0,PWM1)の信号のサンプリング周期として規定してもよい。
もっとも、PWM信号(PWM2)は、「H」期間のセンターCT1から次の「L」期間のセンターCT2までの時間と、「L」期間のセンターCT2から次の「H」期間のセンターCT1までの時間に、それぞれ同一方式のデータ(例えば、それぞれに「A信号」のデータ、あるいはそれぞれに「B信号」のデータ)を送り込んで、「H」期間のセンターCT1から次の「H」期間のセンターCT1までの時間(間隔)、又は「L」期間のセンターCT2から次の「L」期間のセンターCT2までの時間(間隔)、をPWM信号(PWM0,PWM1)の信号のサンプリング周期として規定してもよい。
また、Hブリッジ回路20に入力するPWM信号(PWM0)は、複数の信号を合成して形成してもよい。例えば、同期した複数のタイマから同一波形かつ同一信号レベルの複数の信号を出力し、それぞれの信号線を接続するなどして、これら複数の信号を合成することで生成してもよい。この場合、タイマ13aは互いに同期した複数個のタイマから構成される。Hブリッジ回路20に入力されるPWM信号(PWM0)は、同一かつ複数のPWM信号から生成される。なお、上記の点は、PWM信号(PWM1)についても同様に適用可能である。このような同期した複数の同一のPWM信号を束ねて生成したPWM信号(PWM0,PWM1)をHブリッジ回路20に入力することで、音声再生装置100においてダイナミックスピーカ30に流れる電流が不足することを回避できる。また、上述した音声再生装置100において、Hブリッジ回路20から出力する信号については、PWM信号(PWM0)とPWM信号(PWM1)の2信号でコントロール(制御)していたが、これに限定されない。例えば、音声再生装置100のHブリッジ回路として4つのトランジスタを備えたHブリッジ回路を適用して、これら4つのトランジスタのそれぞれに、同期した4つのタイマのそれぞれから生成されたPWM信号を入力してもよい。この場合、例えば、一対の上下のPWM信号のON−OFFタイミングを少しだけずらして貫通電流対策としてデッドタイムを設けてもよいし、Hブリッジ回路においてトランジスタTr1〜Tr4の全てをNPNトランジスタ又はNMOS−FETに置き換えてもよく、これらの場合、4つのトランジスタは、Hブリッジ回路上で上述した4つのスイッチSW1〜SW4(図4参照)と同様に動作する。したがって、この場合、Hブリッジ回路から出力される信号は、Hブリッジ回路に入力された4つのPWM信号を使用してその出力がコントロール(制御)される。なお、上記した本実施形態の変形例に関する事項については、後述する他の実施形態においても同様に適用が可能である。
以上のように、第1実施形態に係るノイズを消す方法では、マイコン10内に並列した2つのタイマ13a,13bを同期させて生成した2つのPWM信号(PWM0,PWM1)をHブリッジ回路20に入力して一つの差動PWM出力信号(PWM2)を出力する。すなわち、2つのPWM信号(PWM0,PWM1)を差動する。これにより、2つのPWM信号(PWM0,PWM1)に重畳する互いに同位相のノイズN,Nを除去することができる。上記方法で除去可能なノイズN,Nとしては、電源ノイズの他、例えばマイコン10の内部のデジタルノイズなどが含まれる。
したがって、第1実施形態に係るノイズを消す方法によれば、マイコン10の出力する音声信号に基づきダイナミックスピーカ30を駆動させて音声を再生させる音声再生装置100において、音声信号に含まれるノイズN,Nを効果的に除去することができ、ひいては、音声再生装置100における音の実用的な音質を向上させることができる。
また、第1実施形態のノイズを消す方法によれば、2つのPWM信号(PWM0,PWM1)を一つの差動PWM出力信号(PWM2)として、ダイナミックスピーカ30へ出力するので、負荷となるダイナミックスピーカ30の可動コイルに電流が流れる時間をパルス幅の差の時間のみとして少なくし、可動コイルに常時電流が流れ続けることを防ぎ、ダイナミックスピーカ30に掛かる負荷を軽減することができる。
(第2実施形態)
続いて、第2実施形態に係る、音声再生装置200におけるノイズを消す方法について説明する。図10は、第2実施形態のノイズを消す方法において使用される音声再生装置200の構成の一例を示すブロック図である。なお、以下の説明において、上述した音声再生装置100と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。図10に示すように、音声再生装置200は、マイコン210と、圧電スピーカ230とを備える。音声再生装置200において、マイコン210と圧電スピーカ230とは電気的に接続されている。マイコン210は、上記した実施形態のマイコン10と同様に、CPU11、メモリ12、及びタイマ13a,13bを有している。後述するように、マイコン210は、その内部に2つの出力端子220a,220bを備えている。なお、音声再生装置200は、信号電圧を増幅させるアンプを備えずに構成されてもよい。また、音声再生装置200は、マイコン210及び圧電スピーカ230のみから構成されてもよい。
図11は、圧電スピーカ230の要部を示す模式図である。図11に示すように、圧電スピーカ230は、圧電素子40と、抵抗50と、リード61,62とを有する。圧電素子40は、圧電体41と金属板42とを含み構成されている。なお、圧電スピーカ230は、ピエゾスピーカや圧電サウンダなどと呼ばれることがある。圧電スピーカ230は、圧電素子40に電圧が印加されることで駆動し、音声を出力する。
音声再生装置200は、例えば、持ち運び容易な携帯用装置であり、マイコン210等に供給する電源として電池やバッテリーを備えている。また、圧電スピーカ230は、例えば、イヤホンであり、人の耳に装着して使用される。
圧電素子40は、例えば図11に示すように、薄い円板状の圧電体(圧電セラミックス)41と、黄銅やニッケルなどの薄い円板状の金属板42とを貼り合わせた(接着した)構造である。このような圧電素子40の構造をユニモルフ構造という。圧電体41の表面には電極が形成され、その電極にリード61が接続されている。また、金属板42の表面にも電極が形成され、その電極にリード62が接続されている。
圧電素子40に電圧が印加されると圧電体41が伸びるが、圧電体41に接着している金属板42は伸縮せずに所定方向に曲がる。また、圧電素子40に逆方向の電圧が印加されると圧電体41が縮むが、圧電体41に接着している金属板42は伸縮せずに所定方向とは逆方向に曲がる。圧電素子に電圧の向きが交互に変わる信号電圧が印加されると両方向の振動が発生して音波が発生する。圧電素子40としては、圧電体41の材料、径、厚さや、金属板42の材料、径、厚さなどに応じて特性が変化する。例えば、圧電素子40は、その構成によって、共振点(共振周波数)、共振抵抗、静電容量が変化する。
リード62の途中には抵抗50が接続されている。ただし、抵抗50はリード62の途中ではなくリード61の途中に接続されてもよい。圧電スピーカ230は、このように抵抗50を付加した状態で使用される。
図12は、図10の音声再生装置200の回路の要部を示す回路図である。図12に示すように、音声再生装置200のマイコン210は、2つの出力端子220a,220bを備えている。マイコン210の内部の左側の出力端子220aは、FET(電界効果トランジスタ、Field effect transistor)(FET1及びFET2)を有する。マイコン210の内部の右側の出力端子220bは、FET(FET3及びFET4)を有する。出力端子220a,220bは、それぞれCMOSの構成でありハーフブリッジ回路である。そこで、左側出力端子220aと右側出力端子220bとを互いに接続することにより、左側出力端子220aと右側出力端子220bとで一つのHブリッジ回路220Aが構成される。
このようなHブリッジ回路220Aにおいて、FET(FET1,FET3)はPMOS−FETである。FET(FET2,FET4)はNMOS−FETである。FET(FET1及びFET3)のソース端子はプラス電源電圧Vddの電源と接続されている。FET(FET2及びFET4)のソース端子はマイナス電源電圧Vssの電源と接続されている。FET(FET1〜FET4)のドレイン端子には、抵抗50及び圧電素子40が接続されている。左側出力端子220aにはPWM信号(PWM0)が入力され、同時に右側出力端子220bにPWM信号(PWM1)が入力される。
図12に示すHブリッジ回路220Aの左側の回路である左側出力端子220aに「H」のPWM信号(PWM0)(プラス電源電圧Vddと等しい電圧)が入力されると、FET(FET1)はオフ(閉)、FET(FET2)はオン(開)となる。逆に、左側出力端子220aに「L」のPWM信号(PWM0)(マイナス電源電圧Vddと等しい電圧)が入力されると、FET(FET1)はオフとなりFET(FET2)はオンとなる。このようにFET(FET1及びFET2)は、PWM信号(PWM0)の信号レベル(「H」,「L」)に基づき交互にオン・オフ(開閉)する。また、同様に、図12に示すHブリッジ回路220Aの右側の回路である右側出力端子220bに「H」のPWM信号(PWM1)が入力されると、FET(FET3)はオフとなりFET(FET4)はオンとなる。逆に、右側出力端子220bに「L」のPWM信号(PWM1)が入力されると、FET(FET3)はオンとなりFET(FET4)はオフとなる。このように、FET(FET3及びFET4)は、PWM信号(PWM1)の信号レベル(「H」,「L」)に基づき交互にオン・オフする。
Hブリッジ回路220Aにおいて、FET(FET1)とFET(FET4)とがともにオンで、FET(FET2)とFET(FET3)とがともにオフの場合、圧電素子40及び抵抗50には所定方向に電流が流れる。逆に、Hブリッジ回路220Aにおいて、FET(FET1)とFET(FET4)とがともにオフで、FET(FET2)とFET(FET3)とがともにオンの場合、圧電素子40及び抵抗50には所定方向と逆方向に電流が流れる。
ところで、音声再生装置200において圧電素子40と直列に接続される抵抗50には、以下に示す役割がある。まず、圧電体41の周波数特性を調整する役目がある。また、圧電素子40と等価であるコンデンサとともにRCフィルタ(1次ローパスフィルタ)を形成する役割がある。また、圧電スピーカ230に存在する機械振動の共振のQを下げる役割がある。圧電素子40の特性に合わせて抵抗50の抵抗値を調整することで1次ローパスフィルタの通過帯域を設定することができる。この通過帯域を適切に設定することで可聴帯域外の信号の抑圧し、また可聴帯域内の圧電スピーカ230の機械振動のQを下げることが可能となる。また、PWM信号に存在する、矩形波の高次高調波における圧電素子のインピーダンスを下げる役割がある。このような役割によって圧電スピーカ230を電池等で駆動することが可能となる。また、圧電素子40では高音を出力しやすいように設計されているが、その高音の出力を抑えて特性をフラットにする役割がある。また、信号の周波数が高い帯域においても一定以上のインピーダンスを確保することができ、圧電素子40に流れる電流を制御(抑制)することができる。
続いて、音声再生装置200におけるノイズを消す方法について説明する。
例えばドライバー12aによって、マイコン210内に並列した2つのタイマ13a,13bを同期させて、音声データに対応する2つのPWM信号(PWM0,PWM1)を生成し、これら2つのPWM信号(PWM0,PWM1)をマイコン210の内部の2つの出力端子220a,220b(Hブリッジ回路220A)に入力する。次いで、Hブリッジ回路220Aにおいて、PWM信号(PWM0,PWM1)に基づいて4つのFET(FET1〜4)のスイッチング動作により電力増幅を行うとともに、2つのPWM信号(PWM0,PWM1)を一つの差動PWM出力信号(PWM2)として出力する。このように、上記した第1実施形態と同様に、2つのPWM信号(PWM0,PWM1)を差動することにより、Hブリッジ回路220A上で2つのPWM信号(PWM0,PWM1)に重畳する互いに同位相のノイズN,Nを除去する。
Hブリッジ回路220Aの出力した差動PWM出力信号(PWM2)は、圧電スピーカ230に出力される。そして、圧電スピーカ230に差動PWM出力信号(PWM2)の信号レベルに応じた電圧が印加される。これにより、圧電スピーカ230は、差動PWM出力信号(PWM2)の信号レベルに応じて駆動し、音楽や人の声などを出力する。
以上のような第2実施形態に係るノイズを消す方法によれば、上記した第1実施形態に係るノイズを消す方法と同様の効果を奏する。すなわち、マイコン210内に並列した2つのタイマ13a,13bを同期させて生成した2つのPWM信号(PWM0,PWM1)を一つの差動PWM出力信号(PWM2)としてマイコン210から出力することで、2つのPWM信号(PWM0,PWM1)に重畳する互いに同位相のノイズN,Nを除去することができ、ひいては、音声再生装置200における実用的な音質を向上させることができる。また、第2実施形態に係るノイズを消す方法によれば、負荷となる圧電スピーカ230に電流が流れる時間をパルス幅の差の時間のみとして少なくし、圧電スピーカ230に常時電流が流れ続けることを防ぎ、圧電スピーカ230に掛かる負荷を軽減することができる。さらに、第2実施形態に係るノイズを消す方法では、マイコン210の内部に有する2つのハーフブリッジ回路220a,220bを用いて、2つのPWM信号(PWM0,PWM1)の差動PWM出力信号(PWM2)を出力するので、マイコン210とは別途の外付けのHブリッジ回路20を用いずにノイズを消すことができる。
なお、音声再生装置200において、抵抗50を圧電スピーカ230に付加するか否かは任意である。すなわち、圧電スピーカ230は、抵抗50を付さずに使用されてもよい。また、圧電スピーカ230として、抵抗50に代えてインダクタを有するものが使用されてもよい。この場合に使用される圧電スピーカとしては、インダクタを圧電素子40に直列に接続させて、圧電素子40と等価であるコンデンサとともにLCローパスフィルタを形成した構成を含むものが使用されてもよい。なお、音声再生装置200では、音源によっては、人間の音声よりも高い周波数帯で特性がフラットになっていればよい場合がある。この場合、圧電素子(ピエゾ素子)40に取り付ける抵抗値も小さいものでよいため、抵抗50を付さずに圧電スピーカ230を使用鳴動させる場合において、マイコン端子の出力インピーダンス、マイコンのICパッケージに寄生するインピーダンス、配線のインピーダンス、圧電素子(ピエゾ素子)40の内部インピーダンスの抵抗成分が、外付け抵抗(例えば抵抗50)と同様の役割・機能を果たす場合がある。
(第3実施形態)
続いて、第3実施形態に係る、音声再生装置300におけるノイズを消す方法について説明する。図13は、本発明に係る第3実施形態のノイズを消す方法において使用される音声再生装置300の構成の一例を示すブロック図である。なお、以下の説明において、上述した音声再生装置100,200と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。図13に示すように、音声再生装置300は、マイコン210と、ダイナミックスピーカ30とを備える。音声再生装置300において、マイコン210とダイナミックスピーカ30とは電気的に接続されている。音声再生装置300は、上記した音声再生装置200において圧電スピーカ230をダイナミックスピーカ30に置き換えた構成である。なお、音声再生装置300は、マイコン210及びダイナミックスピーカ30のみから構成されてもよい。
なお、音声再生装置300は、例えば、持ち運び容易な携帯用装置であってもよい。この場合、音声再生装置300は、電池で駆動するものであってもよい。また、ダイナミックスピーカ30は、例えば、盲人用腕時計などに使用されるハイインピーダンススピーカ(インピーダンスが32Ω〜64Ω)や、ダイナミックイヤホン(インピーダンスが32Ω)などであってもよい。
第3実施形態に係るノイズを消す方法では、上記した第1及び2実施形態に係るノイズを消す方法と同様に、例えばドライバー12aによって、マイコン210内に並列した2つのタイマ13a,13bを同期させて、音声データに対応する2つのPWM信号(PWM0,PWM1)を生成し、これら2つのPWM信号(PWM0,PWM1)をマイコン210の内部の2つの出力端子220a,220b(Hブリッジ回路220A)に入力する。次いで、Hブリッジ回路220Aにおいて、PWM信号(PWM0,PWM1)に基づいて4つのFET(FET1〜4)がスイッチング動作することで電力増幅を行うとともに、2つのPWM信号(PWM0,PWM1)の一つの差動PWM出力信号(PWM2)を出力する。このように、第3実施形態に係るノイズを消す方法では、上記した第1及び第2実施形態と同様に、2つのPWM信号(PWM0,PWM1)を差動することにより、Hブリッジ回路220A上で2つのPWM信号(PWM0,PWM1)に重畳する互いに同位相のノイズN,Nを除去する。
Hブリッジ回路220Aの出力した差動PWM出力信号(PWM2)は、ダイナミックスピーカ30に出力される。そして、ダイナミックスピーカ30は差動PWM出力信号(PWM2)に応じて印加された電圧により音声を出力する。
以上のような第3実施形態に係るノイズを消す方法によれば、上記した第1及び第2実施形態に係るノイズを消す方法と同様の効果を奏する。すなわち、マイコン210内に2つのタイマ13a,13bを並列させ、タイマ13a,13bの生成した2つの同期するPWM信号(PWM0,PWM1)の差動PWM出力信号(PWM2)をマイコン210から出力することで、2つのPWM信号(PWM0,PWM1)に重畳する互いに同位相のノイズN,Nを除去することができる。また、第3実施形態に係るノイズを消す方法によれば、負荷となるダイナミックスピーカ30に電流が流れる時間をパルス幅の差の時間のみとして少なくし、ダイナミックスピーカ30に常時電流が流れ続けることを防ぎ、ダイナミックスピーカ30に掛かる負荷を軽減することができる。さらに、第3実施形態に係るノイズを消す方法では、マイコン210内部の2つのハーフブリッジ回路220a,220bを用いて行うので、マイコン210とは別途の外付けのHブリッジ回路20を用いずに、2つのPWM信号(PWM0,PWM1)を一つの差動PWM出力信号(PWM2)として出力してノイズN,Nを消すことができ、ひいては、音声再生装置300における実用的な音質を向上させることができる。
以上、本発明の実施形態を説明したが、本発明の技術的範囲は、上記の実施形態に記載の範囲には限定されない。本発明の趣旨を逸脱しない範囲で、上記の実施形態に、多様な変更または改良を加えることが可能である。また、上記の実施形態で説明した要件の1つ以上は、省略されることがある。そのような変更または改良、省略した形態も本発明の技術的範囲に含まれる。また、上記した実施形態や変形例の構成を適宜組み合わせて適用することも可能である。
また、本発明における、マイコンの2つのタイマにより生成された同期した2つの信号(2系統の信号)を一つの差動PWM出力信号として出力して2つの信号に重畳したノイズを除去する方法が行われる音声再生装置としては、上記構成の音声再生装置100,200,300に限定されない。すなわち、本発明の方法は、例えば以下のような構成の音声再生装置において行われてもよい。
例えば、ダイナミックスピーカ30と、シングルエンドのアナログ信号を内蔵もしくは外付けのDAC(D/Aコンバータ,Digital-to-Analog Converter)によって2系統出力するマイコンと、を備える音声再生装置において、上記したノイズを消す方法が行われてもよい。この場合、マイコン内にDACを2つ並列させ、2つのDAC出力信号の切り替えタイミングと周期をタイマにて同期させ2つのDACの出力信号を一つの差動信号として出力し、ダイナミックスピーカ30の2つの入力にそれぞれ入力することによって、2つのDACの出力信号を差動させて、DACが出力するアナログ信号に入ったノイズを消してもよい。
また、上記した本発明のノイズを消す方法は、ダイナミックスピーカ30と、シングルエンドのアナログ信号を内蔵もしくは外付けのDACによって2系統出力し、それぞれアナログ電力増幅手段および低域フィルタを通した出力を行うマイコン及び外付け回路と、を備える音声再生装置において行われてもよい。この場合、マイコン内にDACを2つ並列させ、2つのDAC出力信号の切り替えタイミングと周期をタイマにて同期させ、2つのDACの出力信号を一つの差動PWM出力信号として出力し、当該差動PWM出力信号を電力増幅して低域フィルタリングした後、ダイナミックスピーカ30の2つの入力にそれぞれ入力することによって、2つのDACの出力信号を差動させて、DACの出力する2つのアナログ信号に入ったノイズを消してもよい。
さらに、上記した本発明のノイズを消す方法は、圧電スピーカ230と、DACによってアナログ信号を出力するマイコンとを備える音声再生装置において行われてもよい。この場合、マイコン内にDACを2つ並列させ、2つのDAC出力信号の切り替えタイミングと周期をタイマにて同期させ、2つのDACの出力信号を一つの差動信号として出力し、圧電スピーカ230の2つの入力にそれぞれ入力することによって、2つのDACの出力信号を差動させて、DACの出力するアナログ信号に入ったノイズを消してもよい。