JP2020043633A - ゲート制御回路、電源回路及びインバータ回路 - Google Patents
ゲート制御回路、電源回路及びインバータ回路 Download PDFInfo
- Publication number
- JP2020043633A JP2020043633A JP2018167201A JP2018167201A JP2020043633A JP 2020043633 A JP2020043633 A JP 2020043633A JP 2018167201 A JP2018167201 A JP 2018167201A JP 2018167201 A JP2018167201 A JP 2018167201A JP 2020043633 A JP2020043633 A JP 2020043633A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse signal
- circuit
- control circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
前記遷移時間と、予め定めた目標遷移時間と、の差分を表す誤差電圧を出力する誤差検出回路と、
前記スイッチングトランジスタのオン又はオフを指示する入力信号に応じた前記第1パルス信号と、前記誤差電圧と、に基づいて、前記第2パルス信号を生成する遷移時間制御回路と、を備える、ゲート制御回路が提供される。
図1は第1の実施形態によるゲート制御回路1を備えた電源回路2の概略構成を示すブロック図である。図1の電源回路2は、ゲート制御回路1と、第1抵抗素子R1及び第2抵抗素子R2と、スイッチングトランジスタM1と、ダイオードD1とを備えている。スイッチングトランジスタM1は、モータ等の負荷を駆動する。スイッチングトランジスタM1は、例えば力率改善回路を構成し、電源回路2の主回路の一部である。図1では、負荷をインダクタL1の記号で表している。スイッチングトランジスタM1は、例えばN型のMOSトランジスタである。なお、スイッチングトランジスタM1は、N型のIGBTであってもよいが、以下では、スイッチングトランジスタM1がN型のMOSトランジスタである例を説明する。
第1の実施形態によるゲート制御回路1では、第2パルス信号V2が2回目にハイに遷移するタイミングはドレイン電圧Vdの遷移時間とは無関係であった。これに対して、第2の実施形態によるゲート制御回路1は、第2パルス信号V2が初めて(1回目に)ローに遷移するタイミングを固定にするとともに、2回目にハイに遷移するタイミングをドレイン電圧Vdの遷移時間に応じて制御するものである。
第3の実施形態によるゲート制御回路1は、第1の実施形態によるゲート制御回路1の回路構成を具体化したものである。
第4の実施形態によるゲート制御回路1は、第2の実施形態によるゲート制御回路1の回路構成を具体化したものである。
上述した第1〜第4の実施形態によるゲート制御回路1は、昇圧コンバータや降圧コンバータの内部に設けることができる。
上述した第1〜第4の実施形態によるゲート制御回路1は、3相インバータ回路等のインバータ回路に適用可能である。
Claims (11)
- 第1パルス信号及び第2パルス信号に応じたゲート電圧にてオン又はオフするスイッチングトランジスタのドレイン電圧の遷移時間を検出する遷移時間検出回路と、
前記遷移時間と、予め定めた目標遷移時間と、の差分を表す誤差電圧を出力する誤差検出回路と、
前記スイッチングトランジスタのオン又はオフを指示する入力信号に応じた前記第1パルス信号と、前記誤差電圧と、に基づいて、前記第2パルス信号を生成する遷移時間制御回路と、を備える、ゲート制御回路。 - 前記入力信号が入力される第1端子と、
前記第1パルス信号が出力される第2端子と、
前記第2パルス信号が出力される第3端子と、
前記スイッチングトランジスタのドレイン電圧が入力される第4端子と、
を備える、請求項1に記載のゲート制御回路。 - 前記遷移時間制御回路は、前記第1パルス信号の立ち上がりエッジに同期させて前記第2パルス信号を立ち上げた後、前記第2パルス信号を1回目に立ち下げるタイミングを前記誤差電圧に応じて制御する、請求項1又は2に記載のゲート制御回路。
- 前記遷移時間制御回路は、前記第2パルス信号を1回目に立ち下げた後、2回目に立ち上げるタイミングを前記ドレイン電圧に応じて制御する、請求項3に記載のゲート制御回路。
- 前記遷移時間制御回路は、前記第1パルス信号の立ち上がりエッジに同期させて前記第2パルス信号を立ち上げた後、予め定めた所定期間経過後に前記第2パルス信号を1回目に立ち下げ、その後、前記第1パルス信号を2回目に立ち上げるタイミングを前記誤差電圧に応じて制御する、請求項1又は2に記載のゲート制御回路。
- 前記遷移時間検出回路は、
前記スイッチングトランジスタのドレイン電圧を複数のキャパシタの容量比により分圧する分圧回路と、
前記分圧回路の出力電圧が所定の電圧範囲内であることを示すパルス信号を出力するパルス生成回路と、
前記パルス信号のパルス幅に応じた電圧を出力する時間電圧変換回路と、を有し、
前記誤差検出回路は、前記時間電圧変換回路から出力された電圧と、前記目標遷移時間に応じた基準電圧との差分に応じた前記誤差電圧を出力する、請求項1乃至5のいずれか一項に記載のゲート制御回路。 - 前記パルス生成回路は、
前記第1パルス信号が奇数番目のパルス信号を出力するときに、前記分圧回路の出力電圧が所定の電圧範囲内であることを示す第1遷移検出信号を出力する第1遷移検出部と、
前記第1パルス信号が偶数番目のパルス信号を出力するときに、前記分圧回路の出力電圧が所定の電圧範囲内であることを示す第2遷移検出信号を出力する第2遷移検出部と、を有し、
前記時間電圧変換回路は、
前記第1遷移検出信号のパルス幅に応じた第1電圧を出力する第1時間電圧変換回路と、
前記第2遷移検出信号のパルス幅に応じた第2電圧を出力する第2時間電圧変換回路と、を有し、
前記誤差検出回路は、前記第1電圧及び前記第2電圧と、前記基準電圧との差分に応じた前記誤差電圧を出力する、請求項6に記載のゲート制御回路。 - 前記遷移時間制御回路は、
鋸波電圧を出力する鋸波電圧発生回路と、
前記誤差電圧が前記鋸波電圧に一致するタイミングを検出する第1タイミング検出回路と、
前記誤差電圧が前記鋸波電圧に一致するタイミングに基づいて、前記第2パルス信号が2回目に立ち上がるタイミングを決定する論理回路と、を有する、請求項1乃至7のいずれか一項に記載のゲート制御回路。 - 前記遷移時間制御回路は、
所定の基準電圧が前記鋸波電圧に一致するタイミングを検出する第2タイミング検出回路を備え、
前記論理回路は、前記基準電圧が前記鋸波電圧に一致するタイミングに基づいて、前記第2パルス信号が1回目に立ち下がるタイミングを決定する、請求項8に記載のゲート制御回路。 - 請求項1乃至9のいずれか一項に記載のゲート制御回路と、
前記ゲート制御回路から出力される前記第1パルス信号及び前記第2パルス信号に応じたゲート電圧によりオン又はオフする前記スイッチングトランジスタと、
前記スイッチングトランジスタのドレインにアノードが接続され、カソード側に負荷が接続されるダイオードと、を備える電源回路。 - 複数相のモータと、
前記モータの各相ごとに設けられ、対応する相の電流をそれぞれ発生する複数の電源回路と、を備え、
前記複数の電源回路のそれぞれは、
請求項1乃至9のいずれか一項に記載のゲート制御回路と、
前記ゲート制御回路から出力される前記第1パルス信号及び前記第2パルス信号に応じたゲート電圧によりオン又はオフする前記スイッチングトランジスタと、を備えるインバータ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018167201A JP6956052B2 (ja) | 2018-09-06 | 2018-09-06 | ゲート制御回路、電源回路及びインバータ回路 |
US16/286,645 US10734994B2 (en) | 2018-09-06 | 2019-02-27 | Gate control circuit, power supply circuit, and inverter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018167201A JP6956052B2 (ja) | 2018-09-06 | 2018-09-06 | ゲート制御回路、電源回路及びインバータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020043633A true JP2020043633A (ja) | 2020-03-19 |
JP6956052B2 JP6956052B2 (ja) | 2021-10-27 |
Family
ID=69719753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018167201A Active JP6956052B2 (ja) | 2018-09-06 | 2018-09-06 | ゲート制御回路、電源回路及びインバータ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10734994B2 (ja) |
JP (1) | JP6956052B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11112313A (ja) * | 1997-10-02 | 1999-04-23 | Mitsubishi Electric Corp | 半導体回路及びパワートランジスタ保護回路 |
JP2013247584A (ja) * | 2012-05-28 | 2013-12-09 | Rohm Co Ltd | ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器 |
US20150171859A1 (en) * | 2013-12-18 | 2015-06-18 | Omron Automotive Electronics, Inc | Method and Apparatus for Controlling Current Slew Rate of a Switching Current Through an External Resistive Load |
JP2016059172A (ja) * | 2014-09-10 | 2016-04-21 | 三菱電機株式会社 | 電圧制御装置 |
-
2018
- 2018-09-06 JP JP2018167201A patent/JP6956052B2/ja active Active
-
2019
- 2019-02-27 US US16/286,645 patent/US10734994B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11112313A (ja) * | 1997-10-02 | 1999-04-23 | Mitsubishi Electric Corp | 半導体回路及びパワートランジスタ保護回路 |
JP2013247584A (ja) * | 2012-05-28 | 2013-12-09 | Rohm Co Ltd | ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器 |
US20150171859A1 (en) * | 2013-12-18 | 2015-06-18 | Omron Automotive Electronics, Inc | Method and Apparatus for Controlling Current Slew Rate of a Switching Current Through an External Resistive Load |
JP2016059172A (ja) * | 2014-09-10 | 2016-04-21 | 三菱電機株式会社 | 電圧制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6956052B2 (ja) | 2021-10-27 |
US20200083884A1 (en) | 2020-03-12 |
US10734994B2 (en) | 2020-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9190909B2 (en) | Control device for multiphase interleaved DC-DC converter and control method thereof | |
US7453250B2 (en) | PWM controller with dual-edge modulation using dual ramps | |
US8564259B2 (en) | Clock phase shifter for use with buck-boost converter | |
JP5625369B2 (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
JP5802638B2 (ja) | 昇降圧型電源回路 | |
TWI508451B (zh) | 鋸齒波產生電路及具有該電路之切換式電力供應元件 | |
JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
JP2010158144A (ja) | 出力電圧制御回路、電子機器及び出力電圧制御方法 | |
JP5366032B2 (ja) | ランプ信号生成回路及びランプ信号調整回路 | |
JP7118937B2 (ja) | スイッチング電源回路 | |
JP2020065402A (ja) | スイッチングレギュレータ | |
JP2010246305A (ja) | 電源電圧制御回路、電源電圧制御方法及びdc−dcコンバータ | |
JP2009071950A (ja) | 定電流出力制御型スイッチングレギュレータ | |
US8907705B2 (en) | Fully integrated circuit for generating a ramp signal | |
Zhou et al. | A high efficiency synchronous buck converter with adaptive dead-time control | |
JP6614818B2 (ja) | 昇降圧dc/dcコンバータ | |
TWI766061B (zh) | 開關調節器 | |
JP6956052B2 (ja) | ゲート制御回路、電源回路及びインバータ回路 | |
JP5398422B2 (ja) | スイッチング電源装置 | |
JP6794240B2 (ja) | 昇降圧dc/dcコンバータ | |
US11664732B2 (en) | Synchronous clock generator circuit for multiphase DC-DC converter | |
JP5578245B2 (ja) | 定電流出力制御型スイッチングレギュレータ | |
JP7339859B2 (ja) | スイッチング制御回路 | |
JP2019047692A (ja) | スイッチング電源装置 | |
JP2014079052A (ja) | スイッチング電源の制御回路、スイッチング電源及びスイッチング電源の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211004 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6956052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |