JP2020043058A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2020043058A
JP2020043058A JP2019149225A JP2019149225A JP2020043058A JP 2020043058 A JP2020043058 A JP 2020043058A JP 2019149225 A JP2019149225 A JP 2019149225A JP 2019149225 A JP2019149225 A JP 2019149225A JP 2020043058 A JP2020043058 A JP 2020043058A
Authority
JP
Japan
Prior art keywords
link
layer
outer cover
display device
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019149225A
Other languages
English (en)
Other versions
JP7101149B2 (ja
Inventor
台 源 李
Tae-Won Lee
台 源 李
鍾 贊 朴
Jong-Chan Park
鍾 贊 朴
▲ヒュン▼ 哲 厳
Hyun-Chul Um
▲ヒュン▼ 哲 厳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2020043058A publication Critical patent/JP2020043058A/ja
Priority to JP2022041474A priority Critical patent/JP7397900B2/ja
Application granted granted Critical
Publication of JP7101149B2 publication Critical patent/JP7101149B2/ja
Priority to JP2023203710A priority patent/JP2024023492A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】 表示装置の提供。【解決手段】 本発明は、基板のアクティブ領域上に配置される薄膜トランジスタを覆う少なくとも２層の平坦化層と、基板の非アクティブ領域上に配置される信号リンクと、信号リンクの上部面及び側面と重なる外郭カバー層を具備することによって、信号リンク及び信号リンク上の保護膜の損傷を防止することができる。【選択図】 図２Ａ

Description

本発明は表示装置に関し、特に、高精細及び高解像度を具現できる表示装置を提供することに関する。
様々な情報を画面で具現する映像表示装置は、情報通信時代の中核技術によってより薄く、より軽く、携帯が可能でありながらも高性能の方向に発展している。そこで、陰極線管（ＣＲＴ）の短所である重さと体積を減らし得る有機発光表示装置が脚光を浴びている。この有機発光表示装置（ＯＬＥＤ）は自発光素子であり、消費電力が低く、高速の応答速度、高い発光効率、高い輝度及び広視野角を有する。この有機発光表示装置は、マトリックス状に配列されている多数のサブ画素によって映像を具現する。多数のサブ画素のそれぞれは、発光素子と、当該発光素子を独立して駆動する多数のトランジスタからなる画素回路とを具備する。
このような有機発光表示装置が高精細化及び高解像度化するほど、各信号ライン及び各電極にかかる負荷が非常に大きくなり、画質及び駆動特性に悪影響を及ぼすＲＣ（抵抗−キャパシタ）遅延が漸次増加する。特に、発光素子とトランジスタ間のＲＣ負荷による信号遅延が発生し、各サブ画素に駆動信号を正確に印加できないという問題があった。
特開２０１９−１０２４６３
本発明は、上記の問題点を解決するためのもので、高精細及び高解像度を具現できる表示装置を提供する。
上記の目的を達成するために、本発明に係る有機表示装置は、アクティブ領域及び非アクティブ領域を有する基板と、基板のアクティブ領域上に配置される薄膜トランジスタと、薄膜トランジスタの上部に配置される少なくとも２層の平坦化層と、基板の非アクティブ領域上に配置される信号リンクと、信号リンクの上部面及び側面と重なる外郭カバー層とを具備することによって、高精細及び高解像度を具現できるとともに信号リンク及び信号リンク上の保護膜の損傷を防止することができる。
いくつかの実施例では、前記第１外郭カバー層は、前記少なくとも２層の平坦化層と離隔される。いくつかの実施例では、前記少なくとも２層の平坦化層は、前記薄膜トランジスタを覆う保護膜上に配置される第１平坦化層と、前記第１平坦化層上に配置される第２平坦化層とを具備する。いくつかの実施例では、前記薄膜トランジスタのドレイン電極と接続し、前記第１及び第２平坦化層の間に配置される画素連結電極をさらに具備する。いくつかの実施例では、前記画素連結電極は、ドレイン電極と同じ材質からなる。
いくつかの実施例では、前記信号リンクはそれぞれ、前記薄膜トランジスタのゲート電極と同一の平面上で前記ゲート電極と同一の材質からなる下部リンクと、前記薄膜トランジスタのソース及びドレイン電極と同一の材質からなり、前記ソース及びドレイン電極と同一の平面上で前記下部リンクに連結される上部リンクとを具備し、前記第１外郭カバー層は、前記第１平坦化層と同一の材質で前記保護膜上に配置され、前記保護膜は、前記上部リンク上に配置される。いくつかの実施例では、前記ソース及びドレイン電極と前記ゲート電極との間に配置される層間絶縁膜における、少なくとも一つのリンクコンタクトホールをさらに具備し、前記リンクコンタクトホールは前記下部リンクを露出し、前記上部リンクは前記少なくとも１つのリンクコンタクトホールを通じて前記下部リンクと接続し、前記第１外郭カバー層は前記リンクコンタクトホールと重なる。
いくつかの実施例では、信号リンクに接続される導電パッドと、前記薄膜トランジスタに接続される発光素子と、前記発光素子上に配置される封止ユニットと、前記導電パッドと前記発光素子との間に配置される少なくとも一つのダムと、前記少なくとも一つのダムと前記導電パッドとの間に配置される第２外郭カバー層とをさらに具備する。前記封止ユニットは、有機封止層と、第１無機封止層と、第２無機封止層とを具備し、前記第１及び第２無機封止層は無機絶縁物質からなる。前記第２外郭カバー層は前記信号リンクの上部で前記信号リンクよりも広い線幅を有する。前記信号リンクは、前記薄膜トランジスタのソース及びドレイン電極と同一の材質からなり、前記第２外郭カバー層は、前記画素連結電極と同一の層で前記画素連結電極と同一の材質からなる。
いくつかの実施例において、前記第２外郭カバー層上に前記第２外郭カバー層よりも広い線幅を有する第３外郭カバー層をさらに具備し、前記第３外郭カバー層は、前記第２平坦化層と同一の材質からなる。前記保護膜及び第１平坦化層を貫通するラインコンタクトホールを通じて連結される第１及び第２高電圧供給ラインを含む高電圧供給ラインをさらに具備する。いくつかの実施例では、第１平坦化層と第２平坦化層との間に配置される画素連結電極をさらに備え、前記第１高電圧供給ラインは、前記薄膜トランジスタのソース及びドレイン電極と同一の平面上で前記ソース及びドレイン電極と同一の材質からなり、前記第２高電圧供給ラインは、前記画素連結電極と同一の平面上で前記画素連結電極と同一の材質からなる。
いくつかの実施例では、前記第１外郭カバー層は、前記信号リンク内の多数の信号リンクのそれぞれに対応する多数の第１外郭カバー層部分（ｐｏｒｔｉｏｎ）を含む。いくつかの実施例では、前記多数の第１外郭カバー層部分（ｐｏｒｔｉｏｎ）のそれぞれは、前記信号リンク上に平坦な上部面又は階段状の上部面を有する。
いくつかの実施例では、表示装置は、基板と、薄膜トランジスタと、導電性パッドと、第１リンクと、第１外郭カバー層とを具備する。基板は、アクティブ領域と非アクティブ領域とを有する。薄膜トランジスタは前記基板のアクティブ領域上に配置される。導電性パッドは前記基板の非アクティブ領域に配置される。第１リンクは、前記基板の非アクティブ領域に配置され、前記導電性パッドと電気的に接続する。第１リンクは、前記基板の前記アクティブ領域において前記薄膜トランジスタの電極と電気的に接続する第１端部と前記基板の前記非アクティブ領域において前記第１リンクと電気的に接続する第２端部とを備える。第１外郭カバー層は、前記基板の平面から見て前記第１及び第２リンクが重なる場合に、信号リンク領域の上部面と１つ又は複数の側面とを覆う。
いくつかの実施例では、前記第１リンクは前記基板の第１層に位置し、前記第２リンクは第２層に位置する。
いくつかの実施例では、前記第１リンクと前記第２リンクとの間の層間絶縁膜をさらに具備する。前記第１リンクと前記第２リンクとは、前記層間絶縁膜の孔を介して電気的に接続される。
いくつかの実施例では、前記第１のリンクは第１の幅を有し、前記第２のリンクは、前記第１および第２リンクが重なる場合、前記信号リンク領域における前記第１の幅よりも広い第２の幅を有し、前記第１外郭カバー層が前記第２の幅よりも広い第３の幅を有する。
いくつかの実施例では、前記第１リンクは前記薄膜トランジスタのゲート電極と同一層上で前記ゲート電極と同一の材質からなり、前記第２リンクは前記薄膜トランジスタのソース及びドレイン電極と同一層上で前記ソース及びドレイン電極と同一の材質からなる。いくつかの実施例では、前記薄膜トランジスタを覆う平坦化層をさらに具備し、前記第１外郭カバー層は、前記平坦化層と同一の材質からなる。
いくつかの実施例では、前記薄膜トランジスタを覆う第１平坦化層と、前記第１平坦化層における孔を介して前記薄膜トランジスタのドレイン電極と電気的に接続する画素連結電極とを備える。前記第１外郭カバー層は前記画素連結電極と同一の材質からなる。いくつかの実施例では、前記基板は、前記画素連結電極及び前記第１平坦化層を覆う第２平坦化層と、前記第１外郭カバー層の上部面と側面とを覆う第２外郭カバー層とを具備し、前記第２外郭カバー層は前記第２平坦化層と同一の材質からなる。
いくつかの実施例では、表示装置は、発光素子と、封止ユニットと、少なくとも一つのダムと、第２外郭カバー層とをさらに具備する。発光素子は、前記アクティブ領域に配置され、前記薄膜トランジスタに接続される。封止ユニットは、前記発光素子上に配置される。少なくとも一つのダムは、前記導電パッドと前記発光素子との間に配置される。第２外郭カバー層は、前記少なくとも一つのダムと前記導電パッドとの間に配置される。
本開示では薄膜トランジスタのドレイン電極が、低い比抵抗の材質からなる画素連結電極を通じて発光素子のアノード電極と接続する。これによって、本発明は、発光素子と薄膜トランジスタ間のＲＣ負荷による信号遅延を減らすことができ、高精細及び高解像度を具現することができる。
また、本開示では、信号リンクの側面の段差部及び信号リンクを連結するリンクコンタクトホールによって発生する段差部と重なる外郭カバー層を具備する。これによって、本開示は、画素連結電極の形成のためのエッチング工程時に、信号リンクを覆う保護膜の流失、信号リンクの溶出及び導電物質のチップ不良を防止することができる。
一実施例に係る有機発光表示装置を示す平面図である。 図１において線Ｉ−Ｉ’に沿って切った、いくつかの実施例に係る有機発光表示装置を示す断面図である。 図１において線ＩＩ−ＩＩ’に沿って切った、いくつかの実施例に係る有機発光表示装置を示す断面図である。 図１に示す外郭カバー層の他の実施例を示す一実施例に係る平面図である。 図３において線ＩＩＩ−ＩＩＩ’に沿って切った、いくつかの実施例に係る有機発光表示装置を示す断面図である。 図３において線ＩＩＩ−ＩＩＩ’に沿って切った、いくつかの実施例に係る有機発光表示装置を示す断面図である。 外郭カバー層を具備しない、いくつかの実施例における比較例を示す断面図である。 外郭カバー層を具備しない、いくつかの実施例における比較例を示す断面図である。 外郭カバー層を具備する、いくつかの実施例における実施例を示す断面図である。 外郭カバー層を具備する、いくつかの実施例における実施例を示す断面図である。 本発明に係る有機発光表示装置の一実施例を示す断面図である。 線ＩＶ−ＩＶ’に沿って切った、一実施例に係る有機発光表示装置を示す断面図である。
以下、添付の図面を参照して本発明に係る実施例を詳しく説明する。
図１は、本発明に係る有機発光表示装置を示す平面図であり、図２Ａ及び図２Ｂは、図１において線「Ｉ−Ｉ’」及び「ＩＩ−ＩＩ’」に沿って切った有機発光表示装置を示す断面図である。
図１、図２Ａ及び図２Ｂに示す有機発光表示装置は、基板１０１上に設けられるアクティブ領域ＡＡと、アクティブ領域ＡＡの周辺に配置される非アクティブ領域ＮＡとに区分される。
アクティブ領域ＡＡには多数のサブ画素がマトリックス状に配列されて映像を表示する。各サブ画素は、画素駆動回路、及び画素駆動回路と接続する発光素子１３０を具備する。
画素駆動回路は、スイッチングトランジスタＴＳ、駆動トランジスタＴＤ及びストレージキャパシタ（図示せず、Ｃｓｔ）を具備する。一方、画素駆動回路が２個のトランジスタＴＳ，ＴＤと１個のキャパシタＣを具備する構造を取り上げて説明するが、これに限定するものではない。
スイッチングトランジスタＴＳは、スキャンラインＳＬにスキャンパルスが供給されるとターンオンし、データラインＤＬに供給されたデータ信号をストレージキャパシタＣｓｔ及び駆動トランジスタＴＤのゲート電極１０２に供給する。そのために、スイッチングトランジスタＴＳは、図１に示すように、スキャンラインＳＬに接続されたゲート電極ＧＥと、データラインＤＬに接続されたソース電極ＳＥと、駆動トランジスタに接続されたドレイン電極ＤＥと、ソース電極とドレイン電極との間にチャネルを形成する半導体層ＡＣＴとを具備する。
駆動トランジスタＴＤは、当該駆動トランジスタＴＤのゲート電極１０２に供給されるデータ信号に応答して、高電圧（ＶＤＤ）供給ラインＶＬから発光素子１３０に供給される電流を制御することによって発光素子１３０の発光量を調節する。そして、スイッチングトランジスタＴＳがターンオフしても、ストレージキャパシタＣｓｔに充電された電圧によって駆動トランジスタＴＤは、次のフレームのデータ信号が供給されるまで一定の電流を供給し、発光素子１３０の発光を維持させる。
そのために、駆動トランジスタＴＤは、図１、図２Ａ及び図２Ｂに示すように、アクティブバッファ層１１４上に配置される半導体層１０４と、ゲート絶縁膜１１２を介して半導体層１０４と重なるゲート電極１０２と、層間絶縁膜１１６上に形成されて半導体層１０４と接触するソース及びドレイン電極１０６，１０８とを具備する。換言すると、重なりは、平面視において少なくとも部分的に同じ空間を占める２つの要素を指すことができる。重なりは、２つの要素間の直接的な物理的接触を必要としない。
半導体層１０４は、非晶質半導体物質、多結晶半導体物質及び酸化物半導体物質の少なくともいずれか一つから形成される。半導体層１０４はアクティブバッファ層１１４上に形成される。このような半導体層１０４は、チャネル領域、ソース領域及びドレイン領域を具備する。チャネル領域はゲート絶縁膜１１２を介してゲート電極１０２と重なってソース及びドレイン電極１０６，１０８間のチャネル領域を形成する。ソース領域は、ゲート絶縁膜１１２及び層間絶縁膜１１６を貫通するソースコンタクトホール１１０Ｓを通じてソース電極１０６と電気的に接続する。ドレイン領域は、ゲート絶縁膜１１２及び層間絶縁膜１１６を貫通するドレインコンタクトホール１１０Ｄを通じてドレイン電極１０８と電気的に接続する。このような半導体層１０４と基板１０１との間にはマルチバッファ層１４０及びアクティブバッファ層１１４が配置される。マルチバッファ層１４０は、基板１０１に侵入した水分及び／又は酸素の拡散を遅延させる。アクティブバッファ層１１４は半導体層１０４を保護し、基板１０１が取り込む種々の欠陥を遮断する機能を有する。
このとき、アクティブバッファ層１１４と接触するマルチバッファ層１４０の最上層は、マルチバッファ層１４０の残りの層、アクティブバッファ層１１４、ゲート絶縁膜１１２及び層間絶縁膜１１６とは異なるエッチング特性を有する材質で形成される。アクティブバッファ層１１４と接触するマルチバッファ層１４０の最上層は、ＳｉＮｘ及びＳｉＯｘのいずれか一方で形成され、マルチバッファ層１４０の残りの層、アクティブバッファ層１１４、ゲート絶縁膜１１２及び層間絶縁膜１１６は、ＳｉＮｘ及びＳｉＯｘの他方で形成される。例えば、アクティブバッファ層１１４と接触するマルチバッファ層１４０の最上層はＳｉＮｘで形成され、マルチバッファ層１４０の残りの層、アクティブバッファ層１１４、ゲート絶縁膜１１２及び層間絶縁膜１１６はＳｉＯｘで形成される。
ゲート電極１０２はゲート絶縁膜１１２上に形成され、ゲート絶縁膜１１２を介して半導体層１０４のチャネル領域と重なる。ゲート電極１０２は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）及び銅（Ｃｕ）の内の一つ又はそれらの合金からなる単一層又は多重層である第１導電物質で形成される。
ソース電極１０６は、ゲート絶縁膜１１２及び層間絶縁膜１１６を貫通するソースコンタクトホール１１０Ｓを通じて露出された半導体層１０４のソース領域と接続する。ドレイン電極１０８はソース電極１０６と向かい合い、ゲート絶縁膜１１２及び層間絶縁膜１１６を貫通するドレインコンタクトホール１１０Ｄを通じて半導体層１０４のドレイン領域と接続する。このようなソース及びドレイン電極１０６，１０８は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）及び銅（Ｃｕ）のいずれか一つ又はそれらの合金からなる単一層又は多重層である第２導電物質で形成される。
画素連結電極１４２は、第１及び第２平坦化層１２８，１４８の間に配置される。画素連結電極１４２は、保護膜１１８及び第１平坦化層１２８を貫通する第１画素コンタクトホール１５０を通じて露出されてドレイン電極１０８と接続する。この画素連結電極１４２はドレイン電極１０８と同一又は類似に、比抵抗の低い材質からなる。比抵抗が低い材質とは、抵抗率が低い材質を指す。ここでは、比抵抗の低い材料は金属であってもよい。
一方、データラインＤＬと並ぶ高電位供給ラインＶＬは、保護膜１１８及び第１平坦化層１２８を貫通するラインコンタクトホール１８０を通じて接続される第１及び第２高電位供給ラインＶＬ１，ＶＬ２を具備する。第１高電位供給ラインＶＬ１は駆動トランジスタＴＤのソース及びドレイン電極１０６，１０８と同一の材質で同一の平面上（例えば、同じ層に）に配置され、第２高電位供給ラインＶＬ２は画素連結電極１４２と同一の材質で同一の平面上に配置される。例えば、第２高電位供給ラインＶＬ２及び画素連結電極１４２は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）及び銅（Ｃｕ）のいずれか一つ又はそれらの合金からなる単一層又は多重層である導電物質で形成される。ここでは、導電物質を第３導電物質として参照する場合もある。
このように、本発明の高電位供給ラインＶＬは、ラインコンタクトホール１８０を通じて電気的に接続される第１及び第２高電位供給ラインＶＬ２を含むことによって、高電位供給ラインＶＬの自体抵抗を減らすことができ、ＲＣ時定数が減少する。これによって、高電位供給ラインＶＬからの高電位電圧（ＶＤＤ）の駆動トランジスタＴＤのソース電極１０６への伝送が遅延されることを防止でき、高解像度及び高精細の具現が可能になる。
発光素子１３０はアノード電極１３２と、アノード電極１３２上に形成される少なくとも一つの発光スタック１３４と、少なくとも一つの発光スタック１３４上に形成されたカソード電極１３６とを具備する。
アノード電極１３２は、第１平坦化層１２８上に配置される第２平坦化層１４８を貫通する第２画素コンタクトホール１２０を通じて露出された画素連結電極１４２と電気的に接続する。
各サブ画素のアノード電極１３２は、バンク１３８によって露出されるように形成される。このようなバンク１３８は、隣接したサブ画素間の光干渉を防止するように不透明材質（例えば、黒色の部材）で形成されてもよい。この場合、バンク１３８は、カラー顔料、有機ブラック顔料及びカーボンの少なくともいずれか一つからなる遮光材質を含む。
少なくとも一つの発光スタック１３４は、バンク１３８によって設けられた発光領域のアノード電極１３２上に形成される。少なくとも一つの発光スタック１３４は、アノード電極１３２上に、正孔関連層、有機発光層、電子関連層の順に又は逆順に積層して形成される。その他にも発光スタック１３４は、電荷生成層を挟んで対向する第１及び第２発光スタックを具備してもよい。この場合、第１及び第２発光スタックのいずれか一方における有機発光層は青色光を生成し、第１及び第２発光スタックのいずれか他方における有機発光層は黄色−緑色光を生成することによって、第１及び第２発光スタックで白色光が生成される。この発光スタック１３４で生成された白色光は、発光スタック１３４の上部又は下部に位置するカラーフィルターに入射し、カラー映像を具現することができる。その他にも、別のカラーフィルター無しで、各発光スタック１３４で各サブ画素に該当するカラー光を生成し、カラー映像を具現してもよい。すなわち、赤色（Ｒ）サブ画素の発光スタック１３４は赤色光を、緑色（Ｇ）サブ画素の発光スタック１３４は緑色光を、青色（Ｂ）サブ画素の発光スタック１３４は青色光を生成してもよい。
カソード電極１３６は、少なくとも１つの発光スタック１３４を挟んでアノード電極１３２と対向するように形成され、低電圧（ＶＳＳ）供給ラインと接続する。
非アクティブ領域ＮＡには、データラインＤＬと接続するデータパッドＤＰ、スキャンラインＳＬと接続するスキャンパッドＳＰ、低電圧（ＶＳＳ）供給ライン及び高電圧（ＶＤＤ）供給ラインのそれぞれと接続する電源パッド（図示せず）が配置される。このようなデータパッドＤＰ、スキャンパッドＳＰ及び電源パッドは、基板１０１の一側及び他側領域の少なくともいずれか一領域に配置される非アクティブ領域ＮＡに配置されてもよく、互いに異なる非アクティブ領域ＮＡに配置されてもよい。一方、データパッドＤＰ、スキャンパッドＳＰ及び電源パッドは図１の構造に限定されず、表示装置の設計事項によって様々に変更可能である。
このようなデータパッドＤＰ、スキャンパッドＳＰ及び電源パッドの少なくともいずれか一導電パッドは、信号リンクを通じて該当の信号ラインと接続する。信号リンクは、図１、図２Ａ及び図２Ｂに示すように、下部リンク１２２及び上部リンク１２４を具備してもよい。信号リンクは、ここでは「信号リンク領域」と参照される場合がある。信号リンクは、基板１０１の平面から見て、下部リンク１２２と上部リンク１２４とが重なる領域を含められる。
下部リンク１２２は、導電パッド及び信号ラインのいずれか一方から延び、上部リンク１２４は導電パッド及び信号ラインのいずれか他方から延びる。
このような下部リンク１２２は、ソース及びドレイン電極１０６，１０８とゲート電極１０２との間に配置される少なくとも１層の層間絶縁膜１１６を貫通する少なくともいずれか一つのリンクコンタクトホール１２６を通じて露出されて上部リンク１２４と接続する。下部リンク１２２は、駆動トランジスタＴＤのゲート電極１０２と同一の材質で、同一の平面（例えば、ゲート絶縁膜１１２）上に配置され、上部リンク１２４は、駆動トランジスタＴＤのソース及びドレイン電極１０６，１０８と同一の材質で、同一の平面（例えば、層間絶縁膜１１６）上に配置される。
上部リンク１２４上には無機絶縁材質の保護膜１１８と、該保護膜１１８上に第１平坦化層１２８と同じ有機絶縁材質からなる外郭カバー層１４６（ここでは、第１外郭カバー層として参照される場合もある）が配置される。
有機絶縁材質からなる外郭カバー層１４６は、第１及び第２平坦化層１２８，１４８のそれぞれと分離されるように形成される。換言すれば、「から分離する」とは、２つの構成要素が物理的に接触しないように２つの構成要素が配置されている構成を指す。これによって、外部からの水分や酸素が外郭カバー層１４６、第１及び第２平坦化層１２８，１４８を通って発光素子１３０に流れ込むことを遮断し、発光素子１３０の損傷を防止することができる。
外郭カバー層１４６は、図１に示すように、基板１０１上に配置された多数の信号リンクと一対多で対応するように形成されたり（換言すれば、１つの外側カバー層は２つ以上の信号リンクに対応する）、図３、図４Ａ及び図４Ｂに示すように、信号リンクのそれぞれと一対一で対応するように形成される（換言すれば、１つの外側カバー層は１つの信号リンクに対応する）。すなわち、信号リンクを表示装置の２つの構成要素間の導電経路とすることができる
外郭カバー層１４６は、図４Ａに示すように上部リンク１２４の上部において平坦な上部面を有するように形成されたり、図４Ｂに示すようにエッジに行くほど厚さが薄くなる階段状の上部面を有するように形成される。階段状の上部面を有する外郭カバー層１４６は、外郭カバー層１４６の後続工程時に外郭カバー層１４６の段差によって発生する不良を防止することができる。
このような外郭カバー層１４６はリンクコンタクトホール１２６だけでなく上部リンク１２４の上部面及び側面と重なるように形成される。特に、外郭カバー層１４６は、リンクコンタクトホール１２６によって発生する段差部及び上部リンク１２４の側面によって発生する段差部を覆う保護膜１１８上においてリンクコンタクトホール１２６と重なるように形成される。
これによって、本実施例は、第１平坦化層１２８の後続工程時に保護膜１１８が流失することを防止できるとともに上部リンク１２４が損傷することを防止することができる。これについて、図５Ａ、図５Ｂ、図６Ａ及び図６Ｂと結び付けて具体的に説明する。
図５Ａ及び図５Ｂは外郭カバー層を具備しない比較例を示す断面図であり、図６Ａ及び図６Ｂは外郭カバー層を具備する実施例を示す断面図である。
図５Ａ及び図５Ｂに示す比較例では、下部リンク１２２、層間絶縁膜１１６、上部リンク１２４、保護膜１１８及び第１平坦化層１２８が順に形成された後、アクティブ領域に画素連結電極１４２が形成される。このとき、画素連結電極１４２の形成のための乾式エッチング工程時に、リンクコンタクトホール１２６によって発生した段差部と対応する保護膜１１８の一部が流失する。そして、保護膜１１８の流失した部分を通じて上部リンク１２４が露出される（Ａ領域）。露出された上部リンク１２４は、画素連結電極１４２の後に形成されるアノード電極１３２及びカソード電極１３６の少なくともいずれか一つの導電物質と短絡（Ｓｈｏｒｔ）する不良が発生する。
また、画素連結電極１４２及びアノード電極１３２の少なくともいずれか一つの形成のための乾式エッチング工程時に、保護膜１１８の流失が大きいと（Ｂ領域）、保護膜１１８下部の上部リンク１２４が溶けて流失する。この場合、下部リンク１２２と上部リンク１２４とのコンタクト不良が発生するだけでなく、上部リンク１２４から流失した物質がアノード電極１３２のエッチング工程時に湿式エッチング液に沿ってアクティブ領域ＡＡへ移動することがある。この場合、アクティブ領域ＡＡへ移動した流失物質によって異物不良が発生し得る。
そのうえ、画素連結電極１４２の形成のための乾式エッチング工程時に、上部リンク１２４の周辺に画素連結電極１４２の残余物質１４２Ａからなるチップ（ｔｉｐ）（Ｃ領域）が発生する（チップ不良として参照される）。この画素連結電極１４２の残余物質１４２Ａがアノード電極１３２のエッチング工程時にエッチング液に沿ってアクティブ領域ＡＡへ移動することがある。この場合、アクティブ領域ＡＡへ移動した残余物質１４２Ａによって異物不良が発生し得る。
一方、図６Ａ及び図６Ｂに示す本発明の実施例では、下部リンク１２２、層間絶縁膜１１６、上部リンク１２４、保護膜１１８が順に形成された後、第１平坦化層１２８と外郭カバー層１４６が同時に形成される。その後、アクティブ領域ＡＡに画素連結電極１４２が形成される。このような画素連結電極１４２の形成のための乾式エッチング工程時に、外郭カバー層１４６が上部リンク１２４上の保護膜１１８をカバーする。外郭カバー層１４６は画素連結電極１４２の形成のための乾式エッチング工程時に、リンクコンタクトホール１２６によって発生した段差部の保護膜１１８をカバーする。これによって、画素連結電極１４２の乾式エッチング工程時に、保護膜１１８の流失を防止できるとともに上部リンク１２４の露出を防止又は減少できる。その結果、アノード電極１３２及びカソード電極１３６の少なくともいずれか一つの導電物質と上部リンク１２４との短絡（Ｓｈｏｒｔ）不良、上部リンク１２４と下部リンク１２２とのコンタクト不良、及び上部リンク１２４及び画素連結電極１４２の少なくともいずれか一つの導電物質による異物不良を防止又は減少できる。
図７は、第２実施例に係る有機発光表示装置を示す平面図であり、図８は、図７において線「ＩＶ−ＩＶ’」に沿って切った表示装置を示す断面図である。
図７及び図８に示す表示装置は、図１及び図２に示す表示装置と対比して、封止ユニット１５０、多数のダム１５８及び第２外郭カバー層１６４を具備する以外は同一の構成要素を有する。これによって、同一の構成要素に関する詳細な説明は省略するものとする。
封止ユニット１５０は、外部の水分や酸素に弱い発光素子１３０に外部の水分や酸素が侵入することを遮断又は減少する。そのために、封止ユニット１５０は、少なくとも１層の無機封止層１５２と、少なくとも１層の有機封止層１５４を具備する。いくつかの実施例では、第１無機封止層１５２、有機封止層１５４及び第２無機封止層１５６が順に積層された封止ユニット１５０の構造を取り上げて説明する。
第１無機封止層１５２は、カソード電極１３６が形成された基板１０１上に形成される。第２無機封止層１５６は、有機封止層１５４が形成された基板１０１上に形成され、第１無機封止層１５２と共に有機封止層１５４の上部面、下部面及び側面を取り囲むように形成される。このような第１及び第２無機封止層１５２，１５６は、外部の水分や酸素が発光スタック１３４に侵入することを最小化したり遮断する。この第１及び第２無機封止層１５２，１５６は、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯＮ）又は酸化アルミニウム（Ａｌ２Ｏ３）のような低温蒸着が可能な無機絶縁材質で形成される。これによって、第１及び第２無機封止層１５２，１５６は低温雰囲気で蒸着されるので、第１及び第２無機封止層１５２，１５６の蒸着工程時に高温雰囲気に弱い発光スタック１３４が損傷することを防止又は減少できる。
有機封止層１５４は、有機発光表示装置の曲げによる各層間の応力を緩和する緩衝の役目を果たし、平坦化性能を強化する。この有機封止層１５４は、第１無機封止層１５２が形成された基板１０１上にＰＣＬ、アクリル樹脂、エポキシ樹脂、ポリイミド、ポリエチレン又はシリコンオキシカーボン（ＳｉＯＣ）のような非感光性有機絶縁材質又はフォトアクリルのような感光性有機絶縁材質で形成される。このような有機封止層１５４がインクジェット方式で形成される場合、液状の有機封止層１５４が基板１０１の縁に拡散することを防止又は減少するようにダム１５８が配置される。ダム１５８は有機封止層１５４と対比して、基板１０１の縁へより近く配置される。このようなダム１５８によって、基板１０１の最外郭に配置される導電パッドが配置されるパッド領域に有機封止層１５４が広がることを防止又は減少できる。
第２外郭カバー層１６４は、図１及び図２に示す外郭カバー層１４６でカバーできない領域に配置され得る。例えば、（外部の水分及び湿気の移動経路とされ得る）有機絶縁材質の薄膜を配置できない領域であるダム１５８と導電パッドＳＰ，ＤＰとの間に第２外郭カバー層１６４が配置される。いくつかの実施例では、第２の外郭カバー層１６４は、外郭カバー層１４６の代わりに形成される。他の実施例では、外郭カバー層１４６に加えてさらに、第２の外郭カバー層１６４が形成される。
第２外郭カバー層１６４は、画素連結電極１４２と同一のマスク工程で形成される。すなわち、第２外郭カバー層１６４は、（例えば、画素連結電極１４２と同一の材質の）第３導電物質によって画素連結電極１４２と同一の平面である保護膜１１８上に形成され得る。第２外郭カバー層１６４は、（例えば、ソース及びドレイン電極１０６，１０８と同一の材質の）第２導電物質からなる信号リンク１６２上に、配置される。信号リンク１６２は、導電性パッド（例えば、データパッド）を、対応する信号ラインに電気的に接続する単一のラインであってもよい。第２外郭カバー層１６４は、信号リンク１６２の線幅ｗ１よりも広い線幅ｗ２を有する。第２外郭カバー層１６４の線幅が信号リンク１６２の線幅より広いので、第２外郭カバー層１６４は、信号リンク１６２の上部及び側面を覆うように配置される。保護膜１１８を信号リンク１６２上に配置できるので、第２外郭カバー層１６４を保護膜１１８上に配置できる。これによって、第２外郭カバー層１６４及び画素連結電極１４２の形成のための乾式エッチング工程時に、第２外郭カバー層１６４の第３導電物質は信号リンク上の保護膜をカバーする。したがって、実施例において、信号リンク１６２上に配置される保護膜１１８の流失、信号リンク１６２の損傷及び第３導電物質のチップ不良を防止又は減少できる。
このような第２外郭カバー層１６４上には第２平坦化層１４８と同一の材質からなる第３外郭カバー層１６６が配置される。第３外郭カバー層１６６は、第２外郭カバー層１６４の側面及び上部面を覆うように第２外郭カバー層１６４よりも広い線幅を有する。このような第３外郭カバー層１６６が第２平坦化層１４８よりも薄い厚さで形成されるので、第３外郭カバー層１６６による段差発生を最小化することができる。これによって、第３外郭カバー層１６６と隣接した導電パッド上に信号伝送フィルム（例えば、ＦＰＣ又はＴＣＰ）の加圧工程時に、第３外郭カバー層１６６の厚さによる圧着工程不良を防止又は減少できる。
一方、第１実施例では外郭カバー層１４６、第２実施例では第２及び第３カバー層１６４，１６６を具備する構造を取り上げて説明したが、他の実施例では外郭カバー層１４６、第２及び第３カバー層１６４，１６６の全てを具備してもよい。
また、本開示ではリンクコンタクトホール１２６を具備する信号リンク１２２，１２４の上部には外郭カバー層１４６が配置され、リンクコンタクトホール１２６を具備しない信号リンク１６２の上部に第２及び第３外郭カバー層１６４，１６６が配置される構造を取り上げて説明したが、これに限定するものではない。リンクコンタクトホール１２６を具備する信号リンク１２２，１２４の上部には第２及び第３外郭カバー層１６４，１６６が配置され、リンクコンタクトホール１２６を具備しない信号リンク１６２の上部には外郭カバー層１４６が配置されてもよい。
また、本開示では外郭カバー層１４６、第２及び第３外郭カバー層１６４，１６６がデータパッドＤＰと連結された信号リンクの上部に配置される構造を取り上げて説明したが、その他にもスキャンパッド（ＳＰ）及び／又は電源パッドと連結された信号リンクの上部に配置されてもよい。
さらにまた、本開示と関連する表示装置は、信号リンクの側面の段差部及び信号リンクを連結するリンクコンタクトホールによって発生する段差部と重なる外郭カバー層を具備する。したがって、本開示に係る表示装置は、画素連結電極の形成のためのエッチング工程時に、信号リンクを覆う保護膜の流失、信号リンクの溶出、及び第３導電物質のチップ不良を防止または減少することができる。
なお、本開示では、有機発光表示装置を取り上げて説明したが、その他にも、薄膜トランジスタを具備する表示装置のいずれにも適用可能である。
以上の説明は本発明を例示的に説明したものに過ぎず、本発明の属する技術の分野における通常の知識を有する者によって、本発明の技術的思想から逸脱しない範囲で様々な変形が可能であろう。したがって、本発明の明細書に開示された実施例は本発明を限定するものではない。本発明の範囲は、添付する特許請求の範囲によって解釈しなければならず、それと均等な範囲内における技術はいずれも本発明の範囲に含まれるものとして解釈すべきであろう。
１０２ ゲート電極
１０４ 半導体層
１０６ ソース電極
１０８ ドレイン電極
１２２，１２４，１６２ 信号リンク
１３０ 発光素子
１３２ アノード電極
１３４ 発光スタック
１３６ カソード電極
１４６，１６４，１６６ 外郭カバー層

Claims (25)

  1. アクティブ領域及び非アクティブ領域を有する基板と、
    前記基板のアクティブ領域上に配置される薄膜トランジスタと、
    前記薄膜トランジスタの上部に配置される少なくとも２層の平坦化層と、
    前記基板の非アクティブ領域上に配置される信号リンクと、
    前記信号リンクの上部面及び側面と重なる第１外郭カバー層と、
    を具備する表示装置。
  2. 前記第１外郭カバー層は、前記少なくとも２層の平坦化層と離隔される、請求項１に記載の表示装置。
  3. 前記少なくとも２層の平坦化層は、
    前記薄膜トランジスタを覆う保護膜上に配置される第１平坦化層と、
    前記第１平坦化層上に配置される第２平坦化層とを具備する、請求項１に記載の表示装置。
  4. 前記薄膜トランジスタのドレイン電極と接続し、前記第１及び第２平坦化層の間に配置される画素連結電極をさらに具備する、請求項３に記載の表示装置
  5. 前記画素連結電極は、ドレイン電極と同じ材質からなる、請求項４に記載の表示装置。
  6. 前記信号リンクはそれぞれ、
    前記薄膜トランジスタのゲート電極と同一の平面上で前記ゲート電極と同一の材質からなる下部リンクと、
    前記薄膜トランジスタのソース及びドレイン電極と同一の材質からなり、前記ソース及びドレイン電極と同一の平面上で前記下部リンクに連結される上部リンクとを具備し、
    前記第１外郭カバー層は、前記第１平坦化層と同一の材質で前記保護膜上に配置され、
    前記保護膜は、前記上部リンク上に配置される、請求項４に記載の表示装置。
  7. 前記ソース及びドレイン電極と前記ゲート電極との間に配置される層間絶縁膜における、少なくとも一つのリンクコンタクトホールをさらに具備し、前記リンクコンタクトホールは前記下部リンクを露出し、
    前記上部リンクは前記少なくとも１つのリンクコンタクトホールを通じて前記下部リンクと接続し、
    前記第１外郭カバー層は前記リンクコンタクトホールと重なる、請求項６に記載の表示装置。
  8. 前記信号リンクに接続される導電パッドと、
    前記薄膜トランジスタに接続される発光素子と、
    前記発光素子上に配置される封止ユニットと、
    前記導電パッドと前記発光素子との間に配置される少なくとも一つのダムと、
    前記少なくとも一つのダムと前記導電パッドとの間に配置される第２外郭カバー層とをさらに具備する、請求項４に記載の表示装置。
  9. 前記封止ユニットは、有機封止層と、第１無機封止層と、第２無機封止層とを具備し、
    前記第１及び第２無機封止層は無機絶縁物質からなる、請求項８に記載の表示装置。
  10. 前記第２外郭カバー層は前記信号リンクの上部で前記信号リンクよりも広い線幅を有する、請求項８に記載の表示装置。
  11. 前記信号リンクは、前記薄膜トランジスタのソース及びドレイン電極と同一の材質からなり、
    前記第２外郭カバー層は、前記画素連結電極と同一の層で前記画素連結電極と同一の材質からなる、請求項８に記載の表示装置。
  12. 前記第２外郭カバー層上に前記第２外郭カバー層よりも広い線幅を有する第３外郭カバー層をさらに具備し、
    前記第３外郭カバー層は、前記第２平坦化層と同一の材質からなる、請求項８に記載の表示装置。
  13. 前記保護膜及び第１平坦化層を貫通するラインコンタクトホールを通じて連結される第１及び第２高電圧供給ラインを含む高電圧供給ラインをさらに具備する、請求項３に記載の表示装置。
  14. 第１平坦化層と第２平坦化層との間に配置される画素連結電極をさらに備え、
    前記第１高電圧供給ラインは、前記薄膜トランジスタのソース及びドレイン電極と同一の平面上で前記ソース及びドレイン電極と同一の材質からなり、
    前記第２高電圧供給ラインは、前記画素連結電極と同一の平面上で前記画素連結電極と同一の材質からなる、請求項１３に記載の表示装置。
  15. 前記第１外郭カバー層は、前記信号リンク内の多数の信号リンクのそれぞれに対応する多数の第１外郭カバー層部分（ｐｏｒｔｉｏｎ）を含む、請求項１に記載の表示装置。
  16. 前記多数の第１外郭カバー層部分（ｐｏｒｔｉｏｎ）のそれぞれは、前記信号リンク上に平坦な上部面又は階段状の上部面を有する、請求項１５に記載の表示装置。
  17. アクティブ領域と非アクティブ領域とを有する基板と、
    前記基板のアクティブ領域上に配置される薄膜トランジスタと、
    前記基板の非アクティブ領域に配置される導電性パッドと、
    前記基板の非アクティブ領域に配置され、前記導電性パッドと電気的に接続する第１リンクと、
    前記基板の前記アクティブ領域において前記薄膜トランジスタの電極と電気的に接続する第１端部と前記基板の前記非アクティブ領域において前記第１リンクと電気的に接続する第２端部とを備える第１リンクと、
    前記基板の平面から見て前記第１及び第２リンクが重なる場合に、信号リンク領域の上部面と１つ又は複数の側面とを覆う第１外郭カバー層とを具備する、表示装置。
  18. 前記第１リンクは前記基板の第１層に位置し、前記第２リンクは第２層に位置する、請求項１７に記載の表示装置。
  19. 前記第１リンクと前記第２リンクとの間の層間絶縁膜をさらに具備し、前記第１リンクと前記第２リンクとは、前記層間絶縁膜の孔を介して電気的に接続される、請求項１７に記載の表示装置。
  20. 前記第１のリンクは第１の幅を有し
    前記第２のリンクは、前記第１および第２リンクが重なる場合、前記信号リンク領域における前記第１の幅よりも広い第２の幅を有し、
    前記第１外郭カバー層が前記第２の幅よりも広い第３の幅を有する、請求項１７に記載の表示装置。
  21. 前記第１リンクは前記薄膜トランジスタのゲート電極と同一層上で前記ゲート電極と同一の材質からなり、
    前記第２リンクは前記薄膜トランジスタのソース及びドレイン電極と同一層上で前記ソース及びドレイン電極と同一の材質からなる、請求項１７に記載の表示装置。
  22. 前記薄膜トランジスタを覆う平坦化層をさらに具備し、
    前記第１外郭カバー層は、前記平坦化層と同一の材質からなる、請求項１７に記載の表示装置。
  23. 前記薄膜トランジスタを覆う第１平坦化層と、
    前記第１平坦化層における孔を介して前記薄膜トランジスタのドレイン電極と電気的に接続する画素連結電極とを備え、
    前記第１外郭カバー層が前記画素連結電極と同一の材質からなる、請求項１７に記載の表示装置。
  24. 前記基板は、
    前記画素連結電極及び前記第１平坦化層を覆う第２平坦化層と、
    前記第１外郭カバー層の上部面と側面とを覆う第２外郭カバー層とを具備し、
    前記第２外郭カバー層は前記第２平坦化層と同一の材質からなる、請求項２３に記載の表示装置。
  25. 前記アクティブ領域に配置され、前記薄膜トランジスタに接続される発光素子と、
    前記発光素子上に配置される封止ユニットと、
    前記導電パッドと前記発光素子との間に配置される少なくとも一つのダムと、
    前記少なくとも一つのダムと前記導電パッドとの間に配置される第２外郭カバー層とをさらに具備する、請求項１７に記載の表示装置。
JP2019149225A 2018-09-11 2019-08-16 表示装置 Active JP7101149B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022041474A JP7397900B2 (ja) 2018-09-11 2022-03-16 表示装置
JP2023203710A JP2024023492A (ja) 2018-09-11 2023-12-01 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180108411A KR102658427B1 (ko) 2018-09-11 2018-09-11 표시 장치
KR10-2018-0108411 2018-09-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022041474A Division JP7397900B2 (ja) 2018-09-11 2022-03-16 表示装置

Publications (2)

Publication Number Publication Date
JP2020043058A true JP2020043058A (ja) 2020-03-19
JP7101149B2 JP7101149B2 (ja) 2022-07-14

Family

ID=69621431

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019149225A Active JP7101149B2 (ja) 2018-09-11 2019-08-16 表示装置
JP2022041474A Active JP7397900B2 (ja) 2018-09-11 2022-03-16 表示装置
JP2023203710A Pending JP2024023492A (ja) 2018-09-11 2023-12-01 表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022041474A Active JP7397900B2 (ja) 2018-09-11 2022-03-16 表示装置
JP2023203710A Pending JP2024023492A (ja) 2018-09-11 2023-12-01 表示装置

Country Status (7)

Country Link
US (3) US10991782B2 (ja)
JP (3) JP7101149B2 (ja)
KR (1) KR102658427B1 (ja)
CN (1) CN110890400B (ja)
DE (1) DE102019120820B4 (ja)
GB (1) GB2578200B (ja)
TW (1) TWI712837B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021234766A1 (ja) * 2020-05-18 2021-11-25 シャープ株式会社 表示装置
WO2022167883A1 (ja) * 2021-02-03 2022-08-11 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2023528696A (ja) * 2020-03-27 2023-07-06 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933681A (zh) * 2020-09-07 2020-11-13 深圳市华星光电半导体显示技术有限公司 顶发光amoled显示面板、制作方法以及显示装置
CN112436036B (zh) * 2020-11-20 2023-06-30 合肥维信诺科技有限公司 显示基板、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232300A (ja) * 2013-05-28 2014-12-11 エルジー ディスプレイ カンパニー リミテッド フレキシブル表示装置及びその製造方法
US20160190225A1 (en) * 2014-12-29 2016-06-30 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20170125505A1 (en) * 2015-10-30 2017-05-04 Samsung Display Co., Ltd. Organic light emitting display device
EP3327786A1 (en) * 2016-11-29 2018-05-30 LG Display Co., Ltd. Organic light-emitting display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552239B2 (ja) * 1999-05-12 2010-09-29 ソニー株式会社 表示用薄膜半導体素子及び表示装置
KR101503122B1 (ko) 2012-09-26 2015-03-18 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법
US9122116B2 (en) 2011-07-20 2015-09-01 Sharp Kabushiki Kaisha Active matrix substrate and display panel including the same
KR101994227B1 (ko) * 2012-12-07 2019-09-30 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9740035B2 (en) * 2013-02-15 2017-08-22 Lg Display Co., Ltd. Flexible organic light emitting display device and method for manufacturing the same
US9614021B2 (en) * 2013-07-24 2017-04-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus and manufacturing method thereof
KR102482986B1 (ko) * 2014-12-29 2022-12-29 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102505879B1 (ko) * 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
KR102571085B1 (ko) * 2016-04-04 2023-08-28 삼성디스플레이 주식회사 디스플레이 장치
KR102615113B1 (ko) * 2016-05-10 2023-12-19 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR101859484B1 (ko) * 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI582945B (zh) * 2016-07-27 2017-05-11 友達光電股份有限公司 畫素結構及顯示面板
US10153322B2 (en) * 2016-07-29 2018-12-11 Lg Display Co., Ltd. Organic light emitting display device
KR102671040B1 (ko) * 2016-10-10 2024-06-03 삼성디스플레이 주식회사 디스플레이 장치
KR20180047536A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기발광 표시장치
KR101920770B1 (ko) * 2016-10-31 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102126552B1 (ko) 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232300A (ja) * 2013-05-28 2014-12-11 エルジー ディスプレイ カンパニー リミテッド フレキシブル表示装置及びその製造方法
US20160190225A1 (en) * 2014-12-29 2016-06-30 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20170125505A1 (en) * 2015-10-30 2017-05-04 Samsung Display Co., Ltd. Organic light emitting display device
EP3327786A1 (en) * 2016-11-29 2018-05-30 LG Display Co., Ltd. Organic light-emitting display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023528696A (ja) * 2020-03-27 2023-07-06 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
JP7548942B2 (ja) 2020-03-27 2024-09-10 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
WO2021234766A1 (ja) * 2020-05-18 2021-11-25 シャープ株式会社 表示装置
WO2022167883A1 (ja) * 2021-02-03 2022-08-11 株式会社半導体エネルギー研究所 表示装置の作製方法

Also Published As

Publication number Publication date
US10991782B2 (en) 2021-04-27
DE102019120820A1 (de) 2020-03-12
US20230354645A1 (en) 2023-11-02
DE102019120820B4 (de) 2023-10-12
GB2578200A (en) 2020-04-22
US20200083307A1 (en) 2020-03-12
KR20200029861A (ko) 2020-03-19
TWI712837B (zh) 2020-12-11
CN110890400A (zh) 2020-03-17
GB2578200B (en) 2021-11-03
JP2024023492A (ja) 2024-02-21
KR102658427B1 (ko) 2024-04-17
US11778860B2 (en) 2023-10-03
US20210225976A1 (en) 2021-07-22
JP2022084762A (ja) 2022-06-07
JP7397900B2 (ja) 2023-12-13
TW202011092A (zh) 2020-03-16
GB201912006D0 (en) 2019-10-02
JP7101149B2 (ja) 2022-07-14
CN110890400B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
JP6707118B2 (ja) 表示装置
JP7511723B2 (ja) 表示装置
JP7397900B2 (ja) 表示装置
US11075253B2 (en) Organic light-emitting display device
KR101920769B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP6818729B2 (ja) 表示装置
US10332952B2 (en) Display unit, method of manufacturing display unit, and electronic apparatus
KR20180068634A (ko) 유기 발광 표시 장치
US11903285B2 (en) Display device and electronic device with peripheral connection to cathode electrode
US9911802B2 (en) Display device and method for manufacturing the same
JP2015076262A (ja) 表示装置および電子機器
KR20210000383A (ko) 전계 발광 표시 장치
US10854844B2 (en) Organic light-emitting display device
US20230422561A1 (en) Flexible Display Device and Method of Manufacturing the Same
US10770528B2 (en) Organic light emitting display device
CN118317647A (zh) 显示装置
KR20240118237A (ko) 표시 장치 및 그 제조 방법
KR20200001716A (ko) 유기 발광 표시 장치
KR20190062853A (ko) 유기 발광 표시 장치
KR20180074260A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210507

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210507

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210514

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210518

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210625

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210629

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210810

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220316

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220426

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220510

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220602

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220704

R150 Certificate of patent or registration of utility model

Ref document number: 7101149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150