JP2020039128A - 通信回路及び通信制御方法 - Google Patents

通信回路及び通信制御方法 Download PDF

Info

Publication number
JP2020039128A
JP2020039128A JP2019174505A JP2019174505A JP2020039128A JP 2020039128 A JP2020039128 A JP 2020039128A JP 2019174505 A JP2019174505 A JP 2019174505A JP 2019174505 A JP2019174505 A JP 2019174505A JP 2020039128 A JP2020039128 A JP 2020039128A
Authority
JP
Japan
Prior art keywords
communication
signal
bus
timing
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019174505A
Other languages
English (en)
Other versions
JP6871331B2 (ja
Inventor
益生 乾
Masuo Inui
益生 乾
冨田 和広
Kazuhiro Tomita
和広 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of JP2020039128A publication Critical patent/JP2020039128A/ja
Application granted granted Critical
Publication of JP6871331B2 publication Critical patent/JP6871331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0256Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults injecting test signals and analyzing monitored process response, e.g. injecting the test signal while interrupting the normal operation of the monitored system; superimposing the test signal onto a control signal during normal operation of the monitored system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3822Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving specially adapted for use in vehicles
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/005Reducing noise, e.g. humm, from the supply
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902Pulse width modulation; Pulse position modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033Correction by delay
    • H04L7/0037Delay of clock signal
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/24Pc safety
    • G05B2219/24065Real time diagnostics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】雑音の影響を低減させることができる通信用送受信機及び通信制御方法を提供する。【解決手段】通信用送受信機は、クロック信号のパルス幅変調により発生され且つ通信バスから入力されたバス信号の、高レベルから低レベルへの立ち下りを検出するタイミング決定器と、バス信号が第1のタイミングで低レベルから高レベルに立ち上るこの第1のタイミングからの所定の時間差を有する第2のタイミングを決定する送信データ信号遅延調整器と、通信バスに出力すべきデータ信号を高レベルから低レベルに変化させることによりバス信号の低レベルを延長させるエンコーダと、エンコーダに含まれ、データ信号を第2のタイミングで低レベルに変化させるタイミング調整回路と、を備えている。【選択図】図3

Description

本発明は、通信用送受信機及び通信制御方法に関するものである。
電子的に制御しうるデバイスが複数設けられている装置では、これらのデバイスを個々
に制御するプロセッサ間で通信が行われる。例えば、自動車のようなビークル(乗物)に
は、空気調整装置(エアコン)、ドアミラー、パワーウインドウ、ワイパー及びその他の
電子的に制御しうるデバイスが設けられている。これらのデバイスを電子的に制御する複
数の電子制御ユニット(ECU)がビークル内に装着されている。これらのECUはバス
(母線)により互いに接続されており、所定の通信プロトコルに応じて通信する。
ECU間での通信中には、これらECUを接続するバスにおける配線により雑音が放出
されるおそれがある。放出された雑音は周波数帯域に応じて他のデバイスに悪影響を及ぼ
すおそれがある。
従って、本発明は、雑音の影響を低減させることができる通信用送受信機及び通信制御
方法を提供するのに役立つことを目的とする。
この目的のために、本発明の一態様による通信用送受信機は、クロック信号のパルス幅
変調により発生され且つ通信バスから入力されたバス信号の、高レベルから低レベルへの
立ち下りを検出するように構成されたタイミング決定器と、前記バス信号が第1のタイミ
ングで前記低レベルから前記高レベルに立ち上るこの第1のタイミングからの所定の時間
差を有する第2のタイミングを決定するように構成された送信データ信号遅延調整器と、
前記通信バスに出力すべきデータ信号を高レベルから低レベルに変化させることにより前
記バス信号の低レベルを延長させるように構成されたエンコーダと、前記データ信号を前
記第2のタイミングで前記低レベルに変化させるように構成したタイミング調整回路とを
備えるようにする。
上述した態様では、前記送信データ信号遅延調整器が前記所定の時間差を以下の式(1
)、すなわち
diff=(2n−1)/(2fnotch) (1)
で計算し、ここでtdiffを前記所定の時間差とし、fnotchを高調波レベルが減少される
周波数とし、nを自然数とした。
上述した態様は更に、前記バス信号の低レベルからの立ち上りの開始点を検出するよう
に構成されたクロック立ち上り開始点検出器と、このクロック立ち上り開始点検出器によ
り検出された前記低レベルからの立ち上りの開始点のタイミングに基づいて前記第1のタ
イミングを決定するように構成されたクロック立ち上り開始点決定器とを備えるようにし
うる。
上述した態様は更に、前記バス信号の信号レベルを第1の基準電圧と比較するように構
成された第1の比較器と、前記信号レベルを前記第1の基準電圧とは異なる第2の基準電
圧と比較するように構成された第2の比較器と、前記第1の比較器及び前記第2の比較器
からの比較結果に基づいて前記バス信号の前記低レベルからの立ち上りの開始点のタイミ
ングを決定するように構成されたクロック立ち上り開始点決定器とを備えるようにしうる
上述した態様では、前記送信データ信号遅延調整器により前記第2のタイミングを前記
バス信号の立下り後となるように決定することができる。
上述した態様は更に、前記バス信号の信号レベルを第1の基準電圧と比較するように構
成された第1の比較器と、前記信号レベルを前記第1の基準電圧とは異なる第2の基準電
圧と比較するように構成された第2の比較器と、前記第1の比較器及び前記第2の比較器
からの比較結果に基づいて前記バス信号の立ち下りのタイミングを決定するように構成さ
れたクロック立ち下り終了点決定器とを備えるようにしうる。
上述した態様では、前記送信データ信号遅延調整器が、前記第2のタイミングを前記バ
ス信号の低レベルからの立ち上りの開始点のタイミングよりも早くなるように決定するよ
うにしうる。
上述した態様では、前記送信データ信号遅延調整器が、前記データ信号の低レベルから
高レベルへの立ち上りの開始点のタイミングを前記バス信号の立下りのタイミングよりも
所定の時間長後となるように決定するようにしうる。
上述した態様では、この通信用送受信機がクロック・エクステンション・ペリフェラル
・インタフェース通信で用いられているノードに含まれているようにしうる。
上述した態様では、通信用送受信機が前記通信バスを介してマスターノード送受信機と
通信するスレーブノード送受信機として機能するようにしうる。
本発明の他の態様による方法は、通信バスを介して通信する通信用送受信機による通信
制御方法であり、この通信制御方法が、クロック信号のパルス幅変調により発生され且つ
前記通信バスから入力されたバス信号の、高レベルから低レベルへの立ち下りを検出する
ステップと、前記バス信号が第1のタイミングで前記低レベルから前記高レベルに立ち上
るこの第1のタイミングからの所定の時間差を有する第2のタイミングを決定するステッ
プと、前記通信バスに出力すべきデータ信号を高レベルから低レベルに変化させることに
より前記バス信号の低レベルを延長させるステップと、前記データ信号を前記第2のタイ
ミングで前記低レベルに変化させるステップとを備えるようにする。
上述した態様では、前記所定の時間差を以下の式(2)、すなわち
diff=(2n−1)/(2fnotch) (2)
で計算し、ここでtdiffを前記所定の時間差とし、fnotchを高調波レベルが減少される
周波数とし、nを自然数とするようにしうる。
上述した態様は更に、前記バス信号の低レベルからの立ち上りの開始点を検出するステ
ップと、クロック立ち上り開始点検出器により検出された前記低レベルからの立ち上りの
開始点のタイミングに基づいて前記第1のタイミングを決定するステップとを備えている
ようにしうる。
上述した態様では、前記通信用送受信機が第1の比較器及び第2の比較器を有するよう
にでき、上述した態様が更に、前記第1の比較器により前記バス信号の信号レベルを第1
の基準電圧と比較するステップと、前記第2の比較器により前記信号レベルを前記第1の
基準電圧とは異なる第2の基準電圧と比較するステップと、前記第1の比較器及び前記第
2の比較器からの比較結果に基づいて前記バス信号の低レベルからの立ち上りの開始点の
タイミングを決定するステップとを備えるようにしうる。
上述した態様は更に、前記第2のタイミングを前記バス信号の立下り後となるように決
定するステップを備えることができる。
上述した態様では、前記通信用送受信機が第1の比較器及び第2の比較器を有するよう
にでき、上述した態様が更に、前記第1の比較器により前記バス信号の信号レベルを第1
の基準電圧と比較するステップと、前記第2の比較器により前記信号レベルを前記第1の
基準電圧とは異なる第2の基準電圧と比較するステップと、前記第1の比較器及び前記第
2の比較器からの比較結果に基づいて前記バス信号の立ち下りのタイミングを決定するス
テップとを備えるようにしうる。
上述した態様は更に、前記第2のタイミングを前記バス信号の低レベルからの立ち上り
の開始点のタイミングよりも早くなるように決定するステップを備えることができる。
上述した態様は更に、前記データ信号の低レベルから高レベルへの立ち上りの開始点の
タイミングを前記バス信号の立下りのタイミングよりも所定の時間長後となるように決定
するステップを備えることができる。
上述した態様では、前記通信用送受信機がクロック・エクステンション・ペリフェラル
・インタフェース通信で用いられているノードに含まれているようにするすることができ
る。
上述した態様では、前記通信用送受信機が前記通信バスを介してマスターノード送受信
機と通信するスレーブノード送受信機として機能するようにしうる。
以下の実施例の通信用送受信機及び通信制御方法によれば、雑音の影響を低減させるこ
とができる。
図1は、スレーブノードによる制御と通信バス中を流れる電流との間の関係を示す波形図である。 図2は、本発明において開示する実施例の1つに応じて制御を実行した際の高調波レベルのスペクトルの一例を示すグラフ線図である。 図3は、図2における実施例による通信に対する送受信機の一例を示すブロック線図である。 図4は、図3の実施例による通信用送受信機で送信データ信号を制御する一例を示す波形図である。 図5は、スレーブ立ち下り終了点がクロック立ち下り終了点よりも早い場合の通信バスの電流における変化を示す波形図である。 図6は、図3の実施例に対する変形による通信用送受信機の一例を示すブロック線図である。 図7は、図6の通信用送受信機における立ち上り開始点の時間及びクロック立ち下り終了点の時間を決定する方法を示す波形図である。 図8は、クロック立ち下り点の時間を決定するための図6におけるクロック立ち下り終了点決定器による処理を示す波形図である。 図9は、図6における送信データ信号遅延調整器が遅延時間を決定する方法の一例を示す波形図である。 図10は、図6における送信データ信号遅延調整器が遅延時間を決定する方法の一例を示す波形図である。 図11は、図6におけるエンコーダより制御される送信データ信号及びバス信号を示す波形図である。 図12は、図6におけるエンコーダにより制御される送信データ信号及びバス信号を示す波形図である。 図13は、立ち上り開始点がスレーブ立ち下り終了点よりも早い場合の通信バスの電流における変化を示す波形図である。 図14は、CXPI通信におけるシステム構造の一例を示すブロック線図である。 図15は、CXPI通信システムにおける回路構造の一例を示すブロック線図である。 図16は、CXPI通信システムにおけるマスターノードに対する波形の一例を示す線図である。 図17は、図15におけるマスターノードのCXPI送受信機内の回路の一部を示す説明図である。 図18は、CXPI通信システムにおけるスレーブノードに対する波形の一例を示す線図である。 図19は、CXPI通信システムにおいて発生される雑音のスペクトルの一例を示すグラフ線図である。 図20は、通信バスにおける電圧の一例を示す波形図である。 図21は、通信バスを流れる電流の一例を示す波形図である。 図22は、通信バスにおける電流の流れの一例を示す説明図である。 図23は、立ち下りの勾配を、マスターノードにより出力されるバス信号及びスレーブノードにより出力されるバス信号において同一となるように設定した場合の一例の信号波形図を示す。
自動車内に装着したECU間で用いられる通信プロトコルの例には、ローカル相互接続
ネットワーク(LIN)と、コントローラ・エリア・ネットワーク(CAN)と、クロッ
ク・エクステンション・ペリフェラル・インタフェース(CXPI)とが含まれる。
図14における例で示すように、CXPI通信を実行する通信システム1400は、1
つのマスターノード1401と、複数のスレーブノード1402とを有している。図14
は、3つのスレーブノード1402を有する例を示している。マスターノード1401は
通信バス1403により各スレーブノード1402に接続されている。マスターノード1
401及びスレーブノード1402は例えば、それぞれ、コンピュータ等で構成されてい
る。
マスターノード1401は、各スレーブノード1402の動作タイミングを制御するノ
ードである。マスターノード1401は、一定の周波数での通信基準となるバス信号mB
US(図15参照)を通信バス1403に送信する。スレーブノード1402は、マスタ
ーノード1401により基準クロックとして送信されるバス信号mBUSでデータを送受
信する。
図15は、CXPI通信システムにおける回路構造の一例を示す。この図15は、図面
を簡単にするためにスレーブノード1504を1つのみ示している。マスターノード15
01はマイクロコントローラ1502及びCXPI送受信機1503を有している。スレ
ーブノード1504はマイクロコントローラ1505及びCXPI送受信機1506を有
している。マイクロコントローラ1502及び1505の各々は汎用非同期送受信機(U
ART)インタフェースを有し、それぞれ信号をCXPI送受信機1503及び1506
に送信するとともにこれらCXPI送受信機から受信する。
CXPI通信では、マスターノード1501がクロック信号mCLKにパルス幅変調(
PWM)を行うことによりデータを送信する。図16は、CXPI通信システムにおける
マスターノードに対する波形の一例を示す。この図16は、マイクロコントローラ150
2からCXPI送受信機1503に出力されるクロック信号mCLKと、マイクロコント
ローラ1502からCXPI送受信機1503に出力されるデータ信号mTXDと、CX
PI送受信機1503により通信バス1507に出力されるバス信号mBUSとを示して
いる。
CXPI送受信機1503はクロック信号mCLKに対してPWMを実行して、データ
信号mTXDに相当する論理値を呈する信号を発生させる。クロック信号mCLKに対し
てPWMを実行することにより発生されたバス信号mBUSはスレーブノード1504に
送信され、これによりデータをマスターノード1501からスレーブノード1504に送
信する。バス信号mBUSは2つの電圧レベル(高レベル及び低レベル)を有している。
バス信号mBUSの高レベル及び低レベルは図17に示すような回路により発生され、通
信バス1507に出力される。バス信号mBUSの高レベルは、電源ラインに接続された
プルアップ抵抗1701により決定される。バス信号mBUSの低レベルは、入力される
データ信号mTXDにより制御されるトランジスタTrを介して接地点GNDに接続され
る通信バス1507に対する出力端子により発生される。
CXPI通信では、通信バス1507に出力されるバス信号mBUSの論理値はバス信
号mBUSの低レベル(又は高レベル)の長さにより決定される。バス信号mBUSの低
レベルの持続時間が、例えば図16の区間Z1及びZ2において、所定の時間よりも短い場
合には、バス信号mBUSの論理値は1である。バス信号mBUSの低レベルの持続時間
が、例えば図16の区間Z3において、所定の時間よりも長い場合には、バス信号mBU
Sの論理値は0である。
CXPI送受信機1503はクロック信号mCLKに対しPWMを実行し、図16にお
ける区間Z1及びZ2に示すようにデータ信号mTXDが高レベルにある際にバス信号mB
USが1の論理値を呈するようにする。これとは逆に、バス信号mBUSの低レベルの持
続時間を延長させることにより、CXPI送受信機1503はクロック信号mCLKに対
しPWMを実行し、図16における区間Z3に示すようにデータ信号mTXDが低レベル
にある際にバス信号mBUSが0の論理値を呈するようにする。このようにすることによ
り、CXPI送受信機1503は、バス信号mBUSの論理値をデータ信号mTXDに基
づいて制御することによりデータを送信するようになる。
CXPI送受信機1503はスレーブノード1504により通信バス1507から送信
されるバス信号sBUSを受信し、バス信号sBUSを検出することにより得られるデー
タ信号を受信信号mRXDとしてマイクロコントローラ1502に送信する。
スレーブノード1504はバス信号sBUSをマスターノード1501により出力され
たバス信号mBUSと合成することによりデータを送信してバス信号BUSを発生させる
。スレーブノード1504がデータを出力するタイミングでは、マスターノード1501
はデータを送信するのではなく、むしろ一定のデューティサイクルでバス信号mBUSを
送信し、スレーブノード1504により通信バス1507から送信されたバス信号sBU
Sを受信するようになっている。スレーブノード1504がデータを出力するタイミング
では、マスターノード1501により出力されたバス信号mBUSは1の論理値を有する
信号である。換言すれば、スレーブノード1504がバス信号sBUSを出力しない場合
には、バス信号BUSは1の論理値を呈する。バス信号mBUSが出力されると、スレー
ブノード1504は、合成されたバス信号BUSの論理値が0となるようにバス信号sB
USを構成する。従って、バス信号sBUSに基づいて合成バス信号BUSの論理値を決
定するスレーブノード1504により、バス信号BUSを取得するマスターノード150
1にデータを送信することができる。
図18は、CXPI通信システムにおけるスレーブノードに対する波形の一例を示す。
この図18は、スレーブノード1504(CXPI送受信機1506)から出力されたバ
ス信号sBUS及びマスターノード1501から出力されたバス信号mBUSの合成であ
るバス信号BUSと、マイクロコントローラ1505により出力されたデータ信号sTX
Dと、CXPI送受信機1506によりバス信号mBUSから取得した受信データ信号R
XDと、CXPI送受信機1506により通信バス1507に送信された送信データ信号
TXDとを示している。
スレーブノード1504は、マスターノード1501から通信バス1507を介して出
力されたバス信号mBUSを受信し、動作する。CXPI送受信機1506は、通信バス
1507から取得したバス信号mBUSからクロック信号sCLKを取得し、このクロッ
ク信号sCLKをマイクロコントローラ1505に出力する。
スレーブノード1504は、データを通信バス1507に送信する際に、マスターノー
ド1501から取得したバス信号mBUSを駆動することによりデータ送信の開始を他の
ノードに通知する。スレーブノード1504によるデータの送信を以下に説明する。CX
PI送受信機1506は、このCXPI送受信機1506内の回路により発生された受信
データ信号RXDにおける変化(立ち下り)とこれら変化の論理値とによるバス信号mB
USにおける立ち下りを、このバス信号mBUSの特性に応じて検出する(図18におけ
る(i))。CXPI送受信機1506は、受信データ信号RXDにおける立ち下りによ
るバス信号mBUSにおける立ち下りを検出すると、このCXPI送受信機1506内の
回路内に発生された送信データ信号TXDの論理値を、マイクロコントローラ1505に
より出力されたデータ信号sTXDに基づいて0となるように制御する(図18における
(ii))。送信データ信号TXDが通信バス1507に入力されると、バス信号sBUS
は、送信データ信号TXDの論理値が0である間低レベルに立ち下る。従って、バス信号
mBUSとバス信号sBUSとの合成であるバス信号BUSの低レベルの持続時間が延長
される(図18における(iii))。このように、バス信号BUSの低レベルが延長され
ることにより、マスターノード1501は低レベルが延長されたバス信号BUSを受信す
ることができ、これによりスレーブノード1504からマスターノード1501へのデー
タ送信の開始を検出し且つデータを受信することを開始するようになる。
上述したように、マスターノード1501とスレーブノード1504との間で通信が実
行されると、信号の送信及び受信により雑音が通信バス1507から放出されるおそれが
ある。通信バス1507から放出された雑音は他の通信に悪影響を及ぼすおそれがある。
例えば、スマートキーシステムが雑音により悪影響を受ける。スマートキーシステムは、
ユーザが使用するキーにより自動車のドアの鎖錠及び鎖錠解除処理を自動車との無線通信
により実行するシステムである。例えば、19.2kHzの信号をCXPI通信における基
準クロックとして用いるとともに134kHzの信号をスマートキーシステムにおいて用い
る場合、134kHzは19.2kHzの第7高調波である。従って、図19に示すように、
雑音周波数スペクトルにおける領域1900により示される134kHz付近(100kHz
〜160kHz)の高調波レベルが増大する。従って、スマートキーシステムの無線通信は
CXPI通信により遮断されるおそれがある。
バス信号mBUSのスルーレートを低減させるとともにバス信号mBUSの立ち上り及
び立ち下りを緩やかに行う制御を実行することにより雑音の放出を抑圧させることを試み
た場合には、スレーブノード1504がデータを送信する際に、通信バス1507内に入
力されるバス信号sBUSの立ち下りを信号精度のために幾らか急峻とするのが好ましい
。一方、バス信号sBUSの立ち下りがあまりにも急峻過ぎると、通信バス1507を流
れる電流の変化により伝導雑音が発生する。通信バス1507中で発生される伝導雑音と
、バス信号sBUSの立ち下りをあまり緩やかするべきでない理由とを以下に説明する。
図20は、通信バス1507における電圧信号の一例を示し、図21は、通信バス15
07を流れる電流の一例を示す。図22は、通信バス1507における電流の流れの一例
を線図的に示している。
バス信号sBUSがスレーブノード1504から通信バス1507に入力されず、マス
ターノード1501からのバス信号mBUSが立ち下ると(図20及び図21における区
間Z4)、図22の(1)で示すように電流がCXPI送受信機1503においてプルア
ップ抵抗側から、通信バス1507に流れずにトランジスタTr側に流れる。
図18につき説明したように、スレーブノード1504は通信バス1507におけるバ
ス信号sBUSの電圧レベルを低レベルに設定する。従って、送信データ信号TXDを通
信バス1507に入力すると(図20及び図21における区間Z5)、電流が図22の(
1)で示すようにCXPI送受信機1503中を流れるとともに、図22の(2)で示す
ようにCXPI送受信機1506にも流れる。換言すれば、この時点で電流が通信バス1
507を流れる。このように区間Z4から区間Z5に移行する際、電流の変化により伝導雑
音が発生される。この時点で通信バス1507に入力されるバス信号sBUSは、その立
ち下りエッジにおいて、図20に示すように、マスターノード1501から出力されるバ
ス信号mBUSの立ち下りエッジよりも急峻の勾配を有する。従って、電流において急激
な変化が生じる。
更に、マスターノード1501から出力されたバス信号mBUSが高レベルにあり、ス
レーブノード1504から出力されたバス信号sBUSが低レベルにあると(図20及び
図21における区間Z6)、電流はCXPI送受信機1503のトランジスタTr側に流れ
るのを停止し、図22に(2)で示すように電流の全てがCXPI送受信機1503のプ
ルアップ抵抗からCXPI送受信機1506に流れる。従って、通信バス1507を流れ
る電流は、区間Z5から区間Z6に移行する際にも同様に変化(増大)し、従って、電流の
変化により伝導雑音が発生される。
図23は、マスターノード1501により出力されるバス信号mBUSと、スレーブノ
ード1504により出力されるバス信号sBUSとにおいて立ち下りの勾配を同じに設定
した場合の一例の信号波形図を示す。スレーブノード1504から出力されたバス信号s
BUSの立ち下りの勾配が緩やかであると、マスターノード1501からのバス信号mB
USとスレーブノード1504からのバス信号sBUSとの合成であり、通信バス150
7を流れるバス信号BUSにおいては、マスターノード1501からのバス信号mBUS
の立ち上り及びスレーブノード1504からのバス信号sBUSの立ち下りに対応して信
号レベルが立ち上り及び立ち下りを行う区間Z7が生じるおそれがある。信号レベルがこ
のように立ち上り及び立ち下りを行う区間Z7が生じると、マスターノード1501とス
レーブノード1504との間の通信が不安定となる。従って、このような区間Z7が生じ
るのを回避するために、スレーブノード1504から出力されたバス信号sBUSの立ち
下りがある程度の急峻度を有するようにする。
一方、スレーブノード1504からのバス信号sBUSの立ち下りを急峻にすると、上
述したように伝導雑音が生じ、これによりスマートキーシステム等における無線通信を遮
断するおそれがある。
上述した伝導雑音の影響を低減させる実施例を以下で図面を参照して説明する。
最初に、伝導雑音の影響を低減させる以下のこの実施例における原理を、図1を参照し
て説明する。この図1は、スレーブノードによる制御と通信バスを流れる電流との関係を
示している。この図1には、マスターノード1501により出力されたバス信号mBUS
と、スレーブノード1504により出力されたバス信号sBUSと、これらバス信号mB
US及びバス信号sBUSの合成であるバス信号BUSと、通信バス1507を流れる電
流IBUSとを示している。この図1では、時間t1が、スレーブノード1504からのバス
信号sBUSが0(スレーブ立ち下り終了点)に達した時点を表しており、時間t2が、
マスターノード1501からのバス信号mBUSを低レベルから高レベルに移動させるた
めの開始時点(クロック立ち上り開始点)を表している。
図20〜22につき説明したように、通信バス1507を流れる電流IBUSは、スレー
ブノード1504がデータを送信する際の動作により変化する。図1では、区分Aが、図
20及び21における区間Z4から区間Z5への移行による電流IBUSの変化を表し、区分
Bが、図20及び21における区間Z5から区間Z6への移行による電流IBUSの変化を表
している。
時間t1及び時間t2間の差である時間差tdiffを所定の長さとする場合には、特定の周
波数帯域において区分Aにおける電流スペクトルの成分と区分Bにおける電流スペクトル
の成分とが位相関係により相殺される。換言すれば、区分A及び区分Bに対する各周波数
帯域でのスペクトルの成分では、位相差がπラジアン(又はπラジアンの奇数倍)である
周波数帯域の成分は互いに相殺される。
時間差tdiffと、相殺される周波数fnotchとの間の関係を以下に詳細に説明する。
所定の周波数fでの区分A及び区分Bの周波数成分における位相差Δφは以下の式(3
)で表される。
Δφ=2π・tdiff・f (3)
周波数fnotchにおける区分A及び区分Bの成分を相殺するためには、位相差Δφをπ
ラジアンの奇数倍とすることで充分である。換言すれば、nを自然数とした以下の式(4
)を満足させれば充分である。
2π・tdiff・fnotch=(2n−1)π (4)
notch及びtdiffに対し式(4)を解くことにより以下の式(5)及び(6)がもた
らされる。
notch=(2n−1)/(2tdiff) (5)
diff=(2n−1)/(2fnotch) (6)
従って、スペクトル成分が相殺される周波数fnotchを上記の式(6)内に代入するこ
とにより相殺される値となるように時間差tdiffを制御することにより、周波数fnotch
における高調波の影響を低減させることができる。
図2は、この実施例による制御を実行する際の高調波レベルの周波数スペクトルの一例
を示している。この図2は、時間差tdiffを、fnotch=134kHzとした式(6)から
計算した値となるように制御した場合の高調波レベルの周波数スペクトルを示している。
この図2に示すように、領域200内に示すfnotch=134kHz付近の高調波レベルは
図19に比べて減少している。従って、fnotch付近の周波数帯域における伝導雑音の影
響を低減させることができる。図2に示す例では、fnotch=134kHzの場合を記載し
ているが、他の周波数帯域においても同様に、時間差tdiffを、式(6)により計算した
値となるように制御することにより、周波数帯域における高調波レベルを低下させること
ができる。区分A及び区分B間の高さの差(すなわち、電流の変動幅)が小さくなればな
るほど、高調波レベルの減少効果が増大する。
図3は、この実施例により上述した高調波レベルを減少させることができるようにした
、通信用スレーブノード送受信機(CXPI送受信機1506)の一例を示すブロック線
図である。CXPI送受信機1506はアナログブロック301及び論理ブロック305
を有している。
アナログブロック301はドライバ302と、受信機303と、クロック立ち上り開始
点検出器304とを有している。ドライバ302は、論理ブロック305を介して取得し
たマイクロコントローラ1505からの送信データ信号TXDを通信バス1507に入力
させる。受信機303は、アナログブロック301に接続された通信バス1507から入
力されたバス信号mBUSを取得し、このバス信号mBUSを論理ブロック305に送信
する。
クロック立ち上り開始点検出器304は、クロック信号が低レベルから高レベルに移動
するための開始時点、すなわち時間t2を検出する回路である。このクロック立ち上り開
始点検出器304は、例えば、比較器で構成されている。このクロック立ち上り開始点検
出器304を比較器で構成した場合には、例えばバス信号mBUSの低レベル電圧VL
このバス信号mBUSとをクロック立ち上り開始点検出器304内に入力させる。このク
ロック立ち上り開始点検出器304は電圧VLと入力されたバス信号mBUSとを比較し
、この比較結果を表す信号を出力する。
論理ブロック305は、デコーダ306と、クロック立ち上り開始点決定器307と、
送信データ信号遅延調整器308と、エンコーダ309とを有している。デコーダ306
は、受信機303から取得した信号を復号した結果をマイクロコントローラ1505に送
信する。
クロック立ち上り開始点決定器307は、クロック立ち上り開始点検出器304から取
得したクロック立ち上り開始のタイミングに基づいて、バス信号mBUSが低レベルから
の移動開始を行う時間t2を決定する。送信データ信号遅延調整器308は、クロック立
ち上り開始点決定器307から取得した時間t2と目標時間差tdiffとに基づいて、送信
データ信号TXDを入力するタイミング、すなわちスレーブノード1504からのバス信
号sBUSを低くするタイミングを決定する。
エンコーダ309は、マイクロコントローラ1505から取得したデータ信号sTXD
をPWM信号に変換し、送信データ信号TXDをドライバ302に入力させる。この場合
、エンコーダ309は、送信データ信号遅延調整器308により決定された送信データ信
号TXDを入力させるためのタイミングに基づく所定のタイミングで送信データ信号TX
Dをドライバ302に入力させる。
図3につき説明したCXPI送受信機1506による制御につき図4を参照して以下に
説明する。図4は、図1と同様に、マスターノード1501により出力されたバス信号m
BUSと、スレーブノード1504により出力されたバス信号sBUSと、これらバス信
号mBUS及びバス信号sBUSの合成であるバス信号BUSと、通信バス1507を流
れる電流IBUSとを示している。ここでは、第nクロックサイクルで送信データ信号TX
Dを送信することによりバス信号sBUSを出力するCXPI送受信機1506の場合の
一例を説明する。
最初に、CXPI送受信機1506は、クロック立ち上り開始点検出器304を用いて
、第nクロックサイクルの1つ前のサイクルである第(n−1)サイクルでクロック立ち
上り開始の時間t2_n-1を検出する。又、CXPI送受信機1506は、クロック立ち上
り開始点決定器307を用い、バス信号mBUSの周期Tperに基づいて、検出された時
間t2_n-1から第nクロックの立ち上り開始の時間t2_n=t2_n-1+Tperをも決定する。
第nクロックの立ち上り開始の時間t2_nを計算しうる場合には、CXPI送受信機15
06は、時間t2_n-1を検出する必要がないことを銘記すべきである。例えば、CXPI
送受信機1506は、第(n−m)クロックの立ち上り開始(ここで、n>mである)の
時間t2_n-mに基づいて時間t2_nを計算しうる。
CXPI送受信機1506は、送信データ信号遅延調整器308により時間差tdiff
時間t2_nから減算し、これによりバス信号sBUSの論理値が0となる時間、すなわち
スレーブ立ち下り終了点の時間t1_nを計算する。CXPI送受信機1506は、論理値
0を有するバス信号sBUSをPWM信号に変調し、時間t1_nがバス信号sBUSのス
レーブ立ち下り終了点となるようにする。
このようにして、CXPI送受信機1506がバス信号sBUSの制御タイミングを制
御することにより、所定の周波数fnotchにおける高調波レベルを減少させることができ
る。
次に、本実施例のCXPI送受信機1506に対する変形例を説明する。ここに開示す
る変形例は、以下に説明するスレーブ立ち下り終了点及びバス信号mBUSの立ち下り終
了点(クロック立ち下り終了点)のタイミングを制御しうる一例である。
図5は、スレーブ立ち下り終了点がクロック立ち下り終了点よりも早い場合の通信バス
の電流の変化を示す。この図5に示すように、バス信号sBUSのスレーブ立ち下り終了
点の時間t1がバス信号mBUSのクロック立ち下り終了点の時間t0よりも早いと、時間
1から時間t0までで電流の全てがマスターノード1501のプルアップ抵抗側から通信
バス1507を介してスレーブノード1504に流れる。従って、通信バス1507の電
流IBUSに変化が生じる。この電流IBUSの変化により伝導雑音が発生する。この時点での
電流IBUSにおける変化量は、図1における区分A及び区分Bの変化量の合計である。従
って、この時点での伝導雑音への影響は図1における区分A及び区分Bに比べて多く増大
する。従って、スレーブ立ち下り終了点の時間t1をクロック立ち下り終了点の時間t0
りも遅くするのが好ましい。
図6は、上述した実施例に対する変形例による通信用送受信機(CXPI送受信機15
06)の一例を示すブロック線図である。この変形例によるCXPI送受信機1506は
アナログブロック601及び論理ブロック605を有している。
アナログブロック601はドライバ602と、第1の比較器603と、第2の比較器6
04とを有している。ドライバ602は、論理ブロック605を介して取得したマイクロ
コントローラ1505からの送信データ信号TXDを通信バス1507に入力させる。
第1の比較器603及び第2の比較器604は、論理ブロック605内で用いられた信
号を出力して、クロック立ち上り開始点及びクロック立ち下り終了点の時間を決定する。
通信バス1507からのバス信号mBUSは第1の比較器603及び第2の比較器604
内に入力される。更に、第1の比較器603内には第1の基準電圧Vth1が入力され、第
2の比較器604内には第2の基準電圧Vth2が入力される。第1の基準電圧Vth1はバス
信号mBUSの低レベルの電圧VL以上にし、第2の基準電圧Vth2はバス信号mBUSの
高レベルの電圧VH以下にする。ここではVth1>Vth2と仮定する。第1の比較器603
及び第2の比較器604はそれぞれ、第1の基準電圧Vth1及び第2の基準電圧Vth2をバ
ス信号mBUSの電圧と比較し、比較結果を表す信号(比較信号)を出力する。
論理ブロック605はクロック立ち上り開始点決定器606と、クロック立ち下り終了
点決定器607と、送信データ信号遅延調整器608と、エンコーダ609とを有してい
る。
第1の比較器603及び第2の比較器604からの比較信号は、クロック立ち上り開始
点決定器606及びクロック立ち下り終了点決定器607に入力される。クロック立ち上
り開始点決定器606は、取得した信号に基づいて、バス信号mBUSが低レベルからの
移動を開始する時間t2を決定する。クロック立ち下り終了点決定器607は、取得した
信号に基づいて、バス信号mBUSが低レベルに達する時間t0を決定する。クロック立
ち上り開始点決定器606及びクロック立ち下り終了点決定器607が時間t2及び時間
0を決定する方法に関する詳細を以下に説明する。
送信データ信号遅延調整器608は、クロック立ち上り開始点決定器606から取得し
た時間t2と、クロック立ち下り終了点決定器607から取得した時間t0と、目標時間差
diffとに基づいて、送信データ信号TXDを入力するタイミングを決定する。この送信
データ信号遅延調整器608は、スレーブ立ち下り終了点の時間t1をクロック立ち上り
開始点の時間t2よりも時間差tdiffだけ速くする制御を実行し、これにより所望の高調
波レベルを減少させるようにする。しかし、スレーブ立ち下り終了点の時間t1がクロッ
ク立ち下り終了点の時間t0よりも早いと、図5につき説明した理由で伝導雑音が発生す
る。この伝導雑音を回避するために、スレーブ立ち下り終了点の時間t1を、時間t0と等
しくなるか又はそれよりも遅くなるように制御することができる。
エンコーダ609は、マイクロコントローラ1505から取得したデータ信号sTXD
をPMW信号に変換し、送信データ信号TXDをドライバ602に入力させる。このエン
コーダ609は、マイクロコントローラ1505から取得した送信データ信号TXDを、
送信データ信号遅延調整器608により決定された送信データ信号TXDを入力するタイ
ミングに基づく所定のタイミングでドライバ602に入力させる。
次に、クロック立ち上り開始点決定器606及びクロック立ち下り終了点決定器607
がクロック立ち上り開始点の時間t2及びクロック立ち下り終了点の時間t0を決定する方
法に関する詳細を図7につき説明する。図7は、バス信号mBUSと、第1の比較器60
3の比較信号Comp1と、第2の比較器604の比較信号Comp2とを示している。
クロック立ち上り開始点決定器606は、低レベルから高レベルに移行している間、第
1の比較器603の比較信号Comp1及び第2の比較器604の比較信号Comp2から、バス
信号mBUSが電圧Vth2に達した時間tr1及びバス信号mBUSが電圧Vth1に達した時
間tr2を決定する。このクロック立ち上り開始点決定器606は、バス信号mBUSの電
圧Vth2及びVth1と時間tr1及びtr2とに基づいて、バス信号mBUSの変化率を計算す
ることができる。この変化率は特に、(Vth1−Vth2)/(tr2−tr1)として計算され
る。クロック立ち上り開始点決定器606は、この計算した変化率に基づいて、バス信号
mBUSの電圧が低レベル電圧VLとなる時間t2を計算する。特に、時間t2は、VL=0
とし、時間tr2を基準時間とした以下の式(7)により計算する。
2=tr2−(tr2−tr1)・Vth1/(Vth1−Vth2) (7)
クロック立ち下り終了点決定器607は、高レベルから低レベルに移行している間、第
1の比較器603の比較信号Comp1及び第2の比較器604の比較信号Comp2から、バス
信号mBUSが電圧Vth1に達した時間tf1及びバス信号mBUSが電圧Vth2に達した時
間tf2を決定する。このクロック立ち下り終了点決定器607は、バス信号mBUSの電
圧Vth1及びVth2と時間tf1及びtf2とに基づいて、バス信号mBUSの変化率を計算す
ることができる。この変化率は特に、(Vth2−Vth1)/(tf2−tf1)として計算され
る。クロック立ち下り終了点決定器607は、この計算した変化率に基づいて、バス信号
mBUSの電圧が低レベル電圧VLとなる時間t0を計算する。特に、時間t0は、VL=0
とし、時間tf1を基準時間とした以下の式(8)により計算する。
0=(tf2−tf1)・Vth1/(Vth1−Vth2) (8)
以下では、図6につき説明したCXPI送受信機1506による制御を開示する。ここ
では、第nクロックサイクルで送信データ信号TXDを出力するCXPI送受信機150
6の場合の一例を説明する。
最初に、CXPI送受信機1506がクロック立ち上り開始点決定器606を用いて第
nクロック立ち上り開始点の時間t2_nを決定する。クロック立ち上り開始点決定器60
6の決定方法は、図4で説明した方法に類似している。従って、ここではその詳細を省略
する。クロック立ち上り開始点決定器606は、時間t2_nを決定する際に、図7につき
説明した方法を用いてクロック立ち上り開始点の時間を決定しうる。
次に、CXPI送受信機1506がクロック立ち下り終了点決定器607を用いてバス
信号mBUSの第nクロック立ち下り終了点の時間t0_nを決定する。具体的に説明すれ
ば、図8に示すように、クロック立ち下り終了点決定器607が第nサイクルの1サイク
ル前の第(n−1)サイクルにおけるバス信号mBUSのクロック立ち下り終了点の時間
0_n-1を検出する。クロック立ち下り終了点決定器607は図7につき説明した方法で
時間t0_n-1を検出する。CXPI送受信機1506はクロック立ち下り終了点決定器6
07を用いて、バス信号mBUSの周期Tperに基づき、検出した時間t0_n-1からバス信
号mBUSの第nクロック立ち下り終了点の時間t0_n=t0_n-1+Tperをも決定する。
バス信号mBUSの第nクロック立ち下り終了点の時間t0_nを計算しうる場合には、C
XPI送受信機1506は時間t0_n-1を検出する必要はない。例えば、CXPI送受信
機1506は、バス信号mBUSの第(n−m)クロック立ち下り終了点の時間t0_n-m
に基づいて時間t0_nを計算しうる(ここでn>mである)。
CXPI送受信機1506は送信データ信号遅延調整器608を用いて送信データ信号
TXDの遅延時間をも決定する。送信データ信号遅延調整器608が遅延時間を決定する
方法に関する詳細は図9及び図10を参照して説明する。
図9及び図10は、図6における送信データ信号遅延調整器により遅延時間を決定する
方法の一例を示す。これらの図9及び図10は、バス信号mBUSと、出力のタイミング
を制御しない場合の(制御していない)送信データ信号TXDと、出力のタイミングを制
御した場合の送信データ信号TXDとを示している。ここでは、バス信号mBUSが降下
する際に電圧がVth1となる時間tf1を基準時間であるとして記載してある。
図9及び10では、Dintが回路内の遅延値であり、比較器遅延と、内部回路遅延と、
バス出力遅延と、その他の遅延とを含んでいる。更に、tdlyが遅延時間である。
時間差tdiffが、時間t2と時間t0との間の時間に等しいか又はそれ以下である、すな
わちtdiff≦t2−t0である場合には、送信データ信号遅延調整器608が以下の式(9
)によりtdlyを決定する。
dly=(t2−tdiff)−Dint (9)
図9は、式(9)が満足する状態の一例を示している。
時間差tdiffが時間t2と時間t0との間の時間よりも長い場合には、すなわちtdiff
2−t0である場合には、送信データ信号遅延調整器608が、tmin=t0−Dintとし
た以下の式(10)を満足する値とするtdlyを決定する。
dly>tmin (10)
このようにすると、tdiff>t2−t0である場合に、tdlyをtminよりも大きい値となる
ように設定することにより、図5を参照して説明した伝導雑音を回避することができる。
CXPI送受信機1506はエンコーダ609を用いて、計算された遅延時間tdly
基づいた送信データ信号TXDの制御を行う。図11及び図12は、図6におけるエンコ
ーダ609により制御された送信データ信号TXDと、バス信号mBUS及びバス信号s
BUSの合成により得られたバス信号BUSとを示している。図11は、tdiff≦t2
0である場合の制御の結果を示しており、図12は、tdiff>t2−t0である場合の制
御の結果を示している。
エンコーダ609は、tdlyに相当する遅延時間において、論理値0を有する送信デー
タ信号TXDをPWMに変換し、その結果を出力する。この時点で、エンコーダ609は
、送信データ信号TXDの立ち下りに関して、tdlyに相当する遅延時間に対する制御を
行う。一方、エンコーダ609は、送信データ信号TXDが立ち上りを開始(スレーブの
立ち上りを開始)する時間に関して、時間tf1からの時間の長さが一定の時間長となるよ
うに制御を実行する。バス信号mBUSの立ち下りが一定であると仮定すると、エンコー
ダ609は、時間t0から一定の時間長後に立ち上るように送信データ信号を制御する。
このようにすることにより、バス信号BUSのデューティサイクルが維持されている間、
CXPI送受信機1506が所望の周波数帯域における高調波レベルを減少させるように
することができる。
クロック信号が低レベルから高レベルに移動するのを開始する時間t2よりもスレーブ
立ち下り終了点の時間t1が遅い場合には、通信バス1507を流れる電流が図13に示
すように急激に変化し、伝導雑音を発生させる。従って、時間t1を時間t2よりも早くす
るのが好ましい。上述した実施例及び変形例によれば、時間t1を時間t2よりも早くなる
ように制御する。
本発明の実施例を例示及び添付図面に基づいて説明したが、種々の変更及び変形は当業
者にとっては本発明に基づいて明らかとなるものであることを銘記すべきである。従って
、このような変更及び変形は本発明の範囲内に含まれることを理解すべきである。例えば
、構成上の要素に含まれた機能等は、理論的に首尾一貫した如何なる方法でも再構成する
ことができる。更に、構成上の要素等を1つに組合せるか、又は分割することができる。
例えば、上述した実施例及び変形例では、エンコーダによりPWM信号を発生させるこ
とができ、CXPI送受信機1506内に個別に設けたタイミング調整回路により、制御
信号の立ち下りエッジ(スレーブ立ち下り終了点)を遅延させる制御を実行しうる。上述
した実施例及び変形例では、タイミング調整回路の機能をエンコーダ内に含まれるものと
して説明した。
上述したクロック立ち上り開始点決定器307と、送信データ信号遅延調整器308と
、クロック立ち上り開始点決定器606と、クロック立ち下り終了点決定器607と、送
信データ信号遅延調整器608とは、例えば、複数の論理セルを組合せた論理回路等とし
て構成することができる。これらの特定の例には、特定用途向け集積回路(ASIC)、
デジタル信号プロセッサ(DSP)、デジタル信号処理デバイス(DSPD)、プログラ
マブル論理デバイス(PLD)、フィールドプログラマブルゲートアレイ(FPGA)、
プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ又はこれらの任
意の組み合せの各々の1つ以上が含まれる。

Claims (20)

  1. クロック信号のパルス幅変調により発生され且つ通信バスから入力されたバス信号の、
    高レベルから低レベルへの立ち下りを検出するように構成されたタイミング決定器と、
    前記バス信号が第1のタイミングで前記低レベルから前記高レベルに立ち上るこの第1
    のタイミングからの所定の時間差を有する第2のタイミングを決定するように構成された
    送信データ信号遅延調整器と、
    前記通信バスに出力すべきデータ信号を高レベルから低レベルに変化させることにより
    前記バス信号の低レベルを延長させるように構成されたエンコーダと、
    前記データ信号を前記第2のタイミングで前記低レベルに変化させるように構成したタ
    イミング調整回路と
    を備える通信用送受信機。
  2. 請求項1に記載の通信用送受信機において、前記送信データ信号遅延調整器が前記所定
    の時間差を以下の式(1)、すなわち
    diff=(2n−1)/(2fnotch) (1)
    で計算し、ここでtdiffを前記所定の時間差とし、fnotchを高調波レベルが減少される
    周波数とし、nを自然数とした通信用送受信機。
  3. 請求項1に記載の通信用送受信機において、この通信用送受信機が更に、
    前記バス信号の低レベルからの立ち上りの開始点を検出するように構成されたクロック
    立ち上り開始点検出器と、
    このクロック立ち上り開始点検出器により検出された前記低レベルからの立ち上りの開
    始点のタイミングに基づいて前記第1のタイミングを決定するように構成されたクロック
    立ち上り開始点決定器と
    を備えている通信用送受信機。
  4. 請求項1に記載の通信用送受信機において、この通信用送受信機が更に、
    前記バス信号の信号レベルを第1の基準電圧と比較するように構成された第1の比較器
    と、
    前記信号レベルを前記第1の基準電圧とは異なる第2の基準電圧と比較するように構成
    された第2の比較器と、
    前記第1の比較器及び前記第2の比較器からの比較結果に基づいて前記バス信号の前記
    低レベルからの立ち上りの開始点のタイミングを決定するように構成されたクロック立ち
    上り開始点決定器と
    を備えている通信用送受信機。
  5. 請求項1に記載の通信用送受信機において、前記送信データ信号遅延調整器が前記バス
    信号の立下り後の前記第2のタイミングを決定するようにした通信用送受信機。
  6. 請求項5に記載の通信用送受信機において、この通信用送受信機が更に、
    前記バス信号の信号レベルを第1の基準電圧と比較するように構成された第1の比較器
    と、
    前記信号レベルを前記第1の基準電圧とは異なる第2の基準電圧と比較するように構成
    された第2の比較器と、
    前記第1の比較器及び前記第2の比較器からの比較結果に基づいて前記バス信号の立ち
    下りのタイミングを決定するように構成されたクロック立ち下り終了点決定器と
    を備えている通信用送受信機。
  7. 請求項1に記載の通信用送受信機において、前記送信データ信号遅延調整器が、前記第
    2のタイミングを前記バス信号の低レベルからの立ち上りの開始点のタイミングよりも早
    くなるように決定するようにした通信用送受信機。
  8. 請求項1に記載の通信用送受信機において、前記送信データ信号遅延調整器が、前記デ
    ータ信号の低レベルから高レベルへの立ち上りの開始点のタイミングを前記バス信号の立
    下りのタイミングよりも所定の時間長後となるように決定するようにした通信用送受信機
  9. 請求項1に記載の通信用送受信機において、この通信用送受信機がクロック・エクステ
    ンション・ペリフェラル・インタフェース通信で用いられているノードに含まれているよ
    うにした通信用送受信機。
  10. 請求項9に記載の通信用送受信機において、この通信用送受信機が前記通信バスを介し
    てマスターノード送受信機と通信するスレーブノード送受信機として機能するようになっ
    ている通信用送受信機。
  11. 通信バスを介して通信する通信用送受信機による通信制御方法において、この通信制御
    方法が、
    クロック信号のパルス幅変調により発生され且つ前記通信バスから入力されたバス信号
    の、高レベルから低レベルへの立ち下りを検出するステップと、
    前記バス信号が第1のタイミングで前記低レベルから前記高レベルに立ち上るこの第1
    のタイミングからの所定の時間差を有する第2のタイミングを決定するステップと、
    前記通信バスに出力すべきデータ信号を高レベルから低レベルに変化させることにより
    前記バス信号の低レベルを延長させるステップと、
    前記データ信号を前記第2のタイミングで前記低レベルに変化させるステップと
    を備える通信制御方法。
  12. 請求項11に記載の通信制御方法において、前記所定の時間差を以下の式(2)、すな
    わち
    diff=(2n−1)/(2fnotch) (2)
    で計算し、ここでtdiffを前記所定の時間差とし、fnotchを高調波レベルが減少される
    周波数とし、nを自然数とした通信制御方法。
  13. 請求項11に記載の通信制御方法において、この通信制御方法が更に、
    前記バス信号の低レベルからの立ち上りの開始点を検出するステップと、
    クロック立ち上り開始点検出器により検出された前記低レベルからの立ち上りの開始点
    のタイミングに基づいて前記第1のタイミングを決定するステップと
    を備えている通信制御方法。
  14. 請求項11に記載の通信制御方法において、
    前記通信用送受信機が第1の比較器及び第2の比較器を有するようにし、
    前記通信制御方法が更に、
    前記第1の比較器により前記バス信号の信号レベルを第1の基準電圧と比較するステッ
    プと、
    前記第2の比較器により前記信号レベルを前記第1の基準電圧とは異なる第2の基準電
    圧と比較するステップと、
    前記第1の比較器及び前記第2の比較器からの比較結果に基づいて前記バス信号の低レ
    ベルからの立ち上りの開始点のタイミングを決定するステップと
    を備えている通信制御方法。
  15. 請求項11に記載の通信制御方法において、この通信制御方法が更に、前記第2のタイ
    ミングを前記バス信号の立下り後となるように決定するステップを備えている通信制御方
    法。
  16. 請求項15に記載の通信制御方法において、
    前記通信用送受信機が第1の比較器及び第2の比較器を有するようにし、
    前記通信制御方法が更に、
    前記第1の比較器により前記バス信号の信号レベルを第1の基準電圧と比較するステッ
    プと、
    前記第2の比較器により前記信号レベルを前記第1の基準電圧とは異なる第2の基準電
    圧と比較するステップと、
    前記第1の比較器及び前記第2の比較器からの比較結果に基づいて前記バス信号の立ち
    下りのタイミングを決定するステップと
    を備えている通信制御方法。
  17. 請求項11に記載の通信制御方法において、この通信制御方法が更に、前記第2のタイ
    ミングを前記バス信号の低レベルからの立ち上りの開始点のタイミングよりも早くなるよ
    うに決定するステップを備えている通信制御方法。
  18. 請求項11に記載の通信制御方法において、この通信制御方法が更に、前記データ信号
    の低レベルから高レベルへの立ち上りの開始点のタイミングを前記バス信号の立下りのタ
    イミングよりも所定の時間長後となるように決定するステップを備えている通信制御方法
  19. 請求項11に記載の通信制御方法において、前記通信用送受信機がクロック・エクステ
    ンション・ペリフェラル・インタフェース通信で用いられているノードに含まれているよ
    うにする通信制御方法。
  20. 請求項19に記載の通信制御方法において、前記通信用送受信機が前記通信バスを介し
    てマスターノード送受信機と通信するスレーブノード送受信機として機能するようにする
    通信制御方法。
JP2019174505A 2016-03-14 2019-09-25 通信回路及び通信制御方法 Active JP6871331B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662307925P 2016-03-14 2016-03-14
US15/198,928 US9705697B1 (en) 2016-03-14 2016-06-30 Transceiver for communication and method for controlling communication
US15/198,928 2016-06-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017038662A Division JP6594921B2 (ja) 2016-03-14 2017-03-01 通信用送受信機及び通信制御方法

Publications (2)

Publication Number Publication Date
JP2020039128A true JP2020039128A (ja) 2020-03-12
JP6871331B2 JP6871331B2 (ja) 2021-05-12

Family

ID=59257599

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017038662A Active JP6594921B2 (ja) 2016-03-14 2017-03-01 通信用送受信機及び通信制御方法
JP2019174505A Active JP6871331B2 (ja) 2016-03-14 2019-09-25 通信回路及び通信制御方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017038662A Active JP6594921B2 (ja) 2016-03-14 2017-03-01 通信用送受信機及び通信制御方法

Country Status (4)

Country Link
US (5) US9705697B1 (ja)
JP (2) JP6594921B2 (ja)
CN (2) CN110119133B (ja)
WO (1) WO2017160514A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9705697B1 (en) * 2016-03-14 2017-07-11 Cypress Semiconductor Corporation Transceiver for communication and method for controlling communication
JP6798280B2 (ja) * 2016-11-29 2020-12-09 富士通株式会社 攻撃検知装置、攻撃検知方法、および、攻撃検知プログラム
JP6969215B2 (ja) * 2017-08-09 2021-11-24 株式会社デンソー 通信装置及び通信システム
US11245550B2 (en) * 2017-12-24 2022-02-08 Technion Research & Development Foundation Limited Message authentication based on a physical location on a bus
DE102018203707A1 (de) * 2018-03-12 2019-09-12 Robert Bosch Gmbh Sende-/Empfangseinrichtung für ein Bussystem und Betriebsverfahren hierfür
JP7130551B2 (ja) * 2018-12-27 2022-09-05 ルネサスエレクトロニクス株式会社 半導体装置、通信システムおよび通信システム制御方法
JP7251412B2 (ja) * 2019-08-30 2023-04-04 株式会社デンソー 通信装置
JP7232348B2 (ja) * 2019-11-01 2023-03-02 ローム株式会社 通信装置及び通信システム
US11392520B1 (en) * 2021-02-03 2022-07-19 Cirrus Logic, Inc. Timing adjustment to unused unit-interval on shared data bus
CN114513375B (zh) * 2022-04-06 2023-05-05 郑州科技学院 总线供电非主从式通信系统及利用其进行的通讯方法
WO2024081262A1 (en) * 2022-10-11 2024-04-18 AyDeeKay LLC dba Indie Semiconductor Local interconnected network bus repeater delay compensation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062724A (ja) * 2011-09-14 2013-04-04 Denso Corp トランシーバ
JP2016066886A (ja) * 2014-09-24 2016-04-28 株式会社デンソー 通信波形生成装置
JP2018007237A (ja) * 2016-03-14 2018-01-11 サイプレス セミコンダクター コーポレーション 通信用送受信機及び通信制御方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436897A (en) * 1992-04-15 1995-07-25 Ford Motor Company Multiplex wiring system using varying duration pulse width modulation
TW230808B (en) * 1993-06-04 1994-09-21 Philips Electronics Nv A two-line mixed analog/digital bus system and a station for use in such a system
US5818260A (en) * 1996-04-24 1998-10-06 National Semiconductor Corporation Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay
EP1334411B1 (en) * 2000-11-16 2014-09-10 Invensys Systems, Inc. Apparatus, control system and method for inductive communication across an isolation barrier
JP2003046453A (ja) 2001-07-31 2003-02-14 Denso Corp 電源ic
US7328299B2 (en) * 2004-11-23 2008-02-05 Atmel Corporation Interface for compressed data transfer between host system and parallel data processing system
US8059539B2 (en) * 2004-12-29 2011-11-15 Hewlett-Packard Development Company, L.P. Link throughput enhancer
CN200997135Y (zh) * 2006-11-10 2007-12-26 上海海尔集成电路有限公司 内置通用同步异步收发器的微控制器结构
US8396003B2 (en) 2007-12-28 2013-03-12 Nokia Corporation Control of radio process
WO2011080816A1 (ja) 2009-12-28 2011-07-07 トヨタ自動車株式会社 車両および車両の通信装置
JP5618595B2 (ja) 2010-04-01 2014-11-05 日立オートモティブシステムズ株式会社 パワーモジュール、およびパワーモジュールを備えた電力変換装置
US9379780B2 (en) 2010-12-16 2016-06-28 Qualcomm Incorporated Wireless energy transfer and continuous radio station signal coexistence
KR102027920B1 (ko) 2013-04-30 2019-10-02 현대모비스 주식회사 스마트키 시스템 및 그 동작 방법
JP5958432B2 (ja) 2013-07-23 2016-08-02 トヨタ自動車株式会社 車両
WO2015174736A1 (ko) 2014-05-15 2015-11-19 콘티넨탈 오토모티브 게엠베하 차량용 스마트키 장치 및 무선충전장치
WO2016034977A1 (en) 2014-09-04 2016-03-10 Koninklijke Philips N.V. Intravascular ultrasound imaging system with slip ring interface and associated devices, systems, and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062724A (ja) * 2011-09-14 2013-04-04 Denso Corp トランシーバ
JP2016066886A (ja) * 2014-09-24 2016-04-28 株式会社デンソー 通信波形生成装置
JP2018007237A (ja) * 2016-03-14 2018-01-11 サイプレス セミコンダクター コーポレーション 通信用送受信機及び通信制御方法

Also Published As

Publication number Publication date
US10063325B2 (en) 2018-08-28
US9705697B1 (en) 2017-07-11
CN110119133B (zh) 2022-04-01
US10651952B2 (en) 2020-05-12
US10361793B2 (en) 2019-07-23
CN107562033A (zh) 2018-01-09
WO2017160514A1 (en) 2017-09-21
US20190097738A1 (en) 2019-03-28
JP6594921B2 (ja) 2019-10-23
US20190327005A1 (en) 2019-10-24
US20170264376A1 (en) 2017-09-14
JP6871331B2 (ja) 2021-05-12
CN107562033B (zh) 2019-05-31
JP2018007237A (ja) 2018-01-11
US20200092015A1 (en) 2020-03-19
US10484103B2 (en) 2019-11-19
CN110119133A (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
JP2020039128A (ja) 通信回路及び通信制御方法
JP6640171B2 (ja) 車載電子装置
US9270505B2 (en) Communication system
US8861621B2 (en) Receiver circuit
JP5825305B2 (ja) 通信システム
JP6451196B2 (ja) 通信装置
JP6618714B2 (ja) デジタルフィルタ、通信装置、電子機器、通信システム、車両
JP7232348B2 (ja) 通信装置及び通信システム
JP7062886B2 (ja) 通信装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191127

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191127

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210415

R150 Certificate of patent or registration of utility model

Ref document number: 6871331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250