JP2020038943A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020038943A
JP2020038943A JP2018166347A JP2018166347A JP2020038943A JP 2020038943 A JP2020038943 A JP 2020038943A JP 2018166347 A JP2018166347 A JP 2018166347A JP 2018166347 A JP2018166347 A JP 2018166347A JP 2020038943 A JP2020038943 A JP 2020038943A
Authority
JP
Japan
Prior art keywords
connection terminals
filler
mounting substrate
mounting
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2018166347A
Other languages
English (en)
Inventor
和弘 渡部
Kazuhiro Watabe
和弘 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018166347A priority Critical patent/JP2020038943A/ja
Priority to US16/277,566 priority patent/US20200075439A1/en
Publication of JP2020038943A publication Critical patent/JP2020038943A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】アンダーフィル樹脂により半導体チップに形成された接続端子の保護と補強ができると共に、小型化が可能な半導体装置およびその製造方法を提供すること。【解決手段】一つの実施形態によれば、半導体装置は、半導体装置は、複数の接続端子が表面に形成された複数の半導体チップを有する。前記複数の半導体チップが前記複数の接続端子によって第１の表面に実装された実装基板を有する。前記実装基板の前記第１の表面に連続して形成され、前記複数の半導体チップの周囲を囲む枠部を有する。前記枠部内に充填された充填剤を有する。前記第１の表面に対向する前記実装基板の第２の表面に形成された複数の接続端子を有する。【選択図】図１

Description

本実施形態は、半導体装置および半導体装置の製造方法に関する。
従来、半導体チップが実装された基板に枠部を設け、アンダーフィル樹脂をその枠部に充填して半導体チップに形成された接続端子の保護及び補強を行う技術が開示されている。近年、半導体装置の多機能化の為、複数の半導体チップを一体化したマルチチップモジュール（ＭＣＭ）の開発が行われている。ＭＣＭは複数の半導体チップを搭載する為、小型化が課題となる。アンダーフィル樹脂による保護及び補強ができると共に小型化を図ることができる半導体装置が望まれる。
特開２０１６−１３４４１７号公報
一つの実施形態は、アンダーフィル樹脂により半導体チップに形成された接続端子の保護と補強ができると共に、小型化が可能な半導体装置およびその製造方法を提供することを目的とする。
一つの実施形態によれば、半導体装置は、複数の接続端子が表面に形成された複数の半導体チップを有する。前記複数の半導体チップが前記複数の接続端子によって第１の表面に実装された実装基板を有する。前記実装基板の前記第１の表面に連続して形成され、前記複数の半導体チップの周囲を囲む枠部を有する。前記枠部内に充填された充填剤を有する。前記第１の表面に対向する前記実装基板の第２の表面に形成された複数の接続端子を有する。
第１の実施形態の半導体装置を示す図である。 第２の実施形態の半導体装置を示す図である。 第３の実施形態の半導体装置を示す図である。 第３の実施形態の半導体装置の製造方法の一つの実施形態の工程の一部を示す図である。 図４−１に続く第３の実施形態にかかる半導体装置の製造方法の工程の一部を示す図である。 図４−１から図４−２に対応する製造方法の工程の一部を平面的に示す図である。 図５−１に続く製造方法の工程の一部を平面的に示す図である。 図５−２に続く製造方法の工程の一部を平面的に示す図である。 第５の実施形態の半導体装置を示す図である。 第５の実施形態の半導体装置の製造方法の一つの実施形態の工程の一部を示す図である。 図７−１に続く第５の実施形態の半導体装置の製造方法の工程の一部を示す図である。 図７−１から図７−２に対応する半導体装置の製造方法の工程の一部を平面的に示す図である。 図８−１に続く製造方法の工程の一部を平面的に示す図である。 図８−２に続く製造方法の工程の一部を平面的に示す図である。 第７の実施形態の半導体装置を示す図である。 第８の実施形態の半導体装置を示す図である。
以下に添付図面を参照して、実施形態にかかる半導体装置およびその製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施形態）
図１は、第１の実施形態の半導体装置の構成を示す図である。図１（Ａ）は、図１（Ｂ）の一点鎖線Ｉ―Ｉにおける断面構造を模式的に示す。また図１（Ｃ）は、図１（Ｂ）の一点鎖線ＩＩ―ＩＩにおける断面構造を拡大して模式的に示す。本実施形態の半導体装置は、複数の半導体チップ１〜５を有する。例えば、半導体チップ２は、演算処理機能を備え、半導体チップ１、３〜５は、メモリ機能を有する。半導体チップ１〜５により、所謂、マルチチップモジュールを構成する。
各々の半導体チップ１〜５は、表面に複数の接続端子を有する。図１においては、半導体チップ１〜４の接続端子１Ｂ〜４Ｂを示す。接続端子１Ｂ〜４Ｂは、例えば、はんだバンプやＣｕピラーで構成される。半導体チップ１〜５は、接続端子によって実装基板１０に、所謂、フリップチップボンディングによって実装される。
実装基板１０は、例えば、ガラス布基材エポキシ樹脂積層板、所謂、エポキシガラスで構成される。実装基板１０の表面に枠部１１を有する。枠部１１は、例えば、実装基板１０の成型の際に同時に形成される。尚、枠部１１は、実装基板１０の表面に形成されるソルダーレジストで形成しても良い。
枠部１１で囲まれた領域に、充填剤１２が充填される。充填剤１２として、例えば、熱硬化性のエポキシ樹脂が用いられる。充填剤１２は、実装基板１０と接続された半導体チップ１〜５の裏面接続端子の保護と補強を行う。
実装基板１０の裏面には、例えば、はんだボールで構成された複数の接続端子１０Ｂが格子状に形成される。半導体チップ１〜５に形成された接続端子と実装基板１０に形成された接続端子１０Ｂは、実装基板１０に形成された配線（図示せず）によって、接続される。裏面接続端子１０Ｂによって、半導体装置と、例えば、プリント基板（図示せず）との接続が行われる。
本実施形態においては、半導体チップ１〜５が、一つの枠部１１によって囲まれる。枠部１１内に充填された充填剤１２によって、半導体チップ１〜５に形成された接続端子が保護され、補強される。半導体チップと半導体チップ、及び半導体チップと枠部の、間隔を狭めることによって、実装基板１０の面積を小さくすることができる。すなわち、複数の半導体チップを搭載した半導体装置の小型化を図ることができる。半導体チップ間の距離を短くすることにより、例えば、実装基板１０に形成される配線（図示せず）の距離を短くすることができる。これにより、半導体チップ間の信号の伝達時間を短縮することができ、半導体装置の処理速度を向上させることができる。
充填剤１２は、半導体チップを枠部１１によって囲まれた領域に実装した後に、半導体チップと枠部１１との隙間から充填することができる。
（第２の実施形態）
図２は、第２の実施形態の半導体装置を示す図である。既述した実施形態に対応する構成には同一の符号を付し、重複する記載は必要な場合にのみ行う。以降、同様である。本実施形態の半導体装置は、実装基板２０を有する。実装基板２０は、表面に枠部２１を有する。枠部２１は、例えば、図２（Ｂ）に示す様に、右辺側と左辺側において実装基板１０の外周に一致し、上辺側、及び下辺側において隙間ｄ７が生じる様に延在する形状を有する。すなわち、枠部２１は、右辺側と左辺側において、実装基板１０の裏面に接する。枠部２１は、実装基板２０の成型の際に同時に形成される。尚、枠部２１は、実装基板２０の表面に形成されるソルダーレジストで形成しても良い。尚、ここで言う「一致」とは、ほぼ一致する場合を含む概念である。以下同様である。
実装基板２０の線膨張係数は、例えば、実装基板１０の線膨張係数よりも大きい値に調整される。例えば、線膨張係数は、実装基板１０では約１０ｐｐｍ／℃に調整され、実装基板２０では約２０ｐｐｍ／℃に調整される。半導体チップ１〜５の線膨張係数は、例えば、約３ｐｐｍ／℃である。従って、線膨張係数を、半導体チップ側から実装基板２０側に向けて大きい値に設定することで、半導体装置が搭載される機器（図示せず）における温度上昇による半導体チップへの応力の影響を緩和させることができる。
実装基板２０の厚みｔ２は、実装基板１０の厚みｔ１よりも厚くすることができる。例えば、実装基板２０の厚みｔ２を０．６ｍｍ、実装基板１０の厚みｔ１を０．４ｍｍとする。実装基板２０の厚みｔ２を厚くすることにより強度を高めることができるため、半導体装置を実装する際の応力に対する耐性が向上し、半導体装置の信頼性を高めることができる。
充填剤２２は、枠部２１が実装基板１０の外周よりも延在することで形成される隙間ｄ７から充填することができる。
半導体チップに形成された接続端子は、枠部１１に充填された充填剤１２によって保護と補強が行われ、接続端子１０Ｂは、枠部２１に充填された充填剤２２によって保護と補強が行われる。
本実施形態によれば、実装基板１０と２０の線膨張係数を調整することにより、半導体装置が搭載された機器における温度上昇による半導体チップへの応力の影響を緩和させることができる。尚、実装基板２０の線膨張係数は、実装基板１０と同等の線膨張係数であってもよい。実装基板１０と２０を備えた多層構造とすることで、温度上昇による半導体チップ１〜５への応力の影響を緩和させることができる。
（第３の実施形態）
図３は、第３の実施形態の半導体装置を示す図である。図３（Ａ）は、図３（Ｂ）の一点鎖線Ｖ―Ｖにおける断面構造を模式的に示す。また図３（Ｃ）は、図３（Ｂ）の一点鎖線ＶＩ―ＶＩにおける断面構造を拡大して模式的に示す。本実施形態は、実装基板１０の表面に、半導体チップ１、５に対応して設けられた枠部１１Ａ、半導体チップ２に対応して設けられた枠部１１Ｂ、及び、半導体チップ３、４に対応して設けられた枠部１１Ｃを有する。すなわち、図３（Ｂ）に示す様に、枠部１１Ａは、半導体チップ１、５の左辺側と右辺側の外形と一致し、半導体チップ１の上辺側に隙間ｄ８が生じる様に延在し、半導体チップ５の下辺側に隙間ｄ９が生じる様に延在する。枠部１１Ａは、半導体チップ１、５の左辺側、右辺側において半導体チップ１、５の裏面に接する。半導体チップ１と５の間には隙間ｄ５を設け、半導体チップ３と４の間には隙間ｄ６を設ける。
同様に、枠部１１Ｂは、半導体チップ２において、左辺側と右辺側の外形と一致し、上辺側に隙間ｄ８が生じる様に延在し、下辺側に隙間ｄ９が生じる様に延在する。枠部１１Ｂは、半導体チップ２の左辺側、右辺側において半導体チップ２の裏面に接する。
枠部１１Ｃは、半導体チップ３、４の左辺側と右辺側の外形と一致し、半導体チップ３の上辺側に隙間ｄ８が生じる様に延在し、半導体チップ４の下辺側に隙間ｄ９が生じる様に延在する。枠部１１Ｃは、半導体チップ３、４の左辺側、右辺側において半導体チップ３、４の裏面に接する。夫々の枠部１１Ａ〜１１Ｃ内に充填剤１２が充填され、半導体チップ１〜５に形成された接続端子を保護し、補強する。
実装基板２０は、表面に枠部２１を有する。枠部２１は、例えば、図３（Ｂ）に示す様に、実装基板１０の外形に応じ、右辺側と左辺側において実装基板１０の外形と一致し、上辺側、及び下辺側において隙間ｄ１０が生じる様に延在する形状を有する。枠部２１は、左辺側、右辺側において実装基板１０の裏面に接する。枠部２１は、実装基板２０の形成の際に同時に形成される。尚、枠部２１は、実装基板２０の表面に形成されるソルダーレジストで形成しても良い。
半導体チップに形成された接続端子は、充填剤に１２によって保護、補強されると共に、半導体チップの裏面の一部裏面が枠部１１Ａ〜１１Ｃに接して保持される為、安定的した状態で実装基板１０に実装される。また、半導体チップの裏面が枠部１１Ａ〜１１Ｃに接する為、充填剤１２が枠部１１Ａ〜１１Ｃの外側へ流れ出ることを抑制することができる。
充填剤１２は、実装基板１０に各半導体チップを実装した後に、半導体チップと枠部１１Ａ〜１１Ｃとの隙間から充填することができる。あるいは、充填剤１２を充填した後に、半導体チップ１〜５を実装基板１０の表面に実装してもよい。充填剤２２は、隙間ｄ１０から充填することができる。
本実施形態においては、半導体チップに形成された接続端子は、実装基板１０に形成された枠部１１Ａ〜１１Ｃ内に充填された充填剤に１２によって保護、補強される。また、半導体チップの裏面の一部が枠部１１Ａ〜１１Ｃに接して保持されることにより安定した状態で実装基板１０に実装される。半導体チップの裏面の一部が夫々の枠部１１Ａ〜１１Ｃに接する為、充填剤１２が枠部１１Ａ〜１１Ｃの外側へ流れ出ることを抑制することができる。また、接続端子１０Ｂは、充填剤２２によって保護され、補強される。また、実施形態２と同様、実装基板１０と２０の線膨張係数を調整することにより、半導体装置が搭載された機器における温度上昇による半導体チップへの応力の影響を緩和させることができる。
（第４の実施形態）
図４−１及び図４−２は、第３の実施形態の半導体装置の製造方法の一つの実施形態を断面的に示す図であり、図５−１及び図５−２は、図４−１及び図４−２に対応する製造方法を平面的に示す図である。以降、図４−１、図４−２と図５−１及び図５−２を対応付けながら説明する。
枠部１１Ａ〜１１Ｃが形成された実装基板１０を用意する（図４−１（Ａ）、図５−１（Ａ））。枠部１１Ａ〜１１Ｃは、実装される半導体チップに対応して設けられている。実装基板１０の表面には、各半導体チップの接続端子が接続される導電性の接続パッド１Ｐ〜５Ｐが形成されている。
半導体チップ１〜５が用意され、夫々、対応する実装基板１０の表面に実装される（図４−１（Ｂ）、図５−１（Ｂ））。例えば、はんだボールで構成される接続端子と、接続パッド１Ｐ〜５Ｐを、過熱処理により接合することで、半導体チップ１〜５が実装基板１０の表面に実装される。半導体チップ１〜３の上辺側と下辺側において枠部１１Ａ〜１１Ｃとの間に隙間ｄ８、ｄ９、半導体チップ１と５の間に隙間ｄ５、及び半導体チップ３と４の間に隙間ｄ６が生じる様に実装される。
枠部１１Ａ〜１１Ｃ内に、例えば、熱硬化性のエポキシ樹脂で構成される充填剤１２を、供給装置１００を用いて充填する（図４−１（Ｃ）、図５−１（Ｃ））。充填剤１２は、隙間ｄ５、ｄ６、ｄ８及びｄ９から充填することができる。充填の後、熱処理により充填剤１２を硬化させる。
実装基板１０の裏面に、例えば、はんだボールで構成される接続端子１０Ｂを格子状に形成する（図４−１（Ｄ）、図５−２（Ｄ））。
枠部２１が形成された実装基板２０に、上下辺側に隙間ｄ１０を形成するように実装基板１０を実装する（図４−１（Ｅ）、図５−２（Ｅ））。例えば、接続端子１０Ｂと実装基板２０の表面に形成された接続パッド（図示せず）とを加熱処理により接合して実装する。
枠部２１内に充填剤２２を充填する（図４−２（Ｆ）、図５−３（Ｆ））。例えば、熱硬化性のエポキシ樹脂で構成される充填剤２２を、供給装置１００を用いて充填する。充填剤２２は、隙間ｄ１０から充填される。充填剤２２の充填の後、熱処理により充填剤２２を硬化させる。
実装基板２０の裏面に、例えば、はんだボールで構成される接続端子２０Ｂを格子状に形成する（図４−２（Ｇ）、図５−３（Ｇ））。これにより、複数の半導体チップ１〜５が一体に形成された半導体装置が完成する。例えば、エポキシ樹脂の硬化温度は、はんだボールの溶融温度よりも低い。従って、充填剤１２、２２の硬化の為の温度処理によって接続端子１Ｂ〜５Ｂと実装基板１０、及び接続端子１０Ｂと実装基板２０との間の接続状態に影響を与えることなく、充填剤１２、２２を硬化させることができる。
（第５の実施形態）
図６は、第５の実施形態の半導体装置を示す図である。図６（Ａ）は、図６（Ｂ）の一点鎖線ＶＩＩ―ＶＩＩにおける断面構造を模式的に示す図である。また図６（Ｃ）は、図６（Ｂ）の一点鎖線ＶＩＩＩ―ＶＩＩＩにおける断面構造を拡大して模式的に示す。本実施形態は、実装基板１０の表面に、各半導体チップ１〜５の外形に一致する形状を有する枠部１１Ｄ〜１１Ｈを有する。すなわち、枠部１１Ｄの外形は、半導体チップ１の外形に一致する形状を有する。同様に、枠部１１Ｅ〜１１Ｈは、夫々、半導体チップ２〜５の外形に一致する形状を有する。枠部１１Ｄ〜１１Ｈは夫々、接続端子が形成された半導体チップ１〜５の外周形状に応じて形成され、半導体チップ１〜５の裏面に連続的に接触する。
実装基板２０の表面に形成された枠部２１０は、実装基板１０の外周形状に応じて連続的に形成された形状を有する。すなわち、枠部２１０は、実装基板１０の外周部に、連続的に接触する。
枠部１１Ｄ〜１１Ｈ内及び枠部２１０内に充填される充填剤１３、２３は、例えば、熱可塑性のアクリル系樹脂が用いられる。熱可塑性の充填剤１３、２３を用いた製造方法は、後述する。
本実施形態によれば、半導体チップ１〜５に形成された接続端子は、枠部１１Ｄ〜１１Ｈ内に充填された充填剤１３によって保護、補強される。夫々の枠部１１Ｄ〜１１Ｈは、半導体チップの裏面に連続的に接触して半導体チップ１〜５を安定的に保持する為、半導体チップ１〜５が安定した状態で実装基板１０に実装される。また、各半導体チップ１〜５の裏面が、夫々枠部１１Ｄ〜１１Ｈに連続的に接する為、充填剤１３が枠部１１Ａ〜１１Ｃの外側へ流れ出ることを抑制することができる。
また、各枠部１１Ｄ〜１１Ｈは、各半導体チップ１〜５の外周形状に一致し、また、枠部２１の形状は、実装基板１０の外周形状に一致する。すなわち、隙間を設けない為、実装基板１０と２０の外周間の距離ｄ１１、及び、例えば、半導体チップ３と実装基板１０の外周間の距離ｄ１２を短くすることができる。この為、実装基板１０、２０の面積を小さくすることができ、半導体装置を小型化することができる。また、枠部２１０は、実装基板１０の裏面に連続的に接触して実装基板１０を保持する。この為、接続端子１０Ｂが充填剤２３によって保護、補強されると共に、実装基板１０が枠部２１０によって支持され安定した状態で実装基板２０に実装される。
（第６の実施形態）
図７−１、図７−２は、第５の実施形態の半導体装置の製造方法の一つの実施形態を断面的に示す図であり、図８−１〜図８−３は、図７−１、図７−２に対応する製造方法を平面的に示す図である。以降、図７−１、図７−２と図８−１〜図８−３を対応付けながら説明する。
枠部１１Ｄ〜１１Ｈが形成された実装基板１０を用意する（図７−１（Ａ）、図８−１（Ａ））。枠部１１Ｄ〜１１Ｈは、実装される半導体チップに対応して設けられている。実装基板１０の表面には、各半導体チップ１〜５の接続端子が接続される接続パッド１Ｐ〜５Ｐが形成されている。
枠部１１Ｅ内に、例えば、熱可塑性のアクリル系樹脂で構成される充填剤１３を、供給装置１０１を用いて充填する（図７−１（Ｂ）、図８−１（Ｂ））。充填剤１３で満たされた枠部１１Ｅに、半導体チップ２を実装する（図７−１（Ｃ）、図８−１（Ｃ））。例えば、はんだボールで構成される接続端子２Ｂと実装基板１０の表面に形成された接続パッド２Ｐとを加熱処理により接合することにより実装する。
接続端子２Ｂの溶融温度は、熱可塑性のアクリル樹脂の溶融温度よりも高い。従って、接続端子２Ｂを接続パッド２Ｐに接続する熱処理において充填剤１３は溶融する為、接続端子２Ｂと接続パッド２Ｐを接触させて接合させることができる。
次に、枠部１１Ｄ、１１Ｆ、１１Ｇ、１１Ｈ内に充填剤１３を供給装置１０１により充填する。充填剤１３で満たされた枠部１１Ｄ、１１Ｆ、１１Ｇ、１１Ｈに、半導体チップ１、３、４、５を実装する（図７−１（Ｄ）、図８−２（Ｄ））。例えば、接続端子１Ｂ、３Ｂ、４Ｂ、５Ｂと接続パッド１Ｐ、３Ｐ、４Ｐ、５Ｐとを熱処理により接合して実装する。
実装基板１０の裏面に、例えば、はんだボールで構成される接続端子１０Ｂを格子状に形成する（図７−１（Ｅ）、図８−２（Ｅ））。
実装基板２０に形成された枠部２１０内に、例えば、熱可塑性のアクリル系樹脂で構成される充填剤２３を、供給装置１０１を用いて充填する（図７−２（Ｆ）、図８−２（Ｆ））。
充填剤２３で満たされた枠部２１０が形成された実装基板２０に、半導体チップ１〜５が実装された実装基板１０を実装する（図７−２（Ｇ）、図８−３（Ｇ））。例えば、接続端子１０Ｂと実装基板２０の表面に形成された接続パッド（図示せず）とを加熱処理により接合することにより実装する。
実装基板２０の裏面に、例えば、はんだボールで構成される接続端子２０Ｂを格子状に形成する（図７−２（Ｈ）、図８−３（Ｈ））。これにより、複数の半導体チップ１〜５が一体に形成された半導体装置が完成する。
本実施形態の製造方法により、半導体チップ１〜５及び実装基板１０に形成された接続端子を、枠部１１Ｄ〜１１Ｈ、２１０に充填された充填剤１３、２３によって保護、補強する構成の半導体装置を提供することができる。枠部１１Ｄ〜１１Ｈは、対応する半導体チップの外周部に連続的に接触して支える構造で有る為、半導体チップを安定した状態で実装基板１０に実装することができる。また、半導体チップ１〜５の裏面が夫々枠部１１Ｄ〜１１Ｈに連続的に接した状態で実装することで、充填剤１３が枠部１ＤＡ〜１ＨＣの外側へ流れ出ることを抑制して製造することができる。
（第７の実施形態）
図９は、第７の実施形態の半導体装置を示す図である。図９（Ａ）は、図９（Ｂ）の一点鎖線ＩＸ―ＩＸにおける断面構造を模式的に示す。また図９（Ｃ）は、図９（Ｂ）の一点鎖線Ｘ―Ｘにおける断面構造を拡大して模式的に示す。本実施形態においては、図９（Ｃ）に示す様に、実装基板１０に設けられる枠部１１０Ｃと半導体チップ４の裏面との間に隙間Ｓ１が設けられる。同様に、実装基板２０に設けられる枠部２１１の上部と実装基板１０のとの間に隙間Ｓ２が設けられる。この為、枠部１１０Ｃ、２１１に充填された充填剤１２、２２がはみ出して、隙間Ｓ１、Ｓ２を埋める。半導体チップ１、２、３、５と対応して設けられた枠部１１０Ａ、１１０Ｂ、１１０Ｃとの間にも同様の隙間が設けられる。
本実施形態によれば、充填剤１２により半導体チップに形成された接続端子の保護と補強が行われる。半導体チップ１〜５は、隙間Ｓ１を埋める充填剤１２によって保持される。従って、半導体チップ１〜５を安定した状態で実装基板１０に実装することができる。
また、実装基板１０は、隙間Ｓ２を埋める充填剤２２によって保持される。従って、実装基板１０を安定した状態で実装基板２０に実装することができる。枠部１１０Ａ〜１１０Ｃと半導体チップ１〜５との隙間Ｓ１、及び枠部２１１と実装基板１０との隙間Ｓ２は夫々、充填剤１２、２２によって埋められる為、枠部１１０Ａ〜１１０Ｃ、及び枠部２１１の高さの制御は比較的にラフであっても良く、製造が容易である。
（第８の実施形態）
図１０は、第８の実施形態の半導体装置を示す図である。図１０（Ａ）は、図１０（Ｂ）の一点鎖線ＸＩ―ＸＩにおける断面構造を模式的に示す。また図１０（Ｃ）は、図１０（Ｂ）の一点鎖線ＸＩＩ―ＸＩＩにおける断面構造を拡大して模式的に示す。
本実施形態は、図１０（Ｂ）に示す様に、実装基板１０の表面に、各半導体チップ１〜５の外形に一致する形状を有する枠部１１０Ｄ〜１１０Ｈを有する。すなわち、枠部１１０Ｄの外形は、半導体チップ１の外形に一致する形状を有する。同様に、枠部１１０Ｅ〜１１０Ｈは、夫々、半導体チップ２〜５の外形に一致する形状を有する。実装基板２０に形成された枠部２１２は、実装基板１０の外周形状に応じて連続的に形成された形状を有する。
図１０（Ｃ）に示す様に、枠部１１０Ｇと半導体チップ４との間に隙間Ｓ３が設けられる。同様に、枠部１１０Ｄ〜１１Ｈと半導体チップ１〜５との間に隙間が設けられる。枠部２１２と実装基板１０との間に隙間Ｓ４が設けられる。枠部１１０Ｄ〜１１０Ｈ、２１２内に充填された充填剤１３、２３がはみ出して、夫々の隙間Ｓ３、Ｓ４を埋める。
本実施形態によれば、充填剤１３により接続端子の保護と補強が行われる。半導体チップ１〜５は、隙間Ｓ３を埋める充填剤１３によって保持される。従って、半導体チップ１〜５を安定した状態で実装基板１０に実装することができる。
また、実装基板１０は、隙間Ｓ４を埋める充填剤２３によって保持される。従って、実装基板１０を安定した状態で実装基板２０に実装することができる。隙間Ｓ３、Ｓ４は夫々、充填剤１３、２３によって埋められる為、枠部１１０Ｄ〜１１０Ｈ、及び枠部２１２の高さの制御は比較的にラフであっても良く、製造が容易である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１〜５ 半導体チップ、１Ｂ〜４Ｂ 接続端子、１０ 実装基板、１１ 枠部、１２、１３ 充填剤、２０ 実装基板、２１ 枠部、２２、２３ 充填剤、１０Ｂ、２０Ｂ 接続端子。

Claims (5)

  1. 複数の接続端子が表面に形成された複数の半導体チップと、
    前記複数の半導体チップが前記複数の接続端子によって第１の表面に実装された実装基板と、
    前記実装基板の前記第１の表面に連続して形成され、前記複数の半導体チップの周囲を囲む枠部と、
    前記枠部内に充填された充填剤と、
    前記第１の表面に対向する前記実装基板の第２の表面に形成された複数の接続端子と、
    を具備することを特徴とする半導体装置。
  2. 複数の接続端子が表面に形成された半導体チップと、
    前記半導体チップが前記複数の接続端子によって第１の表面に実装され、第２の表面に複数の接続端子が形成された第１の実装基板と、
    前記第１の実装基板の前記第１の表面に、前記半導体チップの外周に沿って連続して形成され、前記半導体チップに形成された前記複数の接続端子を囲む第１の枠部と、
    前記第１の枠部内に充填された第１の充填剤と、
    前記第１の実装基板に形成された前記複数の接続端子によって第１の表面に前記第１の実装基板が実装された第２の実装基板と、
    前記第２の実装基板の前記第１の表面に、前記第１の実装基板の外周に沿って連続して形成され、前記第１の実装基板に形成された前記複数の接続端子を囲む第２の枠部と、
    前記第２の枠部内に充填された第２の充填剤と、
    を具備することを特徴とする半導体装置。
  3. 前記第２の実装基板の厚みは、前記第１の実装基板の厚みよりも厚いことを特徴とする請求項２に記載の半導体装置。
  4. 複数の接続端子が表面に形成された半導体チップを、第１の表面に第１の枠部が形成された第１の実装基板に実装する工程と、
    前記第１の枠部内に熱硬化性の第１の充填剤を注入する工程と、
    前記第１の充填剤を硬化させる工程と、
    前記第１の表面と対向する前記第１の実装基板の第２の表面に複数の接続端子を形成する工程と、
    前記第１の実装基板に形成された前記複数の接続端子によって、前記第１の実装基板を第２の枠部が形成された第２の実装基板の表面に実装する工程と、
    前記第２の枠部内に熱硬化性の第２の充填剤を注入する工程と、
    前記第２の充填剤を硬化させる工程と、
    を具備することを特徴とする半導体装置の製造方法。
  5. 第１の実装基板の第１の表面に形成された第１の枠部内に熱可塑性の第１の充填剤を注入する工程と、
    前記第１の充填剤が注入された領域に、複数の接続端子が表面に形成された半導体チップを実装する工程と、
    前記第１の実装基板の第２の表面に複数の接続端子を形成する工程と、
    第２の実装基板に形成された第２の枠部内に熱可塑性の第２の充填剤を注入する工程と、
    前記第２の充填剤が注入された領域に、前記第１の実装基板の第２の表面に形成された複数の接続端子によって前記第１の実装基板を実装する工程と、
    を具備することを特徴とする半導体装置の製造方法。
JP2018166347A 2018-09-05 2018-09-05 半導体装置および半導体装置の製造方法 Abandoned JP2020038943A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018166347A JP2020038943A (ja) 2018-09-05 2018-09-05 半導体装置および半導体装置の製造方法
US16/277,566 US20200075439A1 (en) 2018-09-05 2019-02-15 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018166347A JP2020038943A (ja) 2018-09-05 2018-09-05 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020038943A true JP2020038943A (ja) 2020-03-12

Family

ID=69641572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018166347A Abandoned JP2020038943A (ja) 2018-09-05 2018-09-05 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20200075439A1 (ja)
JP (1) JP2020038943A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997199B1 (ko) * 2008-07-21 2010-11-29 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
KR101719630B1 (ko) * 2010-12-21 2017-04-04 삼성전자 주식회사 반도체 패키지 및 그를 포함하는 패키지 온 패키지
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR101874803B1 (ko) * 2012-01-20 2018-08-03 삼성전자주식회사 패키지 온 패키지 구조체
TWI527170B (zh) * 2012-05-11 2016-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法

Also Published As

Publication number Publication date
US20200075439A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
JP5598787B2 (ja) 積層型半導体装置の製造方法
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
JP3917946B2 (ja) 積層型半導体装置
JP5195422B2 (ja) 配線基板、実装基板及び電子装置
US20070170582A1 (en) Component-containing module and method for producing the same
US8623753B1 (en) Stackable protruding via package and method
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
KR20060080549A (ko) 반도체 장치
KR20090050750A (ko) 전력 모듈 및 그 제조 방법
JP2008159956A (ja) 電子部品内蔵基板
US7807510B2 (en) Method of manufacturing chip integrated substrate
JP2007110081A (ja) ボイド防止型回路基板及びそれを有する半導体パッケージ
JP2012129464A (ja) 半導体装置およびその製造方法
US20080180926A1 (en) Circuit module and circuit device including circuit module
KR100617530B1 (ko) 반도체 장치의 제조방법
JP2010067773A (ja) 電気電子制御装置及びその製造方法
JP2006245076A (ja) 半導体装置
KR100839075B1 (ko) 아이씨 패키지 및 그 제조방법
JP3666576B2 (ja) 多層モジュールおよびその製造方法
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP2003031728A (ja) Ｉｃチップおよびその取付構造
JP2020038943A (ja) 半導体装置および半導体装置の製造方法
JP2010153778A (ja) 半導体装置
KR100665288B1 (ko) 플립칩 패키지 제조방법
JP2004165525A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200827

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20201019