JP2020018059A - スイッチング電源回路 - Google Patents

Abstract

【課題】スペクトラム拡散機能と高速応答性を両立する。【解決手段】スイッチング電源回路１０３は、出力スイッチＴＲを駆動して入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成するスイッチ出力部１１０と、出力電圧Ｖｏｕｔに応じた第１電圧Ｖ−と所定の第２電圧Ｖ＋とを比較して出力スイッチＴＲのデューティ制御を行うコンパレータ１４０と、第１電圧Ｖ−（または第２電圧Ｖ＋）に変動信号Ｖｓｐを重畳するスペクトラム拡散部１６０と、第１電圧Ｖ−にリップル信号を注入するリップル注入部１７０と、を有する。【選択図】図２６

Description

本明細書中に開示されている発明は、スイッチング電源回路に関する。

従来、入力電圧を降圧又は昇圧して所望の出力電圧を生成するスイッチング電源回路が種々のアプリケーションで利用されている。

なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。

特開２０１４−２０４５４７号公報 特開２０１０−２５２６２７号公報

しかしながら、従来のスイッチング電源回路では、スペクトラム拡散機能と高速応答性の両立について十分な検討がなされていなかった。

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、スペクトラム拡散機能と高速応答性を両立することのできるスイッチング電源回路を提供することを目的とする。

本明細書中に開示されているスイッチング電源回路は、出力スイッチを駆動して入力電圧から出力電圧を生成するスイッチ出力部と、前記出力電圧に応じた第１電圧と所定の第２電圧とを比較して前記出力スイッチのデューティ制御を行うコンパレータと、前記第１電圧または前記第２電圧に変動信号を重畳するスペクトラム拡散部と、前記第１電圧にリップル信号を注入するリップル注入部とを有する構成（第１の構成）とされている。

なお、第１の構成から成るスイッチング電源回路は、前記第１電圧の変動幅をΔＶ₋とし、前記第２電圧のヒステリシス幅をΔＶ_＋として、定常時に｜ΔＶ₋｜＞｜ΔＶ_＋｜を満たす構成（第２の構成）にするとよい。

また、第１又は第２の構成から成るスイッチング電源回路は、前記変動信号に起因するリップル成分の傾きをαとし、前記変動信号以外に起因するリップル成分の傾きをβとして、定常時に｜α｜＞｜β｜を満たす構成（第３の構成）にするとよい。

また、第１又は第２の構成から成るスイッチング電源回路は、前記変動信号に起因するリップル成分の傾きをαとし、前記変動信号以外に起因するリップル成分の傾きをβとして、定常時に｜α｜≦｜β｜≦１０×｜α｜を満たす構成（第４の構成）にしてもよい。

また、上記第１〜第４いずれかの構成から成るスイッチング電源回路は、前記出力電圧に起因するリップル成分の傾きをγとし、前記出力電圧以外に起因するリップル成分の傾きをδとして、負荷変動時に｜γ｜＞｜δ｜を満たす構成（第５の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成るスイッチング電源回路は、前記第１電圧の変動幅をΔＶ₋とし、前記第２電圧のヒステリシス幅をΔＶ_＋として、負荷変動時には｜ΔＶ₋｜＜｜ΔＶ_＋｜を満たす構成（第６の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成るスイッチング電源回路において、前記スペクトラム拡散部は、前記変動信号として乱数信号を生成する乱数信号生成回路を含む構成（第７の構成）にするとよい。

また、上記第７の構成から成るスイッチング電源回路において、前記乱数信号生成回路は、入力信号の初期値を設定する初期値設定部と、前記入力信号に所定の乗算処理を施して乗算信号を算出する乗算部と、前記乗算信号に所定の条件判定処理を施して前記入力信号を更新する条件判定部と、を含み、前記乗算処理と前記条件判定処理を繰り返すことにより順次算出される前記乗算信号、または、前記乗算信号の一部、若しくは、前記乗算信号に所定の演算処理を施したものを前記乱数信号として出力する構成（第８の構成）にするとよい。

また、第１〜第８いずれかの構成から成るスイッチング電源回路において、前記リップル注入部は、前記スイッチ出力部で生成されるスイッチング電圧を積分して第１のリップル成分を生成する第１積分回路と、前記コンパレータで生成される比較結果信号を積分して第２のリップル成分を生成する第２積分回路を含む構成（第９の構成）にするとよい。

また、上記第１〜第９いずれかの構成から成るスイッチング電源回路において、前記スイッチ出力部は、降圧型または昇圧型である構成（第１０の構成）にするとよい。

また、本明細書中に開示されているスイッチング電源回路は、出力スイッチを駆動して入力電圧から出力電圧を生成し負荷に供給するスイッチング電源回路であり、前記出力電圧の変動幅が定常時の変動幅よりも増加した場合、前記負荷に流れる電流が増加する負荷変動時には前記負荷に並列に接続されたキャパシタに電流が流れるように又は前記負荷に流れる電流が減少する負荷変動時には前記負荷に並列に接続されたキャパシタに電流が流れないように、前記出力スイッチを導通状態または遮断状態で所定の時間（定常時のスイッチング期間の２倍以上の期間）に亘って停止する構成（第１１の構成）とされている。

本明細書中に開示されている発明によれば、スペクトラム拡散機能と高速応答性を両立することのできるスイッチング電源回路を提供することが可能となる。

第１実施形態に係る昇圧型スイッチング電源回路を概略的に示した図 第２実施形態に係る昇圧型スイッチング電源回路を概略的に示した図 コンパレータの反転入力端子の電圧波形を示すタイムチャート コンパレータの反転入力端子の電圧波形を示すタイムチャート コンパレータの非反転入力端子の電圧波形を示すタイムチャート コンパレータの反転入力端子の電圧波形を示すタイムチャート コンパレータの非反転入力端子の電圧波形を示すタイムチャート コンパレータの反転入力端子の電圧波形を示すタイムチャート コンパレータの非反転入力端子の電圧波形を示すタイムチャート コンパレータの反転入力端子の電圧波形を示すタイムチャート コンパレータの非反転入力端子の電圧波形を示すタイムチャート 昇圧型スイッチング電源回路を搭載した電子機器の一例を示す外観図 昇圧型スイッチング電源回路の変形例を示した図 昇圧型スイッチング電源回路の他の変形例を示した図 昇圧型スイッチング電源回路の更に他の変形例を示した図 リップル制御方式のスイッチング電源回路を概略的に示した図 図１６のスイッチング電源回路の各部の電圧波形を示すタイムチャート 図１６のスイッチング電源回路と同様のリップル制御方式を昇圧型スイッチング電源回路に適用した場合の概略構成を示した図 降圧型スイッチング電源回路の第１比較例を示す図 第１比較例におけるゲート・ソース間電圧のスペクトラム強度を示す図 第１比較例における課題を示す図 第１比較例における別の課題を示す図 降圧型スイッチング電源回路の第２比較例を示す図 第２比較例における課題を示す図 第２比較例における一定周波数での電圧Ｖ_＋及びＶ₋を示す図 第３実施形態に係る降圧型スイッチング電源回路を概略的に示した図 第３実施形態における定常時の出力電圧波形を示す図 第３実施形態における負荷変動時の出力波形を示す図 第３実施形態におけるゲート・ソース間電圧のスペクトラム強度を示す図 第３実施形態における一定周波数での電圧Ｖ_＋及びＶ₋を示す図 定常時における電圧Ｖ₋の導出方法（降圧型）を説明するための図 負荷変動時における電圧Ｖ₋の導出方法を説明するための図 負荷変動時におけるＶｇｓ，ＩＬ，Ｖ_＋，Ｖ₋の挙動を示す図 スペクトラム拡散機能が有効となる条件を示す図 図１の昇圧型スイッチング電源回路にスペクトラム拡散部を導入した図 図２の昇圧型スイッチング電源回路にスペクトラム拡散部を導入した図 図１５の昇圧型スイッチング電源回路にスペクトラム拡散部を導入した図 定常時における電圧Ｖ₋の導出方法（昇圧型）を説明するための図 乱数生成方法の一例を示すフローチャート 乱数信号生成回路の一構成例を示す図

＜リップル制御方式＞
図１６は、リップル制御方式（＝ヒステリシス制御方式＋リップルインジェクション機能）のスイッチング電源回路２１（＝後出の第１実施形態や第２実施形態と対比される比較例に相当）を概略的に示した図である。スイッチング電源回路２１は、降圧型スイッチング電源回路であって、電圧生成回路ＤＷ１と、帰還電圧生成回路１と、比較回路２と、ゲートドライバ３と、抵抗Ｒｒと、キャパシタＣｒとを備えている。また、スイッチング電源回路２１には、直流電源４及び負荷５が接続されている。

電圧生成回路ＤＷ１は、入力端子Ｔ１と、キャパシタＣ１と、スイッチ素子Ｑ１と、ダイオードＤ１と、インダクタＬ１と、キャパシタＣ２と、出力端子Ｔ２とを備えている。電圧生成回路ＤＷ１は、直流電源４から供給される入力電圧ＶｉｎをキャパシタＣ１にて平滑化し、キャパシタＣ１によって平滑化された電圧からスイッチ素子Ｑ１のオンオフに基づいてインダクタＬ１にて発生した電圧をキャパシタＣ２にて平滑化し、これを出力電圧Ｖｏｕｔとして出力端子Ｔ２から出力する降圧コンバータとしての機能を有する。ここで、インダクタＬ１とスイッチ素子Ｑ１のソース端子Ｓとの接続点のノードをノードＮ１と称し、スイッチ素子Ｑ１のオンオフによって遷移するノードＮ１の電圧をスイッチング電圧Ｖｎ１と称する。ダイオードＤ１は、アノードが接地されており、カソードがノードＮ１に接続されている。

抵抗Ｒｒ及びキャパシタＣｒは、ノードＮ１から供給されるスイッチング電圧Ｖｎ１を積分してリップル電圧ＶＳ１を生成する。ここで、抵抗ＲｒとキャパシタＣｒとの接続点のノードをノードＮ２と称する。なお、リップル電圧ＶＳ１は、スイッチ素子Ｑ１のオンオフによって、例えば０Ｖ〜１２Ｖで遷移するスイッチング電圧Ｖｎ１を積分して生成されるため、この遷移に応じたリップル成分を備えたものとなる。

帰還電圧生成回路１は、分圧抵抗Ｒ１及びＲ２を備えており、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成する。ここで、分圧抵抗Ｒ１と分圧抵抗Ｒ２との接続点のノードをノードＮ３と称する。ノードＮ３とノードＮ２とは接続されている。このため、ノードＮ３の帰還電圧Ｖｆｂは、出力電圧Ｖｏｕｔを分圧抵抗Ｒ１と分圧抵抗Ｒ２とで分圧した電圧とリップル電圧ＶＳ１との加算値となり、リップル電圧ＶＳ１のリップル成分を備えたものとなる。

比較回路２は、コンパレータ２ａと、基準電圧源２ｂと、ヒステリシス回路２ｃと、定電圧源２ｄと、を備えている。コンパレータ２ａの反転入力端子は、ノードＮ３と接続されて帰還電圧生成回路１から帰還電圧Ｖｆｂの供給を受ける。コンパレータ２ａの非反転入力端子は、基準電圧源２ｂから、ヒステリシス回路２ｃによって決まる基準電圧Ｖｒｅｆ１の供給を受ける。

コンパレータ２ａは、反転入力端子に入力された電圧Ｖ₋（＝帰還電圧Ｖｆｂ）と非反転入力端子に入力された電圧Ｖ_＋（＝基準電圧Ｖｒｅｆ１）とを比較し、比較結果として比較結果信号Ｖｃоｍを出力する。コンパレータ２ａは、電圧Ｖ₋が電圧Ｖ_＋よりも高くなった場合には比較結果として例えば０Ｖでローレベルの比較結果信号Ｖｃоｍを自己の動作時間分の遅延をもって出力し、電圧Ｖ₋が電圧Ｖ_＋よりも低くなった場合には比較結果として例えば５Ｖでハイレベルの比較結果信号Ｖｃоｍを自己の動作時間分の遅延をもって出力する。

なお、ヒステリシス回路２ｃは、抵抗Ｒ３及びＲ４を備えている。抵抗Ｒ３は、一端がコンパレータ２ａの出力端子に接続され、他端がコンパレータ２ａの非反転入力端子に接続されている。抵抗Ｒ４は、一端が抵抗Ｒ３の他端とコンパレータ２ａの非反転入力端子に接続されており、他端が基準電圧源２ｂに接続されている。ヒステリシス回路２ｃは、基準電圧源２ｂから供給される電圧から抵抗Ｒ４と抵抗Ｒ３との抵抗比によって決まる基準電圧Ｖｒｅｆ１を生成してコンパレータ２ａの非反転端子に供給するいわゆるヒステリシス特性を備えている。

定電圧源２ｄから出力される定電圧はコンパレータ２ａの駆動電圧として用いられる。

ゲートドライバ３は、比較回路２から比較結果信号Ｖｃｏｍの供給を受け、比較結果信号Ｖｃｏｍの電圧レベルに応じて異なる電圧レベルを備えた制御信号ＶＧ１をスイッチ素子Ｑ１のゲート端子Ｇに供給する。ゲートドライバ３は、比較結果信号Ｖｃｏｍがハイレベルであった場合には、例えば１７[Ｖ]でハイレベルの制御信号ＶＧ１をスイッチ素子Ｑ１のゲート端子Ｇに供給し、比較結果信号Ｖｃｏｍがローレベルであった場合には、例えば０[Ｖ]でローレベルの制御信号ＶＧ１をスイッチ素子Ｑ１のゲート端子Ｇに供給することでスイッチ素子Ｑ１のオンオフを制御する。これにより、スイッチング電圧Ｖｎ１は、例えば０Ｖ〜１２Ｖの間で遷移する。

図１７は、図１６に示したスイッチング電源回路２１の時間変化における各部の信号波形を示した図である。図１７（ａ）は、電圧Ｖ₋の信号波形と電圧Ｖ_＋との関係を示した図である。図１７（ｂ）は、比較結果信号Ｖｃｏｍの信号波形を示した図である。図１７（ｃ）は、電圧Ｖｎ１の遷移を示した図である。なお、図１７（ａ）〜図１７（ｃ）はそれぞれ縦軸が電圧レベルＶ、横軸が時間ｔであり、時刻ｔ１０〜ｔ１７は図１７（ａ）〜図１７（ｃ）の共通の時刻として示している。

時刻ｔ１０では、例えば３Ｖの電圧Ｖ₋が、例えば２Ｖの電圧Ｖ_＋よりも高いため、比較回路２からはローレベルの比較結果信号Ｖｃｏｍが出力されている。また、比較結果信号Ｖｃｏｍがローレベルのため、ゲートドライバ３によって制御されるスイッチ素子Ｑ１はオフ状態となっており、スイッチング電圧Ｖｎ１は接地電位からダイオードＤ１による電圧降下分低い電圧レベルとなっている。ここで、図１７（ｃ）においては、作図の都合上、スイッチング電圧Ｖｎ１が０Ｖよりも低い場合においては０Ｖとして示している。

時刻ｔ１１で、電圧Ｖ₋が電圧Ｖ_＋以下になると、比較回路２の動作時間分遅れた時刻ｔ１２でハイレベルの比較結果信号Ｖｃｏｍが比較回路２から出力され、ゲートドライバ３に供給される。ここで、ゲートドライバ３は比較回路２に比べて動作速度が遅いことから、スイッチ素子Ｑ１がオンされるタイミングが時刻ｔ１３まで遅れる。このため、スイッチング電圧Ｖｎ１に基づく電圧Ｖ₋は、時刻ｔ１２から時刻ｔ１３の期間Ａ１、すなわち、比較結果信号Ｖｃｏｍがハイレベルとなった後、スイッチ素子Ｑ１がオンするまでの間、例えば１Ｖまで低下し続けることとなる。

時刻ｔ１３で、ゲートドライバ３の動作時間分遅れてハイレベルの制御信号ＶＧ１がゲートドライバ３からスイッチ素子Ｑ１のゲート端子Ｇに供給されると、スイッチ素子Ｑ１がオンする。これにより、入力電圧Ｖｉｎが直流電源４からスイッチ素子Ｑ１を介してノードＮ１に供給されてスイッチング電圧Ｖｎ１が上昇し、これに伴い出力電圧Ｖｏｕｔが上昇する。また、出力電圧Ｖｏｕｔの上昇に伴って電圧Ｖ₋が上昇する。ここで、スイッチング電圧Ｖｎ１は、例えば１２Ｖまで上昇する。このとき、電圧Ｖ₋の電位は、期間Ａ１で低下し続けた分だけ、再び電圧Ｖ_＋を超えるまでに時間を要することとなる。

時刻ｔ１４で、電圧Ｖ₋が電圧Ｖ_＋を超えると、比較回路２の動作時間分遅れた時刻ｔ１５でローレベルの比較結果信号Ｖｃｏｍが比較回路２から出力され、ゲートドライバ３に供給される。ここで、ゲートドライバ３は比較回路２に比べて動作速度が遅いことからスイッチ素子Ｑ１がオフされるタイミングが時刻ｔ１６まで遅れる。このため、ノードＮ１の電位に基づく電圧Ｖ₋の電位は、時刻ｔ１５から時刻ｔ１６までの期間Ｂ１、すなわち、比較結果信号Ｖｃｏｍがローレベルとなった後、スイッチ素子Ｑ１がオフするまでの間、例えば３Ｖまで上昇し続けることとなる。このとき、電圧Ｖ₋は、リップル電圧ＶＳ１のリップル成分を含むものであるため、大きく上昇する。

時刻ｔ１６で、ゲートドライバ３の動作時間分遅れてローレベルの制御信号ＶＧ１がゲートドライバ３からスイッチ素子Ｑ１のゲート端子Ｇに供給され、スイッチ素子Ｑ１がオフする。これにより、直流電源４からノードＮ１への入力電圧Ｖｉｎの供給が停止されてスイッチング電圧Ｖｎ１が低下し、これに伴い出力電圧Ｖｏｕｔが低下する。また、出力電圧Ｖｏｕｔの低下に伴って電圧Ｖ₋が低下する。このとき、電圧Ｖ₋の電位は、期間Ｂ１で上昇し続けた分だけ、再び電圧Ｖ_＋以下となるまでに時間を要することとなる。

以上のように、スイッチング電源回路２１は、比較結果信号Ｖｃｏｍの信号レベルが切り替わった後も一定期間に亘り電圧Ｖ₋が上昇又は低下し続けるので、電圧Ｖ₋が再び電圧Ｖ_＋となるまでに時間がかかってしまい、ひいては負荷５へ出力電圧Ｖｏｕｔを安定して供給することができなくなってしまうという問題があった。特に、電圧Ｖ₋には、スイッチング電圧Ｖｎ１の遷移の影響を受けるリップル電圧ＶＳ１のリップル成分が含まれることから、電圧Ｖ₋の変動がより大きくなってしまい、電圧Ｖ₋が上昇または低下する際に発生する上記問題がより顕著となっていた。

図１８は、スイッチング電源回路２１と同様のリップル制御方式を昇圧型スイッチング電源回路に適用した場合の概略構成を示した図である。すなわち、図１８に示すスイッチング電源回路２２は、昇圧型スイッチング電源回路であって、スイッチング電源回路２１の電圧生成回路ＤＷ１を電圧生成回路ＵＰ１に置換した構成である。

電圧生成回路ＵＰ１は、入力端子Ｔ１と、キャパシタＣ１と、スイッチ素子Ｑ１と、ダイオードＤ１と、インダクタＬ１と、キャパシタＣ２と、出力端子Ｔ２とを備えている。電圧生成回路ＵＰ１は、まずスイッチ素子Ｑ１をオンにして直流電源４から供給され入力端子Ｔ１に入力される入力電圧Ｖｉｎに応じた電流をインダクタＬ１に流してインダクタＬ１に磁気エネルギーを蓄えさせた後、スイッチ素子Ｑ１をオフにしてインダクタＬ１の磁気エネルギーを放出させて高電圧を発生させる。このようにして昇圧された電圧は、キャパシタＣ２にて平滑化されて出力電圧Ｖｏｕｔとして出力端子Ｔ２から出力される。なお、ダイオードＤ１は、スイッチ素子Ｑ１がオフの場合にインダクタＬ１にて生成されたエネルギーを出力端子Ｔ２に安定的に供給する役割を果たしている。

ここで、スイッチング電源回路２１及び２２の起動について説明する。

スイッチング電源回路２１は、起動時に電圧Ｖ_＋が電圧Ｖ₋よりも大きいため、スイッチ素子Ｑ１がオンになる。その結果、負荷５にエネルギーが供給されて電圧Ｖ₋が増加する。電圧Ｖ₋の増加によって、電圧Ｖ₋が電圧Ｖ_＋より大きくなり、比較結果信号Ｖｃｏｍの信号レベルがハイレベルからローレベルに切り替わる。したがって、スイッチング電源回路２１は問題なく動作する。

スイッチング電源回路２２も、スイッチング電源回路２１と同様に、起動時に電圧Ｖ_＋が電圧Ｖ₋より大きいため、スイッチ素子Ｑ１がオンになる。しかしながら、スイッチング電源回路２２では、スイッチ素子Ｑ１がオンになってもインダクタＬ１にエネルギーが蓄えられるだけで負荷５にはエネルギーが供給されない。このため、電圧Ｖ₋が増加しない。したがって、比較結果信号Ｖｃｏｍの信号レベルがハイレベルのままでローレベルに切り替わらない。その結果、スイッチング電源回路２２は動作しない。

以下では、上記の状況に鑑み、昇圧型スイッチング電源回路を正常に動作させることができ且つ昇圧型スイッチング電源回路の出力電圧を安定化できるリップル注入回路並びにそれを備えた昇圧型スイッチング電源回路について、新規な実施形態を提案する。

＜第１実施形態＞
図１は、第１実施形態に係る昇圧型スイッチング電源回路１１を概略的に示した図である。昇圧型スイッチング電源回路１１は、図１８に示すスイッチング電源回路２２に抵抗Ｒｃｏｍを追加した構成である。抵抗Ｒｃｏｍの一端はコンパレータ２ａの出力端子に接続され、抵抗Ｒｃｏｍの他端はコンパレータ２ａの反転入力端子に接続される。

抵抗Ｒｒ及びキャパシタＣｒによって構成される積分回路は、インダクタＬ１とスイッチ素子Ｑ１のドレイン端子との接続ノードに発生するスイッチング電圧Ｖｎ１を積分して第１のリップル成分を備えた第１のリップル電圧を生成する。

抵抗Ｒｃｏｍ及びキャパシタＣｒによって構成される積分回路は、比較結果信号Ｖｃｏｍを積分して第２のリップル成分を備えた第２のリップル電圧を生成する。

抵抗Ｒｒ及びＲｃｏｍとキャパシタＣｒとの接続ノードが分圧抵抗Ｒ１と分圧抵抗Ｒ２との接続ノードに接続されているので、帰還電圧Ｖｆｂには、上記第１のリップル成分と上記第２のリップル成分とが加算される。

昇圧型スイッチング電源回路１１では、帰還電圧Ｖｆｂに第１のリップル成分を与えて単位時間当たりの電位の変動を大きくしてノイズの影響を低減することができる。また、昇圧型スイッチング電源回路１１では、帰還電圧Ｖｆｂに第２のリップル成分が加算されているので、比較結果信号Ｖｃｏｍがハイレベルになった後の帰還電圧Ｖｆｂの電位の低下を抑制することができるとともに、比較結果信号Ｖｃｏｍがローレベルになった後の帰還電圧Ｖｆｂの電位の上昇を抑制することができる。これにより、出力電圧Ｖｏｕｔの安定化を図ることができる。

更に、昇圧型スイッチング電源回路１１では、抵抗Ｒｃｏｍを経由してコンパレータ２ａの出力端子からコンパレータ２ａの反転入力端子に電力を供給することができるため、昇圧型スイッチング電源回路１１の起動時に電圧Ｖ₋を増加させることが可能となる。

比較結果信号Ｖｃｏｍがハイレベル（例えば定電圧源２ｄから出力される定電圧と同一の値）であるとき、スイッチング電圧Ｖｎ１は、グランド電位（０Ｖ）と略同一の値になる。一方、比較結果信号Ｖｃｏｍがローレベル（例えばグランド電位と同一の値）であるとき、スイッチング電圧Ｖｎ１は出力電圧Ｖｏｕｔと略同一の値になる。したがって、上記第１のリップル成分の遷移パターンと上記第２のリップル成分の遷移パターンとは互いに逆向きとなる。

上記第１のリップル成分の遷移パターンと上記第２のリップル成分の遷移パターンとは互いに逆向きであるので、所定の条件下で、比較結果信号Ｖｃｏｍがハイレベルであるときに電圧Ｖ₋が単調増加し、比較結果信号Ｖｃｏｍがローレベルであるときに電圧Ｖ₋が単調減少する。比較結果信号Ｖｃｏｍがハイレベルであるときに電圧Ｖ₋が単調増加し且つ比較結果信号Ｖｃｏｍがローレベルであるときに電圧Ｖ₋が単調減少すれば、比較結果信号Ｖｃｏｍの信号レベルがハイレベルからローレベルに切り替わり且つローレベルからハイレベルに切り替わるので、昇圧型スイッチング電源回路１１が正常に動作する。以下では、上記所定の条件について説明する。

帰還電圧Ｖｆｂに上記第１のリップル成分と上記第２のリップル成分が加算されている部分に対して、キルヒホッフの法則と重ね合わせの原理を適用すると、電圧Ｖ₋は以下の３つの方程式（１ａ）、（１ｂ）、及び、（１ｃ）の解Ｖ_−ａ、Ｖ_−ｂ、Ｖ_−ｃの和となる。すなわち、Ｖ₋＝Ｖ_−ａ＋Ｖ_−ｂ＋Ｖ_−ｃが成立する。なお、以下の３つの方程式（１ａ）、（１ｂ）、及び、（１ｃ）において、Ｒ１は分圧抵抗Ｒ１の抵抗値を示しており、Ｒ２は分圧抵抗Ｒ２の抵抗値を示しており、Ｒｒは抵抗Ｒｒの抵抗値を示しており、Ｒｃｏｍは抵抗Ｒｃｏｍの抵抗値を示しており、ＣｒはキャパシタＣｒの容量を示している。

上記した３つの方程式（１ａ）、（１ｂ）、及び、（１ｃ）を解くと、定常状態では、比較結果信号Ｖｃｏｍがハイレベルであるときの電圧Ｖ₋は、以下の数式（２）で表すことができる。また、比較結果信号Ｖｃｏｍがローレベルであるときの電圧Ｖ₋は、以下の数式（３）で表すことができる。なお、数式（２）及び（３）において、Ｖｃｃは比較結果信号Ｖｃｏｍのハイレベルを示している。

ただし、スイッチ素子Ｑ１のオンデューティをＤとし、スイッチ素子Ｑ１のスイッチング周期をＴとすると、上記のτ’、Ａ、及び、Ｂは、以下の数式（４ａ）、（４ｂ）、及び、（４ｃ）のように定まる。

定常状態の電圧Ｖ₋を表す数式（２）及び（３）から、上記所定の条件を満たすためには、下記の不等式（５）を満たせばよいことが分かる。したがって、昇圧型スイッチング電源回路１１では、下記の不等式（５）を満たすように、抵抗Ｒｒ及びＲｃｏｍの各抵抗値を設定している。

＜第２実施形態＞
図２は、第２実施形態に係る昇圧型スイッチング電源回路１２を概略的に示した図である。昇圧型スイッチング電源回路１２は、図１に示す昇圧型スイッチング電源回路１１から抵抗Ｒｒを取り除いた構成である。

図２に示す昇圧型スイッチング電源回路１２は、図１に示す昇圧型スイッチング電源回路１１の抵抗Ｒｒの抵抗値が無限大である場合と等価である。したがって、図２に示す昇圧型スイッチング電源回路１２において、比較結果信号Ｖｃｏｍがハイレベルであるときに電圧Ｖ₋が単調増加し、比較結果信号Ｖｃｏｍがローレベルであるときに電圧Ｖ₋が単調減少する条件は下記の数式（６ａ）及び（６ｂ）のようになる。下記の条件は抵抗Ｒｃｏｍの抵抗値がどのような値であっても成立する。

なお、図２に示す昇圧型スイッチング電源回路１２では、キャパシタＣｒが、出力電圧Ｖｏｕｔの周波数成分を通過させることにより、第１のリップル成分を備えた第１のリップル電圧を生成する。

＜第１実施形態と第２実施形態との比較＞
図１に示す昇圧型スイッチング電源回路１１は、抵抗Ｒｒの抵抗値が分圧抵抗Ｒ２の抵抗値より大きくなり、且つ、抵抗Ｒｒの抵抗値が抵抗Ｒｃｏｍの抵抗値より大きくなるように、抵抗Ｒｒの抵抗値を設定することで、電圧Ｖ₋の変動幅を図２に示す昇圧型スイッチング電源回路１２よりも小さくすることができるので、図２に示す昇圧型スイッチング電源回路１２よりも高速で動作することができる。

図３は、図１に示す昇圧型スイッチング電源回路１１におけるコンパレータ２ａの反転入力端子に供給される電圧Ｖ₋の波形を示すタイムチャートである。

図３は、抵抗Ｒｒの抵抗値を１００ｋΩ、分圧抵抗Ｒ１の抵抗値を９ｋΩ、分圧抵抗Ｒ２の抵抗値を１ｋΩ、抵抗Ｒｃｏｍの抵抗値を１ｋΩ、出力電圧Ｖｏｕｔを２０Ｖとした場合のシミュレーション結果である。すなわち、抵抗Ｒｒの抵抗値が分圧抵抗Ｒ２の抵抗値より大きくなり、且つ、抵抗Ｒｒの抵抗値が抵抗Ｒｃｏｍの抵抗値より大きくなるという条件を満たしている。

図３中の太線は図１に示す昇圧型スイッチング電源回路１１の電圧Ｖ₋であり、図３中の細線は図２に示す昇圧型スイッチング電源回路１２の電圧Ｖ₋である。図３に示すシミュレーション結果では、図１に示す昇圧型スイッチング電源回路１１の方が図２に示す昇圧型スイッチング電源回路１２よりも電圧Ｖ₋の変動幅が小さく変動周期が短いことが分かる。すなわち、図１に示す昇圧型スイッチング電源回路１１の方が図２に示す昇圧型スイッチング電源回路１２よりも高速で動作している。

ここで、抵抗Ｒｒの抵抗値が分圧抵抗Ｒ２の抵抗値より大きくなり、且つ、抵抗Ｒｒの抵抗値が抵抗Ｒｃｏｍの抵抗値より大きくなるという条件が満たされれば、図１に示す昇圧型スイッチング電源回路１１の方が図２に示す昇圧型スイッチング電源回路１２よりも電圧Ｖ₋の変動幅が小さくなる理由について説明する。

図１に示す昇圧型スイッチング電源回路１１における電圧Ｖ₋の最大値Ｖｍａｘ及び最小値Ｖｍｉｎは、以下の数式（７ａ）及び（７ｂ）で表すことができる。

したがって、図１に示す昇圧型スイッチング電源回路１１における電圧Ｖ₋の変動幅ΔＶは、以下の数式（８）で表すことができる。

図２に示す昇圧型スイッチング電源回路１２では抵抗Ｒｒの抵抗値を無限大とすればよいため、図２に示す昇圧型スイッチング電源回路１２における電圧Ｖ₋の変動幅ΔＶは以下の数式（９）で表すことができる。

抵抗Ｒｒの抵抗値が分圧抵抗Ｒ２の抵抗値より大きくなり、且つ、抵抗Ｒｒの抵抗値が抵抗Ｒｃｏｍの抵抗値より大きくなる場合（例えば抵抗Ｒｒの抵抗値が分圧抵抗Ｒ２の抵抗値の１０倍より大きくなり、且つ、抵抗Ｒｒの抵抗値が抵抗Ｒｃｏｍの抵抗値の１０倍より大きくなる場合）、上記した数式（８）の右辺第１項と数式（９）の右辺がほぼ同じ大きさになるので、抵抗Ｒｒを設けることによって、数式（８）の右辺第２項の分だけ電圧Ｖ₋の変動幅ΔＶを小さくすることができる。

したがって、図１に示す昇圧型スイッチング電源回路１１では、抵抗Ｒｒの抵抗値が分圧抵抗Ｒ２の抵抗値より大きくなり、且つ、抵抗Ｒｒの抵抗値が抵抗Ｒｃｏｍの抵抗値より大きくなるように抵抗Ｒｒの抵抗値を設定することが好ましい。

＜電圧Ｖ₋の追従性＞
次に、電圧Ｖ₋の追従性について検討する。昇圧型スイッチング電源回路では常に出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも大きくなる。したがって、出力電圧Ｖｏｕｔを基に生成される電圧Ｖ₋は０Ｖにならない。このため、電圧Ｖ_＋が変動する信号であって０Ｖになり得る場合、電圧Ｖ_＋が０Ｖ付近であるときに電圧Ｖ₋の追従性が悪化する。

図４は、図１に示す昇圧型スイッチング電源回路１１におけるコンパレータ２ａの反転入力端子に供給される電圧Ｖ₋の波形を示すタイムチャートである。図５は、図１に示す昇圧型スイッチング電源回路１１におけるコンパレータ２ａの非反転入力端子に供給される電圧Ｖ_＋の波形を示すタイムチャートである。なお、横軸の時間ｔは図４及び図５の共通の時間として示している。

図４及び図５は、キャパシタＣｒの容量を３０ｐＦ、分圧抵抗Ｒ１の抵抗値を２ｋΩ、基準電圧Ｖｒｅｆ１を周波数１ＭＨｚ、オフセット１Ｖ、振幅１Ｖの正弦波とした場合のシミュレーション結果である。図６は図４の部分拡大図であり、図７は図５の部分拡大図である。

図４〜図７から明らかな通り、電圧Ｖ_＋が０Ｖ付近であるときに電圧Ｖ₋の電圧Ｖ_＋に対する追従性が悪化する。

ここで、分圧抵抗Ｒ１の抵抗値をＲ、基準電圧Ｖｒｅｆ１が有する周波数成分のうち最小の周波数をｆとした場合に、キャパシタＣｒの容量Ｃが、Ｒ＞（１／２πｆＣ）を満たせば、出力電圧Ｖｏｕｔの直流成分がキャパシタＣｒでカットされ、電圧Ｖ₋が負の値を取ることができるようになるため、電圧Ｖ₋の電圧Ｖ_＋に対する追従性が改善する。

図８は、図１に示す昇圧型スイッチング電源回路１１におけるコンパレータ２ａの反転入力端子に供給される電圧Ｖ₋の波形を示すタイムチャートである。図９は、図１に示す昇圧型スイッチング電源回路１１におけるコンパレータ２ａの非反転入力端子に供給される電圧Ｖ_＋の波形を示すタイムチャートである。なお、横軸の時間ｔは図８及び図９の共通の時間として示している。

図８及び図９は、キャパシタＣｒの容量を３０ｐＦとし、分圧抵抗Ｒ１の抵抗値を１０ｋΩとし、基準電圧Ｖｒｅｆ１を周波数１ＭＨｚ、オフセット１Ｖ、振幅１Ｖの正弦波とした場合のシミュレーション結果である。すなわち、上述したＲ＞（１／２πｆＣ）を満たす場合のシミュレーション結果である。図１０は図８の部分拡大図であり、図１１は図９の部分拡大図である。

図８〜図１１から明らかな通り、上述したＲ＞（１／２πｆＣ）を満たす場合には電圧Ｖ_＋が０Ｖ付近であるときに電圧Ｖ₋の電圧Ｖ_＋に対する追従性が改善する。

上記の検討では、図１に示す昇圧型スイッチング電源回路１１を用いてシミュレーションを行ったが、図２に示す昇圧型スイッチング電源回路１２でも、上記と同様の結果を得ることができる。

したがって、図１に示す昇圧型スイッチング電源回路１１及び図２に示す昇圧型スイッチング電源回路１２では、分圧抵抗Ｒ１の抵抗値をＲ、基準電圧Ｖｒｅｆ１が有する周波数成分のうち最小の周波数をｆとした場合に、キャパシタＣｒの容量Ｃが、Ｒ＞（１／２πｆＣ）を満たすように設定されることが望ましい。

なお、Ｒ＞（１／２πｆＣ）を満たすようにキャパシタＣｒの容量Ｃを設定することに代えて、又は、Ｒ＞（１／２πｆＣ）を満たすようにキャパシタＣｒの容量Ｃを設定することに加えて、電圧Ｖ_＋（＝基準電圧Ｖｒｅｆ１）として時間的に変動し且つ最小値が０より大きい信号を用いることで、電圧Ｖ₋の電圧Ｖ_＋に対する追従性を改善してもよい。

ここで、電圧Ｖ_＋（＝基準電圧Ｖｒｅｆ１）として、時間的に変動し且つ最小値が０より大きい信号を用いることによって、電圧Ｖ₋の電圧Ｖ_＋に対する追従性を改善することができる理由について説明する。上述した定常状態における電圧Ｖ₋を表す式から明らかな通り、定常状態において電圧Ｖ₋はネイピア数の指数関数で変化する。したがって、電圧Ｖ_＋の最小値が０Ｖである場合には、電圧Ｖ₋の最小値付近で電圧Ｖ₋と電圧Ｖ_＋が交差する。電圧Ｖ₋の最小値付近では、ネイピア数の指数関数の性質上、電圧Ｖ₋の傾き（時間変化率）が小さいので、電圧Ｖ₋と電圧Ｖ_＋が交差するまでに時間がかかる。一方、電圧Ｖ_＋の最小値が０Ｖでない場合には、電圧Ｖ₋の最小値付近以外で電圧Ｖ₋と電圧Ｖ_＋が交差するので、電圧Ｖ₋と電圧Ｖ_＋が交差するまでに時間がかからなくなり、電圧Ｖ₋の電圧Ｖ_＋に対する追従性が改善する。

＜電子機器への適用＞
図１２は、上述した昇圧型スイッチング電源回路１１及び１２の少なくとも一つを搭載した電子機器の一例（携帯端末（スマートフォン）Ｘ）を示す外観図である。ただし、携帯端末Ｘは、あくまで昇圧型スイッチング電源回路が好適に搭載される電子機器の例示に過ぎず、上述した昇圧型スイッチング電源回路１１及び１２は、多種多様な電子機器（特に入力変動や負荷変動が大きい電子機器）に搭載することができる。

＜変形例＞
上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

例えば、図１に示す昇圧型スイッチング電源回路１１に対して、抵抗Ｒｒ及びキャパシタＣｒによって構成される積分回路の位置を変更し、図１３に示す昇圧型スイッチング電源回路１３のようにキャパシタＣｒの一端をダイオードＤ１と出力端子Ｔ２との接続ノードではなくインダクタＬ１と入力端子Ｔ１との接続ノードに接続する構成にしてもよい。図１３に示す昇圧型スイッチング電源回路１３は、図１に示す昇圧型スイッチング電源回路１１と同様の効果を奏する。

例えば、図２に示す昇圧型スイッチング電源回路１２に対して、キャパシタＣｒの位置を変更して、図１４に示す昇圧型スイッチング電源回路１４のようにキャパシタＣｒの一端をダイオードＤ１と出力端子Ｔ２との接続ノードではなくインダクタＬ１と入力端子Ｔ１との接続ノードに接続する構成にしてもよい。図１４に示す昇圧型スイッチング電源回路１４では、キャパシタＣｒが、入力電圧Ｖｉｎの周波数成分を通過させ第１のリップル成分を備えた第１のリップル電圧を生成する。図１４に示す昇圧型スイッチング電源回路１４は、図２に示す昇圧型スイッチング電源回路１２と同様の効果を奏する。

また、例えばスイッチ素子Ｑ１の入力容量が小さく、比較結果信号Ｖｃｏｍによって直接スイッチ素子Ｑ１のオンオフを制御できるのであれば、ゲートドライバ３を設けなくてもよい。例えば、図１に示す昇圧型スイッチング電源回路１１からゲートドライバ３を取り除いて、図１５に示す昇圧型スイッチング電源回路１５のようにコンパレータ２ａの出力端子がスイッチ素子Ｑ１のゲート端子に直接接続される構成にしてもよい。ここでは、図１に示す昇圧型スイッチング電源回路１１の変形例について説明したが、昇圧型スイッチング電源回路１２〜１４に対しても同様の変形を行うことができる。ここで、比較結果信号Ｖｃｏｍによって直接スイッチ素子Ｑ１のオンオフを制御できる具体的な条件について説明する。比較結果信号Ｖｃｏｍを直接スイッチ素子Ｑ１のゲート端子に供給する構成では、スイッチ素子Ｑ１の入力容量をＣ_ＩＳＳ、コンパレータ２ａの最大出力電流をＩ_ＧＭＡＸ、比較結果信号ＶｃｏｍのハイレベルをＶ_ＧＨとした場合に、スイッチ素子Ｑ１のゲートの立ち上がり、立ち下がりにかかる最小時間ｔ_Ｒ、ｔ_Ｆは以下の数式（１０）で表すことができる。ただし、Ｑ_Ｇはスイッチ素子Ｑ１のゲート電荷である。

スイッチ素子Ｑ１が問題なくオンオフするためには、スイッチ素子Ｑ１のスイッチング周期内でスイッチ素子Ｑ１のゲートの立ち上がり及び立ち下がりが完了する必要があるため、以下の不等式（１１）を満たさなければならない。

したがって、上記不等式を満たすようにスイッチ素子Ｑ１の入力容量Ｃ_ＩＳＳを設定すればよい。

上述した昇圧型スイッチング電源回路１１〜１５では、第１のリップル成分を備えた第１のリップル電圧を生成するために用いられるキャパシタと、第２のリップル成分を備えた第２のリップル電圧を生成するために用いられるキャパシタが同一のキャパシタ（キャパシタＣｒ）であったが、別々のキャパシタであってもよい。ただし、同一のキャパシタであった方が回路面積の増大を抑制することができる。

また、上述の昇圧型スイッチング電源回路１１〜１５では、比較回路２がヒステリシス回路２ｃを備えていたが、比較回路２がヒステリシス回路２ｃを備えていなくてもよい。比較回路２がヒステリシス回路２ｃを備えていない場合には、基準電圧源２ｂをコンパレータ２ａの非反転入力端子に直接接続すればよい。

また、上述した昇圧型スイッチング電源回路１１〜１５では、電圧生成回路ＵＰ１がダイオードＤ１を備えていたが、電圧生成回路ＵＰ１がダイオードＤ１の代わりに同期整流素子を備えてもよい。

なお、上述した複数の変形例については、矛盾のない限り適宜組み合わせて実施することができる。

＜スペクトラム拡散機能の導入＞
次に、スイッチング電源回路におけるスペクトラム拡散機能の導入について、幾つかの構成例を挙げながら検討する。

図１９は、電圧モード制御方式の降圧型スイッチング電源回路をベースとしつつ、これにスペクトラム拡散機能を導入した構成（＝後出の第３実施形態と対比される第１比較例に相当）を示す図である。

本構成例の降圧型スイッチング電源回路１０１は、スイッチ出力部１１０と、帰還電圧生成部１２０と、エラーアンプ１３０と、コンパレータ１４０と、駆動部１５０と、スペクトラム拡散部１６０と、を有する。

スイッチ出力部１１０は、入力電圧Ｖｉｎを降圧することにより所望の出力電圧Ｖｏｕｔを生成して負荷抵抗Ｒｏに供給する出力段であり、出力スイッチＴＲ（本図ではＮＭＯＳＦＥＴ）と、ダイオードＤと、インダクタＬと、キャパシタＣｉ及びＣｏと、を含む。出力スイッチＴＲのドレインとキャパシタＣｉの第１端は、入力電圧Ｖｉｎの入力端に接続されている。出力スイッチＴＲのソースは、ダイオードＤのカソードとインダクタＬの第１端に接続されている。出力スイッチＴＲのゲートは、駆動部１５０（＝ゲートドライバ）の出力端に接続されている。インダクタＬの第２端とキャパシタＣｏの第１端は、出力電圧Ｖｏｕｔの出力端に接続されている。ダイオードＤのアノードとキャパシタＣｉ及びＣｏそれぞれの第２端は、接地端に接続されている。なお、スイッチ出力部１１０の整流方式は、ダイオード整流方式に限らず、同期整流方式としても構わない。

帰還電圧生成部１２０は、出力電圧Ｖｏｕｔの出力端と接地端との間に直列接続された抵抗Ｒｕｐ及びＲｄｏｗｎを用いることにより出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂ（＝出力電圧Ｖｏｕｔの分圧電圧）を生成する。なお、出力電圧Ｖｏｕｔがエラーアンプ１３０の入力ダイナミックレンジに収まっている場合には、帰還電圧生成部１２０を割愛し、出力電圧Ｖｏｕｔをエラーアンプ１３０に直接入力することも可能である。

エラーアンプ１３０は、オペアンプ１３１と、抵抗１３２〜１３４と、キャパシタ１３５及び１３６とを含み、帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとの差分に応じた電圧Ｖ_＋を生成する。オペアンプ１３１の非反転入力端（＋）は、基準電圧Ｖｒｅｆの印加端に接続されている。オペアンプ１３１の反転入力端（−）は、抵抗１３２を介して帰還電圧Ｖｆｂの印加端に接続されている。また、オペアンプ１３１の反転入力端（−）と出力端との間には、抵抗１３３とキャパシタ１３５が並列接続されている。また、オペアンプ１３１の出力端には、抵抗１３４とキャパシタ１３６から成るＲＣローパスフィルタが接続されており、電圧Ｖ_＋の発振が防止されている。なお、電圧Ｖ_＋は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも低いときに上昇し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高いときに低下する。

コンパレータ１４０は、電源電圧Ｖｃｃの供給を受けて動作し、非反転入力端（＋）に入力される電圧Ｖ_＋と反転入力端（−）に入力される電圧Ｖ₋とを比較して、パルス幅変調された比較結果信号Ｖｃｏｍを生成する。なお、比較結果信号Ｖｃｏｍは、電圧Ｖ_＋が電圧Ｖ₋よりも高いときにハイレベルとなり、電圧Ｖ_＋が電圧Ｖ₋よりも低いときにローレベルとなる。

駆動部１５０は、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔが生成されるように、比較結果信号Ｖｃｏｍに応じて出力スイッチＴＲのデューティ制御を行う。より具体的に述べると、駆動部１５０は、比較結果信号Ｖｃｏｍがハイレベルであるときに出力スイッチＴＲをオンとし、比較結果信号Ｖｃｏｍがローレベルであるときに出力スイッチＴＲをオフとするように、出力スイッチＴＲのゲート制御（＝出力スイッチＴＲのゲート・ソース間に印加されるゲート・ソース間電圧Ｖｇｓの駆動制御）を行う。

スペクトラム拡散部１６０は、乱数信号生成回路１６１と、抵抗Ｒｓと、キャパシタＣｓと、を含む。

乱数信号生成回路１６１は、所定の乱数生成方法（詳細については後述）を用いて乱数信号Ｖｓｐを生成する。

抵抗Ｒｓの第１端は、乱数信号生成回路１６１の出力端（＝乱数信号Ｖｓｐの出力端）に接続されている。抵抗Ｒｓの第２端とキャパシタＣｓの第１端は、いずれもコンパレータ７０の反転入力端（−）に接続されている。キャパシタＣｓの第２端は、接地端に接続されている。このように接続された抵抗ＲｓとキャパシタＣｓは、乱数信号Ｖｓｐに応じた発振周波数を持つ三角波状の電圧Ｖ₋を生成する。

図２０は、降圧型スイッチング電源回路１０１におけるゲート・ソース間電圧Ｖｇｓのスペクトラム強度（縦軸：強度［ｄＢ］、横軸：周波数［Ｈｚ］）を示した図である。なお、本図の（ａ）欄には、電圧Ｖ₋が一定周波数（１ＭＨｚ）であるときのスペクトラム強度が示されている。一方、（ｂ）欄、（ｃ）欄、及び、（ｄ）欄には、それぞれ、電圧Ｖ₋がスペクトラム拡散（１ＭＨｚ±２％、５％、１０％）されているときのスペクトラム強度が示されている。

本図で示したように、本構成例（＝電圧モード制御方式＋スペクトラム拡散機能）の降圧型スイッチング電源回路１０１であれば、電圧Ｖ₋の発振周波数をスペクトラム拡散することによって、ゲート・ソース間電圧Ｖｇｓのスペクトラム強度を低減することができる。ただし、降圧型スイッチング電源回路１０１には、次の課題がある。

図２１は、降圧型スイッチング電源回路１０１における第１の課題を示す図である。なお、本図の（ａ）欄には、電圧Ｖ₋が一定周波数（１ＭＨｚ）であるときの定常時における出力電圧波形が示されている。一方、（ｂ）欄、（ｃ）欄、及び（ｄ）欄には、それぞれ、電圧Ｖ₋がスペクトラム拡散（１ＭＨｚ±２％、５％、１０％）されているときの定常時における出力電圧波形が示されている。

電圧Ｖ₋の発振周波数を揺らすと、出力スイッチＴＲのオンデューティも揺れるが、電圧モード制御方式では、エラーアンプ１３０による遅れ時間のせいで出力電圧Ｖｏｕｔが大きく揺れてしまう。特に、本図で示したように、電圧Ｖ₋の発振周波数の振り幅が増えるにつれて、出力電圧Ｖｏｕｔの変動幅も大きくなる傾向がある。

図２２は、降圧型スイッチング電源回路１０１における第２の課題を示す図である。なお、本図の（ａ）欄には、電圧Ｖ₋が一定周波数（１ＭＨｚ）であるときの負荷変動時における出力電圧変動が示されている。一方、（ｂ）欄、（ｃ）欄、及び（ｄ）欄には、それぞれ、電圧Ｖ₋がスペクトラム拡散（１ＭＨｚ±２％、５％、１０％）されているときの負荷変動時における出力電圧変動が示されている。

電圧モード制御方式では、原理的に負荷変動時にスイッチングが起きてしまうため、負荷変動時における出力電圧Ｖｏｕｔの変動がかなり大きくなる。

図２３は、降圧型スイッチング電源回路の別の一構成例（＝後出の第３実施形態と対比される第２比較例に相当）を示す回路図である。

本構成例のスイッチング電源回路１０２では、先に説明した第１比較例（図１９）の構成要件のうち、エラーアンプ１３０を割愛するとともに、抵抗Ｒａ及びＲｂを別途新たに設けることにより、出力帰還方式が電圧モード制御方式からヒステリシス制御方式に変更されている。以下では、この変更点について重点的な説明を行う。

電圧Ｖ₋は、スペクトラム拡散部１６０で生成される乱数信号Ｖｓｐを積分した信号と帰還電圧Ｖｆｂとを足し合わせることで生成され、これがコンパレータ１４０の反転入力端（−）の入力となる。ただし、帰還電圧Ｖｆｂに足し合わせる変動信号は、必ずしも乱数信号Ｖｓｐに起因した信号に限定されるものではなく、所望のスペクトラム拡散機能を実現することができるのであれば、任意の交流信号を用いることが可能である。また、電圧Ｖ_＋に乱数信号Ｖｓｐを重畳しても構わない。

抵抗Ｒａの第１端は、コンパレータ１４０の出力端に接続されている。抵抗Ｒａの第２端と抵抗Ｒｂの第１端は、コンパレータ１４０の非反転入力端（＋）に接続されている。抵抗Ｒｂの第２端は、基準電圧Ｖｒｅｆの印加端に接続されている。このように接続された抵抗Ｒａ及びＲｂにより、コンパレータ１４０の非反転入力端（＋）に入力される電圧Ｖ_＋には、所定のヒステリシス特性が付与される。すなわち、コンパレータ１４０と抵抗Ｒａ及びＲｂを一まとめにして、ヒステリシスコンパレータと理解することもできる。

本構成例（＝ヒステリシス制御方式＋スペクトラム拡散機能）の降圧型スイッチング電源回路１０２であれば、エラーアンプ１３０を割愛した分だけ、出力電圧Ｖｏｕｔの応答性を高めることができる。ただし、降圧型スイッチング電源回路１０２には、次のような課題がある。

図２４は、降圧型スイッチング電源回路１０２における課題を示す図である。なお、本図の（ａ）欄には、電圧Ｖ₋が一定周波数（１ＭＨｚ）であるときの負荷変動時における出力電圧変動が示されている。一方、（ｂ）欄、（ｃ）欄、及び（ｄ）欄には、それぞれ電圧Ｖ₋がスペクトラム拡散（１ＭＨｚ±２％、５％、１０％）されているときの負荷変動時における出力電圧変動が示されている。

本図で示すように、降圧型スイッチング電源回路１０２では、出力電圧Ｖｏｕｔの揺れが非常に大きくなる。以下、その理由について述べる。

図２５は、降圧型スイッチング電源回路１０２における一定周波数（１ＭＨｚ）での電圧Ｖ_＋（太線）及び電圧Ｖ₋（細線）を示す図である。降圧型スイッチング電源回路１０２では、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂに乱数信号Ｖｓｐのみを重畳して電圧Ｖ₋が生成されており、乱数信号Ｖｓｐ以外の交流信号は存在しない。そのため、本図で示したように、出力電圧Ｖｏｕｔの揺れに沿って電圧Ｖ₋が変動し、電圧Ｖ₋の変動を受けて出力電圧Ｖｏｕｔがさらに変化するという悪循環により、出力電圧Ｖｏｕｔが大きく揺れてしまうので、インダクタＬやキャパシタＣｏを大きくしなければならなくなる。

以下では、上記の不具合を解消することのできる新規な実施形態について提案する。

＜第３実施形態（リップル制御方式＋スペクトラム拡散機能）＞
図２６は、第３実施形態に係る降圧型スイッチング電源回路１０３を概略的に示した図である。本実施形態の降圧型スイッチング電源回路１０３は、先の第２比較例（図２３）で示した構成要素に加えて、リップル注入部１７０をさらに有する。なお、リップル注入部１７０は、抵抗Ｒｒ及びＲｃｏｍとキャパシタＣｒを含む。

抵抗Ｒｒの第１端は、インダクタＬの第１端に接続されている。キャパシタＣｒの第１端は、インダクタＬの第２端に接続されている。抵抗Ｒｒ及びキャパシタＣｒそれぞれの第２端は、帰還電圧Ｖｆｂの印加端（＝抵抗Ｒｕｐ及びＲｄｏｗｎ相互間の接続ノード）に接続されている。抵抗Ｒｃｏｍの第１端は、コンパレータ１４０の出力端に接続されている。抵抗Ｒｃｏｍの第２端は、コンパレータの反転入力端（−）に接続されている。

抵抗Ｒｒ及びキャパシタＣｒによって構成される第１積分回路は、インダクタＬの第１端と出力スイッチＴＲのソースとの接続ノードに発生するスイッチング電圧Ｖｓを積分して第１のリップル成分を備えた第１のリップル電圧を生成する。一方、抵抗Ｒｃｏｍ及びキャパシタＣｒによって構成される第２積分回路は、比較結果信号Ｖｃｏｍを積分して第２のリップル成分を備えた第２のリップル電圧を生成する。従って、帰還電圧Ｖｆｂ（延いては電圧Ｖ₋）には、第１のリップル成分と第２のリップル成分が加算される。

本実施形態によれば、電圧Ｖ₋に第１のリップル成分を与えて単位時間当たりの電位変動（＝リップルの傾き）を大きくすることができるので、ノイズの影響を低減することが可能となる。また、電圧Ｖ₋に第２のリップル成分を与えて比較結果信号Ｖｃｏｍの立上り／立下りに伴う電圧Ｖ₋の電位変動を抑制することができるので、出力電圧Ｖｏｕｔの安定化を図ることが可能となる。さらに、抵抗Ｒｃｏｍを経由してコンパレータ１４０の出力端からコンパレータ１４０の反転入力端（−）に電力を供給することができるので、起動時に電圧Ｖ₋を上昇させることも可能となる。これらの作用効果については、先の第１実施形態（図１）でも述べた通りなので、これ以上の説明は割愛する。

図２７は、降圧型スイッチング電源回路１０３における定常時の出力電圧波形を示す図である。なお、本図の（ａ）欄には、電圧Ｖ₋が一定周波数（１ＭＨｚ）であるときの定常時における出力電圧波形が示されている。一方、（ｂ）欄、（ｃ）欄、及び、（ｄ）欄には、それぞれ、電圧Ｖ₋がスペクトラム拡散（１ＭＨｚ±２％、５％、１０％）されているときの定常時における出力電圧波形が示されている。

先の図２１と対比すれば明らかなように、本実施形態によれば、電圧Ｖ₋の発振周波数の振り幅が増えても、出力電圧Ｖｏｕｔの変動幅には殆ど影響しないことが分かる。これは、本実施形態のリップル制御方式（＝ヒステリシス制御方式＋リップルインジェクション機能）では、電圧モード制御方式と異なり、位相補償器による遅れ時間が存在せず、出力電圧Ｖｏｕｔの変動に対する応答性が高いことに起因する。

図２８は、降圧型スイッチング電源回路１０３における負荷変動時の出力波形を示す図である。なお、本図の（ａ）欄には、電圧Ｖ₋が一定周波数（１ＭＨｚ）であるときの負荷変動時における出力電圧変動が示されている。一方、（ｂ）欄、（ｃ）欄、及び（ｄ）欄には、それぞれ電圧Ｖ₋がスペクトラム拡散（１ＭＨｚ±２％、５％、１０％）されているときの負荷変動時における出力電圧変動が示されている。

先の図２２と対比すれば明らかなように、本実施形態によれば、電圧モード制御方式の第１比較例と比べて、負荷変動時における出力電圧Ｖｏｕｔの変動を１／５程度に抑えられている。

図２９は、降圧型スイッチング電源回路１０３におけるゲート・ソース間電圧Ｖｇｓのスペクトラム強度（縦軸：強度［ｄＢ］、横軸：周波数［Ｈｚ］）を示した図である。なお、本図の（ａ）欄には、電圧Ｖ₋が一定周波数（１ＭＨｚ）であるときのスペクトラム強度が示されている。一方、（ｂ）欄、（ｃ）欄、及び、（ｄ）欄には、それぞれ、電圧Ｖ₋がスペクトラム拡散（１ＭＨｚ±２％、５％、１０％）されているときのスペクトラム強度が示されている。

先の図２０と対比すれば明らかなように、本実施形態によれば、スペクトラム拡散部１６０の働きにより、電圧モード制御方式の第１比較例と同程度まで遜色なく、ゲート・ソース間電圧Ｖｇｓのスペクトラム強度が低減されている。

図３０は、降圧型スイッチング電源回路１０３における一定周波数（１ＭＨｚ）での電圧Ｖ_＋（太線）及び電圧Ｖ₋（細線）を示す図である。先の図２５と対比すれば明らかなように、本実施形態によれば、リップル注入部１７０の働きにより、出力電圧Ｖｏｕｔの揺れに沿って電圧Ｖ₋が変動することがなくなるので、出力電圧Ｖｏｕｔの揺れも小さくなっている。

＜動作条件＞
次に、電圧Ｖ₋のスペクトラム拡散を行いつつ、リップル制御方式（＝ヒステリシス制御方式＋リップルインジェクション機能）による電力変換動作を正しく行うための動作条件について検討する。

まず、定常時（＝負荷変動が生じていないとき）に出力スイッチＴＲのオン／オフ動作を行うためには、電圧Ｖ₋の変動幅をΔＶ₋とし、電圧Ｖ_＋のヒステリシス幅をΔＶ_＋として、定常時に｜ΔＶ₋｜＞｜ΔＶ_＋｜（以下では条件式Ｘと呼ぶ）を満たす必要がある。

また、定常時におけるスペクトラム拡散機能を有効とするためには、乱数信号Ｖｓｐに起因するリップル成分の傾きをαとし、乱数信号Ｖｓｐ以外に起因するリップル成分（＝リップル注入部１７０に起因するリップル成分）の傾きをβとして、｜α｜＞｜β｜（以下では条件式Ｙ１と呼ぶ）を満たすことが望ましい。

ただし、上記の条件式Ｙ１を満たさない場合でも、｜α｜≦｜β｜≦１０×｜α｜（以下では条件式Ｙ２と呼ぶ）を満たせば、定常時におけるスペクトラム拡散機能が有効となり得る（完全に無効とはならない）。この点については後ほど詳述する。

さらに、負荷変動時に出力スイッチＴＲのオン／オフ動作を一時停止して出力変動を抑えるためには、出力電圧Ｖｏｕｔに起因するリップル成分の傾きをγとし、出力電圧Ｖｏｕｔ以外に起因するリップル成分の傾きをδとして、負荷変動時に｜γ｜＞｜δ｜（以下では条件式Ｚと呼ぶ）を満たすことが望ましい。

以下では、上記の条件式Ｘ、条件式Ｙ１及びＹ２、並びに、条件式Ｚの導出方法について具体的に説明する。

図３１は、定常時における電圧Ｖ₋の導出方法（降圧型）を説明するための図である。定常時には出力電圧Ｖｏｕｔがほぼ一定となるので、出力電圧Ｖｏｕｔに起因するリップル成分を無視することができる。従って、本図中の（ａ）欄〜（ｃ）欄で示された等価回路のノード電圧Ｖ_−ａ（ｔ）、Ｖ_−ｂ（ｔ）、Ｖ_−ｃ（ｔ）を重ね合わせることで、定常時における電圧Ｖ₋のリップル成分（＝Ｖ_−ａ（ｔ）＋Ｖ_−ｂ（ｔ）＋Ｖ_−ｃ（ｔ））を導出することができる。

図３２は、負荷変動時における電圧Ｖ₋の導出方法を説明するための図である。負荷変動時には、定常時における電圧Ｖ₋のリップル成分（図３１）に、出力電圧Ｖｏｕｔに起因するリップル成分（＝Ｖ_−ｄ（ｔ））が加わる。なお、リップル成分Ｖ_−ｄ（ｔ）は、本図中の（ｄ）欄で示した等価回路のノード電圧Ｖ_−ｄ（ｔ）として考えればよい。

また、出力電圧Ｖｏｕｔは、負荷変動を想定して、本図中の（ｅ）欄で示した等価回路から導出するとよい。なお、Ｖｏｕｔ０は負荷変動前の出力電圧Ｖｏｕｔを示しており、Ｒｏ’は負荷変動後の負荷抵抗値を示している。負荷変動直後の時刻をｔ＝０とし、ＩＬ（０）＝Ｖｏｕｔ０／Ｒｏとして、出力電圧Ｖｏｕｔを導出すればよい。

上記重ね合わせの原理から導出される先出の条件式Ｘ、条件式Ｙ１及びＹ２、並びに、条件式Ｚは、それぞれ、次の数式（１２）、数式（１３ａ）及び（１３ｂ）、並びに、数式（１４）として書き表すことができる。

また、上記数式中のパラメータについては、以下の数式（１５ａ）〜（１５ｌ）で示す通りである。

＜負荷変動時の振る舞い＞
図３３は、負荷変動時におけるゲート・ソース間電圧Ｖｇｓ、インダクタ電流ＩＬ、並びに、電圧Ｖ_＋及びＶ₋の挙動を示す図である。なお、本図では、時刻ｔ１において、負荷変動（負荷電流が増加する場合を想定）が生じているものとする。

先出の条件式Ｚが満たされているときには、負荷変動の直後（時刻ｔ１〜ｔ２）にＶ₋＜Ｖ_＋となる。従って、出力スイッチＴＲのスイッチングが一時的に停止された状態（＝出力スイッチＴＲをオンし続ける状態）となるので、出力電圧Ｖｏｕｔの瞬時低下を抑えることが可能となる。図３３では負荷電流が増加する場合を想定しているが、負荷電流が減少するような負荷変動が発生した場合も同様である。すなわち、条件式Ｚが満たされれば、負荷変動直後にＶ₋＞Ｖ_＋となり、出力スイッチＴＲのスイッチングが一時的に停止された状態（＝出力スイッチＴＲをオフし続ける状態）となるので、出力電圧Ｖｏｕｔの瞬時上昇を抑えることが可能となる。

このように、負荷変動により負荷電流が増加した場合には、Ｖ₋＜Ｖ_＋となって出力スイッチＴＲをオンし続けることが望ましく、逆に、負荷変動により負荷電流が減少した場合には、Ｖ₋＞Ｖ_＋となって出力スイッチＴＲをオフし続けることが望ましい。上記のスイッチング停止動作は条件式Ｚを満たすこと以外にも、負荷変動時に|ΔＶ₋|＜|ΔＶ_＋|を満たすことによっても実現することができる。

なお、上記した負荷変動時の振る舞いに着目すると、降圧型スイッチング電源回路１０３は、出力スイッチＴＲを駆動して、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成し、負荷Ｒｏに供給するものであって、出力電圧Ｖｏｕｔの変動幅が定常時の変動幅よりも増加した場合には、負荷Ｒｏに流れる電流が増加する負荷変動時にはキャパシタＣｏに電流が流れるように、又は、負荷Ｒｏに流れる電流が減少する負荷変動時にはキャパシタＣｏに電流が流れないように、出力スイッチＴＲを導通状態または遮断状態で所定の時間（例えば、定常時のスイッチング期間の２倍以上の期間）に亘って停止する機能を備えているものとして理解することができる。

＜スペクトラム拡散機能が有効となる条件＞
図３４は、スペクトラム拡散機能が有効となる条件を示す図であり、上から順に、電圧Ｖ₋、比較結果信号Ｖｃｏｍ、及び、乱数信号Ｖｓｐが描写されている。

先出の条件式Ｙ１（＝数式（１３ａ）を参照）を満たせば、スペクトラム拡散機能が確実に有効となる。ただし、条件式Ｙ１を満たさない場合であっても、条件式Ｙ２（＝数式（１３ｂ）を参照）を満たせば、スペクトラム拡散機能が有効となり得る。以下、本図に即してその理由を説明する。

乱数信号Ｖｓｐがローレベルであるときには、これに起因するリップル成分の傾きαが負となる。一方、乱数信号Ｖｓｐがハイレベルであるときには、これに起因するリップル成分の傾きαが正となる。

同様に、比較結果信号Ｖｃｏｍがローレベルであるときには、これに起因するリップル成分の傾きβが負となる。一方、比較結果信号Ｖｃｏｍがハイレベルであるときには、これに起因するリップル成分の傾きβが正となる。

ここで、電圧Ｖ₋に着目すると、（Ｖｓｐ，Ｖｃｏｍ）＝（Ｈ，Ｈ）であるときには、傾きα及びβが共に正となるので、電圧Ｖ₋が上昇する。逆に、（Ｖｓｐ，Ｖｃｏｍ）＝（Ｌ，Ｌ）であるときには、傾きα及びβが共に負となるので、電圧Ｖ₋が低下する。また、（Ｖｓｐ，Ｖｃｏｍ）＝（Ｈ，Ｌ）または（Ｌ，Ｈ）であるときには、傾きα及びβが互いに打ち消し合う。特に、傾きα及びβが同程度ならば、電圧Ｖ₋が平坦（またはほぼ平坦）となる。

すなわち、α＞βであるときはもちろん、これが満たされない場合でも、傾きα及びβが同程度（例えば｜α｜≦｜β｜≦１０×｜α｜）であるならば、電圧Ｖ₋の周波数が乱数信号Ｖｓｐの周波数と一致して変動するので、スペクトラム拡散機能が有効となる。

＜昇圧型への適用＞
なお、第３実施形態（図２６）では、降圧型スイッチング電源回路１０３にスペクトラム拡散部１６０を導入した例を挙げたが、その導入先はこれに限定されるものではない。

例えば、図３５の昇圧型スイッチング電源回路１１Ａとして示したように、図１の昇圧型スイッチング電源回路１１にスペクトラム拡散部１６０を導入してもよい。

また、図３６の昇圧型スイッチング電源回路１２Ａとして示したように、図２の昇圧型スイッチング電源回路１２にスペクトラム拡散部１６０を導入してもよい。

また、図３７の昇圧型スイッチング電源回路１５Ａとして示したように、図１５の昇圧型スイッチング電源回路１５にスペクトラム拡散部１６０を導入することも可能である。なお、昇圧型スイッチング電源回路１５Ａでは、出力スイッチＴＲとして、ＧａＮ−ＨＥＭＴ［High electron mobility transistor］などを好適に用いることができる。

その他、図１３の昇圧型スイッチング電源回路１３や図１４の昇圧型スイッチング電源回路１４をベースとしつつ、これにスペクトラム拡散部１６０を導入することもできる。

なお、昇圧型スイッチング電源回路においても、電圧Ｖ₋のスペクトラム拡散を行いつつ、リップル制御方式（＝ヒステリシス制御方式＋リップルインジェクション機能）による電力変換動作を正しく行うための動作条件は、先と同様であり、先出の条件式Ｘ、条件式Ｙ１（またはＹ２）、並びに、条件式Ｚ自体に変更はない。

ただし、出力形式の変更（降圧型→昇圧型）に伴い、定常時における電圧Ｖ₋のリップル成分（＝Ｖ_−ａ（ｔ）＋Ｖ_−ｂ（ｔ）＋Ｖ_−ｃ（ｔ））を導出するための等価回路が若干変更されている。以下、その変更点について述べる。

図３８は、定常時における電圧Ｖ₋の導出方法（昇圧型）を説明するための図である。本図中の（ａ）欄〜（ｃ）欄で示された等価回路は、基本的に図３１と同様である。ただし、（ａ）欄の等価回路では、スイッチング電圧が「Ｖｓ」ではなく「Ｖｎ１」となるので、その変動範囲も「０⇔Ｖｉｎ」から「０⇔Ｖｏｕｔ」に変更されている。

上記の変更に伴い、先出の条件式Ｘ、条件式Ｙ１及びＹ２、並びに、条件式Ｚは、それぞれ、次の数式（１６）、数式（１７ａ）及び（１７ｂ）、並びに、数式（１８）として書き表すことができる。

なお、上記数式中のパラメータについては、先と同様、数式（１５ａ）〜（１５ｌ）で示す通りである。

＜乱数生成方法＞
次に、乱数信号生成回路１６０における乱数生成方法について説明する。図３９は、乱数生成方法の一例を示すフローチャートである。本フローが開始されると、まず、ステップＳ４１において、変数ｋの初期設定（ｋ＝１）が行われる。

次に、ステップＳ４２では、入力信号Ｐ_ｋの初期値（＝Ｐ_１）として、０以外の実数Ｓが設定される。なお、乱数の種となる実数Ｓとしては、例えば、無理数（または計算機の有効桁数以上の桁数に亘って循環しない小数部を持つ有理数）や素数が好適である。

次に、ステップＳ４３では、入力信号Ｐ_ｋに所定の乗算処理（＝係数ｒの乗算処理）が施されて乗算信号ｒＰ_ｋが算出される。

次に、ステップＳ４４では、乗算信号ｒＰ_ｋに所定の条件判定処理が施されて入力信号Ｐ_ｋの更新値（＝次回の入力信号Ｐ_ｋ＋１）が設定される。

その後、ステップＳ４５では、変数ｋが一つインクリメントされて、フローがステップＳ４３に戻される。以降も、ステップＳ４３〜Ｓ４５が繰り返されることにより、乗算信号ｒＰ_ｋが順次生成され、その一部または全部、若しくは、これに所定の演算処理を施したものが乱数信号として出力される。例えば、乗算信号ｒＰ_ｋが２進数で表記されるデジタル信号である場合には、その任意のビットを乱数信号として利用することができる。

＜条件判定処理＞
次に、ステップＳ４４における条件判定処理のアルゴリズムについて説明する。上記の条件判定処理では、乗算信号ｒＰ_ｋの信号値とＬ個の閾値Ｋ_１〜Ｋ_Ｌ（ただしＬは２以上の整数でありＫ_１＜Ｋ_２＜…＜Ｋ_Ｌ）がそれぞれ比較され、次の数式（１９）_０〜（１９）_Ｌに照らし合わせて、入力信号Ｐ_ｋの更新値（＝次回の入力信号Ｐ_ｋ＋１）が設定される。

なお、実数Ｓを２進数で表記されるＮビット（例えばＮ＝１９）のデジタル信号Ｓ_（２）としたときには、入力信号Ｐ_ｋ及び乗算信号ｒＰ_ｋもデジタル信号となる。このとき、閾値Ｋ_１〜Ｋ_Ｌをそれぞれ２^{Ｎ−Ｌ＋２}〜２^Ｎ＋１に設定すると、先の数式（８）_０〜（８）_Ｌは、次の数式（２０）_０〜（２０）_Ｌとして書き改めることができる。

このように、ステップＳ４４における条件判定処理では、乗算信号ｒＰ_ｋの信号値と複数の閾値Ｋ_１〜Ｋ_Ｌとがそれぞれ比較され、乗算信号の信号値ｒＰ_ｋ、若しくは、乗算信号ｒＰ_ｋの信号値から複数の閾値Ｋ_１〜Ｋ_Ｌのいずれかを差し引いた差分値が入力信号Ｐ_ｋの更新値（＝次回の入力信号Ｐ_ｋ＋１）として設定される。

＜乱数信号生成回路＞
図４０は、乱数信号生成回路の一構成例を示す図である。本構成例の乱数信号生成回路２００は、乱数信号生成部２００Ａと、パルス信号生成部２００Ｂと、を有するパルス発振器の一種であり、図２６等の乱数信号生成回路１６１として用いられる。

乱数信号生成部２００Ａは、先に説明した乱数信号生成方法を用いて乱数信号（＝乗算信号ｒＰ_ｋ）を生成する回路ブロックであり、初期値設定部２１０と、乗算部２２０と、条件判定部２３０と、を含む。

パルス信号生成部２００Ｂは、乗算信号ｒＰ_ｋに応じた発振周波数のパルス信号を生成し、これを乱数信号Ｖｓｐ（＝スペクトラム拡散信号）として出力する回路ブロックであり、カウンタ２４０と、周波数決定部２５０と、を含む。

初期値設定部２１０は、入力信号Ｐ_ｋの初期値（＝Ｐ_１）として、０以外の実数Ｓを設定する。

乗算部２２０は、入力信号Ｐ_ｋに所定の乗算処理（＝係数ｒの乗算処理）を施して乗算信号ｒＰ_ｋを算出する。

条件判定部２３０は、乗算信号ｒＰ_ｋに所定の条件判定処理を施して入力信号Ｐ_ｋの更新値（＝次回の入力信号Ｐ_ｋ＋１）を設定する。

なお、乱数信号生成部２００Ａでは、上記の乗算処理と条件判定処理が繰り返されることにより、乗算信号ｒＰ_ｋが順次生成され、その一部または全部、若しくは、これに所定の演算処理を施したものが乱数信号として出力される。例えば、乗算信号ｒＰ_ｋが２進数で表記されるデジタル信号である場合には、その任意のビットを乱数信号として利用することができる。この点については、先述の通りである。

カウンタ２４０は、クロック信号ＰＷＭのパルスカウント値Ｍ１を出力する。

周波数決定部２５０は、パルスカウント値Ｍ１と乱数信号ｒＰ_ｋに応じた目標カウント値Ｍ２とを比較して、乱数信号Ｖｓｐの発振周波数を決定する。

以下では、Ｓ＝１７ｄ（＝０００…１０００１ｂ），ｒ＝３，Ｌ＝２，Ｎ＝１９，Ｋ_１＝２^１９，Ｋ_２＝２^２０である場合を例に挙げて、上記各部の構成及び動作を説明する。ただし、これとは異なる条件を用いることも任意である。

１ 帰還電圧生成回路
２ 比較回路
３ ゲートドライバ
４ 直流電源
５ 負荷抵抗
１１〜１５、１１Ａ、１２Ａ、１５Ａ 昇圧型スイッチング電源回路
１０１、１０２、１０３ 降圧型スイッチング電源回路
１１０ スイッチ出力部
１２０ 帰還電圧生成部
１３０ エラーアンプ
１４０ コンパレータ
１５０ 駆動部
１６０ スペクトラム拡散部
１６１ 乱数信号生成回路
１７０ リップル注入部
２００ 乱数信号生成回路
２００Ａ 乱数信号生成部
２００Ｂ パルス信号生成部
２１０ 初期値設定部
２２０ 乗算部
２３０ 条件判定部
２４０ カウンタ
２５０ 周波数決定部
Ｃｉ、Ｃｏ、Ｃｒ、Ｃｓ キャパシタ
Ｄ ダイオード
Ｌ、Ｌ１ インダクタ
Ｑ１ スイッチ素子
Ｒ１、Ｒ２、Ｒａ、Ｒｂ、Ｒｃｏｍ、Ｒｄｏｗｎ、Ｒｕｐ、Ｒｒ、Ｒｓ 抵抗
Ｒｏ 負荷抵抗
ＴＲ 出力スイッチ（ＮＭＯＳＦＥＴ）
ＵＰ１ 電圧生成回路

Claims (11)

1. 出力スイッチを駆動して入力電圧から出力電圧を生成するスイッチ出力部と、
   前記出力電圧に応じた第１電圧と所定の第２電圧とを比較して前記出力スイッチのデューティ制御を行うコンパレータと、
   前記第１電圧または前記第２電圧に変動信号を重畳するスペクトラム拡散部と、
   前記第１電圧にリップル信号を注入するリップル注入部と、
   を有することを特徴とするスイッチング電源回路。
2. 前記第１電圧の変動幅をΔＶ₋とし、前記第２電圧のヒステリシス幅をΔＶ_＋として、定常時に｜ΔＶ₋｜＞｜ΔＶ_＋｜を満たすことを特徴とする請求項１に記載のスイッチング電源回路。
3. 前記変動信号に起因するリップル成分の傾きをαとし、前記変動信号以外に起因するリップル成分の傾きをβとして、定常時に｜α｜＞｜β｜を満たすことを特徴とする請求項１または２に記載のスイッチング電源回路。
4. 前記変動信号に起因するリップル成分の傾きをαとし、前記変動信号以外に起因するリップル成分の傾きをβとして、定常時に｜α｜≦｜β｜≦１０×｜α｜を満たすことを特徴とする請求項１または２に記載のスイッチング電源回路。
5. 前記出力電圧に起因するリップル成分の傾きをγとし、前記出力電圧以外に起因するリップル成分の傾きをδとして、負荷変動時に｜γ｜＞｜δ｜を満たすことを特徴とする請求項１〜４のいずれか一項に記載のスイッチング電源回路。
6. 前記第１電圧の変動幅をΔＶ₋とし、前記第２電圧のヒステリシス幅をΔＶ_＋として、負荷変動時に｜ΔＶ₋｜＜｜ΔＶ_＋｜を満たすことを特徴とする請求項１〜５のいずれか一項に記載のスイッチング電源回路。
7. 前記スペクトラム拡散部は、前記変動信号として乱数信号を生成する乱数信号生成回路を含むことを特徴とする請求項１〜６のいずれか一項に記載のスイッチング電源回路。
8. 前記乱数信号生成回路は、
   入力信号の初期値を設定する初期値設定部と、
   前記入力信号に所定の乗算処理を施して乗算信号を算出する乗算部と、
   前記乗算信号に所定の条件判定処理を施して前記入力信号を更新する条件判定部と、
   を含み、
   前記乗算処理と前記条件判定処理を繰り返すことにより順次算出される前記乗算信号、または、前記乗算信号の一部、若しくは、前記乗算信号に所定の演算処理を施したものを前記乱数信号として出力することを特徴とする請求項７に記載のスイッチング電源回路。
9. 前記リップル注入部は、前記スイッチ出力部で生成されるスイッチング電圧を積分して第１のリップル成分を生成する第１積分回路と、前記コンパレータで生成される比較結果信号を積分して第２のリップル成分を生成する第２積分回路と、を含むことを特徴とする請求項１〜８のいずれか一項に記載のスイッチング電源回路。
10. 前記スイッチ出力部は、降圧型または昇圧型であることを特徴とする請求項１〜９のいずれか一項に記載のスイッチング電源回路。
11. 出力スイッチを駆動して、入力電圧から出力電圧を生成し、負荷に供給するスイッチング電源回路であって、前記出力電圧の変動幅が定常時の変動幅よりも増加した場合には、前記負荷に流れる電流が増加する負荷変動時には前記負荷に並列に接続されたキャパシタに電流が流れるように、又は、前記負荷に流れる電流が減少する負荷変動時には前記負荷に並列に接続されたキャパシタに電流が流れないように、前記出力スイッチを導通状態または遮断状態で所定の時間に亘って停止することを特徴とするスイッチング電源回路。

Images