JP2020004767A - 多層構造体並びにその製造方法及びその製造装置 - Google Patents
多層構造体並びにその製造方法及びその製造装置 Download PDFInfo
- Publication number
- JP2020004767A JP2020004767A JP2018119951A JP2018119951A JP2020004767A JP 2020004767 A JP2020004767 A JP 2020004767A JP 2018119951 A JP2018119951 A JP 2018119951A JP 2018119951 A JP2018119951 A JP 2018119951A JP 2020004767 A JP2020004767 A JP 2020004767A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pzt
- multilayer structure
- substrate
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laminated Bodies (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
また、本発明は、本来の成膜温度よりも低い成膜温度で高い結晶性を有する誘電体層を成膜することができる多層構造体の製造方法を提供することを第二の目的とする。
さらに、本発明は、本来の成膜温度よりも低い成膜温度で高い結晶性を有する誘電体層を成膜することができる多層構造体の製造装置を提供することを第三の目的とする。
また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。
図1は、本実施形態に係る多層構造体の一構成例を示す断面図である。
本実施形態に係る多層構造体は、基板1の一主面側に、導電層3と、誘電体層4とが順に重ねて配されている。
誘電体層4は、特に限定されるものではないが、例えばチタン酸ジルコン酸鉛[Pb(ZrxTi1−x)O3:PZT]、PbTiO3、BaTiO3、PMM−PZT、PNN−PZT、PMN−PZT、PNN−PT、PLZT、PZTN、NBT、KNN等の強誘電体からなる。
本発明の実施形態に係る多層膜の製造方法は、最表面に熱酸化膜としてのSiO2層2が形成されたシリコン(Si)からなる基板1の一主面側に、白金(Pt)からなる導電層3を形成する工程A[図2(a)]と、導電層3を覆うように誘電体膜4を形成する工程B[図2(b)]と、を少なくとも備える。このような多層構造体1の製造方法の工程Bにおいては、ランタン(La)及び/又はニッケル(Ni)を含むターゲットを用いてスパッタ法により形成する。
従来は、パイロクロア相が含まれた結晶が得られ易く、パイロクロア相を含まず、高い結晶性を有する誘電体膜を得ることが極めて困難であった。
この多層構造体1は、例えば、アルミ配線を有するCMOS基板に、高い圧電性と耐圧性を有するPZT膜を形成した、例えば圧電素子等に好適に用いられる。
(2.1)製造装置の全体構成
図4は多層構造体の製造装置10の内部構成の全体を概略的に示す断面模式図、図5は図4における付近A1を示す要部断面模式図である。
また、第一の支持部101には処理基板100を静電吸着する手段が内在されている(不図示)。第一の支持部101の表面101a(図5においては上面)に処理基板100を載置し静電吸着させることにより、処理基板100の裏面は第一の支持部101の表面に密着し、処理基板100は第一の支持部101と熱的に接続される。
第一の支持部101の外周は処理基板100の外周とほぼ同じ大きさで、第一の支持部101の表面101aはターゲット21の表面と対向するように配されている。これにより、第一の支持部101に載置された処理基板100の被成膜面100aも、ターゲット21の表面21aと対向配置される。
第一の防着板34および第二の防着板35は、真空槽11内で、ターゲット21から放出された粒子が付着する位置に配置されている。
カソード電極22のターゲット21とは反対側、すなわちカソード電極22の他面側には磁石装置29が配置されている。磁石装置29はターゲット21の表面に磁力線を形成するように構成されている。
発熱部材としては例えばSiCが用いられる。発熱部材は、第一の支持部101を挟んで処理基板100とは反対側の位置に配されている。
図6は本実施形態に係る多層膜の成膜方法の工程の一例を示すフローチャートである。
まず、ステップS101で、図4、図5に示す製造装置10において、真空槽11内に設けられたカソード電極22に、ターゲット21を装着して保持させるとともに、真空槽11内において、カソード電極22と対向する位置に離間して配置された第一の支持部101に多層膜を成膜する処理基板100を載置して保持させる。
そして、スパッタガス導入部14から真空槽11内にスパッタガスとしてArガスを導入すると同時に、ステップS103において、スパッタ電源13からカソード電極22に高周波(負の高周波電力)を印加して、カソード電極22を放電させて、真空槽11内に導入されたArガスをプラズマ化し、Arイオン等のプラスイオンを生成させ、プラズマ空間が形成される。
ターゲット21として、チタン酸ジルコン酸鉛[Pb(ZrxTi1−x)O3:PZT]膜を構成する3元素と、不純物としてランタン(La)及び/又はニッケル(Ni)を含むPZTターゲットを真空槽11に設置する。真空槽11の内部空間を、真空排気装置15により減圧して、成膜時の圧力雰囲気よりも高真空排気された真空雰囲気の状態を維持しながら、Pt導電層3が予め設けてある基板のPt導電層3が、PZTターゲット21のスパッタ面と対向するように、第一の支持部101に基板を保持させる(ステップS105)。
また、加熱用電源17から温度制御部105、106への電流の供給を停止して、温度制御部105、106を冷却し、基板を成膜温度(430〜485[℃])よりも低い温度(例えば、300[℃])に降温させ、その温度を保持させる。
[実験例]
以上説明した製造装置10及び製造方法を用いて不純物のドープ条件及び成膜温度条件を変えて多層構造体の成膜実験を行った結果を説明する。
実験例において製膜実験を行った多層膜は、図1に示すように、基板1の一主面側に、導電層3と、誘電体層4とが順に重ねて配された多層膜である。
具体的には、最表面に熱酸化膜としてのSiO2層2が形成されたシリコン(Si)からなる基板1の一主面側に、白金(Pt)からなる導電層3、チタン酸ジルコン酸鉛[Pb(ZrxTi1−x)O3:PZT]からなる誘電体層4が順に配されている。
本例では、基板温度の条件を430[℃]、PZTターゲットとして、チタン酸ジルコン酸鉛[Pb(ZrxTi1−x)O3:PZT]のみからなるPZTターゲットを用い、PZT膜を形成した。本例で作製した試料をサンプル1と呼ぶ。
本例では、基板温度の条件を430[℃]、PZTターゲットとして、チタン酸ジルコン酸鉛[Pb(ZrxTi1−x)O3:PZT]とランタン(La)及びニッケル(Ni)を含むPZTターゲットを用い、PZT膜中のランタン(La)とニッケル(Ni)がそれぞれ1[at%]となるように形成した。本例で作製した試料をサンプル2と呼ぶ。
本例では、基板温度の条件を485[℃]、PZTターゲットとして、チタン酸ジルコン酸鉛[Pb(ZrxTi1−x)O3:PZT]とランタン(La)及びニッケル(Ni)を含むPZTターゲットを用い、PZT膜中のランタン(La)とニッケル(Ni)がそれぞれ1[at%]となるように形成した。本例で作製した試料をサンプル3と呼ぶ。
すなわち、PZTターゲットとして、チタン酸ジルコン酸鉛[Pb(ZrxTi1−x)O3:PZT]とランタン(La)とニッケル(Ni)を含むPZTターゲットを用いれば、本来の成膜温度よりも低い430[℃]において、パイロクロア相が含まれないPZT膜が得られることが確認された。
すなわち、PZTターゲットとして、チタン酸ジルコン酸鉛[Pb(ZrxTi1−x)O3:PZT]とランタン(La)とニッケル(Ni)を含むPZTターゲットを用いれば、本来の成膜温度よりも低い485[℃]において、パイロクロア相が含まれないPZT膜が得られることが確認された。
Claims (5)
- 基板の一主面側に絶縁層と導電層が順に重ねて配された基体と、前記基体上に誘電体膜を備えた多層構造体であって、
前記誘電体膜は不純物としてランタン(La)及び/又はニッケル(Ni)がドープされたPZT膜である、
ことを特徴とする多層構造体。 - 前記不純物が、ランタン(La)及びニッケル(Ni)である、
ことを特徴とする請求項1に記載の多層構造体。 - 前記ランタン(La)及び/又はニッケル(Ni)がそれぞれ0.1[at%]以上5[at%]以下の範囲で不純物としてドープされたPZT膜である、
ことを特徴とする請求項1に記載の多層構造体。 - 基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層構造体の製造方法であって、
前記導電層を覆うように誘電体膜を形成する際に、ランタン(La)及び/又はニッケル(Ni)を含むターゲットを用いてスパッタ法により形成する、
ことを特徴とする多層構造体の製造方法。 - 基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層構造体の製造装置であって、
ランタン(La)及び/又はニッケル(Ni)を含むターゲットを備えた、
ことを特徴とする多層構造体の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018119951A JP7143127B2 (ja) | 2018-06-25 | 2018-06-25 | 多層構造体並びにその製造方法及びその製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018119951A JP7143127B2 (ja) | 2018-06-25 | 2018-06-25 | 多層構造体並びにその製造方法及びその製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020004767A true JP2020004767A (ja) | 2020-01-09 |
JP7143127B2 JP7143127B2 (ja) | 2022-09-28 |
Family
ID=69100349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018119951A Active JP7143127B2 (ja) | 2018-06-25 | 2018-06-25 | 多層構造体並びにその製造方法及びその製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7143127B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098239A (ja) * | 1995-06-20 | 1997-01-10 | Oki Electric Ind Co Ltd | 電荷蓄積部の誘電体薄膜の製造方法 |
JP2008004782A (ja) * | 2006-06-23 | 2008-01-10 | Fujifilm Corp | 強誘電体素子とその製造方法、強誘電体メモリ、及びインクジェット式記録ヘッド |
JP2011198927A (ja) * | 2010-03-18 | 2011-10-06 | Seiko Epson Corp | 液滴噴射ヘッドおよびその製造方法、ならびに液滴噴射装置 |
WO2016190110A1 (ja) * | 2015-05-25 | 2016-12-01 | コニカミノルタ株式会社 | 圧電薄膜、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび圧電アクチュエータの製造方法 |
-
2018
- 2018-06-25 JP JP2018119951A patent/JP7143127B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098239A (ja) * | 1995-06-20 | 1997-01-10 | Oki Electric Ind Co Ltd | 電荷蓄積部の誘電体薄膜の製造方法 |
JP2008004782A (ja) * | 2006-06-23 | 2008-01-10 | Fujifilm Corp | 強誘電体素子とその製造方法、強誘電体メモリ、及びインクジェット式記録ヘッド |
JP2011198927A (ja) * | 2010-03-18 | 2011-10-06 | Seiko Epson Corp | 液滴噴射ヘッドおよびその製造方法、ならびに液滴噴射装置 |
WO2016190110A1 (ja) * | 2015-05-25 | 2016-12-01 | コニカミノルタ株式会社 | 圧電薄膜、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび圧電アクチュエータの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7143127B2 (ja) | 2022-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2015194458A1 (ja) | 多層膜の製造方法および多層膜 | |
TWI249437B (en) | Dielectric thin film element, piezoelectric actuator and liquid discharge head, and method for manufacturing the same | |
US9593409B2 (en) | Dielectric film forming apparatus and method for forming dielectric film | |
JP6367331B2 (ja) | 多層膜及びその製造方法 | |
JP2019016793A (ja) | 膜構造体及びその製造方法 | |
WO2015137198A1 (ja) | 多層膜の製造方法および多層膜 | |
US9705070B2 (en) | Ferroelectric thin film, method of manufacturing same and method of manufacturing piezoelectric element | |
US9347128B2 (en) | Method for forming dielectric thin film | |
JP2014179572A (ja) | 圧電体膜、圧電素子、及び、それらの製造方法 | |
JP2006295142A (ja) | 圧電素子 | |
JP7143127B2 (ja) | 多層構造体並びにその製造方法及びその製造装置 | |
JP6410370B2 (ja) | 多層膜並びにその製造方法及びその製造装置 | |
JP7329354B2 (ja) | 多層構造体の製造方法及びその製造装置 | |
TWI826939B (zh) | 膜構造體 | |
JP2019160964A (ja) | 多層膜の成膜方法及び成膜装置 | |
JP6823230B2 (ja) | スパッタリング装置、膜の製造方法、SrRuO3−δ膜、強誘電体セラミックス及びその製造方法 | |
JP5727240B2 (ja) | 圧電アクチュエータの製造方法 | |
JP2004253535A (ja) | 誘電体薄膜形成装置および誘電体薄膜形成方法 | |
JP2019151879A (ja) | 成膜装置 | |
JPH0757535A (ja) | 強誘電体薄膜製造方法 | |
TW202347838A (zh) | 壓電體、積層構造體、電子器件、電子機器及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220914 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7143127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |