JP2019531601A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019531601A5 JP2019531601A5 JP2019513040A JP2019513040A JP2019531601A5 JP 2019531601 A5 JP2019531601 A5 JP 2019531601A5 JP 2019513040 A JP2019513040 A JP 2019513040A JP 2019513040 A JP2019513040 A JP 2019513040A JP 2019531601 A5 JP2019531601 A5 JP 2019531601A5
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- doping
- mesa
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N Silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 4
- 238000005266 casting Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Description
炭化ケイ素(SiC)および窒化ガリウム(GaN)などの材料から作られる垂直接合型電界効果トランジスタ(JFETs)は、力率補正(PFC)デバイス、DC−DCコンバータ、DC−ACインバータ、及びモータ駆動などの電力回路において有用である。垂直JFETデバイスは、アクティブセル領域と終端領域とを含み得る。
この出願の発明に関連する先行技術文献情報としては、以下のものがある(国際出願日以降国際段階で引用された文献及び他国に国内移行した際に引用された文献を含む)。
(先行技術文献)
(特許文献)
(特許文献1) 米国特許出願公開第2007/0187715号明細書
(特許文献2) 米国特許出願公開第2009/0278177号明細書
(特許文献3) 米国特許出願公開第2010/0148186号明細書
この出願の発明に関連する先行技術文献情報としては、以下のものがある(国際出願日以降国際段階で引用された文献及び他国に国内移行した際に引用された文献を含む)。
(先行技術文献)
(特許文献)
(特許文献1) 米国特許出願公開第2007/0187715号明細書
(特許文献2) 米国特許出願公開第2009/0278177号明細書
(特許文献3) 米国特許出願公開第2010/0148186号明細書
図2は、角度付き埋込された垂直チャネル領域を有する例示的なトレンチJFETの垂直断面図である。デバイス閾値電圧はゲート領域202間に存在する電荷によって決定されるため、この構造はこの電荷を正確に制御するように工夫されている。これは、エピタキシャル構造を変え、角度付き埋込を用いてチャネルをドープすることによって達成される。図1に示したデバイスと同様に、図2のJFETは基板250の頂部にドリフト領域240を有する。ドリフト領域240からの立ち上がりはアクティブセルのメサである。メサの頂部はソース層201である。基板250、ドリフト240、およびソース201は、第1の型のドーピングでドープされている。図2〜図4では、これらの領域およびチャネル領域がn型である第1の型のドーピングを伴う状態で示され、またゲート領域のための第2の型のドーピング型がp型として示され、それらの構造がNPNデバイスを形成するようになっている。実際には、前記ドーピング型は、PNPデバイスを形成する同一の構造を用いるため切り替えることができる。
Claims (21)
- トレンチJFETであって、
裏面ドレイン領域と上面ドリフト領域とを有する基板であって、前記裏面ドレイン領域及び前記上面ドリフト領域は第1のドーピング型を有するものである、前記基板と、
前記上面ドリフト領域から延在するアクティブセルのメサであって、前記アクティブセルのメサは前記上面ドリフト領域内へのトレンチの切り込みによって分離されているものである、前記アクティブセルのメサと、
前記メサの頂部にあるソース領域であって、前記第1のドーピング型を有しているものである、前記ソース領域と、
前記トレンチ表面上のゲート領域であって、第2のドーピング型を有するものであり、この第2のドーピング型は前記第1のドーピング型と反対である、前記ゲート領域と、
垂直チャネル領域であって、この垂直チャネル領域は、実質的に前記メサの高さ延在し、前記第1のドーピング型を有するものである、前記垂直チャネル領域と、
メサコア領域であって、前記第1のドーピング型を有し、前記メサの中心から延在しているものであり、当該メサコア領域の中心でのドーピング濃度は前記上面ドリフト領域のドーピング濃度より低いものである、前記メサコア領域と
を有し、
前記垂直チャネル領域は、前記トレンチの垂直壁上の前記ゲート領域の部分と前記メサコア領域との間側方に延在しているものであり、前記垂直チャネル領域のピークドーピング濃度はメサコア領域の中心のドーピングレベルより高いものである、
トレンチJFET。 - 請求項1に記載のトレンチJFETにおいて、前記基板はさらに、炭化ケイ素を含有するものである、トレンチJFET。
- 請求項1に記載のトレンチJFETにおいて、前記基板はさらに窒化ガリウムを含有するものである、トレンチJFET。
- 請求項1に記載のトレンチJFETにおいて、前記第1のドーピング型はn型であり、
且つ、前記第2のドーピング型はp型である、トレンチJFET。 - 請求項1に記載のトレンチJFETにおいて、前記垂直チャネル領域の前記ピークドーピング濃度は、メサコア領域の中心のドーピングレベルよりも少なくとも20倍高いものである、トレンチJFET。
- 請求項1に記載のトレンチJFETにおいて、前記垂直チャネル領域の前記ピークドーピング濃度は、メサコア領域の中心のドーピングレベルよりも少なくとも50倍高いものである、トレンチJFET。
- 請求項1に記載のトレンチJFETにおいて、前記垂直チャネル領域は、前記メサの底部を越えて前記ゲート領域部分の下に前記トレンチの水平方向中央に向かって延在するものである、トレンチJFET。
- 請求項7に記載のトレンチJFETにおいて、前記基板はさらに、炭化ケイ素を含むものである、トレンチJFET。
- 請求項7に記載のトレンチJFETにおいて、前記基板はさらに、窒化ガリウムを含むものである、トレンチJFET。
- 請求項7に記載のトレンチJFETにおいて、前記第1のドーピング型はn型であり、前記第2のドーピング型はp型である、トレンチJFET。
- 請求項7に記載のトレンチJFETにおいて、前記垂直チャネル領域の前記ピークドーピング濃度は、メサコア領域の中心のドーピングレベルより少なくとも20倍高いものである、トレンチJFET。
- 請求項7に記載のトレンチJFETにおいて、前記垂直チャネル領域の前記ピークドーピング濃度は、メサコア領域の中心のドーピングレベルより少なくとも50倍高いものである、トレンチJFET。
- 請求項1に記載のトレンチJFETにおいて、前記垂直チャネル領域は、前記メサの底部を越えて前記ゲート領域の下に前記トレンチの底部に沿って横方向に延在するものである、トレンチJFET。
- 請求項13に記載のトレンチJFETにおいて、前記基板はさらに、炭化ケイ素を含むものである、トレンチJFET。
- 請求項13に記載のトレンチJFETにおいて、前記基板はさらに、窒化ガリウムを含むものである、トレンチJFET。
- 請求項13に記載のトレンチJFETにおいて、前記第1のドーピング型はn型であり、前記第2のドーピング型はp型である、トレンチJFET。
- 請求項1〜16のいずれか1つに記載のトレンチJFETにおいて、前記メサコア領域の中心でのドーピング濃度は前記上面ドリフト領域のドーピング濃度よりも少なくとも10倍低いものである、トレンチJFET。
- 請求項1〜17のいずれか1つに記載のトレンチJFETにおいて、前記垂直チャネル領域のピークドーピング濃度はメサコア領域の中心のドーピングレベルよりも少なくとも10倍高いものである、トレンチJFET。
- 請求項1〜18のいずれか1つに記載のトレンチJFETにおいて、前記垂直チャネル領域のピークドーピング濃度はメサコア領域の中心のドーピングレベルよりも少なくとも100倍高いものである、トレンチJFET。
- 請求項1〜18のいずれか1つに記載のトレンチJFETにおいて、前記垂直チャネル領域のピークドーピング濃度は前記上面ドリフト領域のドーピング濃度よりも少なくとも5倍高いものである、トレンチJFET。
- 請求項1〜18のいずれか1つに記載のトレンチJFETにおいて、前記垂直チャネル領域のピークドーピング濃度は前記上面ドリフト領域のドーピング濃度よりも少なくとも10倍高いものである、トレンチJFET。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/260,548 | 2016-09-09 | ||
US15/260,548 US10396215B2 (en) | 2015-03-10 | 2016-09-09 | Trench vertical JFET with improved threshold voltage control |
PCT/US2017/050384 WO2018048972A1 (en) | 2016-09-09 | 2017-09-07 | Trench vertical jfet with improved threshold voltage control |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019531601A JP2019531601A (ja) | 2019-10-31 |
JP2019531601A5 true JP2019531601A5 (ja) | 2020-10-15 |
JP7118050B2 JP7118050B2 (ja) | 2022-08-15 |
Family
ID=61562338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019513040A Active JP7118050B2 (ja) | 2016-09-09 | 2017-09-07 | 改善された閾値電圧制御を有するトレンチ垂直jfet |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP3510637A4 (ja) |
JP (1) | JP7118050B2 (ja) |
CN (2) | CN109791951B (ja) |
WO (1) | WO2018048972A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110739349A (zh) * | 2019-10-22 | 2020-01-31 | 深圳第三代半导体研究院 | 一种碳化硅横向jfet器件及其制备方法 |
CN111509034A (zh) * | 2020-04-20 | 2020-08-07 | 派恩杰半导体(杭州)有限公司 | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 |
EP4228009A1 (en) * | 2022-02-11 | 2023-08-16 | Infineon Technologies Austria AG | Trench junction field effect transistor comprising a mesa region |
WO2024170601A1 (en) * | 2023-02-15 | 2024-08-22 | Infineon Technologies Austria Ag | Superjunction-jfet, method for producing a superjunctionjfet and electronic circuit |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5506421A (en) * | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
EP2081218B1 (en) | 1999-12-24 | 2011-11-09 | Sumitomo Electric Industries, Ltd. | Junction field effect transistor |
US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
US6656797B2 (en) * | 2001-12-31 | 2003-12-02 | General Semiconductor, Inc. | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation |
JP4153811B2 (ja) * | 2002-03-25 | 2008-09-24 | 株式会社東芝 | 高耐圧半導体装置及びその製造方法 |
US20050067630A1 (en) * | 2003-09-25 | 2005-03-31 | Zhao Jian H. | Vertical junction field effect power transistor |
KR100673105B1 (ko) * | 2005-03-31 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체 소자의 수직형 트랜지스터 및 그의 형성 방법 |
US8008716B2 (en) * | 2006-09-17 | 2011-08-30 | Alpha & Omega Semiconductor, Ltd | Inverted-trench grounded-source FET structure with trenched source body short electrode |
US7977713B2 (en) * | 2008-05-08 | 2011-07-12 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
NZ592399A (en) * | 2008-11-05 | 2013-12-20 | Power Integrations Inc | Vertical junction field effect transistors having sloped sidewalls and methods of making |
JP2010147405A (ja) * | 2008-12-22 | 2010-07-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
EP2510539A4 (en) | 2009-12-08 | 2013-07-31 | Ss Sc Ip Llc | METHOD FOR PRODUCING SEMICONDUCTOR DEVICES WITH IMPLANTED SIDE WALLS AND DEVICES MADE IN THIS METHOD |
WO2012131768A1 (ja) | 2011-03-30 | 2012-10-04 | 株式会社日立製作所 | 炭化珪素半導体装置およびその製造方法 |
US8969912B2 (en) * | 2011-08-04 | 2015-03-03 | Avogy, Inc. | Method and system for a GaN vertical JFET utilizing a regrown channel |
WO2013026035A1 (en) * | 2011-08-17 | 2013-02-21 | Ramgoss, Inc. | Vertical field effect transistor on oxide semiconductor substrate and method of manufacturing the same |
US9054183B2 (en) * | 2012-07-13 | 2015-06-09 | United Silicon Carbide, Inc. | Trenched and implanted accumulation mode metal-oxide-semiconductor field-effect transistor |
EP2973669A4 (en) * | 2013-03-15 | 2016-11-09 | United Silicon Carbide Inc | IMPROVED VJFET DEVICES |
JP6284770B2 (ja) | 2014-01-24 | 2018-02-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
DE102014114184B4 (de) * | 2014-09-30 | 2018-07-05 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung |
US20160268446A1 (en) | 2015-03-10 | 2016-09-15 | United Silicon Carbide, Inc. | Trench vertical jfet with improved threshold voltage control |
-
2017
- 2017-09-07 EP EP17849496.9A patent/EP3510637A4/en active Pending
- 2017-09-07 CN CN201780054697.2A patent/CN109791951B/zh active Active
- 2017-09-07 CN CN202310777469.5A patent/CN116705861A/zh active Pending
- 2017-09-07 WO PCT/US2017/050384 patent/WO2018048972A1/en unknown
- 2017-09-07 JP JP2019513040A patent/JP7118050B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6644823B2 (ja) | 縦型パワートランジスタデバイス | |
JP6197995B2 (ja) | ワイドバンドギャップ絶縁ゲート型半導体装置 | |
JP2019531601A5 (ja) | ||
US10157979B2 (en) | High voltage semiconductor device with reduced peak electric field in active and termination areas of the device | |
JPWO2012056704A1 (ja) | 半導体素子および半導体装置 | |
JP2016167519A (ja) | 半導体装置 | |
JP2011238654A (ja) | 窒化物半導体素子 | |
JP2016506081A (ja) | ゲート酸化膜層において電界を低下させた半導体デバイス | |
TW201517280A (zh) | 具有一電流分散層的半導體裝置 | |
US10361267B2 (en) | Semiconductor device | |
CN108475701B (zh) | 面积高效的浮置场环终端 | |
JP7139678B2 (ja) | 炭化ケイ素半導体装置 | |
CN108292680B (zh) | 碳化硅半导体装置 | |
JP7118050B2 (ja) | 改善された閾値電圧制御を有するトレンチ垂直jfet | |
US20170117418A1 (en) | Planar triple-implanted jfet | |
US9887261B2 (en) | Charge compensation device and manufacturing therefor | |
JP2009076903A (ja) | パワー半導体デバイス及びその製造方法 | |
JP6918736B2 (ja) | 半導体装置 | |
JP6211933B2 (ja) | 半導体装置 | |
JP2009278028A (ja) | 半導体装置 | |
JP2007027440A (ja) | 半導体装置 | |
JP5037476B2 (ja) | 半導体装置 | |
KR101018239B1 (ko) | 질화물계 이종접합 전계효과 트랜지스터 | |
JP4155232B2 (ja) | 半導体素子 | |
JP7010095B2 (ja) | 半導体装置 |