JP2019531589A - アレイ基板及びその製作方法 - Google Patents

アレイ基板及びその製作方法 Download PDF

Info

Publication number
JP2019531589A
JP2019531589A JP2018501215A JP2018501215A JP2019531589A JP 2019531589 A JP2019531589 A JP 2019531589A JP 2018501215 A JP2018501215 A JP 2018501215A JP 2018501215 A JP2018501215 A JP 2018501215A JP 2019531589 A JP2019531589 A JP 2019531589A
Authority
JP
Japan
Prior art keywords
region
active layer
thickness
film transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018501215A
Other languages
English (en)
Other versions
JP7036710B2 (ja
Inventor
同上 ▲蘇▼
同上 ▲蘇▼
▲軍▼ 成
▲軍▼ 成
策 ▲趙▼
策 ▲趙▼
斌 周
斌 周
▲東▼方 王
▲東▼方 王
▲廣▼才 袁
▲廣▼才 袁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2019531589A publication Critical patent/JP2019531589A/ja
Application granted granted Critical
Publication of JP7036710B2 publication Critical patent/JP7036710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本開示はアレイ基板及びその製作方法を提供する。前記アレイ基板は、フィルムトランジスタを含み、且つ、少なくとも第１の領域及び第２の領域を有し、第１の領域及び第２の領域における薄膜トランジスタの能動層の厚みは異なる。フィルムトランジスタの能動層の厚みに対するソース又はドレインと能動層との間の重なり面積の比率が、前記第１の領域及び第２の領域において均一に保持される。

Description

本願は、２０１６年９月２６日に出願した中国特許出願第２０１６１０８４９１６２．１号に基づいて優先権を主張し、当該出願の開示内容を本願の一部として援用する。
本開示の実施例は表示技術分野に関し、特に、アレイ基板及びその製作方法に関する。
フィルムトランジスタ（ＴＦＴ）は、多層のフィルム（例えば、能動半導体層、誘電体層及び金属電極層）により形成された電解効果トランジスタである。ＴＦＴは、集積及び大量生産等に適する利点を有するので、表示制御ユニットとして、平面表示分野、例えば、液晶表示（ＬＣＤ）、有機発光ダイオード表示（ＯＬＥＤ）、電子ペーパ表示（ＥＰＤ）等の分野において重要な作用を果たしている。したがって、ＴＦＴが集積されている表示パネルの表示性能の向上が要求される。
本開示の実施例は、表示性能を改善できるアレイ基板及びその製作方法、表示パネル、並びに、表示装置を提供する。
本開示の第１の方面によると、フィルムトランジスタを含み、且つ、少なくとも第１の領域及び第２の領域を有するアレイ基板を提供する。フィルムトランジスタの能動層の厚みに対するソース又はドレインと能動層との間の重なり面積の比率が、前記第１の領域及び第２の領域において均一に保持されるように、前記第１の領域におけるフィルムトランジスタの能動層の厚みは、前記第２の領域におけるフィルムトランジスタの能動層の厚みより大きく、且つ、前記第１の領域におけるフィルムトランジスタのソース又はドレインと能動層との間の重なり面積は、前記第２の領域におけるフィルムトランジスタのソース又はドレインと能動層との間の重なり面積より大きい。
上記配置によれば、フィルムトランジスタの能動層の厚みに対するソース又はドレインと能動層との間の重なり面積の比率が、前記第１の領域及び第２の領域において均一に保持されるので、第１の領域及び第２の領域におけるフィルムトランジスタの能動層の厚みの違いによるソース‐ドレイン間電流の違いを避けることができ、画素ユニットに対するアレイ基板の制御を第１の領域及び第２の領域において均一に保持して、表示効果を改善できる。
本開示の一実施例において、フィルムトランジスタのソース又はドレインと能動層との間の重なり部分の長さは能動層チャネル領域の幅であり、且つ、前記重なり部分の幅は固定値である。フィルムトランジスタの能動層チャネル領域の幅と能動層の厚みとの比率は、前記第１の領域及び第２の領域において均一に保持される。
本開示の一実施例において、前記第１の領域及び第２の領域の少なくとも一方の領域における各フィルムトランジスタの能動層の厚みが能動層の位置により変化する曲線はフィッティング関数により示される。前記少なくとも一方の領域における各フィルムトランジスタのソース又はドレインと能動層との間の重なり面積は、前記フィッティング関数に関して比例して変化する。
本開示の一実施例において、前記第１の領域及び第２の領域の少なくとも一方の領域における各フィルムトランジスタの能動層の厚みが能動層の位置により変化する曲線はフィッティング関数により示される。前記少なくとも一方の領域における各フィルムトランジスタの能動層チャネル領域の幅は、前記フィッティング関数に関して比例して変化する。
本開示の一実施例において、前記第１の領域及び第２の領域は周期的に交互に配列される。
本開示の一実施例において、前記フィルムトランジスタは、有機発光ダイオードに駆動電流を印加するための駆動フィルムトランジスタと、前記駆動フィルムトランジスタに駆動電圧を印加するためのスイッチングフィルムトランジスタとを含む。
上記の配置によれば、アレイ基板はＯＬＥＤ表示パネルに用いることができ、さらに、ＯＬＥＤに印加する駆動電流は同じ駆動条件において第１の領域及び第２の領域において均一に保持できるとともに、駆動フィルムトランジスタに駆動電圧を印加するためのスイッチングフィルムトランジスタのソース‐ドレイン間電流も同じ駆動条件において第１の領域及び第２の領域において均一に保持できるので、ＯＬＥＤ表示パネルの表示効果を改善できる。
本開示の一実施例において、前記フィルムトランジスタは、液晶層にデータ電圧を印加するためのスイッチングフィルムトランジスタを含む。
上記の配置によれば、アレイ基板はＬＣＤ表示パネルに用いることができ、且つ、液晶層にデータ電圧を印加するためのスイッチングフィルムトランジスタのソース‐ドレイン間電流は、同じ駆動条件において第１の領域及び第２の領域において均一に保持できるので、ＬＣＤ表示パネルの表示効果を改善できる。
本開示の第２の方面によると、アレイ基板の製作方法を提供する。当該製作方法は、ベース基板において能動層の厚みが位置により変化する状況を取得することを含む。前記能動層は、少なくとも厚みの大きい第１の領域及び厚みの小さい第２の領域を有する。前記製作方法は、前記変化する状況により、フィルムトランジスタの能動層の厚みに対するソース又はドレインと能動層との間の重なり面積の比率が前記第１の領域及び第２の領域において均一に保持されるように、形成すべき前記重なり面積を特定することをさらに含む。前記製作方法は、前記ベース基板上に、形成されるフィルムトランジスタが特定された重なり面積を有するように、フィルムトランジスタを形成することをさらに含む。
上記の配置によれば、フィルムトランジスタの能動層の厚みに対するソース又はドレインと能動層との間の重なり面積の比率が第１の領域及び第２の領域において均一に保持されるので、第１の領域及び第２の領域において形成されたフィルムトランジスタの能動層の厚みの違いによるソース‐ドレイン間電流の違いを避けることができ、画素ユニットに対するアレイ基板の制御を第１の領域及び第２の領域において均一に保持して、表示効果を改善できる。
本開示の一実施例において、フィルムトランジスタのソース又はドレインと能動層との間の重なり部分の長さは能動層チャネル領域の幅であり、且つ、前記重なり部分の幅は固定値である。前記重なり面積を特定することは、能動層の厚みに対する能動層チャネル領域の幅の比率が前記第１の領域及び第２の領域において均一に保持されるように、形成すべき能動層チャネル領域の幅を特定することを含む。
本開示の一実施例において、上記製作方法では、ベース基板において能動層の厚みが位置により変化する状況を取得することは、前記ベース基板と同様のテスト用基板上に能動フィルムを形成することを含む。前記変化する状況を取得することは、前記第１の領域及び第２の領域における能動フィルムの厚みを測定することをさらに含む。
本開示の一実施例において、上記製作方法では、前記重なり面積を特定することは、測定された能動フィルムの厚みにより、前記第１の領域及び第２の領域の少なくとも一方の領域における能動層の厚みが能動層の位置により変化する曲線のフィッティング関数を特定することを含む。前記重なり面積を特定することは、前記重なり面積が前記フィッティング関数に関して比例して変化するように、前記少なくとも一方の領域における前記重なり面積を特定することをさらに含む。
上記の配置によれば、能動層の少数の位置における厚みを測定するだけで、特定されたフィッティング関数を利用して能動層の測定されていない位置における厚みを特定でき、さらに、各厚みに対応する重なり面積を特定でき、効率を向上できる。
本開示の一実施例において、上記製作方法では、形成すべき能動層チャネル領域の幅を特定することは、測定された能動フィルムの厚みにより、前記第１の領域及び第２の領域の少なくとも一方の領域における能動層の厚みが能動層の位置により変化する曲線のフィッティング関数を特定することを含む。形成すべき能動層チャネル領域の幅を特定することは、前記能動層チャネル領域の幅が前記フィッティング関数に関して比例して変化するように、前記少なくとも一方の領域における能動層チャネル領域の幅を特定することをさらに含む。
上記の配置によれば、能動層の少数の位置における厚みを測定するだけで、特定されたフィッティング関数を利用して能動層の測定されていない位置における厚みを特定でき、さらに、各厚みに対応する能動層チャネル領域の幅を特定でき、効率を向上できる。
本開示の一実施例において、ベース基板上にフィルムトランジスタを形成することは、前記ベース基板上にゲートを形成することを含む。ベース基板上にフィルムトランジスタを形成することは、前記ゲート上にゲート絶縁層を形成することをさらに含む。ベース基板上にフィルムトランジスタを形成することは、前記ゲート絶縁層上に能動フィルムを形成することをさらに含む。ベース基板上にフィルムトランジスタを形成することは、前記能動フィルムをパターニングして能動層を形成することをさらに含む。ベース基板上にフィルムトランジスタを形成することは、前記能動層上にソース及びドレインを形成することをさらに含む。
本開示の一実施例において、能動フィルム又は能動層の形成後、前記変化する状況を取得し、前記重なり面積を特定する。
以下、本開示の実施例の技術案について、より明らかに説明するために、実施例の図面について簡単に説明する。以下の図面における構成模式図は、必ずしも比例に応じて描かれたものではなく、略図的に各特徴を表すものであることは、言うまでも無い。また、以下の記述において、図面は本開示の一部の実施例のみに関するものであり、本公開を制限するものではない。
従来技術によりアレイ基板のベース基板上に形成された能動フィルムの模式図である。 本開示の原理を適用できるアレイ基板の回路模式図である。 本開示の原理を適用できるフィルムトランジスタの構成模式図である。 従来技術によりアレイ基板のベース基板上に形成された能動フィルムの厚みが位置により変化する曲線のフィッティング関数を示す図である。 本開示の実施例によるアレイ基板の製作方法のフローチャートである。 図５の製作方法をさらに説明するためのフローチャートである。
本開示の実施例の目的、技術案及び利点をより明らかにするために、以下に、本開示の実施例の図面を参照して、本開示の実施例の技術案について、明らかに詳述する。勿論、記載された実施例は本開示の一部の実施例のみであり、全部の実施例ではない。記載された本開示の実施例に基づいて、当業者が創造的労働なしで得られたすべての実施例は、本開示の範囲に含まれる。
本開示の実施例は、表示性能を改善できたアレイ基板及びその製作方法、表示パネル、並びに、表示装置を提供する。以下の記載において、関連する実施例を用いて本開示のアレイ基板及びその製作方法、表示パネル、並びに、表示装置について具体的に説明する。
Ｉ．アレイ基板
図１は、従来の回転ターゲットマグネトロンスパッタリング装置によりアレイ基板のベース基板上に形成された能動フィルムの模式図である。マグネトロンスパッタリング装置は、ターゲット表面上に形成された直交する電磁界を利用して、電子をターゲット表面の特定の領域に閉じ込んでイオン化効率を向上させ、プラズマの密度及びエネルギーを増加させることにより、高速のスパッタリング成膜を実現する装置である。マグネトロンスパッタリング装置には、通常、平面ターゲットマグネトロンスパッタリング装置及び回転ターゲットマグネトロンスパッタリング装置がある。どちらのマグネトロンスパッタリング装置であっても、ターゲット材間に隙間があるので、また、マグネトロンスパッタリング装置における磁界の分布が不均一であるので、堆積されたフィルムは、ベース基板上の異なる位置において膜厚が違う。図１に示されたように、従来の回転ターゲットマグネトロンスパッタリング装置によりベース基板上に堆積されたフィルムの膜厚には周期的な違いがある。図１中のＡ領域（請求の範囲の“第１の領域”に相当する）で示したように、ターゲット材が対面する位置においては、フィルムの厚みが厚く、図１中のＢ領域（請求の範囲の“第２の領域”に相当する）で示したように、ターゲット材間の位置においては、フィルムの厚みは小さい。ここで、Ａ領域及びＢ領域の幅は数ｃｍのレベル（例えば、約８ｃｍ）である。このようなフィルムの周期的な厚み変化は、ベース基板のＡ領域及びＢ領域において形成されたフィルムトランジスタ（ＴＦＴ）の動作性能の違いに繋がり、最終的には、いわゆるターゲットむら（即ち、表示ばらつき）を起こす。以下、有機発光ダイオード（ＯＬＥＤ）アレイ基板を例に挙げて、Ａ領域及びＢ領域の膜厚の違いによる問題点について説明する。
図２は、本開示の原理を適用できるＯＬＥＤアレイ基板の回路模式図である。図２に示されたように、当該アレイ基板は、複数本の走査ライン及び複数本のデータラインを含み、これらにより複数の矩形状の画素ユニットが区切られる。画素ユニットのそれぞれは、スイッチングＴＦＴ（即ち、Ｓ‐ＴＦＴ）と、電荷蓄積キャパシタＣと、駆動ＴＦＴ（即ち、Ｄ‐ＴＦＴ）と、ＯＬＥＤとを含む。当該アレイ基板を備えている表示パネルが正常的に動作する際に、例えばハイレベルＶＧＨを持つ信号で走査ラインのそれぞれを順次に駆動して、当該走査ラインに接続されている全てのスイッチングＴＦＴを導通させる。走査ラインの走査に同期して、各データラインはデータ信号電圧を導通されたスイッチングＴＦＴを介して電荷蓄積キャパシタＣに記録するとともに、当該データ信号電圧は駆動ＴＦＴを導通させることで、駆動電流、即ち、ソース‐ドレイン間電流（ここで、Ｖｄｄは駆動ＴＦＴの動作電圧である）を出力して、ＯＬＥＤに対応する色及び強度の光を発せる。当該走査ラインの走査が終了すると、スイッチングＴＦＴはオフにされ、記録されたデータ信号電圧は保持され、続けて駆動ＴＦＴに対応する駆動電流を出力させ、次のフレムの走査が開始するまで、ＯＬＥＤに対応する色及び強度の光を発し続けさせる。
スイッチングＴＦＴ及び駆動ＴＦＴは、図３に示された例示的な構成を採用できる。図３はボトムゲートスタガ型ＴＦＴ（ｓｔａｇｇｅｒｅｄ ｂｏｔｔｏｍ‐ｇａｔｅ ＴＦＴ）の構成模式図である。図３に示されたように、ボトムゲートスタガ型ＴＦＴは、ベース基板上に形成された、例えば、金属、酸化インジウム等の材料からなり得るゲート３０２と、ゲート３０２上に形成された絶縁材料（例えば、ＳｉＯ２、Ａｌ２Ｏ３、有機絶縁材料等）からなり得るゲート絶縁層３０４と、ゲート絶縁層３０４上に形成された無機及び有機半導体材料（例えば、ＩＧＺＯ、ＩｎＳｂ、ポリチオフェン等）からなり得る能動層３０６と、能動層３０６上に形成された、例えば、金属、酸化インジウム等の材料からなり得るソース３０８及びドレイン３１０とを含む。
図１に関して前述したように、従来の回転ターゲットマグネトロンスパッタリング装置によりベース基板上に堆積されたフィルムの膜厚には周期的な違いが存在する。図２に示されたＯＬＥＤアレイ基板の場合、Ａ領域及びＢ領域の幅は数ｃｍレベルであるが、画素ユニットの幅は数十μｍレベル（例えば、約５０μｍ）であるので、Ａ領域及びＢ領域はいずれも複数の画素ユニットを含んでいるが、図２には１つの画素ユニットのみが模式的に示されている。また、Ａ領域における能動フィルムの膜厚は大きく、Ｂ領域における能動フィルムの膜厚は小さいので、Ａ領域及びＢ領域において形成された駆動ＴＦＴのソース‐ドレイン間電流（即ち、駆動電流）には違いがあり、これにより、同じ駆動電圧において、Ａ領域及びＢ領域におけるＯＬＥＤの発する光の色及び強度に違いがあり、ターゲットむら現象を起こす。
このターゲットむら現象を解消するために、本開示の発明者は、ＴＦＴが動作状態にある時、図３に示されたように、能動層における電流の流れは１つのＵ字型の回路となり、この回路中の抵抗Ｒ＝２Ｒ１＋Ｒ２であることを見出した。ここで、Ｒ１はソース‐ドレインの下の垂直方向の抵抗であり、Ｒ２はチャネル領域の水平方向の抵抗である。導電チャネル領域の抵抗Ｒ２＜＜Ｒ１であるので、回路抵抗は近似的にＲ＝２Ｒ１と表すことができる。抵抗の算出式により、能動層の回路抵抗はＲ＝２Ｒ１＝２ρｔ／（Ｗｄ）＝２ρｔ／Ｓと表すことができ、ここで、ρは能動フィルムの抵抗率であり、ｔは能動層の厚みであり、Ｓ＝Ｗｄはソース３０８又はドレイン３１０と能動層３０６との間の重なり面積であり、Ｗはこの重なり部分の長さ、即ち、ＴＦＴの横断面に垂直する方向における、ソース３０８又はドレイン３１０と能動層３０６との間の重なり部分のサイズ（即ち、能動層チャネル領域の幅）であり、ｄはこの重なり部分の幅、即ち、ＴＦＴの横断面に平行する方向における、ソース３０８又はドレイン３１０と能動層３０６との間の重なり部分のサイズであり、図面に示されたＬはＴＦＴの横断面に垂直する方向におけるソース３０８とドレイン３１０との間の距離（即ち、能動層チャネル領域の長さ）である。
電流Ｉと電圧Ｕとの間の関係の数式Ｉ＝Ｕ／Ｒにより、ＴＦＴを流すソース‐ドレイン間の電流ＩＤＳは以下のように表される。
ＩＤＳ＝ＵＤＳ／Ｒ＝ＵＤＳＳ／（２ρｔ）＝ＵＤＳＷｄ／（２ρｔ）
ここで、ＵＤＳはＴＦＴのソース‐ドレイン間の電圧差である。したがって、電圧差ＵＤＳが一定する場合に、ＩＤＳは、ソース３０８又はドレイン３１０と能動層３０６との間の重なり面積Ｓに比例し、能動フィルムの厚みｔに反比例する。なお、重なり部分の幅ｄは、大きすぎ（ＴＦＴのサイズ増大に繋がる）又は小さすぎ（ＴＦＴのオン電流の低下に繋がる）無いことが望ましいので、ｄは通常適当な値に固定される。したがって、本開示の一実施例においては、重なり部分の幅ｄは固定値であってもよく、且つ、このような場合、ＩＤＳは能動層チャネル領域の幅Ｗに比例し、能動フィルムの厚みｔに反比例する。
従って、本開示の実施例によれば、Ａ領域の能動フィルムの膜厚ｔＡはＢ領域の能動フィルムの膜厚ｔＢより大きいので、能動フィルムの厚みｔに対するソース３０８又はドレイン３１０と能動層３０６との間の重なり面積Ｓの比率Ｓ／ｔがＡ領域及びＢ領域において均一に保持されるように、Ａ領域におけるソース３０８又はドレイン３１０と能動層３０６との間の重なり面積ＳＡをＢ領域におけるソース３０８又はドレイン３１０と能動層３０６との間の重なり面積ＳＢより大きく設定する。このようにして、同じ駆動電圧において、Ａ領域及びＢ領域におけるＯＬＥＤの発する光の色及び強度を均一に保持するように、Ａ領域及びＢ領域におけるＴＦＴのソース‐ドレイン間電流ＩＤＳを均一に保持することにより、ターゲットむら現象を解消する。これに対し、前述した重なり部分の幅ｄが固定値である実施例において、能動フィルムの厚みｔに対する能動層チャネル領域の幅Ｗの比率Ｗ／ｔは、Ａ領域及びＢ領域において均一に保持される。
能動層のＳ／ｔ又はＷ／ｔがＡ領域及びＢ領域において均一に保持されるようにするために、プロセス条件が安定した場合、アレイ基板のベース基板上に形成される能動フィルムの厚みは互いに異なる基板の状況によりほぼ変わらないことを考慮し、まず、能動フィルムの厚みがベース基板上において位置により変化する状況（例えば、ベース基板と同様なテスト用基板上に能動フィルムを形成し、能動フィルムの厚みが位置により変化する状況を測定する）を取得し、測定された各膜厚ｔより対応する能動層の重なり面積Ｓ又はチャネル領域の幅Ｗを特定した後、対応するマスクを設計することで、特定された重なり面積Ｓ又はチャネル領域の幅Ｗを実現できる。
しかしながら、本開示は上記の例示に限られない。他の例示として、ＴＦＴの形成中に能動フィルムの厚みがベース基板において位置により変化する状況を取得し、測定された各膜厚により対応する能動層の重なり面積Ｓ又はチャネル領域の幅Ｗを特定してもよい。前述したように、図３では、能動層３０６を形成した後、ソース３０８及びドレイン３１０を形成する。このような場合、能動フィルム又は能動層３０６の形成後、Ａ領域及びＢ領域における各能動層３０６の厚みを測定し、能動層のＳ／ｔ又はＷ／ｔがＡ領域及びＢ領域において均一に保持されるように、測定された各厚みｔにより対応する能動層の重なり面積Ｓ又はチャネル領域の幅Ｗを特定してもよい。その後、ソース３０８及びドレイン３１０を形成し、形成された能動層が特定された重なり面積Ｓ又はチャネル領域の幅Ｗを持つようにしてもよい。図３において、断面図に対応する平面図から分かるように、能動層の重なり面積Ｓ又はチャネル領域の幅Ｗはソース３０８及びドレイン３１０のパターンにより調節可能である。したがって、例えば、ソース３０８及び／又はドレイン３１０を形成するためのマスクを設計し、作製して、特定された重なり面積Ｓ又はチャネル領域の幅Ｗを実現してもよい。
前述したように、Ａ領域及びＢ領域の幅は数ｃｍレベルであるが、ＴＦＴのサイズは約５〜３０μｍであるので、膜厚が位置により曲線的に変化するＡ領域にとって、Ａ領域における各ＴＦＴに対応する位置の厚みを測定しようとすると、非常に大量の位置における厚みを測定する必要がある。効率を向上させるために、図１に示されたＡ領域の膜厚が位置により変化する曲線が近似的に軸対象の曲線となることを考慮して、Ａ領域の半周期において、相対的に大きいピッチ（例えば、３００〜５００μｍ毎）毎に一度厚みを測定し、測定された厚み値により膜厚が位置により変化する曲線のフィッティング関数を特定してもよい。このようにして、Ａ領域における任意の点の膜厚は、当該点の座標をこのフィッティング関数に代入することにより特定できる。
図４は、従来の回転ターゲットマグネトロンスパッタリング装置によりアレイ基板のベース基板上に形成された能動フィルムの厚みが位置により変化する曲線のフィッティング関数を示し、ここで、ＴＡはＡ領域の周期であり、ＴＢはＢ領域の周期であり、ｘ座標はＡ領域及びＢ領域の幅方向における座標を示す。フィッティングアルゴリズムにより、Ａ領域の半周期［ｘ０，ｘ１］における複数の点の座標及び測定された膜厚を用いて特定されたフィッティング関数の式は、以下の通りであるとする。
ｆ（ｘ）＝ａ０＋ａ１（ｘ−ｘ０）＋ａ２（ｘ−ｘ０）２＋ａ３（ｘ−ｘ０）３
ここで、ａ０、ａ１、ａ２及びａ３は、フィッティングアルゴリズムにより得られた係数である。こうすると、Ａ領域の他の半周期［ｘ１，ｘ２］におけるフィッティング関数の数式は、以下のように表される。
ｆ（ｘ）＝ａ０＋ａ１（ＴＡ＋ｘ０−ｘ）＋ａ２（ＴＡ＋ｘ０−ｘ）２＋ａ３（ＴＡ＋ｘ０−ｘ）３
能動層のＳ／ｔ又はＷ／ｔ比率はＡ領域及びＢ領域において均一に保持されるので、Ａ領域及びＢ領域からなる１つの周期［ｘ０，ｘ３］において、能動層の重なり面積Ｓが位置により変化する曲線の数式ｇ（ｘ）は、以下のように表される。
ここで、（Ｓ０／ａ０）はＢ領域における能動層のＳ／ｔの比の値である。これに対し、能動層チャネル領域の幅Ｗが位置により変化する曲線の数式ｈ（ｘ）は、以下のように表される。
ここで、（Ｗ０／ａ０）はＢ領域における能動層チャネル領域のＷ／ｔの値である。他の周期範囲にあるｘについても、同様である。注意すべきことは、１つのＴＦＴが占める空間範囲内において、座標ｘは一定の変化範囲を持つ。例えば、１０μｍのＴＦＴについては、５μｍのところの厚みを取ってＴＦＴ全体の厚みにしてもよく、０〜１０μｍ範囲の厚みの平均値を取ってＴＦＴ全体の厚みにしてもよい。また、本例示の回転ターゲットマグネトロンスパッタリング装置の場合、Ｂ領域における能動フィルムの厚みの位置による変化は非常に小さいので、Ｂ領域の膜厚が位置により変化する状況に対して関数フィッティングを行う必要はない。しかしながら、例えば、他のプロセスを採用して形成された能動フィルムの膜厚について、膜厚の大きい領域及び膜厚の小さい領域の少なくとも一つの領域において、位置による膜厚の変化が大きければ（例えば、予定位置変化量に対応する膜厚変化量が予定閾値より大きい）、当該少なくとも一つの領域に対して関数フィッティングを行ってもいい。
注意すべきことは、本開示は前述した例示に限られない。まず、能動フィルムの膜厚の異なる位置においての違いを起こすプロセスはマグネトロンスパッタリングに限られなく、他のスパッタリング（例えば、マグネトロンを使用していない一般的なスパッタリング）であってもよく、又は他の成膜プロセス（例えば、蒸着）であってもよい。次に、本開示の原理を適用できるアレイ基板はＯＬＥＤアレイ基板に限られない。他の例示として、アレイ基板はＬＣＤ表示パネルに用いられるアレイ基板であってもよい。上記のＯＬＥＤアレイ基板と同様に、当該ＬＣＤアレイ基板は、複数本の走査ライン及び複数本のデータラインを含み、これらにより複数の矩形状の画素ユニットに区切られてもよい。画素ユニットのそれぞれは、スイッチングＴＦＴと、保持キャパシタＣと、液晶層とを含む。当該ＬＣＤアレイ基板を備える表示パネルが正常的に動作する際に、例えば、ハイレベルＶＧＨを持つ信号で走査ラインのそれぞれを順次に駆動して、当該走査ラインに接続された全てのスイッチングＴＦＴを導通させる。走査ラインの走査に同期して、各データラインはデータ信号電圧を導通されたスイッチングＴＦＴを介して保持キャパシタに記録する。当該走査ラインの走査が終了すると、スイッチングＴＦＴはオフにされ、記録されたデータ信号電圧は保持され、次のフレムの走査が開始するまで続けて液晶層を駆動する。本開示の実施例を当該ＬＣＤアレイ基板に適用することで、異なる膜厚を持つ領域において形成されたスイッチングＴＦＴのソース‐ドレイン間電流は同じ駆動条件において均一に保持できるので、ソース‐ドレイン間電流により保持キャパシタに記録されたデータ信号電圧も均一に保持され、ＬＣＤ表示パネルの表示効果が改善される。さらに他の例示として、アレイ基板は電気湿潤表示パネルのアレイ基板に用いられてもよい。
また、ＯＬＥＤアレイ基板は２Ｔ１Ｃ（２つのＴＦＴ、１つのキャパシタ）の配置に限られなく、３Ｔ１Ｃ（３つのＴＦＴ、１つのキャパシタ）の配置又はＴＦＴを含む各種類の他の従来の配置であってもよい。そして、上記のＯＬＥＤアレイ基板の実施例において、駆動ＴＦＴのチャネル領域の幅Ｗのみを調節してもよく、または、駆動ＴＦＴのチャネル領域の幅ＷもスイッチングＴＦＴのチャネル領域の幅Ｗも調節して、さらに表示効果を改善してもよい。また、アレイ基板上に設けられたＴＦＴは画素ユニットを制御するための駆動ＴＦＴ及びスイッチングＴＦＴに限られなく，例えば、走査ライン及び／又はデータラインを制御するための駆動モジュール中のＴＦＴであってもよい。要するに、ＴＦＴの製作時に形成された能動フィルムの厚みが、異なる位置において違いがあり、且つ、当該ＴＦＴの導通状態において、能動層中にＵ字型電流回路が存在すれば、本開示の原理はＴＦＴが設けられた任意のタイプのアレイ基板に適用できることは、当業者にとって、明らかなことである。そして、チャネル領域の幅Ｗが膜厚ｔに従って調節されるＴＦＴは、アレイ基板上のいずれか１つの機能を実行するＴＦＴ又はそれらの組み合わせであってもよい。
つまり、本開示の少なくとも一つの実施例は、フィルムトランジスタを含み、且つ、少なくとも第１の領域及び第２の領域を有するアレイ基板を提供する。フィルムトランジスタの能動層の厚みに対するソース又はドレインと能動層との間の重なり面積の比率が、前記第１の領域及び第２の領域において均一に保持されるように、前記第１の領域におけるフィルムトランジスタの能動層の厚みは、前記第２の領域におけるフィルムトランジスタの能動層の厚みより大きく、且つ、前記第１の領域におけるフィルムトランジスタのソース又はドレインと能動層との間の重なり面積は、前記第２の領域におけるフィルムトランジスタのソース又はドレインと能動層との間の重なり面積より大きい。
ＩＩ．表示パネル及び表示装置
本開示の実施例による表示パネルは、以上の第Ｉ部分において記述したアレイ基板を含む。これに対し、本開示の実施例による表示装置（例えば、ＯＬＥＤ表示装置、ＬＣＤ表示装置等）も以上の第Ｉ部分において記述したアレイ基板を含む。以上の第Ｉ部分において記述したアレイ基板を採用したので、当該表示パネル及び表示装置の表示効果を改善でき、ここでは、説明を繰り返さない。
ＩＩＩ．アレイ基板の製作方法
図５は本開示の実施例によるアレイ基板の製作方法のフローチャートである。図５に示されたように、アレイ基板の製作方法は、ステップ５０２、５０４及び５０６を含む。
ステップ５０２において、ベース基板において能動層の厚みが位置により変化する状況を取得する。前記能動層は、少なくとも厚みの大きい第１の領域及び厚みの小さい第２の領域を有する。例えば、前述したように、当該ステップ５０２は以下の２つのサブステップを含んでもよい。第１のサブステップにおいて、ベース基板と同様のテスト用基板上に能動フィルムを形成する。テスト用基板上に能動フィルムを直接形成してもよく、ＴＦＴの正常的な製作中の第１のステップから能動フィルムの形成が終了するまで実行してもよい。第２のサブステップにおいて、前記第１の領域及び第２の領域における能動フィルムの厚みを測定する。当該ステップは、任意の従来の膜厚を測定する技術により実現できる。
次に、ステップ５０４において、前記変化する状況により、能動層の厚みに対する前記重なり面積の比率が第１の領域及び第２の領域において均一に保持されるように、形成すべきフィルムトランジスタのソース又はドレインと能動層との間の重なり面積を特定する。前述したように、本開示の一実施例において、重なり部分の幅ｄは固定値である。このような場合、前記変化する状況により、能動層の厚みに対する能動層チャネル領域の幅の比率が第１の領域及び第２の領域において均一に保持されるように、形成すべき能動層チャネル領域の幅を特定する。
また、前述したように、第１及び第２の領域における各ＴＦＴに対応する位置の厚みを測定してもよいが、この場合、非常に大量の位置における厚みを測定する必要がある。効率を向上させるために、相対的に大きいピッチ（例えば、３００〜５００μｍ毎）毎に一度厚みを測定し、測定された厚み値により膜厚が位置により変化する曲線のフィッティング関数を特定してもよい。フィッティング関数の詳細及びフィッティング関数により能動層の重なり面積又はチャネル領域の幅を特定する詳細については、以上の第Ｉ部分において既に詳細的に説明したので、ここでは説明を繰り返さない。
ステップ５０６において、形成されたフィルムトランジスタが特定された重なり面積を有するように、ベース基板上にフィルムトランジスタを形成する。これに対し、上記重なり部分の幅ｄが固定値である実施例においては、形成された能動層チャネル領域が特定された幅を持つように、ベース基板上にフィルムトランジスタを形成する。例えば、フィルムトランジスタを形成するための１つ又は複数のマスクを設計し、作製して、特定された重なり面積Ｓ又はチャネル領域の幅Ｗを実現してもよい。
一つの例示として、フィルムトランジスタの実現は図６に示されたようにしてもよく、これは図３に示されたボトムゲートスタガ型ＴＦＴに対応する。この場合、フィルムトランジスタの形成はステップ６０２〜６１０を含む。ステップ６０２において、ベース基板上にゲートを形成する。これは堆積及びフォトリソグラフィプロセスにより実現できる。例えば、ゲート材料層の堆積、フォトレジストの塗布、マスクを用いた露光、現像液による現像、エッチング液によるエッチング、及びフォトレジストの剥離を順次に実行することにより、ベース基板上にゲートを形成することができる。ステップ６０４において、ゲート上にゲート絶縁層を形成する。これは堆積プロセスにより実現でき、又は堆積及びフォトリソグラフィプロセスにより実現できる。ステップ６０６において、ゲート絶縁層上に能動フィルムを形成する。これはスパッタリング又は蒸着等のプロセスにより実現できる。ステップ６０８において、能動フィルムをパターニングして能動層を形成する。これはフォトリソグラフィプロセスにより実現できる。ステップ６１０において、能動層上にソース及びドレインを形成する。これは堆積及びフォトリソグラフィプロセスにより実現できる。
しかしながら、本開示は前述した例示に限られない。他の例示として、ステップ５０２及び５０４はステップ５０６の実行中に実行されてもよい。例えば、図６に示された例示において、まず、能動層を形成した後、ソース及びドレインを形成する。したがって、ステップ５０２及び５０４は能動フィルム又は能動層の形成後（即ち、図６のステップ６０６又は６０８の後）に実行されてもよい。このようにして、ステップ５０４において形成すべき能動層の重なり面積又はチャネル領域の幅を特定した後、ステップ６１０においてソース及びドレインを形成して、特定された重なり面積又はチャネル領域の幅を実現してもよい。前述したように、例えば、ソース及び／又はドレインを形成するためのマスクを設計し、作製して、特定された重なり面積又はチャネル領域の幅を実現してもよい。
要するに、本開示の少なくとも一つの実施例は、ベース基板において能動層の厚みが位置により変化する状況を取得することを含む、アレイ基板の製作方法を提供する。前記能動層は、少なくとも厚みの大きい第１の領域及び厚みの小さい第２の領域を有する。前記製作方法は前記変化する状況により、フィルムトランジスタの能動層の厚みに対するソース又はドレインと能動層との間の重なり面積の比率が前記第１の領域及び第２の領域において均一に保持されるように、形成すべき前記重なり面積を特定することをさらに含む。前記製作方法は、形成されたフィルムトランジスタが特定された重なり面積を有するように、ベース基板上にフィルムトランジスタを形成することをさらに含む。
このようにして、フィルムトランジスタの能動層の厚みに対するソース又はドレインと能動層との間の重なり面積の比率は第１の領域及び第２の領域において均一に保持されるので、第１の領域及び第２の領域において形成されたフィルムトランジスタの能動層の厚みの違いによるソース‐ドレイン間電流の違いを避けることができ、画素ユニットに対するアレイ基板の制御を第１の領域及び第２の領域において均一に保持して、表示効果を改善できる。
注意すべきことは、以上は本開示の例示的な実施の形態であり、本開示の範囲を制限するものではなく、本開示の範囲は添付された請求の範囲のより示される。
３０２ ゲート
３０４ ゲート絶縁層
３０６ 能動層
３０８ ソース
３１０ ドレイン

Claims (15)

  1. フィルムトランジスタを含むアレイ基板であって、
    前記アレイ基板は少なくとも第１の領域及び第２の領域を有し、
    フィルムトランジスタの能動層の厚みに対するソース又はドレインと能動層との間の重なり面積の比率が、前記第１の領域及び第２の領域において均一に保持されるように、前記第１の領域におけるフィルムトランジスタの能動層の厚みは、前記第２の領域におけるフィルムトランジスタの能動層の厚みより大きく、且つ、前記第１の領域におけるフィルムトランジスタのソース又はドレインと能動層との間の重なり面積は、前記第２の領域におけるフィルムトランジスタのソース又はドレインと能動層との間の重なり面積より大きい、
    アレイ基板。
  2. フィルムトランジスタのソース又はドレインと能動層との間の重なり部分の長さは能動層チャネル領域の幅であり、且つ、前記重なり部分の幅は固定値であり、
    フィルムトランジスタの能動層チャネル領域の幅と能動層の厚みとの比率は、前記第１の領域及び第２の領域において均一に保持される、
    請求項１に記載のアレイ基板。
  3. 前記第１の領域及び第２の領域の少なくとも一方の領域における各フィルムトランジスタの能動層の厚みが能動層の位置により変化する曲線はフィッティング関数により示され、且つ、前記少なくとも一方の領域における各フィルムトランジスタのソース又はドレインと能動層との間の重なり面積は、前記フィッティング関数に関して比例して変化する、
    請求項１に記載のアレイ基板。
  4. 前記第１の領域及び第２の領域の少なくとも一方の領域における各フィルムトランジスタの能動層の厚みが能動層の位置により変化する曲線はフィッティング関数により示され、且つ、前記少なくとも一方の領域における各フィルムトランジスタの能動層チャネル領域の幅は、前記フィッティング関数に関して比例して変化する、
    請求項２に記載のアレイ基板。
  5. 前記第１の領域及び第２の領域は周期的に交互に配列される、
    請求項１から４のいずれか一項に記載のアレイ基板。
  6. 前記フィルムトランジスタは、
    有機発光ダイオードに駆動電流を印加するための駆動フィルムトランジスタと、
    前記駆動フィルムトランジスタに駆動電圧を印加するためのスイッチングフィルムトランジスタと、
    を含む、
    請求項１から５のいずれか一項に記載のアレイ基板。
  7. 前記フィルムトランジスタは、液晶層にデータ電圧を印加するためのスイッチングフィルムトランジスタを含む、
    請求項１から５のいずれか一項に記載のアレイ基板。
  8. ベース基板において、少なくとも厚みの大きい第１の領域及び厚みの小さい第２の領域を有する能動層の厚みが位置により変化する状況を取得することと、
    前記変化する状況により、フィルムトランジスタの能動層の厚みに対するソース又はドレインと能動層との間の重なり面積の比率が前記第１の領域及び第２の領域において均一に保持されるように、形成すべき前記重なり面積を特定することと、
    前記ベース基板上に、形成されるフィルムトランジスタが特定された重なり面積を有するように、フィルムトランジスタを形成することと、
    を含む、
    アレイ基板の製作方法。
  9. フィルムトランジスタのソース又はドレインと能動層との間の重なり部分の長さは能動層チャネル領域の幅であり、且つ、前記重なり部分の幅は固定値であり、
    前記重なり面積を特定することは、
    能動層の厚みに対する能動層チャネル領域の幅の比率が前記第１の領域及び第２の領域において均一に保持されるように、形成すべき能動層チャネル領域の幅を特定すること、
    を含む、
    請求項８に記載の製作方法。
  10. ベース基板において能動層の厚みが位置により変化する状況を取得することは、
    前記ベース基板と同様のテスト用基板上に能動フィルムを形成することと、
    前記第１の領域及び第２の領域における能動フィルムの厚みを測定することと、
    を含む、
    請求項８に記載の製作方法。
  11. 前記重なり面積を特定することは、
    測定された能動フィルムの厚みにより、前記第１の領域及び第２の領域の少なくとも一方の領域における能動層の厚みが能動層の位置により変化する曲線のフィッティング関数を特定することと、
    前記重なり面積が前記フィッティング関数に関して比例して変化するように、前記少なくとも一方の領域における前記重なり面積を特定することと、
    を含む、
    請求項１０に記載の製作方法。
  12. ベース基板において能動層の厚みが位置により変化する状況を取得することは、
    前記ベース基板と同様のテスト用基板上に能動フィルムを形成することと、
    前記第１の領域及び第２の領域における能動フィルムの厚みを測定することと、
    を含む、
    請求項９に記載の製作方法。
  13. 形成すべき能動層チャネル領域の幅を特定することは、
    測定された能動フィルムの厚みにより、前記第１の領域及び第２の領域の少なくとも一方の領域における能動層の厚みが能動層の位置により変化する曲線のフィッティング関数を特定することと、
    前記能動層チャネル領域の幅が前記フィッティング関数に関して比例して変化するように、前記少なくとも一方の領域における能動層チャネル領域の幅を特定することと、
    を含む、
    請求項１２に記載の製作方法。
  14. ベース基板上にフィルムトランジスタを形成することは、
    前記ベース基板上にゲートを形成することと、
    前記ゲート上にゲート絶縁層を形成することと、
    前記ゲート絶縁層上に能動フィルムを形成することと、
    前記能動フィルムをパターニングして能動層を形成することと、
    前記能動層上にソース及びドレインを形成することと、
    を含む、
    請求項８から１３のいずれか一項に記載の製作方法。
  15. 能動フィルム又は能動層の形成後、前記変化する状況を取得し、前記重なり面積を特定する、
    請求項１４に記載の製作方法。
JP2018501215A 2016-09-26 2017-06-23 アレイ基板及びその製作方法 Active JP7036710B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610849162.1 2016-09-26
CN201610849162.1A CN106356378B (zh) 2016-09-26 2016-09-26 阵列基板及其制作方法
PCT/CN2017/089717 WO2018054111A1 (zh) 2016-09-26 2017-06-23 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
JP2019531589A true JP2019531589A (ja) 2019-10-31
JP7036710B2 JP7036710B2 (ja) 2022-03-15

Family

ID=57859270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018501215A Active JP7036710B2 (ja) 2016-09-26 2017-06-23 アレイ基板及びその製作方法

Country Status (4)

Country Link
US (1) US10559601B2 (ja)
JP (1) JP7036710B2 (ja)
CN (1) CN106356378B (ja)
WO (1) WO2018054111A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356378B (zh) * 2016-09-26 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
CN109713043A (zh) * 2017-10-25 2019-05-03 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
CN108987258A (zh) * 2018-07-19 2018-12-11 京东方科技集团股份有限公司 氧化物半导体层的制备方法及装置
CN110299103A (zh) * 2019-06-28 2019-10-01 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267662A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 相補型薄膜半導体装置およびそれを用いた画像情報処理装置
JP2008235876A (ja) * 2007-02-22 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009004733A (ja) * 2007-05-18 2009-01-08 Canon Inc インバータの作製方法及びインバータ
US20110227878A1 (en) * 2008-11-20 2011-09-22 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing same, and display device using semiconductor device
US20120256185A1 (en) * 2009-12-21 2012-10-11 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof, and display device
CN106356378A (zh) * 2016-09-26 2017-01-25 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
US20170098667A1 (en) * 2015-03-27 2017-04-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. Low temperature poly-silicon tft substrate structure and manufacture method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2326019A (en) * 1997-06-03 1998-12-09 Philips Electronics Nv Thin film transistor
US7385223B2 (en) * 2003-04-24 2008-06-10 Samsung Sdi Co., Ltd. Flat panel display with thin film transistor
JP2005108930A (ja) * 2003-09-29 2005-04-21 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4321557B2 (ja) * 2006-07-06 2009-08-26 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
JP5111949B2 (ja) * 2007-06-18 2013-01-09 株式会社日立製作所 薄膜トランジスタの製造方法及び薄膜トランジスタ装置
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
CN103489826B (zh) * 2013-09-26 2015-08-05 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
KR20160038150A (ko) * 2014-09-29 2016-04-07 삼성디스플레이 주식회사 표시장치
KR20160044168A (ko) * 2014-10-14 2016-04-25 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN105116653B (zh) * 2015-09-14 2019-02-15 深超光电（深圳）有限公司 显示面板
CN206022363U (zh) * 2016-09-26 2017-03-15 合肥鑫晟光电科技有限公司 阵列基板、显示面板和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267662A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 相補型薄膜半導体装置およびそれを用いた画像情報処理装置
JP2008235876A (ja) * 2007-02-22 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009004733A (ja) * 2007-05-18 2009-01-08 Canon Inc インバータの作製方法及びインバータ
US20110227878A1 (en) * 2008-11-20 2011-09-22 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing same, and display device using semiconductor device
US20120256185A1 (en) * 2009-12-21 2012-10-11 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof, and display device
US20170098667A1 (en) * 2015-03-27 2017-04-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. Low temperature poly-silicon tft substrate structure and manufacture method thereof
CN106356378A (zh) * 2016-09-26 2017-01-25 合肥鑫晟光电科技有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
CN106356378A (zh) 2017-01-25
CN106356378B (zh) 2023-10-27
US20190221588A1 (en) 2019-07-18
US10559601B2 (en) 2020-02-11
WO2018054111A1 (zh) 2018-03-29
JP7036710B2 (ja) 2022-03-15

Similar Documents

Publication Publication Date Title
JP7036710B2 (ja) アレイ基板及びその製作方法
CN100381932C (zh) 薄膜晶体管
US8691639B2 (en) Manufacture methods of thin film transistor and array substrate and mask
US20160247821A1 (en) Array substrate and its manufacturing method, display device
CN104576761A (zh) 薄膜晶体管及其制造方法、显示基板和显示装置
US10347660B2 (en) Array substrate and manufacturing method thereof
WO2017177498A1 (zh) Tft基板及其制作方法
US20160013209A1 (en) Thin Film Transistor and Mnaufacturing Method Thereof, Array Substrate and Display Device
CN101677094B (zh) Tft性能测试装置及其制造方法和tft性能测试方法
CN104216182A (zh) 阵列基板及其制造方法和显示面板
CN104932159A (zh) 显示基板及其制造方法、驱动方法和显示装置
US11088283B2 (en) Thin film transistor, method of fabricating thin film transistor and array substrate
US20180151749A1 (en) Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
US9891495B2 (en) Array substrate and fabricating method thereof, and display panel
CN105097673A (zh) Tft基板结构的制作方法
CN206022363U (zh) 阵列基板、显示面板和显示装置
US20160327840A1 (en) Array substrate, display device and method for manufacturing array substrate
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN109634006B (zh) Tft阵列基板的制作方法及tft阵列基板
CN105185839A (zh) Tft及其制造方法、驱动电路和显示装置
WO2020207198A1 (zh) 阵列基板及其制备方法、显示装置
CN104091804B (zh) 一种阵列基板及其制作方法、显示装置
CN106898654B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US9691836B2 (en) Pixel unit, array substrate, display device and method for manufacturing the same including MoW/Cu/MoW conductive line

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220303

R150 Certificate of patent or registration of utility model

Ref document number: 7036710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150