JP2019526064A - 半導体製造プロセスのための計測方法および装置 - Google Patents
半導体製造プロセスのための計測方法および装置 Download PDFInfo
- Publication number
- JP2019526064A JP2019526064A JP2018563524A JP2018563524A JP2019526064A JP 2019526064 A JP2019526064 A JP 2019526064A JP 2018563524 A JP2018563524 A JP 2018563524A JP 2018563524 A JP2018563524 A JP 2018563524A JP 2019526064 A JP2019526064 A JP 2019526064A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- etching
- lithography
- overlay
- asymmetric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
該リソグラフィステップは、
・機構のパターンを画定するリソグラフィマスクを適用することと、
・前記マスクを介してレジスト層を光源に露光して、印刷されたパターン機構を得ることと、を含み、
該方法は、
‐マスクに、リソグラフィステップ後にレジスト層での印刷されたマーク機構(即ち、各非対称マークのための印刷されたマークパターン)が得られ、エッチングステップ後にエッチングされたマーク機構が得られる1つ以上の非対称マークを含ませるステップを含み、
・印刷されたマーク機構の位置は、リソグラフィステップで適用される1つ以上のリソグラフィパラメータの設定値に依存し、
・エッチングされたマーク機構の位置は、エッチングステップで適用される1つ以上のエッチングパラメータの設定値に依存し、
さらに、
‐1つ以上のテストウエハ上で、前記リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる「設定」値について、印刷及び/又はエッチングされたマーク機構の位置またはその代表値を決定するステップと、
‐リソグラフィパラメータ及び/又はエッチングパラメータの同じ複数の設定値について、パターン化層の1つ以上のパターン機構の寸法を決定するステップと、
‐印刷及び/又はエッチングされた非対称マーク機構の位置(即ち、前記位置を代表する値)を、リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる設定値と相関させる1つ以上の第1パラメータモデルを決定するステップと、
‐測定された機構寸法を、リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる値と相関させる1つ以上の第2パラメータモデルを決定するステップと、
‐1つ以上の第1パラメータモデルを反転させるステップと、を含む。
‐製造ウエハ上でリソグラフィステップおよびエッチングステップを実行し、同じ印刷及び/又はエッチングされた非対称マーク機構の位置を決定するステップと、
‐反転した1つ以上の第1モデルから、リソグラフィパラメータ及び/又はエッチングパラメータの「取得」値のセットを計算するステップと、
‐1つ以上の第2パラメータモデルに「取得」値を適用することによって、製造ウエハ上の1つ以上の特性機構の寸法を決定するステップとを含む。
該方法ステップ『1つ以上のテストウエハ上で、前記リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる「設定」値について、印刷及び/又はエッチングされたマーク機構の位置またはその代表値を決定するステップ』において、印刷及び/又はエッチングされたマーク機構の得られたペアの位置を代表する値が決定され、
前記値は、オーバーレイ測定によって得られる、印刷及び/又はエッチングされた機構
の前記ペア間の距離の関数であり、
前記値は、「擬似オーバーレイ応答」と称される。好ましくは、前記距離は、反対向きの非対称マークのペア、または対称マークおよび非対称マークのペアの重心間の距離として決定される。擬似オーバーレイ応答は、基準値に対する距離のシフトでもよく、または距離自体でもよい。
1つのIBOターゲットは、複数の異なる非対称マーク及び/又は、異なる配向にある同じ非対称マークの複数の複製を含み、リソグラフィパラメータ及び/又はエッチングパラメータの関数として、複数の擬似オーバーレイ応答を取得できる。実施形態によれば、前記IBOターゲットの1つ以上は、中央ポイントの周りに配置された同じマークの複製の1つ以上の十文字形状または風車(wind-mill)形状のクラスター(cluster)を含む。
1つのDBOターゲットは、インターリーブ式(interleaved)のグレーティングのペアを含み、各グレーティングは、近接して繰り返し方法で配置された2つのマーク(A,B)で形成され、
マーク(A,B)の少なくとも1つは、非対称マークであり、
2つの近接するマークA,B間の距離は、第2グレーティングと比較して第1グレーティングにおいて異なっており、
前記距離間の差は、予め定義されている。更なる実施形態によれば、DBOターゲットが、インターリーブ式グレーティングの前記ペアの2つを含み、第1ペアは、第2ペアに対して垂直に配向している。
‐特性機構寸法の決定は、1つ以上の製造ウエハ上に製造されたチップ上で行われ、
‐前記特性機構寸法は、製造許容誤差に基づいて検証され、
‐検証結果は、リソグラフィパラメータ及び/又はエッチングパラメータの更新値を計算するために使用され、更新値は、特性機構寸法を前記許容誤差内に維持するように構成され、
‐更新値は、1つ以上の後続チップの製造に適用される。
‐上記方法によって第1および第2機構の寸法を決定するステップと、
‐第1層と第2層との間のオーバレイ誤差を決定するステップと、
‐第1ステップで決定された第1および第2機構の寸法を考慮して、オーバーレイ誤差に基づいてエッジ配置誤差を決定するステップと、を含む。
第1部分は、第1マスクに設けられたマークを含み、第2部分は、第2マスクに設けられたマークを含み、
第1層と第2層の間のオーバーレイ誤差の測定値は、第1部分および第2部分から得られる印刷及び/又はエッチングされたマークの機構間で測定されたオーバーレイ値から得られる。オーバーレイ誤差は、各層での対称マークの相対的な層間(layer-to-layer)配置、または各層での対向する非対称マークの合計の間の相対的な層間配置のいずれかを用いて決定できる。
‐EPEの決定は、方法の較正ステップによって決定された第1および第2パラメータモデルに基づいて、1つ以上の製造ウエハ上に製造されたチップ上で行われ、
‐前記は、製造許容誤差に基づいて検証され、
‐検証結果は、リソグラフィパラメータ及び/又はエッチングパラメータの更新値を計算するために使用され、更新値は、EPEを前記許容誤差内に維持するように構成され、
‐更新値は、1つ以上の後続チップの製造に適用される。
マーク(A,B)の少なくとも1つは非対称マークであり、
2つの近接するマークA,B間の距離は、第2グレーティングと比較して第1グレーティングにおいて異なっており、
前記距離間の差は、予め定義されている。更なる実施形態によれば、本発明に係るDBOターゲットは、インターリーブ式グレーティングの前記ペアの2つを含み、第1ペアは、第2ペアに対して垂直に配向している。
●装置に適用されたリソグラフィマスクに含まれる非対称の計測マークから得られる、印刷されたマークパターンおよびエッチングされたマークパターンの位置を決定するように構成された計測ツールと、
●検証ユニット上で実行した場合、少なくとも下記ステップを実行するためのコンピュータプログラムを備えたメモリを含むコンピュータ実装の検証ユニットと、を備える。
○計測ツールを介して、複数の非対称マークにそれぞれ関連する複数の位置代表値を取得するステップ。
○位置代表値を前記パラメータにリンクさせる第1パラメータモデルに基づいて、リソグラフィパラメータ及び/又はエッチングパラメータの値を計算するステップ。
○リソグラフィパラメータ及び/又はエッチングパラメータを前記特性寸法にリンクさせる第2パラメータモデルに基づいて、ウエハ上の機構の特性寸法を計算するステップ。
○特性寸法を許容誤差と比較して評価するステップ。
δ=S−Sref 図2aの場合
2δ=S−Sref 図2bの場合
・グレーティング30内の印刷又はエッチングされたマークパターンA,B間の距離は、0.5P+ΔD+δである。
・グレーティング31内の印刷又はエッチングされたマークパターンA,B間の距離は、0.5P−ΔD+δである。
ΔI1=κ(ΔD+δ)
ΔI2=κ(−ΔD+δ)
κ=(ΔI1−ΔI2)/2ΔD
δ=ΔD(ΔI1+ΔI2)/(ΔI1−ΔI2)
‐計測ツールを介して、複数の非対称マークにそれぞれ関連する複数の位置代表値を取得するステップ。
‐位置代表値を前記パラメータにリンクさせる第1パラメータモデルに基づいて、リソグラフィパラメータ及び/又はエッチングパラメータの値を計算するステップ。
‐リソグラフィパラメータ及び/又はエッチングパラメータを前記特性寸法にリンクさせる第2パラメータモデルに基づいて、前記ウエハ上の機構の特性寸法を計算するステップ。
‐特性寸法を許容誤差と比較して評価するステップ。
Claims (26)
- 半導体製造ウエハ上に製造されたチップのパターン化層での機構の寸法を決定するための方法であって、層の製造は、リソグラフィステップとエッチングステップとを含み、
該リソグラフィステップは、
・機構のパターンを画定するリソグラフィマスクを適用することと、
・前記マスクを介してレジスト層を光源に露光して、印刷されたパターン機構を得ることと、を含み、
該方法は、
‐マスクに、リソグラフィステップ後にレジスト層において印刷されたマーク機構が得られ、エッチングステップ後にエッチングされたマーク機構が得られる1つ以上の非対称マークを含ませるステップを含み、
・印刷されたマーク機構の位置は、リソグラフィステップで適用される1つ以上のリソグラフィパラメータの設定値に依存し、
・エッチングされたマーク機構の位置は、エッチングステップで適用される1つ以上のエッチングパラメータの設定値に依存し、
さらに、
‐1つ以上のテストウエハ上で、前記リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる「設定」値について、印刷及び/又はエッチングされたマーク機構の位置またはその代表値を決定するステップと、
‐リソグラフィパラメータ及び/又はエッチングパラメータの同じ複数の設定値について、パターン化層の1つ以上の特性機構の寸法を決定するステップと、
‐印刷及び/又はエッチングされた非対称マーク機構の位置を、リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる設定値と相関させる第1パラメータモデルを決定するステップと、
‐測定された特性機構寸法を、リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる値と相関させる第2パラメータモデルを決定するステップと、
‐第1パラメータモデルを反転させるステップと、
‐製造ウエハ上でリソグラフィステップおよびエッチングステップを実行し、同じ印刷及び/又はエッチングされた非対称マーク機構の位置を決定するステップと、
‐反転したモデルから、リソグラフィパラメータ及び/又はエッチングパラメータの「取得」値のセットを計算するステップと、
‐第2パラメータモデルに「取得」値を適用することによって、製造ウエハ上の1つ以上の特性機構の寸法を決定するステップと、を含む方法。 - マークは、対称マークおよび非対称マークの少なくとも1つのペア、または反対向きの非対称マークの少なくとも1つのペアを含み、
該方法ステップ『1つ以上のテストウエハ上で、前記リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる「設定」値について、印刷及び/又はエッチングされたマーク機構の位置またはその代表値を決定するステップ』において、印刷及び/又はエッチングされたマーク機構の得られたペアの位置を代表する値が決定され、
前記値は、オーバーレイ測定によって得られる、印刷及び/又はエッチングされた機構の前記ペア間の距離の関数であり、
前記値は、「擬似オーバーレイ応答」と称される請求項1記載の方法。 - 前記オーバーレイ測定は、画像ベースのオーバーレイ(IBO)測定である請求項2記載の方法。
- オーバーレイ測定は、非対称マークの画像の重心の決定に基づいている請求項3記載の方法。
- マークは、パターン化層の内部または近傍に位置する1つ以上のIBOターゲットに配置され、
1つのIBOターゲットは、複数の異なる非対称マーク及び/又は、異なる配向にある同じ非対称マークの複数の複製を含み、リソグラフィパラメータ及び/又はエッチングパラメータの関数として、複数の擬似オーバーレイ応答を取得できるようにする、請求項3または4記載の方法。 - 前記IBOターゲットの1つ以上は、中央ポイントの周りに配置された同じマークの複製の1つ以上の十文字形状または風車形状のクラスターを含む請求項5記載の方法。
- 前記オーバーレイ測定は、回折ベースのオーバーレイ(DBO)測定である請求項2記載の方法。
- マークは、パターン化層の内部または近傍に位置する1つ以上のDBOターゲットに配置され、
1つのDBOターゲットは、インターリーブ式のグレーティング(30,31)のペアを含み、各グレーティングは、近接して繰り返し方法で配置された2つのマーク(A,B)で形成され、
マーク(A,B)の少なくとも1つは非対称マークであり、
2つの近接するマークA,B間の距離は、第2グレーティングと比較して第1グレーティングにおいて異なっており、
前記距離間の差は、予め定義されている請求項7記載の方法。 - DBOターゲットが、インターリーブ式グレーティングの前記ペアの2つを含み、第1ペア(35,36)は、第2ペア(37,38)に対して垂直に配向している請求項8記載の方法。
- 製造ウエハのパターン化層での追加の機構寸法は、複数の特性機構寸法の補間によって決定される請求項1〜9のいずれかに記載の方法。
- 非対称マークの少なくとも幾つかは、マーク機構を含み、これは、マークパターンの位置または位置代表値の応答のタイプを、1つ以上のリソグラフィパラメータ及び/又はエッチングパラメータの変化に最適化するように寸法設定及び/又は配置され、そのため少なくとも1つの応答が、リソグラフィパラメータ及び/又はエッチングパラメータの1つの関数として単調変化を示す請求項1〜10のいずれかに記載の方法。
- チップは、1つ以上の半導体製造ウエハ上で複数回製造され、
‐特性機構寸法の決定は、1つ以上の製造ウエハ上に製造されたチップ上で行われ、
‐前記特性機構寸法は、製造許容誤差に基づいて検証され、
‐検証結果は、リソグラフィパラメータ及び/又はエッチングパラメータの更新値を計算するために使用され、更新値は、特性機構寸法を前記許容誤差内に維持するように構成され、
‐更新値は、1つ以上の後続チップの製造に適用される、請求項1〜11のいずれかに記載の方法。 - 半導体チップの2つの個々のパターン化層の2つの機構(1,1’)間のエッジ配置誤差を決定する方法であって、
‐請求項1〜11のいずれかに記載の方法によって第1および第2機構の寸法を決定するステップと、
‐第1層と第2層との間のオーバレイ誤差を決定するステップと、
‐第1ステップで決定された第1および第2機構の寸法を考慮して、オーバーレイ誤差に基づいてエッジ配置誤差を決定するステップと、を含む方法。 - 2つの層を製造するためのリソグラフィマスクは、ハイブリッドターゲットの個々の部分を含み、
第1部分(10,20,24)は、第1マスクに設けられたマークを含み、第2部分(11,21,24)は、第2マスクに設けられたマークを含み、
第1層と第2層の間のオーバーレイ誤差の測定値は、第1部分および第2部分から得られる印刷及び/又はエッチングされたマーク機構の間で測定されたオーバーレイ値から得られる請求項13記載の方法。 - チップは、1つ以上の半導体製造ウエハ上で複数回製造され、
‐エッジ配置誤差の決定は、1つ以上の製造ウエハ上に製造されたチップ上で行われ、
‐エッジ配置誤差は、製造許容誤差に基づいて検証され、
‐検証結果は、リソグラフィパラメータ及び/又はエッチングパラメータの更新値を計算するために使用され、更新値は、エッジ配置誤差を前記許容誤差内に維持するように構成され、
‐更新値は、1つ以上の後続チップの製造に適用される、請求項13または14記載の方法。 - リソグラフィパラメータは、露出量値およびデフォーカス値であり、エッチングパラメータは、エッチングバイアスである請求項1〜15のいずれかに記載の方法。
- 半導体ウエハ上の機構のリソグラフィおよびエッチングのための装置であって、
●装置に適用されたリソグラフィマスクに含まれる非対称の計測マークから得られる、印刷されたマークパターンおよびエッチングされたマークパターンの位置を決定するように構成された計測ツールと、
●検証ユニット上で実行した場合、少なくとも下記ステップを実行するためのコンピュータプログラムを備えたメモリを含むコンピュータ実装の検証ユニットと、を備える装置。
○計測ツールを介して、複数の非対称マークにそれぞれ関連する複数の位置代表値を取得するステップ。
○位置代表値を前記パラメータにリンクさせる第1パラメータモデルに基づいて、リソグラフィパラメータ及び/又はエッチングパラメータの値を計算するステップ。
○リソグラフィパラメータ及び/又はエッチングパラメータを前記特性寸法にリンクさせる第2パラメータモデルに基づいて、ウエハ上の機構の特性寸法を計算するステップ。
○特性寸法を許容誤差と比較して評価するステップ。 - 検証ユニットはさらに、評価結果によって要求されるように、前記リソグラフィパラメータ及び/又はエッチングパラメータの1つ以上を更新するように構成される請求項17記載の装置。
- 計測ツールは、IBOツールまたはDBOツールである請求項17または18記載の装置。
- プログラムが検証ユニット上で実行される場合、前記ステップを実行するためのコンピュータプログラムを備えたメモリを備える請求項17〜19のいずれかに記載の検証ユニット。
- プログラムが検証ユニット上で実行される場合、前記ステップを実行するように構成された、請求項20記載の検証ユニットに適用可能なコンピュータプログラム製品。
- 請求項1〜16のいずれかに記載の方法に適用可能な画像ベースのオーバーレイ(IBO)ターゲット。
- 中央ポイントの周りに配置された同じマークの複製の
1つ以上の十文字形状または風車形状のクラスターを含む請求項22記載のIBOターゲット。 - 請求項1〜16のいずれかに記載の方法に適用可能な回折ベースのオーバーレイ(DBO)ターゲット。
- インターリーブ式のグレーティング(30,31)のペアを含み、各グレーティングは、近接して繰り返し方法で配置された2つのマーク(A,B)で形成され、
マーク(A,B)の少なくとも1つは、非対称マークであり、
2つの近接するマークA,B間の距離は、第2グレーティングと比較して第1グレーティングにおいて異なっており、
前記距離間の差は、予め定義されている請求項24記載のDBOターゲット。 - インターリーブ式グレーティングの前記ペアの2つを含み、第1ペア(35,36)は、第2ペア(37,38)に対して垂直に配向している請求項25記載のDBOターゲット。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP16174048.5 | 2016-06-10 | ||
EP16174048 | 2016-06-10 | ||
EP17164311 | 2017-03-31 | ||
EP17164311.7 | 2017-03-31 | ||
PCT/EP2017/064145 WO2017212035A1 (en) | 2016-06-10 | 2017-06-09 | Metrology method and apparatus for a semiconductor manufacturing process |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019526064A true JP2019526064A (ja) | 2019-09-12 |
JP6753958B2 JP6753958B2 (ja) | 2020-09-09 |
Family
ID=59014655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018563524A Active JP6753958B2 (ja) | 2016-06-10 | 2017-06-09 | 半導体製造プロセスのための計測方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10481504B2 (ja) |
JP (1) | JP6753958B2 (ja) |
KR (1) | KR102201794B1 (ja) |
CN (1) | CN109313392B (ja) |
TW (1) | TWI704421B (ja) |
WO (1) | WO2017212035A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10656535B2 (en) * | 2017-03-31 | 2020-05-19 | Imec Vzw | Metrology method for a semiconductor manufacturing process |
JP7438105B2 (ja) * | 2017-09-27 | 2024-02-26 | エーエスエムエル ネザーランズ ビー.ブイ. | デバイス製造方法の制御パラメータを決定する方法、コンピュータプログラム、および、基板にデバイスを製造するためのシステム |
US10483214B2 (en) * | 2018-01-03 | 2019-11-19 | Globalfoundries Inc. | Overlay structures |
EP3657256A1 (en) * | 2018-11-20 | 2020-05-27 | ASML Netherlands B.V. | Methods and patterning devices and apparatuses for measuring focus performance of a lithographic apparatus, device manufacturing method |
US11625565B2 (en) * | 2019-05-09 | 2023-04-11 | Micron Technology, Inc. | Marking integrated circuit package with encoded image for scanning to obtain manufacturing parameters |
EP3800507A1 (en) | 2019-10-04 | 2021-04-07 | Imec VZW | A method for designing a metrology target |
CN113741142A (zh) * | 2020-05-29 | 2021-12-03 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀偏移修正方法及系统和相关设备 |
CN114695087B (zh) * | 2020-12-30 | 2024-05-24 | 科磊股份有限公司 | 一种制造集成电路的方法和系统 |
EP4372468A1 (en) * | 2022-11-21 | 2024-05-22 | Imec VZW | A method for optimizing a parameter applied in a semiconductor fabrication process including a lithography step |
CN117950282A (zh) * | 2024-03-26 | 2024-04-30 | 合肥晶合集成电路股份有限公司 | 控制刻蚀图形偏差的方法和系统 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11102061A (ja) * | 1997-09-26 | 1999-04-13 | Matsushita Electron Corp | 投影露光用フォトマスクパターン、投影露光用フォトマスク、焦点位置検出方法、焦点位置制御方法および半導体装置の製造方法 |
US6027842A (en) * | 1997-08-28 | 2000-02-22 | International Business Machines Corporation | Process for controlling etching parameters |
JP2005189729A (ja) * | 2003-12-26 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | フォトマスクおよびフォーカスモニタ方法 |
JP2005203417A (ja) * | 2004-01-13 | 2005-07-28 | Matsushita Electric Ind Co Ltd | 球面収差測定パターンおよび測定方法 |
US20050168716A1 (en) * | 2004-02-03 | 2005-08-04 | International Business Machines Corporation | Method of patterning process metrology based on the intrinsic focus offset |
JP2006512758A (ja) * | 2002-12-30 | 2006-04-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プロセス窓を最適化するリソグラフィ・パラメータの決定方法 |
JP2006173579A (ja) * | 2004-11-16 | 2006-06-29 | Tokyo Electron Ltd | 露光条件設定方法、基板処理装置およびコンピュータプログラム |
US20120153281A1 (en) * | 2000-08-30 | 2012-06-21 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
US20120224176A1 (en) * | 2011-03-03 | 2012-09-06 | Nanometrics Incorporated | Parallel Acquisition Of Spectra For Diffraction Based Overlay |
US20130208279A1 (en) * | 2012-02-15 | 2013-08-15 | Nanometrics Incorporated | Image based overlay measurement with finite gratings |
WO2015090839A1 (en) * | 2013-12-17 | 2015-06-25 | Asml Netherlands B.V. | Inspection method, lithographic apparatus, mask and substrate |
JP2015146398A (ja) * | 2014-02-04 | 2015-08-13 | 株式会社東芝 | 加工変換差予測装置、加工変換差予測方法および加工変換差予測プログラム |
JP2016503520A (ja) * | 2012-11-30 | 2016-02-04 | エーエスエムエル ネザーランズ ビー.ブイ. | ドーズおよびフォーカス決定方法、検査装置、パターニングデバイス、基板、ならびにデバイス製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6128089A (en) * | 1998-07-28 | 2000-10-03 | International Business Machines Corporation | Combined segmented and nonsegmented bar-in-bar targets |
JP3348783B2 (ja) * | 1999-07-28 | 2002-11-20 | 日本電気株式会社 | 重ね合わせ用マーク及び半導体装置 |
US6571383B1 (en) * | 2000-04-28 | 2003-05-27 | Infineon Technologies, Ag | Semiconductor device fabrication using a photomask designed using modeling and empirical testing |
JP2003142584A (ja) * | 2001-11-05 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法 |
US7695876B2 (en) * | 2005-08-31 | 2010-04-13 | Brion Technologies, Inc. | Method for identifying and using process window signature patterns for lithography process control |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
CN101943865B (zh) * | 2009-07-09 | 2012-10-03 | 上海微电子装备有限公司 | 一种用于光刻设备的对准标记和对准方法 |
NL2011683A (en) * | 2012-12-13 | 2014-06-16 | Asml Netherlands Bv | Method of calibrating a lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product. |
JP6336068B2 (ja) * | 2013-08-07 | 2018-06-06 | エーエスエムエル ネザーランズ ビー.ブイ. | メトロロジ方法および装置、リソグラフィシステムならびにデバイス製造方法 |
US9595419B1 (en) * | 2013-11-27 | 2017-03-14 | Multibeam Corporation | Alignment and registration targets for multiple-column charged particle beam lithography and inspection |
US20150161320A1 (en) * | 2013-12-09 | 2015-06-11 | Spansion Inc. | Scattering bar optimization apparatus and method |
US10359369B2 (en) * | 2014-08-07 | 2019-07-23 | Nova Measuring Instruments Ltd. | Metrology test structure design and measurement scheme for measuring in patterned structures |
-
2017
- 2017-06-09 WO PCT/EP2017/064145 patent/WO2017212035A1/en active Application Filing
- 2017-06-09 US US16/308,363 patent/US10481504B2/en active Active
- 2017-06-09 TW TW106119247A patent/TWI704421B/zh active
- 2017-06-09 CN CN201780035477.5A patent/CN109313392B/zh active Active
- 2017-06-09 KR KR1020187035656A patent/KR102201794B1/ko active IP Right Grant
- 2017-06-09 JP JP2018563524A patent/JP6753958B2/ja active Active
-
2019
- 2019-10-21 US US16/659,034 patent/US20200050112A1/en not_active Abandoned
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6027842A (en) * | 1997-08-28 | 2000-02-22 | International Business Machines Corporation | Process for controlling etching parameters |
JPH11102061A (ja) * | 1997-09-26 | 1999-04-13 | Matsushita Electron Corp | 投影露光用フォトマスクパターン、投影露光用フォトマスク、焦点位置検出方法、焦点位置制御方法および半導体装置の製造方法 |
US20120153281A1 (en) * | 2000-08-30 | 2012-06-21 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
JP2006512758A (ja) * | 2002-12-30 | 2006-04-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プロセス窓を最適化するリソグラフィ・パラメータの決定方法 |
JP2005189729A (ja) * | 2003-12-26 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | フォトマスクおよびフォーカスモニタ方法 |
JP2005203417A (ja) * | 2004-01-13 | 2005-07-28 | Matsushita Electric Ind Co Ltd | 球面収差測定パターンおよび測定方法 |
US20050168716A1 (en) * | 2004-02-03 | 2005-08-04 | International Business Machines Corporation | Method of patterning process metrology based on the intrinsic focus offset |
JP2006173579A (ja) * | 2004-11-16 | 2006-06-29 | Tokyo Electron Ltd | 露光条件設定方法、基板処理装置およびコンピュータプログラム |
US20120224176A1 (en) * | 2011-03-03 | 2012-09-06 | Nanometrics Incorporated | Parallel Acquisition Of Spectra For Diffraction Based Overlay |
US20130208279A1 (en) * | 2012-02-15 | 2013-08-15 | Nanometrics Incorporated | Image based overlay measurement with finite gratings |
JP2016503520A (ja) * | 2012-11-30 | 2016-02-04 | エーエスエムエル ネザーランズ ビー.ブイ. | ドーズおよびフォーカス決定方法、検査装置、パターニングデバイス、基板、ならびにデバイス製造方法 |
WO2015090839A1 (en) * | 2013-12-17 | 2015-06-25 | Asml Netherlands B.V. | Inspection method, lithographic apparatus, mask and substrate |
JP2015146398A (ja) * | 2014-02-04 | 2015-08-13 | 株式会社東芝 | 加工変換差予測装置、加工変換差予測方法および加工変換差予測プログラム |
Also Published As
Publication number | Publication date |
---|---|
KR20190007000A (ko) | 2019-01-21 |
US20190137881A1 (en) | 2019-05-09 |
TWI704421B (zh) | 2020-09-11 |
US10481504B2 (en) | 2019-11-19 |
CN109313392A (zh) | 2019-02-05 |
CN109313392B (zh) | 2021-01-08 |
US20200050112A1 (en) | 2020-02-13 |
TW201812459A (zh) | 2018-04-01 |
WO2017212035A1 (en) | 2017-12-14 |
JP6753958B2 (ja) | 2020-09-09 |
KR102201794B1 (ko) | 2021-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6753958B2 (ja) | 半導体製造プロセスのための計測方法および装置 | |
US10824081B2 (en) | Metrology method for a semiconductor manufacturing process | |
JP6872593B2 (ja) | 計測方法、コンピュータ製品およびシステム | |
JP6855565B2 (ja) | メトロロジレシピ選択 | |
JP6765435B2 (ja) | パターニングプロセスパラメータを決定する方法及び装置 | |
KR102109060B1 (ko) | 리소그래피 프로세스의 파라미터를 측정하는 방법 및 장치, 이러한 방법에서 사용하기 위한 기판 및 패터닝 디바이스 | |
DE102006017938B4 (de) | Fokusüberwachungsverfahren, Photomaske und photolithographisches System | |
JP4954211B2 (ja) | 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法 | |
JP6793840B2 (ja) | メトロロジ方法、装置、及びコンピュータプログラム | |
TWI686682B (zh) | 量測方法、檢測裝置、圖案化器件、微影系統及器件製造方法 | |
JP2002311564A (ja) | 散乱測定を用いてマスクルールを求めるための方法および装置 | |
TW201712447A (zh) | 微影裝置及元件製造方法 | |
US10571812B2 (en) | Method of calibrating focus measurements, measurement method and metrology apparatus, lithographic system and device manufacturing method | |
JP2017508273A (ja) | 要件に対するターゲット及びプロセス感度の分析 | |
KR19990024000A (ko) | 리소그래픽 프로세스에서의 파라미터 제어 프로세스 | |
TW201606444A (zh) | 使用散射術計量之焦點量測 | |
DE102006018074A1 (de) | Photomaske | |
TW201917491A (zh) | 度量衡參數判定及度量衡配方選擇 | |
TW201604646A (zh) | 用於控制來自光刻成像系統之紫外光之焦點的方法和控制器以及利用其形成積體電路之裝置 | |
JP7339826B2 (ja) | マーク位置決定方法、リソグラフィー方法、物品製造方法、プログラムおよびリソグラフィー装置 | |
TWI794312B (zh) | 包括多個微影光罩的組、用於確定光罩之結構之影像的邊緣位置的方法、用於實施此方法的系統、此方法的用途、用於確定多個微影光罩的重疊誤差或相對邊緣放置誤差的方法、用於生產微結構或奈米結構部件的方法、以及根據此方法生產的部件 | |
TW201820048A (zh) | 差分目標設計及用於製程度量衡的方法 | |
EP4372468A1 (en) | A method for optimizing a parameter applied in a semiconductor fabrication process including a lithography step | |
CN117642700A (zh) | 用于低维度数据分析的数据映射的方法和计算机程序 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6753958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |