JP2019526064A - 半導体製造プロセスのための計測方法および装置 - Google Patents

半導体製造プロセスのための計測方法および装置 Download PDF

Info

Publication number
JP2019526064A
JP2019526064A JP2018563524A JP2018563524A JP2019526064A JP 2019526064 A JP2019526064 A JP 2019526064A JP 2018563524 A JP2018563524 A JP 2018563524A JP 2018563524 A JP2018563524 A JP 2018563524A JP 2019526064 A JP2019526064 A JP 2019526064A
Authority
JP
Japan
Prior art keywords
mark
etching
lithography
overlay
asymmetric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018563524A
Other languages
English (en)
Other versions
JP6753958B2 (ja
Inventor
クリストファー・オーシュニット
ヴァンサン・トゥリュフェール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2019526064A publication Critical patent/JP2019526064A/ja
Application granted granted Critical
Publication of JP6753958B2 publication Critical patent/JP6753958B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は、半導体製造ウエハ、即ち、ウエハ上に複数のチップを製造するための製造プロセスで使用されるウエハの上に製造されたチップのパターン化層での機構(feature)の寸法を決定するための方法および装置に関する。パターン化層の製造は、リソグラフィステップとエッチングステップとを含み、パターン化層を製造するために適用されるリソグラフィマスクには、1つ以上の非対称マークが設けられる。印刷されエッチングされたマーク機構の位置は、リソグラフィパラメータおよびエッチングパラメータに対して敏感である。好ましい実施形態によれば、これらの位置の変化は、オーバーレイ(重ね合わせ)測定、即ち、他方のマークに対する一方のマークの位置の変化の測定によって測定される。得られた「擬似」オーバーレイデータは、パラメータモデルにフィッティングされ、一方、特性機構寸法はテストウエハ上で測定される。反転したモデルは、製造ウエハ上の機構寸法の決定を可能にする。2つの異なる層での該方法の適用により、2つの層の機構間のエッジ配置誤差の決定が可能になる。

Description

本発明は、半導体処理に関し、特に、半導体チップの製造中でのリソグラフィプロセス及び/又はエッチングプロセスを監視するための計測方法に関する。
半導体プロセスは、多くのリソグラフィステップおよびエッチングステップを含み、リソグラフィマスクに画定されたパターンが光源に露光され、半導体上に層ごとに構築された層スタック上に堆積されたフォトレジスト膜上にパターンの印刷が得られる。レジストの現像後、エッチングは、例えば、集積回路チップの配線工程(back end of line)スタックのレベルで金属導体パターンを実現するために、スタックの層内にパターンを複製する。現代のプロセス技術における印刷されエッチングされたパターンの機構(feature)寸法は、ナノメートルのオーダーであり、印刷/エッチングされた機構の監視は特定の計測ツールを必要とする。
複数のリソグラフィパラメータに対する機構寸法の依存性は、集中的な研究の対象であった。米国公開第2005/0168716号は、特定のコントロールパターンの限界寸法(critical dimension)を、リソグラフィツールに適用される露出量およびフォーカスの設定値と相関させるパラメータモデルを確立することによって、リソグラフィプロセスを監視する方法を記載している。コントロールパターンの寸法の測定は、走査型電子顕微鏡(SEM)、原子間力顕微鏡(AFM)、光学顕微鏡または他の手段によって行われる。しかしながら、SEMまたはAFMによる機構寸法の決定は時間がかかり、しばしば破壊的である。また、この方法に適用されるコントロールパターンは、設計ルール互換性がない。その結果、製造されたパターンに対するエッチングパラメータの影響は考慮されない。従って、リソグラフィおよびエッチングの後にパターンを検証する、高い信頼性で非侵入的な方法を可能にする代替の方法についてニーズがある。
本発明は、添付の特許項に開示されるような方法に関する。従って、本発明は、半導体製造ウエハ、即ち、ウエハ上に複数のチップを製造するための製造プロセスで使用されるウエハの上に製造されたチップのパターン化層での機構(feature)の寸法を決定するための方法に関する。本文脈において、用語「製造ウエハ」は、本発明の方法に含まれる較正ステップで使用される「テストウエハ」とは区別される。パターン化層の製造は、リソグラフィステップとエッチングステップとを含み、パターン化層を製造するために適用されるリソグラフィマスクには、1つ以上の非対称マークが設けられ、これらは設計ルール互換性があり、即ち、これらはレジスト層に複製され、マークの微細エレメントを含む。印刷されエッチングされたマーク機構の位置は、リソグラフィパラメータおよびエッチングパラメータに対して敏感である。好ましい実施形態によれば、これらの位置の変化は、オーバーレイ(重ね合わせ)測定、即ち、他方のマークに対する一方のマークの位置の変化の測定によって測定される。特に、光学オーバーレイ測定は、高速かつ非破壊的であり、オーバーレイは本質的に差分であるため、関心のあるパターンの下に位置する層の変動からの隔離が達成できる。現在のオーバーレイ測定能力は、定常的に1オングストロームレベルの精度を示す。焦点露光マトリクス(Focus Exposure Matrix: FEM)ウエハ上で得られる「擬似」オーバーレイデータは、エッチングパラメータの変調も含むことがあり、パラメータモデルにフィッティングされ、一方、特性機構寸法はFEM上で測定される。反転したモデルは、製造ウエハ上の機構寸法の決定を可能にする。2つの異なる層への該方法の適用により、2つの層の機構間のエッジ配置誤差の決定が可能になる。
本発明によれば、半導体ウエハ上に製造されたチップのパターン化層での機構の寸法を決定するための方法が提供され、層の製造は、リソグラフィステップとエッチングステップとを含み、
該リソグラフィステップは、
・機構のパターンを画定するリソグラフィマスクを適用することと、
・前記マスクを介してレジスト層を光源に露光して、印刷されたパターン機構を得ることと、を含み、
該方法は、
‐マスクに、リソグラフィステップ後にレジスト層での印刷されたマーク機構(即ち、各非対称マークのための印刷されたマークパターン)が得られ、エッチングステップ後にエッチングされたマーク機構が得られる1つ以上の非対称マークを含ませるステップを含み、
・印刷されたマーク機構の位置は、リソグラフィステップで適用される1つ以上のリソグラフィパラメータの設定値に依存し、
・エッチングされたマーク機構の位置は、エッチングステップで適用される1つ以上のエッチングパラメータの設定値に依存し、
さらに、
‐1つ以上のテストウエハ上で、前記リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる「設定」値について、印刷及び/又はエッチングされたマーク機構の位置またはその代表値を決定するステップと、
‐リソグラフィパラメータ及び/又はエッチングパラメータの同じ複数の設定値について、パターン化層の1つ以上のパターン機構の寸法を決定するステップと、
‐印刷及び/又はエッチングされた非対称マーク機構の位置(即ち、前記位置を代表する値)を、リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる設定値と相関させる1つ以上の第1パラメータモデルを決定するステップと、
‐測定された機構寸法を、リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる値と相関させる1つ以上の第2パラメータモデルを決定するステップと、
‐1つ以上の第1パラメータモデルを反転させるステップと、を含む。
先行するステップは、該方法の較正ステップである。下記ステップは、該方法の「製造ステップ」と称してもよい。較正ステップは1回実行され、第1および第2パラメータモデルおよび反転した第1モデルが得られる。製造ステップは、1つ以上の製造ウエハ上に製造される複数のチップ上の複数の場所に適用してもよく、
‐製造ウエハ上でリソグラフィステップおよびエッチングステップを実行し、同じ印刷及び/又はエッチングされた非対称マーク機構の位置を決定するステップと、
‐反転した1つ以上の第1モデルから、リソグラフィパラメータ及び/又はエッチングパラメータの「取得」値のセットを計算するステップと、
‐1つ以上の第2パラメータモデルに「取得」値を適用することによって、製造ウエハ上の1つ以上の特性機構の寸法を決定するステップとを含む。
印刷またはエッチングされた非対称マーク機構の位置またはその代表値は、好ましくは、非対称の方向での印刷またはエッチングされたマークパターンの重心の位置または前記重心位置を代表する位置を決定することによって決定される。重心位置を代表する値は、例えば、オフセット位置への重心の距離であり、これは、リソグラフィマスクに等しく含まれる対称または非対称のオフセットマークパターンの重心の位置でもよい。非対称の印刷またはエッチングされたマークパターンについて重心位置を代表する位置は、非対称の方向でのマークパターンの画像の強度プロファイルに基づいて決定してもよい。重心を代表する位置は、基準強度値に関して強度プロファイルを積分し、基準強度とプロファイルとの間のエリアの重心を決定することによって取得できる。
実施形態によれば、マークは、対称マークおよび非対称マークの少なくとも1つのペア、または反対向きの非対称マークの少なくとも1つのペアを含み、
該方法ステップ『1つ以上のテストウエハ上で、前記リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる「設定」値について、印刷及び/又はエッチングされたマーク機構の位置またはその代表値を決定するステップ』において、印刷及び/又はエッチングされたマーク機構の得られたペアの位置を代表する値が決定され、
前記値は、オーバーレイ測定によって得られる、印刷及び/又はエッチングされた機構
の前記ペア間の距離の関数であり、
前記値は、「擬似オーバーレイ応答」と称される。好ましくは、前記距離は、反対向きの非対称マークのペア、または対称マークおよび非対称マークのペアの重心間の距離として決定される。擬似オーバーレイ応答は、基準値に対する距離のシフトでもよく、または距離自体でもよい。
実施形態によれば、前記オーバーレイ測定は、画像ベースのオーバーレイ(IBO)測定である。後者の場合、オーバーレイ測定は、非対称マークの画像の重心の決定に基づいてもよく、例えば、非対称の方向にマークを横切る強度プロファイルのエッジを決定することによって得られる。
実施形態によれば、マークは、パターン化層の内部または近傍に位置する1つ以上のIBOターゲットに配置され、
1つのIBOターゲットは、複数の異なる非対称マーク及び/又は、異なる配向にある同じ非対称マークの複数の複製を含み、リソグラフィパラメータ及び/又はエッチングパラメータの関数として、複数の擬似オーバーレイ応答を取得できる。実施形態によれば、前記IBOターゲットの1つ以上は、中央ポイントの周りに配置された同じマークの複製の1つ以上の十文字形状または風車(wind-mill)形状のクラスター(cluster)を含む。
実施形態によれば、前記オーバーレイ測定は、回折ベースのオーバーレイ(DBO)測定である。実施形態によれば、マークは、パターン化層の内部または近傍に位置する1つ以上のDBOターゲットに配置され、
1つのDBOターゲットは、インターリーブ式(interleaved)のグレーティングのペアを含み、各グレーティングは、近接して繰り返し方法で配置された2つのマーク(A,B)で形成され、
マーク(A,B)の少なくとも1つは、非対称マークであり、
2つの近接するマークA,B間の距離は、第2グレーティングと比較して第1グレーティングにおいて異なっており、
前記距離間の差は、予め定義されている。更なる実施形態によれば、DBOターゲットが、インターリーブ式グレーティングの前記ペアの2つを含み、第1ペアは、第2ペアに対して垂直に配向している。
実施形態によれば、製造ウエハのパターン化層での追加の機構寸法は、複数の特性機構寸法の補間によって決定される。
実施形態によれば、非対称マークの少なくとも幾つかは、マーク機構を含み、これは、マークパターンの位置または位置代表値の応答のタイプを、1つ以上のリソグラフィパラメータ及び/又はエッチングパラメータの変化に最適化するように寸法設定及び/又は配置され、そのため少なくとも1つの応答が、リソグラフィパラメータ及び/又はエッチングパラメータの1つの関数として単調変化を示す。
本発明の方法の実施形態によれば、チップは、1つ以上の半導体製造ウエハ上で複数回製造され、
‐特性機構寸法の決定は、1つ以上の製造ウエハ上に製造されたチップ上で行われ、
‐前記特性機構寸法は、製造許容誤差に基づいて検証され、
‐検証結果は、リソグラフィパラメータ及び/又はエッチングパラメータの更新値を計算するために使用され、更新値は、特性機構寸法を前記許容誤差内に維持するように構成され、
‐更新値は、1つ以上の後続チップの製造に適用される。
本発明はさらに、半導体チップの2つの個々のパターン化層の2つの機構間のエッジ配置誤差(edge placement error: EPE)を決定する方法に関し、
‐上記方法によって第1および第2機構の寸法を決定するステップと、
‐第1層と第2層との間のオーバレイ誤差を決定するステップと、
‐第1ステップで決定された第1および第2機構の寸法を考慮して、オーバーレイ誤差に基づいてエッジ配置誤差を決定するステップと、を含む。
EPEを決定する方法の実施形態によれば、2つの層を製造するためのリソグラフィマスクは、ハイブリッドターゲットの個々の部分を含み、
第1部分は、第1マスクに設けられたマークを含み、第2部分は、第2マスクに設けられたマークを含み、
第1層と第2層の間のオーバーレイ誤差の測定値は、第1部分および第2部分から得られる印刷及び/又はエッチングされたマークの機構間で測定されたオーバーレイ値から得られる。オーバーレイ誤差は、各層での対称マークの相対的な層間(layer-to-layer)配置、または各層での対向する非対称マークの合計の間の相対的な層間配置のいずれかを用いて決定できる。
好ましい実施形態によれば、チップは、1つ以上の半導体製造ウエハ上で複数回製造され、
‐EPEの決定は、方法の較正ステップによって決定された第1および第2パラメータモデルに基づいて、1つ以上の製造ウエハ上に製造されたチップ上で行われ、
‐前記は、製造許容誤差に基づいて検証され、
‐検証結果は、リソグラフィパラメータ及び/又はエッチングパラメータの更新値を計算するために使用され、更新値は、EPEを前記許容誤差内に維持するように構成され、
‐更新値は、1つ以上の後続チップの製造に適用される。
上述の方法のいずれかの好ましい実施形態によれば、リソグラフィパラメータは、露出量値およびデフォーカス(defocus)値であり、エッチングパラメータは、エッチングバイアスである。
該方法の好ましい実施形態によれば、リソグラフィマスクは、図4〜図10および図16aのいずれかに記載された1つ以上のIBOターゲット、およびこれらの任意の組合せ、ならびにマークの数、マークタイプの数、互いに対するマークの相対的な位置などの観点でその任意の自明な変形例を含む。
本発明は同様に、本発明の方法に適用可能任意のIBOターゲット、特に本明細書に記載されたIBOターゲットに関する。こうして本発明は、中央ポイントの周りに配置された同じマークの複製の1つ以上の十文字形状または風車形状のクラスターを含むIBOターゲットに関する。本発明はさらに、図4〜図10および図16aのいずれかに記載したIBOターゲット、およびこれらの任意の組合せ、ならびにマークの数、マークタイプの数、互いに対するマークの相対的な位置などの観点でその任意の自明な変形例を含む。
実施形態によれば、IBOターゲットの少なくとも1つは、均一で周期的な部分が第1方向に配列した非対称マークの第1グループと、均一で周期的な部分が第1方向に対して垂直な第2方向に配列した同じ非対称マークの第2グループとを含む。
本発明は同様に、本発明の方法に適用可能ないずれかのDBOターゲット、特に本明細書に記載されたDBOターゲットに関する。こうして本発明は、図11b、図11cおよび図12a、図12bに記載されたDBOターゲット、ならびにマークの数、マークタイプの数、互いに対するマークの相対的な位置などの観点でその任意の自明な変形例に関する。実施形態によれば、本発明に係るDBOターゲットは、インターリーブ式のグレーティングのペアを含み、各グレーティングは、近接して繰り返し方法で配置された2つのマーク(A,B)で形成され、
マーク(A,B)の少なくとも1つは非対称マークであり、
2つの近接するマークA,B間の距離は、第2グレーティングと比較して第1グレーティングにおいて異なっており、
前記距離間の差は、予め定義されている。更なる実施形態によれば、本発明に係るDBOターゲットは、インターリーブ式グレーティングの前記ペアの2つを含み、第1ペアは、第2ペアに対して垂直に配向している。
本発明は同様に、半導体ウエハ上の機構のリソグラフィおよびエッチングのための装置に関し、該装置は、
●装置に適用されたリソグラフィマスクに含まれる非対称の計測マークから得られる、印刷されたマークパターンおよびエッチングされたマークパターンの位置を決定するように構成された計測ツールと、
●検証ユニット上で実行した場合、少なくとも下記ステップを実行するためのコンピュータプログラムを備えたメモリを含むコンピュータ実装の検証ユニットと、を備える。
○計測ツールを介して、複数の非対称マークにそれぞれ関連する複数の位置代表値を取得するステップ。
○位置代表値を前記パラメータにリンクさせる第1パラメータモデルに基づいて、リソグラフィパラメータ及び/又はエッチングパラメータの値を計算するステップ。
○リソグラフィパラメータ及び/又はエッチングパラメータを前記特性寸法にリンクさせる第2パラメータモデルに基づいて、ウエハ上の機構の特性寸法を計算するステップ。
○特性寸法を許容誤差と比較して評価するステップ。
検証ユニットはさらに、評価結果によって要求されるように、前記リソグラフィパラメータ及び/又はエッチングパラメータの1つ以上を更新するように構成できる。計測ツールは、IBOツールまたはDBOツールでもよい。検証ユニットは、プログラムが検証ユニット上で実行される場合、前記ステップを実行するためのコンピュータプログラムを備えたメモリを備えてもよい。
本発明はまた、本発明の検証ユニットに適用可能なコンピュータプログラム製品であって、プログラムが検証ユニット上で実行される場合、前記ステップを実行するように構成されたコンピュータプログラム製品に関する。
本発明の方法において使用可能な対称マークおよび非対称マークの例を示す。 図2aおよび図2bは、本発明の方法において「擬似オーバーレイ」値を測定するために、対称マークおよび非対称マークのペアまたは鏡像化した非対称マークのペアをどのように使用できるかを示す。 図3aおよび3bは、対称マークおよび非対称マークの重心が、画像ベースのオーバーレイ(IBO)ツールによってどのように決定されるかを示す。 本発明において適用可能なIBOターゲットの種々の例を示す。 本発明において適用可能なIBOターゲットの種々の例を示す。 本発明において適用可能なIBOターゲットの種々の例を示す。 本発明において適用可能なIBOターゲットの種々の例を示す。 本発明において適用可能なIBOターゲットの種々の例を示す。 本発明において適用可能なIBOターゲットの種々の例を示す。 本発明において適用可能なIBOターゲットの種々の例を示す。 図11aは、オーバーレイ誤差の測定のためのDBOターゲットの既知の概念を示す。図11bおよび図11cは、本発明の方法において適用可能な回折ベースのオーバーレイ(DBO)ターゲットのグレーティングの構造の例を示す。 図12aは、疑似オーバーレイ応答を決定するように構成されたDBOターゲットのレイアウトを示す。図12bは、2つの直交方向の応答を得るために設計されたDBOターゲットの例を示す。 擬似オーバーレイデータポイントを、2つの異なる非対称マークについての露出値およびデフォーカスの関数として示し、そしてデータポイントに基づいたパラメータモデルのベストフィット(best fit)を示す。 本発明において適用可能な櫛型計測マーク上のデューティサイクルパラメータを示す。 該方法が2つの層に適用され、2つの層での機構間のエッジ配置誤差を決定するために層間のオーバーレイが考慮される本発明の実施形態を示す。 図16aは、2つの異なる層にマークを有する本発明に係るIBOターゲットを示す。図16bは、2つの異なる層にマークを有する本発明に係るDBOターゲットを示す。
本発明の好ましい実施形態によれば、パターン化層の製造のために使用されるリソグラフィマスクには、それぞれ少なくとも1つの非対称マークを含む1つ以上の計測ターゲットが設けられる。好ましくは、ターゲットは、対称マークおよび非対称マークの少なくとも1つのペア、及び/又は、反対向きの、可能ならば鏡像化した非対称マークの1つ以上のペアを含む。本文脈において、「マーク」は、計測目的のために設計された予め定めたパターンとして定義される。ターゲットが、1つ以上のマークを含み、印刷される実際のパターンを含むマスクのエリアの内部または近傍に含まれる。対称マークおよび非対称マークの典型的な例を図1に示しており、対称(図1a)および非対称(図1b−1d)の両方の櫛型のマークを示し、そして同様に対称(図1e)および非対称(図1f−1g)のレール型のマークを示す。このタイプの非対称マークは、それ自体知られており、これらのパターンに従ってリソグラフィによって印刷された機構が、種々のリソグラフィパラメータの変調に対して敏感であるという事実も知られている。本発明は、半導体チップ製造ラインにおいてリソグラフィ印刷された機構を監視するために、そしてエッチング後に得られた機構を監視するために適用可能な方法において、この特性を適用する。このため本発明の方法に適用される対称マークおよび非対称マークは、互換性のある設計ルールであることが要求され、このことは、パターンの微細ピッチの機構、例えば、櫛型マークの微細ピッチの歯がレジスト層に転写でき、そのため微細ピッチパターンはさらに、エッチングプロセスによって下地層に転写できるように、マークは寸法設定および設計されることを意味する。非対称マークは、2次元パターンからなる層、例えば、コンタクト層またはブロック層での設計ルール互換性を維持するために、櫛またはレールを横切る方向にさらに分割できることに留意する。
本発明を説明するために本特許明細書で使用される2つのリソグラフィパラメータは、露出量値およびデフォーカス値であり、デフォーカスは、露光ツール上の予め定めたゼロデフォーカス設定からの偏差であり、例えば、単位nmで表される。露出量は、露光中にマスクを経由して印加されるエネルギーとして定義され、例えば、単位mJ/cmで表される。デフォーカスおよび露出量の両方は、リソグラフィツールで設定できる値である。これらの露出量およびデフォーカス「設定」値は、以下では「Eset」および「Fset」または単に「E」および「F」と称される。本明細書で使用されるエッチングパラメータはエッチングバイアスであり、これはエッチングされた画像とリソグラフィ印刷された画像との間の横方向寸法の差を参照する。エッチングバイアスEの決定は、良好に定義されリソグラフィ印刷された機構を必要とする。エッチングバイアスの「設定」値は、本明細書では「Bset」または「B」と称され、例えば、単位nmで表される。エッチングバイアスは、エッチング時間、エッチング速度(rate)、電圧、チャンバ圧力などのエッチングプロセス時の制御パラメータに特定の設定を適用することによって設定できる。他のパラメータが、露出量、デフォーカスおよびエッチングバイアスの代わりに、またはそれに追加して使用できることが指摘される。
最初に本発明に適用可能な多数のマーク構成について説明する。本発明の好ましい実施形態によれば、非対称マークから得られる「印刷またはエッチングされたマーク機構の位置」は、非対称の方向(図面に示されるように細長いマークの場合は、マークの長手方向に垂直な方向)において、それぞれリソグラフィまたはエッチング後に得られるマークパターンの重心の位置として理解すべきである。重心は、マークパターン(対称または非対称のいずれか)の積分エリアの中心ラインであり、即ち、印刷またはエッチングされたマークパターンによってカバーされるエリアは、重心の左側および右側で同じである。本発明の方法の好ましい実施形態において、印刷及び/又はエッチングされた非対称マークパターンの位置は、マークパターンの重心から、リソグラフィパラメータおよびエッチングパラメータから独立し、またはそれ自体が前記パラメータの関数としてマークパターンと同様に変化する、オフセット位置までの距離によって表される。好ましい実施形態によれば、オフセット位置は、それ自体、リソグラフィマスクに含まれる対称または非対称のマークによって定義される。オフセット非対称マークは、位置が決定されつつあるマークの鏡像でもよい。そしてターゲットは、計測目的のために設計された1つ以上のマークペアを含む。
図2aは、対称マークおよび非対称の櫛型マークのペアを含むターゲットを示す。図2bは、2つの鏡像化した非対称の櫛型マークのペアを含むターゲットを示す。図2a/図2bの各々において、図の上部においてマークの設計されたままの形状の図を示し、即ち、2つのマークの重心間の距離Srefは、マークがリソグラフィまたはエッチングによってほぼ完全に複製された場合に得られる距離であり、マークの幅w、ピッチp、および櫛型機構の形状および寸法は、マークの設計に正確に従う。これらの「完全な」プロセス条件は、以下では公称プロセス条件とも称される。リソグラフィステップの後、図の下部に示すように、これらのマークは、レジスト層内でマークの印刷された複製、即ち、印刷されたマーク機構をもたらす。マークは、互換性のある設計ルールであるため、これらは、エッチング後に、例えば、レジストの下方にある層にトレンチの形態(「エッチングされたマーク機構」)で同様に複製される。印刷されエッチングされた複製物は、例えば、E,F,Bなどのプロセスパラメータに依存する。これらのパラメータが「完全な」パラメータセットとは相違する場合、複製されたマークパターンの寸法は、図2bに示すように、設計されたままの値とは相違する。それにもかかわらず、印刷またはエッチングされた対称マークパターンの重心の位置は、対称性の結果としてE,F,Bの変化に対して鈍感である。その非対称構造に起因して、印刷またはエッチングされた非対称マークパターンの重心の位置は、E,F,Bの変化の関数として、マークの長手方向に対して垂直な方向にシフトする。シフトは、図2aと図2bにおいて関数δ(E,F,B)として示される。2つの鏡像化した非対称マークを使用した場合、両者間のシフトは、2δに等しい。重心間の距離Sは、図面において同様に示される。δおよび2δは、下記のように得られる。
δ=S−Sref 図2aの場合
2δ=S−Sref 図2bの場合
本発明の方法の好ましい実施形態において、非対称マークの位置は、オーバーレイ誤差を測定するためにそれ自体先行技術で知られている計測ツールによって、即ち、異なるリソグラフィマスクによって生成され、2つの層を印刷するために適用されたマスク間のオーバーレイ誤差によって生じる2つの異なる層の間のシフトを決定するための測定によって、シフトδまたは2δを検出して測定することによって決定される。シフトは、ここでは単一層で測定しているため、測定されたシフトは、本文脈において「擬似オーバーレイ値」または「擬似オーバーレイ応答」と称され、この値は、マーク機構を印刷しエッチングするために使用されるリソグラフィパラメータおよびエッチングパラメータに対して応答する(敏感である)ためである。疑似オーバーレイ応答は、以下では文字「O」によって表される。シフトδまたは2δの代わりに、距離S自体が測定でき、「疑似オーバーレイ応答」として使用できる。擬似オーバーレイ応答は、添付の請求項の文言において、印刷及び/又はエッチングされた非対称マークパターンの「位置を表す」値である。擬似オーバーレイ応答は、画像ベースのオーバーレイ(IBO)ツールまたは回折ベースのオーバーレイ(DBO)ツールによって測定できる。これらのツールは、それ自体はオーバーレイ誤差の測定用に知られている。マークのレイアウトは、以下に説明するように、各々の場合で異なることになる。
本発明の方法および装置に適用可能なIBOターゲットは、IBOツールの視野(FOV)を横断して分布する、図2aおよび図2bに示すようなタイプの複数のマークからなる。印刷された機構は、IBOツールによって分解可能な全体幅「w」を有する。例えば、「w」は500nmのオーダーである。微細な櫛構造は、IBOツールによって分解できないピッチ「p」を有し、例えば、「p」は100nmのオーダーである。こうしてIBOツールは、図3aおよび図3bに示すように、ターゲット機構の重心間の相対距離を決定でき、図3aおよび図3bは、対称マークパターンおよび非対称櫛型マークパターンのIBOツールによって見られるような画像を示し、そしてマークパターンに対して垂直な方向において位置の関数としての強度プロファイルを示す。微細ピッチpがIBOツールによって分解できないため、ツールは、非対称の方向にマークを横断する非対称強度プロファイルを見る。それは、所定の強度設定値Isetでの強度プロファイルのエッジの相対的位置、即ち、X=(X+X)/2を測定することによって、重心位置Xを近似できる。重心位置を決定するより正確な方法は、基準値Irefに関して強度プロファイルを積分し、即ち、Irefと強度プロファイルとの間の面積を計算し、プロファイルの重心、即ち、重心ラインの位置を決定することによるものであり、そのためラインの左側および右側に対して計算した面積が同じである。重心位置は画像をベースとするため、それは、図2aおよび図2bに関連して上述したように、印刷またはエッチングされたマークパターンの数学的重心位置とは異なることがある。しかしながら、画像重心の測定したシフトδまたは2δは、IBOツールで測定した場合に数学的重心シフトに比例するようになる。図2aおよび図2bに示すように、反対向きの非対称マークの少なくとも1つのペア、または対称マークおよび非対称マークのペアを含む計測ターゲットは、以下ではIBOターゲットと称される。
図4は、印刷またはエッチングされたエリアの最小部分を占めるIBOターゲットを示す。印刷されたターゲットの面積は、約2平方ミクロンでもよい。ターゲットは、同じ非対称設計の2つのマーク1,1’を含み、他方に対して180°回転している。マークは、図1に示す非対称型のいずれでもよい。マークの非対称性は、2つの領域に渡ってパターン密度勾配を示すために、部分2,3の異なるハッチングタイプによってシンボル的に示される。例えば、櫛型マークでは、部分2は完全な矩形であり、部分3は櫛形機構のアレイである。マークは、その長手方向(すなわち、部分2,3の異なるパターン密度の間の分割ラインの方向)に沿って並んで位置決めされる。図4aは、設計されたままの印刷またはエッチングされたマーク(公称プロセス条件で得られる)を示し、重心間の距離はSrefである。プロセス条件が乱されて、公称条件から逸脱した場合、重心間のシフト2δが光学IBOツールによって検出できる(図4b参照)。
他のタイプのIBOターゲットが図5および図6に示される。これらは、風車パターン(図5)または十字パターン(図6)に配置された、互いに反対の向きの非対称マーク4/4’および5/5’の2つのペアを含む。4つのマークは、全て同じマーク設計の複製である。これにより重心シフト2δは、2つの直交する方向x,yで測定できる。公称プロセス条件(図5aおよび図6a)または乱れたプロセス条件(図5bおよび図6b)が適用されるか否かに関わらず、4つのマークの4つの重心は、固定中心Oを備えた矩形を形成することが判る。この特性、即ち、点Oが特定の層に固定されるという事実は、プロセスに適用された2つの層の間のオーバーレイ誤差を検出するために使用できる。図5または図6のIBOターゲットが、プロセス中に連続的に適用される2つのマスクにおいて同じ場所に含まれる場合、IBOツールは、2つの層の間のポイントOのシフトを検出でき、これにより2つの直交方向でのオーバーレイ誤差を検出できる。図4のターゲットにおける重心間の中点(ライン)は固定ラインであり、よって一方向のオーバーレイ誤差を決定するために使用できることに留意すべきである。図5および図6のターゲットによって占められた印刷/エッチングされた表面の面積は、約4平方ミクロンでもよい。
図7aは、公称条件下で印刷されたマーククラスタによって形成されたさらに他のIBOターゲットを示す。ここでも設計は、同じ設計の非対称マークの風車クラスタであるが、今度はx方向およびy方向にそれぞれ延びるマーク6/6’および7/7’の2つのペアの各々が、2つのマーク(一方のペアについて6,6’、第2のペアについて7,7’)で形成され、これらは同じ向きを有する。その結果、プロセスが乱れた場合(図7b)、重心によって形成される矩形の中心Oは、新しい位置O’にシフトする。シフト2δを測定するために、図7aの風車クラスターの180°配向バージョンが必要になる。図8aは、ターゲットレイアウトの右上象限および左下象限に繰り返される図7aのクラスタ10と、残りの2つの象限(左上および右下)における前記クラスタの180°回転バージョン10’とを含むターゲット設計を示す。このターゲットは、中心ポイントOC2に対する中心ポイントOC1の相対移動を測定することによって、2つの方向における重心シフトを測定することを可能にする。しかしながら、4つのクラスタOの中心ポイントは、公称プロセスからの攪乱に関わらず固定されたままであり、上述の方法で印刷/エッチングされた層の間の実際のオーバーレイ(重ね合わせ)測定のために使用できる。
図9は、図8と類似したターゲット設計を最終的に示すが、2つの異なるマークタイプM1,M2、例えば、櫛型およびレール型が適用され、それによりxおよびyでの2つの異なるE,F,B応答(実際には全部で4つの擬似オーバーレイ応答)を区別することが可能になる。中心ポイントOは、オーバーレイ測定のために再び使用可能である。
図10は、本発明の方法に適用可能なIBOターゲットの更なる例を示す。図示のIBOターゲットに含まれるマークは、IBOツールの視野(FOV)内に収まる24個のxおよびy方向の十文字のマトリクス状に配置され、FOV中心は、特有のパターン認識マーク15によって示される。非対称マーク十文字A1,A2,A3およびA4は、図10において識別され、対称マーク十文字S1,S2も識別される。非対称マーク十文字A1〜A4の各々は、十文字の中心ポイントがプロセスパラメータの関数としてシフトするように配向した4つの同一のマーク(すなわち、同じマーク設計の複製)を含む(図7のように)。しかし、4つの十文字A1〜A4のマークは全て異なる。右上(UR)および左下(LL)のターゲット象限における非対称マークA1〜A4の非対称性は、左上(UL)および右下(LR)ターゲット象限におけるマークの非対称性と反対であることが判る。特定の非対称設計のマークからなる4つの十文字のセット(例えば、4つの象限における4つのA1十文字)は、xおよびyの両方で特定の(E,F,B)応答を定義する。IBOターゲットの利点は、1つのターゲット内で複数の(E,F,B)応答の同時取り込みを可能にすることである。図4の例では、対称マークS1,S2の2つのセットが基準として使用可能である。これは、x方向およびy方向の両方において4つの異なる(E,F,B)応答(即ち、8つの疑似オーバーレイ応答)を区別するために使用できる4つの非対称マークA1〜A4の4つのセットを置く。
IBOターゲットの代替として、回折ベースのオーバーレイ(DBO)ターゲットが適用できる。図11aは、典型的には500〜1000nmのオーダーのピッチ「P」を備えたインターレース式(interlaced)の回折グレーティング構成に光学的に別個のエレメント(A,B)の配列で形成された、先行技術で知られているDBOオーバーレイターゲットのレイアウトを示す。換言すると、エレメントAからなる第1グレーティングが、エレメントBからなる第2グレーティングとインターレース式で配置される。各周期「P」内に繰り返しエレメント(A,B)がある。グレーティングエレメントA,Bは、プラスおよびマイナスの1次回折強度の間に測定可能な差ΔI=I+1−I−1を生じさせるために充分に異なる必要がある。この強度差は、DBOオーバーレイツールで測定される。それは、エレメントA,Bが異なるリソグラフィマスクを介して印刷される場合、オーバーレイ誤差を決定できるオーバーレイ値OVLについての尺度である。
本発明に適用可能なDBOターゲットは、類似のインターレース式グレーティング構成を含むが、エレメントA,Bは同じリソグラフィマスクに含まれる。本発明の用語において、エレメントA,Bは、以下では「マーク」と称される。さらにマークAまたはBの少なくとも1つは、上記の意味において非対称である。図11bおよび図11cは、本発明に適用可能なDBOターゲットのレイアウトの2つの例を示す。第1例(図11b)において、マークAは対称であり、マークBは非対称であり、それは微細構造自体によって誘起される回折を排除する最大ピッチp<<Pで配置された微細構造を含む櫛型マークであり、粗いピッチPのグレーティングエレメントからの回折と混同したり、またはこれを損なうことがある。図11cは、AおよびBの両方が非対称である例を示す。AおよびBは鏡像にできないが、プラスおよびマイナスの1次回折強度に測定可能な差を生じさせるのに充分に異なる寸法を有する必要がある。パターニングプロセス条件(E,F,B)が、対称グレーティングのマークAの重心C’(図11b)に対して、または対向する非対称グレーティングのマークAの重心C’(図11c)に対して、1つの印刷及び/又はエッチングされたグレーティングの非対称マークBの重心Cの相対移動を誘起するために、少なくとも1つのグレーティングに適用されるマークは非対称である必要がある。こうした相対移動は、グレーティングからのプラスおよびマイナスの1次回折の相対強度に比例的な変化を生じさせる。こうしてDBOツールは、印刷またはエッチングされたマークA,Bを含むグレーティングで形成された、DBOターゲットの印刷またはエッチングされたバージョンで該強度差を測定することによって、(E,F,B)応答を測定できる。
インターリーブ式グレーティング内の2つの隣接するマークA,Bの間の距離Sのシフトを決定するために、2つの隣接するマークA,Bの間の距離で良好に定義された差を備えた、同じマークA,Bによって形成された2つのグレーティング30,31を含むDBOターゲットが提供される(図12a参照)。周期Pは、両方のグレーティング30,31について同じである。グレーティング30において、2つの隣接するマークA,Bの重心間の「設計したままの」距離は、0.5P+ΔDである。グレーティング31において、この距離は0.5P−ΔDである。シフトΔDは、0.5Pよりもかなり小さい良好に定義された値であり、グレーティング30,31は、ΔD=0のグレーティングの僅かにシフトしたバージョンを表す。ターゲットが印刷またはエッチングされた場合、非対称マークBの重心位置は、図2を参照して説明したように、距離δに渡ってシフトされる。このことは、下記を意味する。
・グレーティング30内の印刷又はエッチングされたマークパターンA,B間の距離は、0.5P+ΔD+δである。
・グレーティング31内の印刷又はエッチングされたマークパターンA,B間の距離は、0.5P−ΔD+δである。
強度差ΔI,ΔIは、DBOツールを用いて、2つのグレーティングの印刷またはエッチングされたバージョンで測定される。これらのパラメータは、回折係数κを介して、値ΔD+δ,−ΔD+δに比例する。
ΔI=κ(ΔD+δ)
ΔI=κ(−ΔD+δ)
これらの式からκおよびδを解くと、次のようになる。
κ=(ΔI−ΔI)/2ΔD
δ=ΔD(ΔI+ΔI)/(ΔI−ΔI
後者の式は、ΔI,ΔIの測定値に基づいて、疑似オーバーレイ応答δを決定することを可能にする。典型的なDBOターゲットレイアウトを図12に示す。ターゲットは、グレーティングの2つのペアを含む。第1のペア35,36は、x方向の非対称マークBの非対称の方向を備えたマークA,Bを有し、シフト+ΔD,−ΔDがマークA,Bの位置の間に印加される(即ち、図12aのグレーティング30,31と同一)。第2のペア37,38は、35,36と同じであるが、90°回転している。従って、4つのグレーティングのセットは、xおよびy方向の1つの(E,F,B)応答(即ち、2つの疑似オーバーレイ応答δ、一方はx方向、他方はy方向)を測定するように設計される。従って、DBOターゲットは、IBOターゲットと比較して、複数の向きで複数の応答が必要になる場合、より大きなエリアのマスクを必要とするという不具合を有する。
そのため本発明の好ましい実施形態によれば、所定のパターンを生成するためのリソグラフィマスクは、上述のような1つ以上のIBO及び/又はDBOターゲットが設けられ、各ターゲットは、1つ以上の(E,F,B)応答を疑似オーバーレイ値O〜Oの形態で提供する。O…OとE,F,Bの設定値との間の関係を確立するために、較正手順が実行される。この手順は、露出量およびデフォーカスのみに関する較正に関して詳細に説明しているが、この方法は、エッチングバイアスが含まれる場合に類似する。
一例として、n個の擬似オーバーレイ値O…O(例えば、図10のターゲットの場合、x方向に4個、y方向に4個)の合計の測定を可能にするIBOターゲットが提供でき、これは露出量およびデフォーカスの設定の関数である。関数を決定するために、較正手順が、焦点露光マトリクス(FEM)ウエハとして知られる1つ以上のテストウエハに対して実行される。こうしたテストウエハでは、連続したプリントがレジスト層に形成され、各プリントは、設定された露出量値Esetおよび設定されたデフォーカス値Fsetの異なる値で形成される。例えば、デフォーカス値は、多数の一定の露出量設定について一定のステップで増分してもよく、後者は一定のステップで同様に増分される。露出量およびデフォーカスの設定の範囲は、例えば、予備シミュレーションに基づいてもよい。各プリントにおいて、O…Oの値は、上述のようなオーバーレイ測定ツールで測定される。これにより、O…Oが、EおよびFの関数として、グラフのデータポイントとして設定できるデータセットが得られる。
これに加えて、印刷されたパターン内の多数の機構の寸法は、FEMウエハ上の各プリントにおいて同様に測定される。これらの機構は、パターン内で、好ましくはターゲットまたは複数ターゲットの近傍において選択される。チップの機能性を決定する機構が選択され、即ち、これらの機構が予め定めた製造仕様に従って生成されない場合、チップは誤動作するか、または誤動作する可能性が高い。本明細書では、これらの選択された機構は「特性機構」と称される。印刷されたパターン上の特性機構寸法の測定の代わりに、またはそれに加えて、寸法は、エッチングバイアスの所定値でパターンをエッチングした後に測定してもよい。これらの寸法は、例えば、SEM、AFMなどの任意の適切な手法によって測定してもよい。これらの測定値のm個の合計は、EおよびFの関数として、データCD…CDのセットを生成する。
そして、第1パラメータモデルが、擬似オーバーレイデータO…Oにフィッティングされる。換言すると、測定されたオーバーレイデータの最良近似を表す数学関数O=f(E,F)…O=f(E,F)が決定される。
第2パラメータモデルが、特性機構寸法にフィッティングされ、即ち、測定された機構寸法データの最良近似を表す、数学関数CD=d(E,F)…CD=d(E,F)が決定される。
そして第1パラメータモデルは反転される。これは、関数Eget=F(O,…,O)およびFget=G(O,…,O)を生成する数学的演算である。露出量およびデフォーカス値は、初期に適用された「設定」値と区別するために、「Eget」および「Fget」とラベル付けされる。「取得」値は、特定のターゲットでのオーバーレイ測定から導出された露出量およびフォーカス値である。EgetおよびFgetは、モデル近似に起因して、そして、例えば、測定ノイズ、有効な露出量/フォーカスまたは露出量/フォーカス設定での誤差にマップするFEMウエハのプロセス変動などの他の要因に起因して、設定値とは異なることがある。
本発明によれば、反転した第1モデルおよび第2モデルは、製造ウエハ上の特性機構の寸法を決定するために後で、即ち、較正において使用される同じターゲットを含む同じマスクを用いて印刷されエッチングされる層を含むチップの製造の際に使用される。該層が製造チップ上に印刷されエッチングされる場合、n個のオーバーレイ値O…Oがオーバーレイツールによって測定される。これらの値は、反転した第1パラメータモデルを用いてEgetおよびFgetを計算するために使用され、これは続いて、第2パラメータモデルに入力され、製造チップ上の特性機構寸法CD(Eget,Fget)…CD(Eget,Fget)を計算する。これにより製造チップ上で、例えば、SEMおよびAFMなどの潜在的に破壊的な測定を必要とすることなく、機構寸法は、決定される。
エッチングバイアスBがモデルでのパラメータとして考慮される場合、上述した方法論は同じである。Bの関数としての較正データは、同じまたは追加のFEMウエハ上で収集される必要があり、その上に以前に生成されたレジストパターンが下地層にエッチングすることによって転写される。FEMウエハの連続するダイ上で、エッチングツールの設定は、各ダイまたは各ダイグループが異なるエッチングバイアスBでエッチングされるように構成される。エッチング後のFEMウエハの疑似オーバーレイの測定は、O…Oのデータセットを関数E,F,Bとして生成する。パラメータモデルは、上述したものと類似の方法でこれらのデータにフィッティングできる。可能ならば、擬似オーバーレイデータは、リソグラフィ後およびエッチング前にも収集できる。そして「第1パラメータモデル」は、エッチング前の擬似オーバーレイに基づいて露出量およびデフォーカスの関数として構築でき、他の「第1パラメータモデル」は、エッチング後のデータに基づいて、露出量、デフォーカスおよびエッチングバイアスの関数として構築できる。他の実施形態は、EおよびFではなく、エッチングバイアスBのみへの較正をベースとすることを伴う。既に示したように、特性機構寸法CD…CDは、印刷パターン上またはエッチングパターン上、またはその両方で測定できる。両方で測定した場合、実際に第2パラメータモデルが、印刷された機構およびエッチングされた機構の両方について決定される。E,FおよびBの代わりにまたは加えて、任意の数の他のリソグラフィパラメータおよびエッチングパラメータが該方法において使用できる。例えば、レジスト内の結像に影響を与えるシステム条件、例えば、リソグラフィツールでのレンズ系の収差および走査安定性、レジスト処理ツールでのレジスト厚さおよびベークプレート温度など、そして、エッチングによるレジスト画像の転写に影響を及ぼすシステム条件、例えば、エッチング反応炉の圧力、電圧、ガス混合物、およびウエハ上のパターンローディング効果など。
本発明の方法によって製造チップ上で得られる特性機構寸法は、製造プロセスに適用されるリソグラフィツール及び/又はエッチングツールに組み込まれ、または接続された制御ユニットにフィードバックでき、これらは、理論値に関して所定の製造許容誤差に基づいて検証される。検証は、第1および第2パラメータモデル(好ましくはE,F,B)で使用される処理パラメータの更新値の計算を可能にする。これらの更新された値は、後続の製造チップでの特性寸法が製造許容誤差内に収まるように確保するのを可能にする。任意の既知の制御アルゴリズムおよび制御ハードウェアが、上述した制御戦略を実現するために適用できる。制御戦略は、好ましくは、製造ウエハ上の各チップで行われた測定ではなく、サンプル測定に基づいて処理パラメータのフィードバックおよび更新を実施することによって適用され、即ち、特性寸法は、制限された数のチップについて本発明の方法によって決定され、各決定は、1つ以上の後続のチップを製造する際に適用される処理パラメータを更新することを可能にする。
一例として、図13は、2つの異なる非対称マーク、図1(b)に示すような櫛型パターン、および図1(c)に示すようなダガー(dagger)パターンを有するIBOターゲットから得られるデータセットを示す。そのためオーバーレイ測定値O,Oはそれぞれ、鏡像化した櫛型パターンと鏡像化したダガーパターンとの間の疑似オーバーレイを測定することによって得られる。図13のデータは、正規化した「設定」露出量値およびデフォーカス値E,Fの関数として示される。ドットは、FEMウエハ上で測定されたオーバーレイデータを示し、上部データセットは櫛型マークから得られ、下部データセットはダガー型マークから得られる。カーブは、次の形式のパラメータモデルについてベストフィット(best fit)を示す。
データに対するベストフィットは、下記のパラメータセットについて得られた。
そして、反転モデルを下記のように計算した。
較正手順は、好ましくは、印刷パターンのエリアを横断して分布する複数のターゲットについて行われ、即ち、各ターゲットは、設定したE/F及び/又はBの値にフィットするオーバーレイ測定値のセットO…Oを決定し、パラメータモデルを生成するのを可能にする。特性機構測定値CD…CDは、各ターゲットの近傍で生成される。ターゲット間のモデルパラメータ(上記の例ではパラメータamn,bmnおよびF)が僅かにまたは線形的に相違する場合には、製造ウエハ上のオーバーレイ測定から導出される特性機構寸法が使用でき、本発明の方法によって決定される機構寸法間の線形補間によって、任意の数のパターン機構の機構寸法を決定できる。
本発明は、解析的または数値的手法を用いて独自の反転を可能にするために、リソグラフィエネルギー対フォーカスプロセスウィンドウについて測定されたシフトが充分に明確で連続的(低次)であることを必要とし、即ち、2つ以上のマークの応答は、物理的に意味のある露出量およびフォーカス値に変換可能である必要がある。この条件を満たすには、プロセス設定時に適切なマークのセットの識別を必要とする。マークは、典型的には露出量に対して単調で実質的に線形的な応答を示すが、より複雑なものは、可変フォーカス応答を示す。こうしてマーク選択は、通常は識別可能なフォーカス応答の評価および識別に帰着する。
本発明者らは、疑似オーバーレイ値を露出量およびフォーカス(EおよびF)にリンクするパラメータモデルの品質に対するマーク形状および寸法の影響を研究した。図13に示すように、X方向のダガー型マークの擬似オーバーレイ応答は放物線関数である。放物線のピークは、ダガーマークについて最適なフォーカスを示す。櫛型マークは、フォーカスに対して単調な応答を示すが、データポイントは、線形モデルからの偏差を示す。また、露出量の関数としてのダガーマークおよび櫛型マークの両方の応答は、単調で実質的に線形である。
更なる最適化はここでは、所定のリソグラフィ露光条件について、櫛型マークまたはダガー型マークから導出されるXシフトおよびYシフトのフォーカスへの応答のタイプが、櫛またはダガーアレイのデューティサイクルおよびピッチに対して敏感であるという知見を導いた。これらのパラメータを図14に示す。デューティサイクルは、周期的機構の幅とそのピッチとの比である。DUV露光の場合(193nm照明、1.35NA)、櫛型マークのデューティサイクルが64nm/96nmまたは0.67である場合、フォーカスに対して実質的に線形的な単調応答が得られることが判った。この挙動は、より低いデューティサイクルでの非単調応答に変化する。
単調応答は、すべての応答について必要ではないが、反転タスクをより簡明にして一意性を確保できる。要求されるものは、ユニークな反転を可能にする2つの異なる実現可能な応答である。この要求は、単調な露出量応答および単調なフォーカス応答(上述のように)がペアになった、単調な露出量応答および放物線的なフォーカス応答によって満たされる。それはまた、単調な露出量応答および、実質的に異なる頂点(vertex)フォーカスを有する放物線的なフォーカス応答がペアになった、単調な露出量応答および1つの頂点フォーカスを有する放物線的なフォーカス応答によっても満たすことができる。
従って、本発明の方法を実現するために必要とされるマークのセットは、リソグラフィ露光条件について最適化する必要がある。DUV露光では、好ましい実施形態は、リソグラフィ露光条件に調整されたデューティサイクルおよびピッチの範囲をカバーする櫛型マークおよびダガーマークからなる少なくとも1つのターゲットを適用する。複数のマークが単一ターゲットで同時に評価できるため、IBOターゲットはこの最適化方法にうまく適している。
一般に、本発明の好ましい実施形態によれば、非対称マークの少なくとも幾つかは、マーク機構(例えば、櫛の脚部)を含み、これらは1つ以上のプロセスパラメータの変化に対するマークパターン位置の応答のタイプを最適化するように寸法設定及び/又は配置され、そのため少なくとも1つの応答がプロセスパラメータの1つの関数として単調変化を示すようになる。
本発明は同様に、半導体チップの層状構造における2つの異なる層のパターン機構の間、例えば、ラインプロセスのバックエンドで適用される連続層の間のエッジ配置誤差を推定する方法に関する。図15は、2つの重ね合わせパターンの詳細を示し、それぞれライン機構16,16’を有する。ライン機構は、設計したままの機構17,17’に関して示される。これらの機構16/16’の各々は、別個のリソグラフィステップおよびエッチングステップを用いて生成され、即ち、2つの異なるマスクを用いて、両者間の潜在的なオーバーレイ誤差で生成される。本発明によれば、寸法CD,CDは、上述した方法によって、即ち、リソグラフィ後及び/又はエッチング後に、各層において決定される。換言すると、2つのマスクの各々において、1つ以上の非対称マークを含むターゲットが提供され、リソグラフィステップ及び/又はエッチングステップの後にO…Oの測定を可能にし、Eget/Fget/Bgetの計算および、個々のEget/Fget/Bget値の関数としてCD,CDの後続する計算を可能にする。そして、第1層での対称マークと第2層での対称マークとの間で「真の」オーバーレイ測定が行われる。これにより、図4〜図9に関連して説明したように、鏡像化した非対称マークのペアまたはクラスターが対称マークとして使用できる(2つの層におけるOまたはOの位置の測定は、オーバーレイ値を生成する)。これにより、図に示されるオーバーレイ誤差OVLをもたらす。最終デバイスでの機構16,16’の間のエッジ配置誤差(EPE)は、図15に同様に示されており、この実際のオーバーレイ値に基づいて計算されるが、各層において該方法で得られるCD値を考慮している。これにより、EPEの正確な決定が可能になる。
この多層アプローチを容易にするために、本発明は、図16に示すように、ハイブリッドターゲットの使用を提供する。図16aは、IBOツールの視野(FOV)内に収まる、48個のx方向およびy方向の十文字のマトリクスに配置されたハイブリッドIBOターゲットを示す。24個の十文字が中央エリア18にあり、24個が周辺エリア19にある。中央エリア18は、例えば、図10に示すレイアウトを有してもよい。好ましくは、2つのエリアにおいて同じマークが使用される。中央エリアの十文字は、第1層を生成するためのリソグラフィマスクに含まれ、周辺エリアの十文字は、第2層を生成するためのリソグラフィマスクに含まれる。こうして各マスクは、4セットの非対称マークを有し、各層および各方向x,yにおいてO…Oの決定を可能にする。層間のオーバーレイOVLを決定するために、第2層での同じ対称マークに対して第1層での1つの対称マークのシフトが測定でき、あるいは、第2層での鏡像化した非対称マークの同じペアに対して第1層での鏡像化した対称マークの1つのペアのシフトが測定できる。
図16bは、2つの層に渡って分布する、即ち、2つの層を生成するための2つのリソグラフィマスクに分布するDBOターゲットを示す。左側のターゲット20/21は、xとyの両方で層1での2つの異なるE/F/B応答を生成する。これらのターゲットは、図12bに示すものと同じ方法で、4つのグレーティングでそれぞれ形成され、即ち、同じマークA,Bで形成されたグレーティングの2つのペアであり、一方のペアはxに配向し、他方のペアはyに配向し、各ペアは同じマークA,Bを備えた2つのグレーティングを含むが、隣接するマークA,Bの間の距離は、+ΔDおよび−ΔDに渡ってそれぞれシフトしている。ターゲット20に使用されるマークA,Bは、ターゲット21に使用されるものとは異なり、例えば、ターゲット20は対称マークAおよび非対称の櫛型マークBで形成され、一方、ターゲット21は対称マークAおよび非対称のレール型マークBで形成される。そのため全体でマーク20,21は、図12aに関して定義されるように、4つの擬似オーバーレイ応答O…Oをδ値の形態で決定することを可能にし、即ち、x方向の2つのオーバーレイ値(それぞれマーク20,21でのx配向グレーティングのδ値)、そしてy方向の2つ(それぞれマーク20,21でのy配向グレーティングのδ値)である。同様に、右側のターゲット22/23は、xとyの両方で層2において2つの異なるE/F/B応答を生成し、即ち、4つの擬似オーバーレイ応答O…Oを生成する。ターゲット22,23は、好ましくはターゲット20,21と同一である。中央ターゲット24は、対称であるが、第1層に部分的で、第2層に部分的である(図11aのように)エレメントA,Bを備えたグレーティングを含む。これにより、このターゲット24に基づく2つの層の間のオーバーレイ測定は、層間のオーバーレイ誤差OVLを測定することを可能にする。
上述した方法で決定されたエッジ配置誤差は、エッジ許容誤差を前記許容誤差内に維持するように構成された、製造許容誤差に基づいてリソグラフィパラメータ及び/又はエッチングパラメータの更新された値を決定するための制御戦略において同様に使用できる。本発明に係るEPE決定は、好ましくは、製造ウエハ上に生成されたサンプル数のチップ上で行われ、1つ以上の後続チップを製造するプロセスにおける処理パラメータの更新を可能にする。
上記説明におけるフォーカスは、本発明の方法における「位置代表パラメータ」としての「擬似オーバーレイ応答」の使用に関するものであったが、該方法は、こうしたパラメータとしての擬似オーバーレイ値の使用に限定されないことが強調される。可逆的な第1および第2パラメータモデルを上述した方法で決定できる限り、印刷またはエッチングされた非対称マークの位置に対して敏感な任意のパラメータが本発明の方法において使用できる。
本発明は同様に、半導体ウエハ上の機構のリソグラフィおよびエッチングのための装置に関し、該装置は、装置において適用されるリソグラフィマスクに含まれる非対称の計測マークから得られる、印刷されたマークパターンおよびエッチングされたマークパターンの位置を決定するように構成された計測ツールを備える。計測ツールは、非対称マークパターンの位置を表す、「擬似オーバーレイ」値またはそれと等価な値を測定するように構成された、上述したようなIBOまたはDBOベースのオーバーレイツールを備えてもよい。該装置はさらに、検証ユニット上で実行した場合、少なくとも下記ステップを実行するためのコンピュータプログラムを備えたメモリを備えるコンピュータ実装の検証ユニットを備える。
‐計測ツールを介して、複数の非対称マークにそれぞれ関連する複数の位置代表値を取得するステップ。
‐位置代表値を前記パラメータにリンクさせる第1パラメータモデルに基づいて、リソグラフィパラメータ及び/又はエッチングパラメータの値を計算するステップ。
‐リソグラフィパラメータ及び/又はエッチングパラメータを前記特性寸法にリンクさせる第2パラメータモデルに基づいて、前記ウエハ上の機構の特性寸法を計算するステップ。
‐特性寸法を許容誤差と比較して評価するステップ。
好ましくは、検証ユニットはさらに、評価結果によって要求されるように、リソグラフィパラメータ及び/又はエッチングパラメータの1つ以上を更新するように構成される。
本発明を図面および前述の説明において詳細に図示し説明したが、こうした図示および説明は、事例的または例示的であり、限定的ではないとみなすべきである。開示された実施形態への他の変更は、図面、開示および添付の請求項の研究から、請求される本発明を実施する際に当業者によって理解され達成できる。請求項において、用語「備える、含む(comprising)」は、他の要素またはステップを排除するものではなく、不定冠詞"a"または"an"は複数を除外しない。特定の手段が相互に異なる従属請求項に列挙されていることだけでは、これらの手段の組合せが有利に使用できないことを示すものではない。請求項内のいずれの参照符号も、範囲を限定するものとして解釈すべきではない。

Claims (26)

  1. 半導体製造ウエハ上に製造されたチップのパターン化層での機構の寸法を決定するための方法であって、層の製造は、リソグラフィステップとエッチングステップとを含み、
    該リソグラフィステップは、
    ・機構のパターンを画定するリソグラフィマスクを適用することと、
    ・前記マスクを介してレジスト層を光源に露光して、印刷されたパターン機構を得ることと、を含み、
    該方法は、
    ‐マスクに、リソグラフィステップ後にレジスト層において印刷されたマーク機構が得られ、エッチングステップ後にエッチングされたマーク機構が得られる1つ以上の非対称マークを含ませるステップを含み、
    ・印刷されたマーク機構の位置は、リソグラフィステップで適用される1つ以上のリソグラフィパラメータの設定値に依存し、
    ・エッチングされたマーク機構の位置は、エッチングステップで適用される1つ以上のエッチングパラメータの設定値に依存し、
    さらに、
    ‐1つ以上のテストウエハ上で、前記リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる「設定」値について、印刷及び/又はエッチングされたマーク機構の位置またはその代表値を決定するステップと、
    ‐リソグラフィパラメータ及び/又はエッチングパラメータの同じ複数の設定値について、パターン化層の1つ以上の特性機構の寸法を決定するステップと、
    ‐印刷及び/又はエッチングされた非対称マーク機構の位置を、リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる設定値と相関させる第1パラメータモデルを決定するステップと、
    ‐測定された特性機構寸法を、リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる値と相関させる第2パラメータモデルを決定するステップと、
    ‐第1パラメータモデルを反転させるステップと、
    ‐製造ウエハ上でリソグラフィステップおよびエッチングステップを実行し、同じ印刷及び/又はエッチングされた非対称マーク機構の位置を決定するステップと、
    ‐反転したモデルから、リソグラフィパラメータ及び/又はエッチングパラメータの「取得」値のセットを計算するステップと、
    ‐第2パラメータモデルに「取得」値を適用することによって、製造ウエハ上の1つ以上の特性機構の寸法を決定するステップと、を含む方法。
  2. マークは、対称マークおよび非対称マークの少なくとも1つのペア、または反対向きの非対称マークの少なくとも1つのペアを含み、
    該方法ステップ『1つ以上のテストウエハ上で、前記リソグラフィパラメータ及び/又はエッチングパラメータの複数の異なる「設定」値について、印刷及び/又はエッチングされたマーク機構の位置またはその代表値を決定するステップ』において、印刷及び/又はエッチングされたマーク機構の得られたペアの位置を代表する値が決定され、
    前記値は、オーバーレイ測定によって得られる、印刷及び/又はエッチングされた機構の前記ペア間の距離の関数であり、
    前記値は、「擬似オーバーレイ応答」と称される請求項1記載の方法。
  3. 前記オーバーレイ測定は、画像ベースのオーバーレイ(IBO)測定である請求項2記載の方法。
  4. オーバーレイ測定は、非対称マークの画像の重心の決定に基づいている請求項3記載の方法。
  5. マークは、パターン化層の内部または近傍に位置する1つ以上のIBOターゲットに配置され、
    1つのIBOターゲットは、複数の異なる非対称マーク及び/又は、異なる配向にある同じ非対称マークの複数の複製を含み、リソグラフィパラメータ及び/又はエッチングパラメータの関数として、複数の擬似オーバーレイ応答を取得できるようにする、請求項3または4記載の方法。
  6. 前記IBOターゲットの1つ以上は、中央ポイントの周りに配置された同じマークの複製の1つ以上の十文字形状または風車形状のクラスターを含む請求項5記載の方法。
  7. 前記オーバーレイ測定は、回折ベースのオーバーレイ(DBO)測定である請求項2記載の方法。
  8. マークは、パターン化層の内部または近傍に位置する1つ以上のDBOターゲットに配置され、
    1つのDBOターゲットは、インターリーブ式のグレーティング(30,31)のペアを含み、各グレーティングは、近接して繰り返し方法で配置された2つのマーク(A,B)で形成され、
    マーク(A,B)の少なくとも1つは非対称マークであり、
    2つの近接するマークA,B間の距離は、第2グレーティングと比較して第1グレーティングにおいて異なっており、
    前記距離間の差は、予め定義されている請求項7記載の方法。
  9. DBOターゲットが、インターリーブ式グレーティングの前記ペアの2つを含み、第1ペア(35,36)は、第2ペア(37,38)に対して垂直に配向している請求項8記載の方法。
  10. 製造ウエハのパターン化層での追加の機構寸法は、複数の特性機構寸法の補間によって決定される請求項1〜9のいずれかに記載の方法。
  11. 非対称マークの少なくとも幾つかは、マーク機構を含み、これは、マークパターンの位置または位置代表値の応答のタイプを、1つ以上のリソグラフィパラメータ及び/又はエッチングパラメータの変化に最適化するように寸法設定及び/又は配置され、そのため少なくとも1つの応答が、リソグラフィパラメータ及び/又はエッチングパラメータの1つの関数として単調変化を示す請求項1〜10のいずれかに記載の方法。
  12. チップは、1つ以上の半導体製造ウエハ上で複数回製造され、
    ‐特性機構寸法の決定は、1つ以上の製造ウエハ上に製造されたチップ上で行われ、
    ‐前記特性機構寸法は、製造許容誤差に基づいて検証され、
    ‐検証結果は、リソグラフィパラメータ及び/又はエッチングパラメータの更新値を計算するために使用され、更新値は、特性機構寸法を前記許容誤差内に維持するように構成され、
    ‐更新値は、1つ以上の後続チップの製造に適用される、請求項1〜11のいずれかに記載の方法。
  13. 半導体チップの2つの個々のパターン化層の2つの機構(1,1’)間のエッジ配置誤差を決定する方法であって、
    ‐請求項1〜11のいずれかに記載の方法によって第1および第2機構の寸法を決定するステップと、
    ‐第1層と第2層との間のオーバレイ誤差を決定するステップと、
    ‐第1ステップで決定された第1および第2機構の寸法を考慮して、オーバーレイ誤差に基づいてエッジ配置誤差を決定するステップと、を含む方法。
  14. 2つの層を製造するためのリソグラフィマスクは、ハイブリッドターゲットの個々の部分を含み、
    第1部分(10,20,24)は、第1マスクに設けられたマークを含み、第2部分(11,21,24)は、第2マスクに設けられたマークを含み、
    第1層と第2層の間のオーバーレイ誤差の測定値は、第1部分および第2部分から得られる印刷及び/又はエッチングされたマーク機構の間で測定されたオーバーレイ値から得られる請求項13記載の方法。
  15. チップは、1つ以上の半導体製造ウエハ上で複数回製造され、
    ‐エッジ配置誤差の決定は、1つ以上の製造ウエハ上に製造されたチップ上で行われ、
    ‐エッジ配置誤差は、製造許容誤差に基づいて検証され、
    ‐検証結果は、リソグラフィパラメータ及び/又はエッチングパラメータの更新値を計算するために使用され、更新値は、エッジ配置誤差を前記許容誤差内に維持するように構成され、
    ‐更新値は、1つ以上の後続チップの製造に適用される、請求項13または14記載の方法。
  16. リソグラフィパラメータは、露出量値およびデフォーカス値であり、エッチングパラメータは、エッチングバイアスである請求項1〜15のいずれかに記載の方法。
  17. 半導体ウエハ上の機構のリソグラフィおよびエッチングのための装置であって、
    ●装置に適用されたリソグラフィマスクに含まれる非対称の計測マークから得られる、印刷されたマークパターンおよびエッチングされたマークパターンの位置を決定するように構成された計測ツールと、
    ●検証ユニット上で実行した場合、少なくとも下記ステップを実行するためのコンピュータプログラムを備えたメモリを含むコンピュータ実装の検証ユニットと、を備える装置。
    ○計測ツールを介して、複数の非対称マークにそれぞれ関連する複数の位置代表値を取得するステップ。
    ○位置代表値を前記パラメータにリンクさせる第1パラメータモデルに基づいて、リソグラフィパラメータ及び/又はエッチングパラメータの値を計算するステップ。
    ○リソグラフィパラメータ及び/又はエッチングパラメータを前記特性寸法にリンクさせる第2パラメータモデルに基づいて、ウエハ上の機構の特性寸法を計算するステップ。
    ○特性寸法を許容誤差と比較して評価するステップ。
  18. 検証ユニットはさらに、評価結果によって要求されるように、前記リソグラフィパラメータ及び/又はエッチングパラメータの1つ以上を更新するように構成される請求項17記載の装置。
  19. 計測ツールは、IBOツールまたはDBOツールである請求項17または18記載の装置。
  20. プログラムが検証ユニット上で実行される場合、前記ステップを実行するためのコンピュータプログラムを備えたメモリを備える請求項17〜19のいずれかに記載の検証ユニット。
  21. プログラムが検証ユニット上で実行される場合、前記ステップを実行するように構成された、請求項20記載の検証ユニットに適用可能なコンピュータプログラム製品。
  22. 請求項1〜16のいずれかに記載の方法に適用可能な画像ベースのオーバーレイ(IBO)ターゲット。
  23. 中央ポイントの周りに配置された同じマークの複製の
    1つ以上の十文字形状または風車形状のクラスターを含む請求項22記載のIBOターゲット。
  24. 請求項1〜16のいずれかに記載の方法に適用可能な回折ベースのオーバーレイ(DBO)ターゲット。
  25. インターリーブ式のグレーティング(30,31)のペアを含み、各グレーティングは、近接して繰り返し方法で配置された2つのマーク(A,B)で形成され、
    マーク(A,B)の少なくとも1つは、非対称マークであり、
    2つの近接するマークA,B間の距離は、第2グレーティングと比較して第1グレーティングにおいて異なっており、
    前記距離間の差は、予め定義されている請求項24記載のDBOターゲット。
  26. インターリーブ式グレーティングの前記ペアの2つを含み、第1ペア(35,36)は、第2ペア(37,38)に対して垂直に配向している請求項25記載のDBOターゲット。
JP2018563524A 2016-06-10 2017-06-09 半導体製造プロセスのための計測方法および装置 Active JP6753958B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP16174048.5 2016-06-10
EP16174048 2016-06-10
EP17164311 2017-03-31
EP17164311.7 2017-03-31
PCT/EP2017/064145 WO2017212035A1 (en) 2016-06-10 2017-06-09 Metrology method and apparatus for a semiconductor manufacturing process

Publications (2)

Publication Number Publication Date
JP2019526064A true JP2019526064A (ja) 2019-09-12
JP6753958B2 JP6753958B2 (ja) 2020-09-09

Family

ID=59014655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018563524A Active JP6753958B2 (ja) 2016-06-10 2017-06-09 半導体製造プロセスのための計測方法および装置

Country Status (6)

Country Link
US (2) US10481504B2 (ja)
JP (1) JP6753958B2 (ja)
KR (1) KR102201794B1 (ja)
CN (1) CN109313392B (ja)
TW (1) TWI704421B (ja)
WO (1) WO2017212035A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656535B2 (en) * 2017-03-31 2020-05-19 Imec Vzw Metrology method for a semiconductor manufacturing process
JP7438105B2 (ja) * 2017-09-27 2024-02-26 エーエスエムエル ネザーランズ ビー.ブイ. デバイス製造方法の制御パラメータを決定する方法、コンピュータプログラム、および、基板にデバイスを製造するためのシステム
US10483214B2 (en) * 2018-01-03 2019-11-19 Globalfoundries Inc. Overlay structures
EP3657256A1 (en) * 2018-11-20 2020-05-27 ASML Netherlands B.V. Methods and patterning devices and apparatuses for measuring focus performance of a lithographic apparatus, device manufacturing method
US11625565B2 (en) * 2019-05-09 2023-04-11 Micron Technology, Inc. Marking integrated circuit package with encoded image for scanning to obtain manufacturing parameters
EP3800507A1 (en) 2019-10-04 2021-04-07 Imec VZW A method for designing a metrology target
CN113741142A (zh) * 2020-05-29 2021-12-03 中芯国际集成电路制造(上海)有限公司 刻蚀偏移修正方法及系统和相关设备
CN114695087B (zh) * 2020-12-30 2024-05-24 科磊股份有限公司 一种制造集成电路的方法和系统
EP4372468A1 (en) * 2022-11-21 2024-05-22 Imec VZW A method for optimizing a parameter applied in a semiconductor fabrication process including a lithography step
CN117950282A (zh) * 2024-03-26 2024-04-30 合肥晶合集成电路股份有限公司 控制刻蚀图形偏差的方法和系统

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102061A (ja) * 1997-09-26 1999-04-13 Matsushita Electron Corp 投影露光用フォトマスクパターン、投影露光用フォトマスク、焦点位置検出方法、焦点位置制御方法および半導体装置の製造方法
US6027842A (en) * 1997-08-28 2000-02-22 International Business Machines Corporation Process for controlling etching parameters
JP2005189729A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc フォトマスクおよびフォーカスモニタ方法
JP2005203417A (ja) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd 球面収差測定パターンおよび測定方法
US20050168716A1 (en) * 2004-02-03 2005-08-04 International Business Machines Corporation Method of patterning process metrology based on the intrinsic focus offset
JP2006512758A (ja) * 2002-12-30 2006-04-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プロセス窓を最適化するリソグラフィ・パラメータの決定方法
JP2006173579A (ja) * 2004-11-16 2006-06-29 Tokyo Electron Ltd 露光条件設定方法、基板処理装置およびコンピュータプログラム
US20120153281A1 (en) * 2000-08-30 2012-06-21 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US20120224176A1 (en) * 2011-03-03 2012-09-06 Nanometrics Incorporated Parallel Acquisition Of Spectra For Diffraction Based Overlay
US20130208279A1 (en) * 2012-02-15 2013-08-15 Nanometrics Incorporated Image based overlay measurement with finite gratings
WO2015090839A1 (en) * 2013-12-17 2015-06-25 Asml Netherlands B.V. Inspection method, lithographic apparatus, mask and substrate
JP2015146398A (ja) * 2014-02-04 2015-08-13 株式会社東芝 加工変換差予測装置、加工変換差予測方法および加工変換差予測プログラム
JP2016503520A (ja) * 2012-11-30 2016-02-04 エーエスエムエル ネザーランズ ビー.ブイ. ドーズおよびフォーカス決定方法、検査装置、パターニングデバイス、基板、ならびにデバイス製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128089A (en) * 1998-07-28 2000-10-03 International Business Machines Corporation Combined segmented and nonsegmented bar-in-bar targets
JP3348783B2 (ja) * 1999-07-28 2002-11-20 日本電気株式会社 重ね合わせ用マーク及び半導体装置
US6571383B1 (en) * 2000-04-28 2003-05-27 Infineon Technologies, Ag Semiconductor device fabrication using a photomask designed using modeling and empirical testing
JP2003142584A (ja) * 2001-11-05 2003-05-16 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法
US7695876B2 (en) * 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
CN101943865B (zh) * 2009-07-09 2012-10-03 上海微电子装备有限公司 一种用于光刻设备的对准标记和对准方法
NL2011683A (en) * 2012-12-13 2014-06-16 Asml Netherlands Bv Method of calibrating a lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product.
JP6336068B2 (ja) * 2013-08-07 2018-06-06 エーエスエムエル ネザーランズ ビー.ブイ. メトロロジ方法および装置、リソグラフィシステムならびにデバイス製造方法
US9595419B1 (en) * 2013-11-27 2017-03-14 Multibeam Corporation Alignment and registration targets for multiple-column charged particle beam lithography and inspection
US20150161320A1 (en) * 2013-12-09 2015-06-11 Spansion Inc. Scattering bar optimization apparatus and method
US10359369B2 (en) * 2014-08-07 2019-07-23 Nova Measuring Instruments Ltd. Metrology test structure design and measurement scheme for measuring in patterned structures

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027842A (en) * 1997-08-28 2000-02-22 International Business Machines Corporation Process for controlling etching parameters
JPH11102061A (ja) * 1997-09-26 1999-04-13 Matsushita Electron Corp 投影露光用フォトマスクパターン、投影露光用フォトマスク、焦点位置検出方法、焦点位置制御方法および半導体装置の製造方法
US20120153281A1 (en) * 2000-08-30 2012-06-21 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
JP2006512758A (ja) * 2002-12-30 2006-04-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プロセス窓を最適化するリソグラフィ・パラメータの決定方法
JP2005189729A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc フォトマスクおよびフォーカスモニタ方法
JP2005203417A (ja) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd 球面収差測定パターンおよび測定方法
US20050168716A1 (en) * 2004-02-03 2005-08-04 International Business Machines Corporation Method of patterning process metrology based on the intrinsic focus offset
JP2006173579A (ja) * 2004-11-16 2006-06-29 Tokyo Electron Ltd 露光条件設定方法、基板処理装置およびコンピュータプログラム
US20120224176A1 (en) * 2011-03-03 2012-09-06 Nanometrics Incorporated Parallel Acquisition Of Spectra For Diffraction Based Overlay
US20130208279A1 (en) * 2012-02-15 2013-08-15 Nanometrics Incorporated Image based overlay measurement with finite gratings
JP2016503520A (ja) * 2012-11-30 2016-02-04 エーエスエムエル ネザーランズ ビー.ブイ. ドーズおよびフォーカス決定方法、検査装置、パターニングデバイス、基板、ならびにデバイス製造方法
WO2015090839A1 (en) * 2013-12-17 2015-06-25 Asml Netherlands B.V. Inspection method, lithographic apparatus, mask and substrate
JP2015146398A (ja) * 2014-02-04 2015-08-13 株式会社東芝 加工変換差予測装置、加工変換差予測方法および加工変換差予測プログラム

Also Published As

Publication number Publication date
KR20190007000A (ko) 2019-01-21
US20190137881A1 (en) 2019-05-09
TWI704421B (zh) 2020-09-11
US10481504B2 (en) 2019-11-19
CN109313392A (zh) 2019-02-05
CN109313392B (zh) 2021-01-08
US20200050112A1 (en) 2020-02-13
TW201812459A (zh) 2018-04-01
WO2017212035A1 (en) 2017-12-14
JP6753958B2 (ja) 2020-09-09
KR102201794B1 (ko) 2021-01-13

Similar Documents

Publication Publication Date Title
JP6753958B2 (ja) 半導体製造プロセスのための計測方法および装置
US10824081B2 (en) Metrology method for a semiconductor manufacturing process
JP6872593B2 (ja) 計測方法、コンピュータ製品およびシステム
JP6855565B2 (ja) メトロロジレシピ選択
JP6765435B2 (ja) パターニングプロセスパラメータを決定する方法及び装置
KR102109060B1 (ko) 리소그래피 프로세스의 파라미터를 측정하는 방법 및 장치, 이러한 방법에서 사용하기 위한 기판 및 패터닝 디바이스
DE102006017938B4 (de) Fokusüberwachungsverfahren, Photomaske und photolithographisches System
JP4954211B2 (ja) 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法
JP6793840B2 (ja) メトロロジ方法、装置、及びコンピュータプログラム
TWI686682B (zh) 量測方法、檢測裝置、圖案化器件、微影系統及器件製造方法
JP2002311564A (ja) 散乱測定を用いてマスクルールを求めるための方法および装置
TW201712447A (zh) 微影裝置及元件製造方法
US10571812B2 (en) Method of calibrating focus measurements, measurement method and metrology apparatus, lithographic system and device manufacturing method
JP2017508273A (ja) 要件に対するターゲット及びプロセス感度の分析
KR19990024000A (ko) 리소그래픽 프로세스에서의 파라미터 제어 프로세스
TW201606444A (zh) 使用散射術計量之焦點量測
DE102006018074A1 (de) Photomaske
TW201917491A (zh) 度量衡參數判定及度量衡配方選擇
TW201604646A (zh) 用於控制來自光刻成像系統之紫外光之焦點的方法和控制器以及利用其形成積體電路之裝置
JP7339826B2 (ja) マーク位置決定方法、リソグラフィー方法、物品製造方法、プログラムおよびリソグラフィー装置
TWI794312B (zh) 包括多個微影光罩的組、用於確定光罩之結構之影像的邊緣位置的方法、用於實施此方法的系統、此方法的用途、用於確定多個微影光罩的重疊誤差或相對邊緣放置誤差的方法、用於生產微結構或奈米結構部件的方法、以及根據此方法生產的部件
TW201820048A (zh) 差分目標設計及用於製程度量衡的方法
EP4372468A1 (en) A method for optimizing a parameter applied in a semiconductor fabrication process including a lithography step
CN117642700A (zh) 用于低维度数据分析的数据映射的方法和计算机程序

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200820

R150 Certificate of patent or registration of utility model

Ref document number: 6753958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250