CN113741142A - 刻蚀偏移修正方法及系统和相关设备 - Google Patents
刻蚀偏移修正方法及系统和相关设备 Download PDFInfo
- Publication number
- CN113741142A CN113741142A CN202010473465.4A CN202010473465A CN113741142A CN 113741142 A CN113741142 A CN 113741142A CN 202010473465 A CN202010473465 A CN 202010473465A CN 113741142 A CN113741142 A CN 113741142A
- Authority
- CN
- China
- Prior art keywords
- etching
- offset
- value
- etching offset
- iteration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 382
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000012937 correction Methods 0.000 title claims abstract description 42
- 238000005259 measurement Methods 0.000 claims abstract description 52
- 238000013461 design Methods 0.000 claims abstract description 28
- 238000004458 analytical method Methods 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims description 39
- 239000013598 vector Substances 0.000 claims description 32
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000011161 development Methods 0.000 claims description 12
- 238000005070 sampling Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 11
- 238000012360 testing method Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012804 iterative process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004626 scanning electron microscopy Methods 0.000 description 2
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 1
- 238000012952 Resampling Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010224 classification analysis Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种刻蚀偏移修正方法及系统和相关设备，所述方法包括：提供芯片设计版图；确定表征芯片设计版图中刻蚀偏移类别的多个特征图案；基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析，得到刻蚀偏移量的收敛值；采用所述刻蚀偏移量的收敛值，对所述特征图案的掩膜版图案进行修正。上述的方案，可以提高所得到的刻蚀偏移量的准确性，提高所形成的半导体结构的性能。
Description
技术领域
本发明涉及半导体集成电路领域，尤其涉及一种刻蚀偏移修正方法及系统和相关设备。
背景技术
为实现将图形从掩膜版中转移到硅片表面，通常需要经过曝光步骤、曝光步骤之后进行的显影步骤和显影步骤之后的刻蚀步骤。在曝光步骤中，光线通过掩膜版中透光的区域照射至涂覆有光刻胶的硅片上，光刻胶在光线的照射下发生化学反应；在显影步骤中，利用感光和未感光的光刻胶对显影剂的溶解程度的不同，形成光刻图案，实现掩膜版图案转移到光刻胶上；在刻蚀步骤中，基于光刻胶层所形成的光刻图案对硅片进行刻蚀，将掩膜版的图案进一步转移至硅片上。
在半导体制造中，随着设计尺寸的不断缩小，最终在硅片上形成的实际图案相对于掩膜版上的图案会产生一定的误差。
然而，采用现有的刻蚀偏移修正方法得到的刻蚀偏移量的误差较大，降低了所形成的半导体结构的性能。
发明内容
本发明解决的问题是提供一种刻蚀偏移修正方法，以提高所得到刻蚀偏移量的准确性，提高半导体结构的性能。
为解决上述问题，本发明提供一种刻蚀偏移修正方法，所述方法包括：
提供芯片设计版图；
确定表征所述芯片设计版图中刻蚀偏移类别的多个特征图案；
基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值；
采用所述刻蚀偏移量的收敛值，对所述特征图案的掩膜版图案进行修正。
可选地，所述多个特征图案随机地分布于晶圆的中心区域和边缘区域。
可选地，所述刻蚀偏移类别采用预设的分类特征向量进行标识；所述分类特征向量包括所述特征图案对应的长度、内部间距、外部间距和图案密度中至少一种。
可选地，所述刻蚀测量数据为多条数据向量的集合，所述数据向量包括对应特征图案所属的产品名称、布局名称、所属工艺层所在的层位置、刻蚀偏移类别、坐标位置、所属芯片标识、刻蚀偏移量和刻蚀偏移量误差中至少一种。
可选地，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，包括：
设置迭代次数变量n和连续次数变量m，并初始化n＝1，m＝0；
基于执行第(n-1)次迭代得到的刻蚀偏移量误差，计算得到第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量；
采用第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量，对所述特征图案对应的掩膜版图案进行修正；
采用修正后的掩膜版图案执行第n次生产制造的所述芯片产品中所述特征图案的光刻，并执行刻蚀工艺；
获取第n次生产制造的所述芯片产品中所述特征图案的刻蚀测量数据，并计算第n次生产制造的所述芯片产品中所述特征图案的刻蚀测量数据中刻蚀偏移量误差的平均值，作为执行第n次迭代得到的所述刻蚀偏移量误差；
判断执行第n次迭代得到的所述刻蚀偏移量误差的绝对值是否为小于预设的第一阈值；
当确定执行第n次迭代得到的所述刻蚀偏移量误差的绝对值小于所述第一阈值时，设置m＝m+1；
判断m的数值是否大于或等于预设的第二阈值；
当确定m的数值大于或等于所述第二阈值时，将采用执行第n次迭代得到的所述刻蚀偏移量误差，计算得到执行第(n+1)次迭代对应的刻蚀偏移量，作为对应的刻蚀偏移量的收敛值并输出。
可选地，当确定m的数值小于所述第二阈值时，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，还包括：
判断m的数值是否为零；
当确定m的数值非为零时，将m的数值清零，并设置n＝n+1，并从所述基于执行第(n-1)次迭代得到的刻蚀偏移量误差，计算得到第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量的步骤重新开始执行，直至m的数值大于或等于所述第二阈值。
可选地，当确定执行第n次迭代得到的所述刻蚀偏移量误差的绝对值大于或等于所述第一阈值时，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，还包括：
判断执行第n次迭代得到所述刻蚀偏移量误差的绝对值是否小于执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值；
当确定执行第n次迭代得到所述刻蚀偏移量误差的绝对值小于执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值时，设置n＝n+1，并从所述基于执行第(n-1)次迭代得到的刻蚀偏移量误差，计算得到第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量的步骤重新开始执行，直至m的数值大于或等于所述第二阈值。
可选地，当确定执行第n次迭代得到所述刻蚀偏移量误差的绝对值大于或等于执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值时，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，还包括：
判断执行第n次迭代得到所述刻蚀偏移量误差的绝对值与执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值的差值是否小于预设的第三阈值；
当确定执行第n次迭代得到所述刻蚀偏移量误差的绝对值与执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值的差值是否小于所述第三阈值时，判断执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值是否小于预设的第四阈值；
当确定执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值小于预设的第四阈值时，设置n＝n+1，并从所述基于执行第(n-1)次迭代得到的刻蚀偏移量误差，计算得到第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量的步骤重新开始执行，直至m的数值大于或等于所述第二阈值。
可选地，当确定执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值大于或等于所述第四阈值时，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，还包括：
重新采样得到对应的刻蚀测量数据，并从所述计算第n次生产制造的所述芯片产品中所述特征图案的刻蚀测量数据中刻蚀偏移量误差的平均值，作为执行第n次迭代得到的所述刻蚀偏移量误差的步骤重新开始执行，直至m的数值大于或等于所述第二阈值。
可选地，当确定执行第n次迭代得到所述刻蚀偏移量误差的绝对值与执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值的差值大于或等于所述第三阈值时，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，还包括：
停止迭代，并检查刻蚀工艺是否出现错误；
当确定刻蚀工艺运行正常时，从所述采用修正后的掩膜版图案执行第n次生产制造的所述芯片产品中所述特征图案的光刻，并执行刻蚀工艺的步骤重新开始执行，直至m的数值大于或等于所述第二阈值。
可选地，所述第一阈值、第三阈值和第四阈值的范围均为对应特征图案的精度数值的两倍至五倍。
可选地，所述第一阈值、第三阈值和第四阈值中任两者之间相同或不同。
可选地，采用如下的公式计算执行第n次迭代得到的所述刻蚀偏移量误差：
Δn＝ΔADIn-ΔAEIn-offsetn；
其中，Δn表示执行第n次迭代得到的所述刻蚀偏移量误差，ΔADIn表示第n次生产制造的所述芯片产品中所述特征图案的轮廓的分段或组成部分的显影后观测值与目标值之间的差值，ΔAEIn表示第n次生产制造的所述芯片产品中所述特征图案的轮廓的分段或组成部分的刻蚀后观测值与目标值之间的差值，offsetn表示第n次迭代对应的补偿数值。
可选地，所述采用执行第n次迭代得到的所述刻蚀偏移量误差计算得到第(n+1)次迭代得到的所述特征图案的刻蚀偏移量，包括：
biasn＝biasn+1+Δn+1，且：
biasn＝ADIsem_n-AEIsem_n+offsetn；
其中，biasn表示执行第n次迭代得到的所述刻蚀偏移量，Δn表示执行第n次迭代得到的所述刻蚀偏移量误差，ADIsem_n表示第n次生产制造的所述芯片产品中所述特征图案的轮廓的分段或组成部分的显影后的观测值，AEIsem_n表示第n次生产制造的所述芯片产品中所述特征图案的轮廓的分段或组成部分的显影后的观测值。
可选地，当所述特征图案对应的所述刻蚀参数测量数据中所述数据向量的数量小于预设的数量阈值时，所述刻蚀偏移量误差的平均值为所述数据向量中的刻蚀偏移量误差的算术平均值。
可选地，当所述刻蚀参数测量数据中的数据向量的数量大于或等于预设的数量阈值时，所述刻蚀偏移量误差的平均值为对所述数据向量中的刻蚀偏移量误差进行高斯拟合后的平均值。
相应地，本发明实施例还提供一种刻蚀偏移系统，包括：确定单元，适于提供芯片设计版图，并确定表征芯片设计版图中刻蚀偏移类别的多个特征图案；分析单元，适于基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值；修正单元，适于采用所述刻蚀偏移量的收敛值，对所述特征图案的掩膜版图案进行修正。其中，所述确定单元、分析单元和修正单元用以执行所述的修正方法的各个步骤。
相应地，本发明实施例还提供一种设备，包括至少一个存储器和至少一个处理器，所述存储器存储有一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行以实现如所述的修正方法。
相应地，本发明实施例还提供一种存储介质，所述存储介质存储有一条或多条计算机指令，所述一条或多条计算机指令用于实现所述的修正方法。
与现有技术相比，本发明的技术方案具有以下优点：
上述的方案，通过确定表征芯片设计版图中刻蚀偏移类别的多个特征图案；基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析，得到刻蚀偏移量的收敛值；采用所述刻蚀偏移量的收敛值，对所述特征图案的掩膜版图案进行修正。由于充分考量芯片产品设计中的多个刻蚀偏移情形，故可以提高所得到的刻蚀偏移量的准确性。同时，采用基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析，得到刻蚀偏移量的收敛值，可以提高所得到的刻蚀偏移量的准确性，提高所形成的半导体器件的性能。
附图说明
图1为现有的一种刻蚀偏移修正方法所采用的测试图案的示意图；
图2是芯片产品中的实际图案的示意图；
图3是本发明实施例中的一种刻蚀偏移修正方法的流程图；
图4是如何获取透射电子显微镜补偿值的示意图；
图5是本发明实施例中的一种对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析的方法的流程示意图；
图6为本发明一实施例所提供的一种刻蚀偏移修正系统的框架结构示意图；
图7为本发明一实施例所提供的设备的硬件结构示意图。
具体实施方式
由背景技术可知，现有的特征尺寸的刻蚀偏移量的获取方法，所获取的特征尺寸的刻蚀偏移量存在着准确性较低的问题，影响了半导体器件的性能。
参见图1，为了获取图案的特征尺寸(Critical Dimension，CD)的刻蚀偏移量，如长度L、内部间距S和外部间距C的刻蚀偏移量，传统的方法通过扫描电子显微镜(ScanningElectron Microscope，SEM)分别获取特征尺寸的显影后观测值(ADI)和刻蚀后观测值(AEI)，并通过特征尺寸的显影后观测值和刻蚀后观测值之间的差异确定对应的刻蚀偏移量。
但是，上述的测试图案较为简单且具有对称结构。然而，芯片产品中的实际设计图案一般较为复杂。参见图2，相较于图1中示出的测试图案(a)、(b)和(c)，所述图案较为复杂且具有非对称结构。因具有非对称结构，图案中的子图案201的内部间距，以及子图案201的边缘与相邻子图案202、203和204之间的外部间距均分别具有多个数值。因此，需要将该子图案201的边缘按照预设的投影规则进行拆分，然后再应用刻蚀偏移量对刻蚀工艺造成的刻蚀偏移进行修正。而将采用图1所示的简单且具有对称结构的测试图案确定的刻蚀偏移量应用于图2所示的复杂且非对称的图案时，势必会引入相应的误差，使得到修正后的掩膜版图形与目标光刻图形之间的误差较大。而当掩膜版图形与目标光刻图形之间的误差较大，可能导致实际图案的特征尺寸与目标特征尺寸之间具有较大的差异，从而导致采用该掩膜版图形所形成的半导体结构的性能变差。
为解决上述问题，本发明实施例中的技术方案通过确定表征芯片产品设计中刻蚀偏移类别的多个特征图案；基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析，得到刻蚀偏移量的收敛值；采用所述刻蚀偏移量的收敛值，对所述特征图案的掩膜版图案进行修正。由于所选取的特征图案覆盖了芯片产品设计中刻蚀偏移类别，可以充分考量芯片产品设计中的所有刻蚀偏移情形，故可以提高所得到的刻蚀偏移量的准确性。同时，采用基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析，得到刻蚀偏移量的收敛值，以对掩膜版图案进行修正，可以进一步提高所得到的刻蚀偏移量的准确性，提高所形成的半导体结构的性能。
图3示出了本发明实施例中的一种刻蚀偏移修正方法的流程图。参见图3，一种刻蚀偏移修正方法，可以包括如下的步骤：
步骤S301：提供芯片设计版图；
步骤S302：确定表征所述芯片设计版图中刻蚀偏移类别的多个特征图案。
在具体实施中，所述多个特征图案为从对应的芯片产品设计中的特征图案中选取的特征图案。所选取的特征图案可以覆盖所述芯片产品设计中的各种刻蚀偏移情形。与现有的测试图案不同，本发明实施例中所确定的多个特征图案中，既可以包括简单的具有对称结构的图案，也可以包括复杂的具有非对称结构的图案，本领域的技术人员可以根据实际的需要进行选取。
本申请的发明人经过研究表明，刻蚀环境中的图案密度对于图案的刻蚀偏移量同样具有重要的影响。换言之，对于相同的图案而言，当图案密度不同时，其所对应的刻蚀偏移也会存在一定的偏差。为了更加准确地对刻蚀偏移情形进行分类，在本发明一实施例中，采用包括长度legth、内部间距inner_space，外部间距outer_space和图案密度density的分类特征向量来对刻蚀偏移情形进行标识，从而可以得到更加全面地对刻蚀偏移情形进行分类。
步骤S303：基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析，得到刻蚀偏移量的收敛值。
本申请的发明人经过研究发现，半导体制程中的图案的刻蚀偏移量具有收敛的特性，具体证明过程如下：
首先，定义刻蚀偏移量，其计算公式为：
bias＝ADIsem-AEIsem+offset (1)
其中，bias表示刻蚀偏移量，ADIsem表示通过扫描电子显微镜(SEM)获取的特征图案的轮廓的分段或组成部分(fragment)的显影后观测值，AEIsem表示通过扫描电子显微镜获取的所述特征图案的轮廓的分段或组成部分的刻蚀后观测值，offset表示预设的补偿值。
本实施例中，offset包括由沿着刻蚀深度方向的刻蚀不一致性引起的透射电子显微镜补偿值(TEMoffset)与后续工艺引起的硅补偿值(Sioffset)两部分构成。
参见图4，其示出了如何获取透射电子显微镜补偿值的示意图。具体而言，所述图形图案400表示透射电子显微镜获取的图案的横截面示意图，垂直方向延伸的虚线L1表示扫描电子显微镜获取的测量位置，水平方向延伸的虚线L2表示图案的实际期望深度值，点D表示实际测量到的所述特征图案的轮廓的边缘或组成部分的位置，而透射电子显微镜补偿值TEMoffset，即为点D所在的沿着垂直方向延伸的虚线L3与垂直方向延伸的虚线L1之间在水平方向上的距离。
接着，将特征图案的轮廓的分段或组成部分的显影后观测值的差值ΔADI和刻蚀后观测值的差值ΔAEI定义为：
ΔADI＝ADIgds-ADIsem (2)
ΔAEI＝AEIgds–AEIsem (3)
其中，ADIgds表示所述芯片设计版图中所述特征图案的轮廓的分段或组成部分的显影后观测值的目标值，AEIgds表示所述芯片设计版图中所述特征图案的轮廓的分段或组成部分的刻蚀后观测值的目标值。
现有的获取刻蚀偏移的方法是通过测量全隙(through-pitch)测试图案(图1所示的具有代表性的对称结构的图案)，故通过公式(1)可以得到：
biastp＝ADIsem_tp–AEIsem_tp+offsettp (4)
其中，biastp通过测量全隙测试图案得到的刻蚀偏移量，ADIsem_tp表示通过扫描电子显微镜获取的全隙测试图案的轮廓或组成部分的显影后观测值，AEIsem_tp表示通过扫描电子显微镜获取的全隙测试图案的轮廓的分段或组成部分的刻蚀后观测值，offsettp表示所述全隙测试图案对应的补偿值。
需要指出的是，上述公式(4)计算得到的biastp即为本发明实施例中的刻蚀偏移量的初始值，即bias1。
接着，将所述刻蚀偏移量biastp应用于实际半导体芯片设计中，可以得到：
ADIgds_real＝AEIgds_real+biastp (5)
其中，ADIgds_real表示第1次生产制造的芯片产品中特征图案的轮廓的分段或组成部分的显影后观测值，AEIgds_real表示第1次生产制造的芯片产品中特征图案的轮廓的分段或组成部分的刻蚀后观测值。
通过公式(5)可以得到：
biastp＝ADIgds_real-AEIgds_real (6)
将公式(2)和(3)代入公式(6)，可以得到：
biastp＝(ADIsem_real+ΔADIreal)–(AEIsem_real+ΔAEIreal)+offsetreal-offsetreal＝(ADIsem_real-AEIsem_real+offsetreal)+(ΔADIreal-ΔAEIreal-offsetreal) (7)
在公式(7)中，(ADIsem_real-AEIsem_real+offsetreal)为公式(1)中定义的biasreal，故可以得到：
biastp＝biasreal+(ΔADIreal-ΔAEIreal-offsetreal) (8)
将公式(7)中的(ΔADIreal-ΔAEIreal-offsetreal)定义为刻蚀偏移量真实误差Δreal，即：
Δreal＝ΔADIreal-ΔAEIreal-offsetreal (9)
因此，公式(8)即可转化为：
biastp＝biasreal+Δreal (10)
在上述的公式(10)中，biastp为从全隙测试图案(先前工艺)中测量得到，biasreal为通过对晶圆上实际生产制造的芯片产品(当前工艺)中进行测量得到。同时，公式(7)中的Δreal中的参数仅属于当前工艺且是可测量的。因此，公式(10)意味着一个递归过程，其可以转化为：
biasn＝biasn+1+Δ(n+1) (11)
biasn+1＝biasn-Δ(n+1)＝f(biasn) (12)
其中，Δ(n+1)表示第n+1次迭代对应的刻蚀偏移量误差。
公式(11)和(12)是一个递归方程，其收敛值为：
bias(n+1)＝biasn (13)
或者，
Δ(n+1)＝0 (14)
通过上述的描述，可以证明刻蚀偏移量具有收敛特性。因此，为了获取准确的刻蚀偏移量，可以基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析，得到刻蚀偏移量的收敛值，具体请参见图5。
步骤S304：采用所述刻蚀偏移量的收敛值，对所述特征图案的掩膜版图案进行修正。
在具体实施中，当获取到刻蚀偏移量的收敛值时，采用所述刻蚀偏移量的收敛值，对所述特征图案的掩膜版图案进行修正，可将修正后的掩膜版图案与目标光刻图案之间的误差控制在对应的精度要求范围之内，提高了所获得的光刻图形的精度，从而可以提高所形成的半导体结构的性能。
下面将对本发明实施例中的基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析的过程进行描述。
参见图5，在对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析，得到刻蚀偏移量的收敛值的过程，具体可以包括：
步骤S501：设置迭代次数变量n和连续次数变量m，并初始化n＝1，m＝0。
在具体实施中，通过该步骤执行迭代次数的初始化，从第1次开始对刻蚀偏移量进行迭代修正。
步骤S502：基于执行第(n-1)次迭代得到的刻蚀偏移量误差Δ(n-1)，计算得到第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量biasn。
在具体实施中，若n为大于或等于2的整数时，Δ(n-1)即为执行第(n-1)次迭代得到的刻蚀偏移量误差；而当n＝1时，在首次开始对刻蚀偏移量进行迭代分析之前，并不存在第0次迭代，故不存在执行第0次迭代得到的刻蚀偏移量误差Δ0，也不存在第0次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量biasn。本实施例中，可以将采用图1的具有代表性的对称结构的特征图案的计算得到biastp，也即前述的公式(4)计算得到的biastp，作为bias1。
在确定了执行第(n-1)次迭代得到的刻蚀偏移量误差时，可以采用如下的公式计算得到所述特征图案对应的刻蚀偏移量：
biasn＝biasn+1+Δn+1 (15)
且：
biasn＝ADIsem_n-AEIsem_n+offsetn (16)
其中，biasn表示执行第n次迭代得到的所述刻蚀偏移量，Δn表示执行第n次迭代得到的所述刻蚀偏移量误差，ADIsem_n表示第n次生产制造的所述芯片产品中所述特征图案的轮廓的分段或组成部分的显影后的观测值，AEIsem_n表示第n次生产制造的所述芯片产品中所述特征图案的轮廓的分段或组成部分的显影后的观测值。
步骤S503：采用第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量biasn，对所述特征图案对应的掩膜版图案进行修正。
在具体实施中，第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量，为通过执行第(n-1)次迭代得到的刻蚀偏移量误差Δ(n-1)分别代入公式(15)和公式(16)计算得到的biasn。计算得到所述特征图案对应的刻蚀偏移量biasn之后，再采用该刻蚀偏移量biasn对第n次生产制造所述芯片产品时所使用的与所述特征图案对应的掩膜版图形进行修正。
需要指出的是，每个特征图案的每个关键尺寸，如长度、内部间距和外部间距分别具有对应的刻蚀偏移量误差Δ(n-1)，并分别均具有采用对应的刻蚀偏移量误差Δ(n-1)计算得到的刻蚀偏移量biasn。
步骤S504：采用修正后的掩膜版图案执行第n次生产制造的所述芯片产品中所述特征图案的光刻，并执行刻蚀工艺。
在具体实施中，在采用刻蚀偏移量biasn对掩膜版图案进行修正后，便可以采用修正后的掩膜版图案在第n次生产制造的所述芯片产品中执行对应的特征图案的光刻，并于光刻工艺之后执行对应的刻蚀工艺，得到第n次生产制造的所述芯片产品。
步骤S505：获取第n次生产制造的所述芯片产品中所述特征图案的刻蚀测量数据。
在具体实施中，获取第n次生产制造的所述芯片产品中所述特征图案的刻蚀测量数据，包括在显影工艺之后的获取所述特征图案的坐标位置的显影后观测值，以及在刻蚀工艺之后获取的所述特征图案的坐标位置的刻蚀后观测值。
为了便于对所获取的刻蚀测量数据进行分类分析，可以首先对所获取的刻蚀测量数据进行预处理，以生成具有预设的数据格式的数据向量。在本发明一实施例中，所述具有预设的数据格式的数据向量为：[产品名称product name，布局名称layout name，所在工艺层的层位置layer number，刻蚀偏移类别etch-bias class，坐标位置coordinates，所在芯片的标识shot ID，刻蚀偏移量etch bias(design)，刻蚀偏移量误差Δn]。其中，产品名称product name表示对应的芯片产品的名称，布局名称layout name表示特征图案所属的布局图案的名称，所在工艺层位置layer number表示所述特征图案所在的工艺层在所述芯片产品中所处的层位置，所在芯片的标识shot ID表示所述特征图案所在的芯片产品在晶圆中的位置标识，刻蚀偏移量etch bias表示特征图案对应的刻蚀偏移量，刻蚀偏移量误差Δn表示所述特征图案对应的刻蚀偏移量误差。
通过设置具有对应数据格式的数据向量，可以实现对所述数据向量中的刻蚀偏移量误差Δn的多样化分类，进而可以实现特征图案的进一步多样化分类，以满足用户多样化的特征图案分类需求，从而满足不同用户获取不同的特征图案对应的刻蚀偏移量的需求。换言之，除了采用刻蚀偏移类别来对特征图形进行分类之外，通过上述的数据向量可以实现对特征图案的进一步细分。例如，用户可以所在工艺层的层位置layer number和刻蚀偏移类别etch-bias class来对所述数据向量进行分类，从而获取处于不同的工艺层中且属于不同的刻蚀偏移类别的特征图案对应的刻蚀偏移量。
可以理解的是，所述具有预设格式的数据向量还可以包括更多或者更少的数据信息，本领域的技术人员可以根据实际的需要进行设置，在此不做限制。当预设格式的数据向量中包括的数据信息越多时，可以实现对于特征图案的更多样化划分，以满足用户多样化的需求。
步骤S506：根据第n次生产制造的所述芯片产品中所述特征图案的刻蚀测量数据，计算第n次生产制造的所述芯片产品中所述特征图案的刻蚀测量数据中刻蚀偏移量误差的平均值Δnave，作为执行第n次迭代得到的所述刻蚀偏移量误差Δn。
在具体实施中，在按照需求从第n次迭代对应的数据集合中获取到对应类别的数据向量时，首先求取所获取的数据向量中的刻蚀偏移量误差的平均值。在本发明一实施例中，当所获取的数据向量的数量小于预设的数量阈值时，所述刻蚀偏移量误差的平均值Δnave为所获取的数据向量中的刻蚀偏移量误差的算术平均值；当获取的数据向量的数量大于或等于所述数量阈值时，所述刻蚀偏移量误差的平均值Δnave为对所获取的数据向量中的刻蚀偏移量误差进行高斯拟合求取的平均值。之后，将Δnave作为执行第n次迭代得到的所述刻蚀偏移量误差Δn。
步骤S507：判断第n次迭代得到的所述刻蚀偏移量误差|Δn|是否为小于预设的第一阈值T1；当判断结果为是时，可以执行步骤S508；反之，则可以执行步骤S513。
具体实施中，所述第一阈值T1与对应类别的特征图案之间具有预设的对应关系，其数值可以根据实际的需要进行设置。在本发明实施例中，所述阈值满足：
2r≤T1≤5r (17)
其中，r表示对应的特征图案的精度数值。
步骤S508：设置m＝m+1，并判断m的数值是否大于或等于预设的第二阈值T2；当判断结果为是时，可以执行步骤S509；反之，则可以执行步骤S510。
在具体实施中，第二阈值T2的数量可以根据实际的需要进行设置。在本发明一实施例中，第二阈值T2为3。
步骤S509：将采用执行第n次迭代得到的所述刻蚀偏移量误差Δn计算得到执行第(n+1)次迭代对应的刻蚀偏移量bias(n+1)，作为对应的刻蚀偏移量的收敛值并输出。
在具体实施中，当执行第n次迭代得到的所述刻蚀偏移量误差的绝对值|Δn|小于第一阈值T1，且m的数值大于或等于第二阈值T2时，表明连续m次求得的刻蚀偏移量误差Δn已经在零附件的区间内振荡，进而意味着对应的刻蚀偏移量bias(n+1)已经收敛至最终值。此时，可以将执行第(n+1)次迭代对应的刻蚀偏移量biasreal(n+1)作为最终值进行输出。
步骤S510：判断m的数值是否为零；当判断结果为是时，可以直接执行步骤S512；反之，则可以直接执行步骤S511和步骤S512。
步骤S511：将m的数值清零。
步骤S512：设置n＝n+1，并从步骤S502开始执行。
在具体实施中，当执行第n次迭代得到的所述刻蚀偏移量的绝对值|Δn|小于第一阈值T1，且m的数值小于第二阈值T2时，表明连续m次求得的刻蚀偏移量Δn尚未均在零附近的区间内震荡，进而意味着对应的刻蚀偏移量bias(n+1)尚未收敛至最终值。故此，需要首先判断m的数值是否为零；当确定m的数值为零时，继续执行迭代过程即可；当确定m的数值为非零时，则在将m的数值清零同时，继续执行迭代过程。
在具体实施中，确定执行第n次迭代得到所述刻蚀偏移量误差的绝对值|Δn|小于第一阈值T1，但m的数值小于预设的第二阈值T2时，表明连续m次求得的Δn尚未在0附近的区间内震荡。此时，可以采用所述执行第n次迭代得到所述刻蚀偏移量误差Δn计算得到执行第(n+1)次迭代对应的刻蚀偏移量bias(n+1)，并继续执行(n+1)次迭代。
当确定执行第n次迭代得到的所述刻蚀偏移量误差的绝对值|Δn|大于或等于所述第一阈值时，且行第n次迭代得到所述刻蚀偏移量误差的绝对值|Δn|小于执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值|Δ(n-1)|时，表明Δ(n-1)处于向0靠近的趋势中，但尚未在0附近的区间内振荡，进而表明对应的刻蚀偏移量bias(n+1)尚未收敛至最终值。因此，可以采用所述执行第n次迭代得到所述刻蚀偏移量误差Δn计算得到执行第(n+1)次迭代对应的刻蚀偏移量bias(n+1)，并继续执行(n+1)次迭代，继续执行迭代。
步骤S513：判断执行第n次迭代得到所述刻蚀偏移量误差的绝对值|Δn|是否小于执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值|Δ(n-1)|；当判断结果为是时，可以执行步骤S512；反之，则可以执行步骤S514。
步骤S514：判断执行第n次迭代得到所述刻蚀偏移量误差的绝对值|Δn|是否小于执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值|Δ(n-1)|之间的差值是否小于预设的第三阈值T3；当判断结果为是时，可以执行步骤S515；反之，则可以执行步骤S517。
在具体实施中，第三阈值与对应类别的特征图案之间具有预设的对应关系，其数值可以根据实际的需要进行设置。在本发明实施例中，所述第三阈值满足：
2r≤T3≤5r (18)
其中，T3表示所述第三阈值，r表示特征图案对应的精度数值。
需要指出的是，虽然第三阈值T3和第一阈值的范围T1对于相同类别的特征图案而言其范围相同，但不表示第三阈值T3与第一阈值T1相同。换言之，第三阈值T3与第一阈值T1可以相同或不同，本领域的技术人员可以根据实际的需要进行设置，在此不做限制。
步骤S515：判断执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值|Δ(n-1)|是否小于预设的第四阈值T4；当判断结果为是时，可以执行步骤S512；反之，则可以执行步骤S516。
在具体实施中，第四阈值与对应类别的特征图案之间具有预设的对应关系，其数值可以根据实际的需要进行设置。在本发明实施例中，所述第四阈值满足：
2r≤T4≤5r (19)
其中，T4表示所述第三阈值，r表示特征图案对应的精度数值。
需要指出的是，虽然第四阈值T4与第一阈值T1、第三阈值T3的范围对于相同类别的特征图案而言其范围相同，但不表示第四阈值T4、第三阈值T3与第一阈值T1的数值相同。换言之，第四阈值T4可以与第一阈值T1和第三阈值T3可以相同或不同，本领域的技术人员可以根据实际的需要进行设置，在此不做限制。
执行步骤S516，重新采样得到对应的刻蚀测量数据，并步骤S506重新开始执行。
在具体实施中，当确定|Δn|大于或等于|Δ(n-1)|，且|Δn|-|Δ(n-1)|小于所述第一阈值T1，且|Δ(n-1)|大于或等于所述第四阈值T1时，表明计算得到的Δn不具有统计代表性，故可以对相应类别的特征图案的刻蚀测量进行重新采样得到对应的刻蚀测量数据，并从步骤S506开始重新执行迭代过程。
执行步骤S517，停止迭代，并检查刻蚀工艺是否出现错误；当确定刻蚀工艺运行正常时，从步骤S504重新开始执行。
在具体实施中，当确定执行第n次迭代得到所述刻蚀偏移量误差的绝对值|Δn|大于或等于执行第(n-1)次迭代得到所述刻蚀偏移量误差的绝对值|Δ(n-1)|，且(|Δn|-|Δ(n-1)|)的差值大于或等于所述第三阈值T3时，则表明计算得到的|Δn|的数值违背了越来越接近0的趋势，进而表明采用|Δn|计算得到第(n+1)次迭代对应的刻蚀偏移量bias(n+1)违背了刻蚀偏移量的收敛特性，进而表明刻蚀工艺可能出现问题，故此时可以停止迭代过程，并对刻蚀工艺进行检查，并在确定刻蚀工艺运行正常时，重新执行第n次迭代。
需要指出的是，对于一种芯片产品而言，覆盖该芯片产品设计中刻蚀偏移情形的多个特征图案对应的刻蚀偏移量，可以采用上述的步骤一同获取，以提高工作效率。
采用本发明实施中的上述方案，通过确定表征芯片产品设计中刻蚀偏移类别的多个特征图案；基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析，得到刻蚀偏移量的收敛值；采用所述刻蚀偏移量的收敛值，对所述特征图案的掩膜版图案进行修正。由于充分考量芯片产品设计中的所有刻蚀偏移情形，故可以提高所得到的刻蚀偏移量的准确性。同时，采用基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中所述特征图案的刻蚀测量数据进行迭代分析，得到刻蚀偏移量的收敛值，以对掩膜版图案进行修正，可以进一步提高所得到的刻蚀偏移量的准确性，提高半导体器件的性能。
本发明实施例还提供一种刻蚀偏移修正系统。参见图6，一种刻蚀偏移修正系统包括确定单元601、分析单元602和修正单元603。其中，所述确定单元601、分析单元602和修正单元603用于执行所述刻蚀偏移修正方法中的各个步骤。其中，所述刻蚀偏移修正方法请参见前述部分的详细介绍，不再赘述。
本发明实施例还提供一种设备，该设备可以通过装载程序的形式执行上述刻蚀偏移修正方法。
本发明实施例提供的终端设备的一种可选硬件结构可以如图7所示，包括：至少一个处理器01，至少一个通信接口02，至少一个存储器03和至少一个通信总线04。
在本发明实施例中，处理器01、通信接口02、存储器03、通信总线04的数量为至少一个，且处理器01、通信接口02、存储器03通过通信总线04完成相互间的通信。
通信接口02可以为用于进行网络通信的通信模块的接口，如GSM模块的接口。
处理器01可能是中央处理器CPU，或者是特定集成电路ASIC(ApplicationSpecific Integrated Circuit)，或者是被配置成实施本发明实施例的一个或多个集成电路。
存储器03可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatilememory)，例如至少一个磁盘存储器。
其中，存储器03存储有一条或多条计算机指令，所述一条或多条计算机指令被处理器01执行以实现本发明实施例的刻蚀偏移修正方法。
需要说明的是，上述的实现终端设备还可以包括与本发明实施例公开内容可能并不是必需的其他器件(未示出)；鉴于这些其他器件对于理解本发明实施例公开内容可能并不是必需，本发明实施例对此不进行逐一介绍。
本发明实施例还提供一种存储介质，所述存储介质存储有一条或多条计算机指令，所述一条或多条计算机指令用于实现本发明实施例提供的刻蚀偏移修正方法。
上述本发明的实施方式是本发明的元件和特征的组合。除非另外提及，否则所述元件或特征可被视为选择性的。各个元件或特征可在不与其它元件或特征组合的情况下实践。另外，本发明的实施方式可通过组合部分元件和/或特征来构造。本发明的实施方式中所描述的操作顺序可重新排列。任一实施方式的一些构造可被包括在另一实施方式中，并且可用另一实施方式的对应构造代替。对于本领域技术人员而言明显的是，所附权利要求中彼此没有明确引用关系的权利要求可组合成本发明的实施方式，或者可在提交本申请之后的修改中作为新的权利要求包括。本发明的实施方式可通过例如硬件、固件、软件或其组合的各种手段来实现。在硬件配置方式中，根据本发明示例性实施方式的方法可通过一个或更多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理器件(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器等来实现。在固件或软件配置方式中，本发明的实施方式可以模块、过程、功能等形式实现。软件代码可存储在存储器单元中并由处理器执行。存储器单元位于处理器的内部或外部，并可经由各种己知手段向处理器发送数据以及从处理器接收数据。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种刻蚀偏移修正方法，其特征在于，包括：
提供芯片设计版图；
确定表征所述芯片设计版图中刻蚀偏移类别的多个特征图案；
基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值；
采用所述刻蚀偏移量的收敛值，对所述特征图案的掩膜版图案进行修正。
2.根据权利要求1所述的刻蚀偏移修正方法，其特征在于，所述多个特征图案随机地分布于晶圆的中心区域和边缘区域。
3.根据权利要求1所述的刻蚀偏移修正方法，其特征在于，所述刻蚀偏移类别采用预设的分类特征向量进行标识；所述分类特征向量包括所述特征图案对应的长度、内部间距、外部间距和图案密度中至少一种。
4.根据权利要求1所述的刻蚀偏移修正方法，其特征在于，所述刻蚀测量数据为多条数据向量的集合，所述数据向量包括对应特征图案所属的产品名称、布局名称、所属工艺层所在的层位置、刻蚀偏移类别、坐标位置、所属芯片标识、刻蚀偏移量和刻蚀偏移量误差中至少一种。
5.根据权利要求4所述的刻蚀偏移修正方法，其特征在于，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，包括：
设置迭代次数变量n和连续次数变量m，并初始化n＝1，m＝0；
基于执行第(n-1)次迭代得到的刻蚀偏移量误差，计算得到第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量；
采用第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量，对所述特征图案对应的掩膜版图案进行修正；
采用修正后的掩膜版图案执行第n次生产制造的所述芯片产品中所述特征图案的光刻，并执行刻蚀工艺；
获取第n次生产制造的所述芯片产品中所述特征图案的刻蚀测量数据，并计算第n次生产制造的所述芯片产品中所述特征图案的刻蚀测量数据中刻蚀偏移量误差的平均值，作为执行第n次迭代得到的所述刻蚀偏移量误差；
判断执行第n次迭代得到的所述刻蚀偏移量误差的绝对值是否为小于预设的第一阈值；
当确定执行第n次迭代得到的所述刻蚀偏移量误差的绝对值小于所述第一阈值时，设置m＝m+1；
判断m的数值是否大于或等于预设的第二阈值；
当确定m的数值大于或等于所述第二阈值时，将采用执行第n次迭代得到的所述刻蚀偏移量误差，计算得到执行第(n+1)次迭代对应的刻蚀偏移量，作为对应的刻蚀偏移量的收敛值并输出。
6.根据权利要求5所述的刻蚀偏移修正方法，其特征在于，当确定m的数值小于所述第二阈值时，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，还包括：
判断m的数值是否为零；
当确定m的数值非为零时，将m的数值清零，并设置n＝n+1，并从所述基于执行第(n-1)次迭代得到的刻蚀偏移量误差，计算得到第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量的步骤重新开始执行，直至m的数值大于或等于所述第二阈值。
7.根据权利要求5或6所述的刻蚀偏移修正方法，其特征在于，当确定执行第n次迭代得到的所述刻蚀偏移量误差的绝对值大于或等于所述第一阈值时，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，还包括：
判断执行第n次迭代得到所述刻蚀偏移量误差的绝对值是否小于执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值；
当确定执行第n次迭代得到所述刻蚀偏移量误差的绝对值小于执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值时，设置n＝n+1，并从所述基于执行第(n-1)次迭代得到的刻蚀偏移量误差，计算得到第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量的步骤重新开始执行，直至m的数值大于或等于所述第二阈值。
8.根据权利要求7所述的刻蚀偏移修正方法，其特征在于，当确定执行第n次迭代得到所述刻蚀偏移量误差的绝对值大于或等于执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值时，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，还包括：
判断执行第n次迭代得到所述刻蚀偏移量误差的绝对值与执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值的差值是否小于预设的第三阈值；
当确定执行第n次迭代得到所述刻蚀偏移量误差的绝对值与执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值的差值是否小于所述第三阈值时，判断执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值是否小于预设的第四阈值；
当确定执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值小于预设的第四阈值时，设置n＝n+1，并从所述基于执行第(n-1)次迭代得到的刻蚀偏移量误差，计算得到第n次生产制造所述芯片产品中所述特征图案对应的刻蚀偏移量的步骤重新开始执行，直至m的数值大于或等于所述第二阈值。
9.根据权利要求8所述的刻蚀偏移修正方法，其特征在于，当确定执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值大于或等于所述第四阈值时，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，还包括：
重新采样得到对应的刻蚀测量数据，并从所述计算第n次生产制造的所述芯片产品中所述特征图案的刻蚀测量数据中刻蚀偏移量误差的平均值，作为执行第n次迭代得到的所述刻蚀偏移量误差的步骤重新开始执行，直至m的数值大于或等于所述第二阈值。
10.根据权利要求9所述的刻蚀偏移修正方法，其特征在于，当确定执行第n次迭代得到所述刻蚀偏移量误差的绝对值与执行第(n-1)次迭代得到的刻蚀偏移量误差的绝对值的差值大于或等于所述第三阈值时，所述基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值，还包括：
停止迭代，并检查刻蚀工艺是否出现错误；
当确定刻蚀工艺运行正常时，从所述采用修正后的掩膜版图案执行第n次生产制造的所述芯片产品中所述特征图案的光刻，并执行刻蚀工艺的步骤重新开始执行，直至m的数值大于或等于所述第二阈值。
11.根据权利要求10所述的刻蚀偏移修正方法，其特征在于，所述第一阈值、第三阈值和第四阈值的范围均为对应特征图案的精度数值的两倍至五倍。
12.根据权利要求11所述的刻蚀偏移修正方法，其特征在于，所述第一阈值、第三阈值和第四阈值中任两者之间相同或不同。
13.根据权利要求5所述的刻蚀偏移修正方法，其特征在于，采用如下的公式计算执行第n次迭代得到的所述刻蚀偏移量误差：
Δn＝ΔADIn-ΔAEIn-offsetn；
其中，Δn表示执行第n次迭代得到的所述刻蚀偏移量误差，ΔADIn表示第n次生产制造的所述芯片产品中所述特征图案的轮廓的分段或组成部分的显影后观测值与目标值之间的差值，ΔAEIn表示第n次生产制造的所述芯片产品中所述特征图案的轮廓的分段或组成部分的刻蚀后观测值与目标值之间的差值，offsetn表示第n次迭代对应的补偿数值。
14.根据权利要求13所述的刻蚀偏移修正方法，其特征在于，所述采用执行第n次迭代得到的所述刻蚀偏移量误差计算得到第(n+1)次迭代得到的所述特征图案的刻蚀偏移量，包括：
biasn＝biasn+1+Δn+1，且：
biasn＝ADIsem_n-AEIsem_n+offsetn；
其中，biasn表示执行第n次迭代得到的所述刻蚀偏移量，Δn表示执行第n次迭代得到的所述刻蚀偏移量误差，ADIsem_n表示第n次生产制造的所述芯片产品中所述特征图案的轮廓的分段或组成部分的显影后的观测值，AEIsem_n表示第n次生产制造的所述芯片产品中所述特征图案的轮廓的分段或组成部分的显影后的观测值。
15.根据权利要求5所述的刻蚀偏移修正方法，其特征在于，当所述特征图案对应的所述刻蚀参数测量数据中所述数据向量的数量小于预设的数量阈值时，所述刻蚀偏移量误差的平均值为所述数据向量中的刻蚀偏移量误差的算术平均值。
16.根据权利要求5所述的刻蚀偏移修正方法，其特征在于，当所述刻蚀参数测量数据中的数据向量的数量大于或等于预设的数量阈值时，所述刻蚀偏移量误差的平均值为对所述数据向量中的刻蚀偏移量误差进行高斯拟合后的平均值。
17.一种刻蚀偏移修正系统，其特征在于，包括：
确定单元，适于提供芯片设计版图，并确定表征所述芯片设计版图中刻蚀偏移类别的多个特征图案；
分析单元，适于基于刻蚀偏移量的收敛特性，对生产制造的所述芯片产品中与所述特征图案对应的刻蚀测量数据进行迭代分析，得到对应的刻蚀偏移量的收敛值；
修正单元，适于采用所述刻蚀偏移量的收敛值，对所述特征图案的掩膜版图案进行修正。
18.一种设备，其特征在于，包括至少一个存储器和至少一个处理器，所述存储器存储有一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行以实现如权利要求1-16任一项所述的修正方法。
19.一种存储介质，其特征在于，所述存储介质存储有一条或多条计算机指令，所述一条或多条计算机指令用于实现如权利要求1-16任一项所述的修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010473465.4A CN113741142B (zh) | 2020-05-29 | 2020-05-29 | 刻蚀偏移修正方法及系统和相关设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010473465.4A CN113741142B (zh) | 2020-05-29 | 2020-05-29 | 刻蚀偏移修正方法及系统和相关设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113741142A true CN113741142A (zh) | 2021-12-03 |
| CN113741142B CN113741142B (zh) | 2024-06-25 |
Family
ID=78724505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010473465.4A Active CN113741142B (zh) | 2020-05-29 | 2020-05-29 | 刻蚀偏移修正方法及系统和相关设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113741142B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024021854A1 (zh) * | 2022-07-25 | 2024-02-01 | 腾讯科技（深圳）有限公司 | 电路版图处理方法、装置、设备、存储介质及程序产品 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221539B1 (en) * | 1998-07-23 | 2001-04-24 | Kabushiki Kaisha Toshiba | Mask pattern correction method and a recording medium which records a mask pattern correction program |
| CN101441407A (zh) * | 2007-11-19 | 2009-05-27 | 上海华虹Nec电子有限公司 | 光刻尺寸超规格的修正刻蚀方法 |
| CN101661219A (zh) * | 2008-08-28 | 2010-03-03 | 中芯国际集成电路制造(上海)有限公司 | 一种修正掩膜版图形的方法和装置 |
| CN102005369A (zh) * | 2010-09-10 | 2011-04-06 | 上海集成电路研发中心有限公司 | 一种用于外延工艺的光刻对准方法 |
| CN105575774A (zh) * | 2014-10-14 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 修正相移掩膜中特征尺寸偏差的方法及相移掩膜 |
| CN106372300A (zh) * | 2016-08-30 | 2017-02-01 | 上海华力微电子有限公司 | 可制造性检测分析方法 |
| CN107003603A (zh) * | 2015-06-30 | 2017-08-01 | 格罗方德半导体公司 | 同时光刻及蚀刻校正流程的方法 |
| WO2017171891A1 (en) * | 2016-04-02 | 2017-10-05 | Intel Corporation | Systems, methods, and apparatuses for modeling reticle compensation for post lithography processing using machine learning algorithms |
| US20180314148A1 (en) * | 2017-05-01 | 2018-11-01 | Lam Research Corporation | Design layout pattern proximity correction through edge placement error prediction |
| US20190137881A1 (en) * | 2016-06-10 | 2019-05-09 | Imec Vzw | Method and Apparatus for Semiconductor Manufacturing |
| CN110119061A (zh) * | 2018-02-06 | 2019-08-13 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法及掩膜版的制作方法 |
-
2020
- 2020-05-29 CN CN202010473465.4A patent/CN113741142B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221539B1 (en) * | 1998-07-23 | 2001-04-24 | Kabushiki Kaisha Toshiba | Mask pattern correction method and a recording medium which records a mask pattern correction program |
| CN101441407A (zh) * | 2007-11-19 | 2009-05-27 | 上海华虹Nec电子有限公司 | 光刻尺寸超规格的修正刻蚀方法 |
| CN101661219A (zh) * | 2008-08-28 | 2010-03-03 | 中芯国际集成电路制造(上海)有限公司 | 一种修正掩膜版图形的方法和装置 |
| CN102005369A (zh) * | 2010-09-10 | 2011-04-06 | 上海集成电路研发中心有限公司 | 一种用于外延工艺的光刻对准方法 |
| CN105575774A (zh) * | 2014-10-14 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 修正相移掩膜中特征尺寸偏差的方法及相移掩膜 |
| CN107003603A (zh) * | 2015-06-30 | 2017-08-01 | 格罗方德半导体公司 | 同时光刻及蚀刻校正流程的方法 |
| WO2017171891A1 (en) * | 2016-04-02 | 2017-10-05 | Intel Corporation | Systems, methods, and apparatuses for modeling reticle compensation for post lithography processing using machine learning algorithms |
| US20190137881A1 (en) * | 2016-06-10 | 2019-05-09 | Imec Vzw | Method and Apparatus for Semiconductor Manufacturing |
| CN106372300A (zh) * | 2016-08-30 | 2017-02-01 | 上海华力微电子有限公司 | 可制造性检测分析方法 |
| US20180314148A1 (en) * | 2017-05-01 | 2018-11-01 | Lam Research Corporation | Design layout pattern proximity correction through edge placement error prediction |
| CN110832400A (zh) * | 2017-05-01 | 2020-02-21 | 朗姆研究公司 | 通过边缘位置误差预测设计布局图案邻近校正 |
| CN110119061A (zh) * | 2018-02-06 | 2019-08-13 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法及掩膜版的制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024021854A1 (zh) * | 2022-07-25 | 2024-02-01 | 腾讯科技（深圳）有限公司 | 电路版图处理方法、装置、设备、存储介质及程序产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113741142B (zh) | 2024-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11120182B2 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
| US9547745B1 (en) | System and method for discovering unknown problematic patterns in chip design layout for semiconductor manufacturing | |
| US9910348B2 (en) | Method of simultaneous lithography and etch correction flow | |
| TWI524374B (zh) | 模型化臨界尺寸掃描電子顯微鏡抽取的方法 | |
| US7451068B2 (en) | Method and apparatus for generating an OPC segmentation based on modeled intensity gradients | |
| CN114609857A (zh) | 光学临近效应修正方法及系统和掩膜版 | |
| US9646220B2 (en) | Methods and media for averaging contours of wafer feature edges | |
| US9508138B2 (en) | Method of detecting photolithographic hotspots | |
| US20100131915A1 (en) | Method, device, and program for predicting a manufacturing defect part of a semiconductor device | |
| US20080209386A1 (en) | Method for predicting resist pattern shape, computer readable medium storing program for predicting resist pattern shape, and computer for predicting resist pattern shape | |
| US8997027B2 (en) | Methods for modifying an integrated circuit layout design | |
| EP3133553B1 (en) | Method for verifying a pattern of features printed by a lithography process | |
| CN115903368A (zh) | 光学邻近修正方法及系统、掩膜版、设备及存储介质 | |
| CN117348333B (zh) | 掩膜版、光学临近修正方法、装置及电子设备 | |
| CN113741142B (zh) | 刻蚀偏移修正方法及系统和相关设备 | |
| JP2012252055A (ja) | マスク検査方法、マスク作製方法および半導体装置の製造方法 | |
| JP2000214577A (ja) | パタ―ン歪検出方法、パタ―ン歪検出装置およびその記録媒体 | |
| CN114594655A (zh) | 光学临近效应修正方法及系统和掩膜版 | |
| US8495527B2 (en) | Pattern recognition with edge correction for design based metrology | |
| US20120192125A1 (en) | Correcting and Optimizing Contours for Optical Proximity Correction Modeling | |
| JP2010122438A (ja) | リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 | |
| US20120110522A1 (en) | Pattern Recognition with Edge Correction for Design Based Metrology | |
| JP2004302110A (ja) | マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法 | |
| CN115793379A (zh) | 光学邻近修正方法及系统、掩膜版、设备及存储介质 | |
| JP2004354919A (ja) | 光近接効果補正の検証方法および検証装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |