JP2019510366A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019510366A5 JP2019510366A5 JP2018539823A JP2018539823A JP2019510366A5 JP 2019510366 A5 JP2019510366 A5 JP 2019510366A5 JP 2018539823 A JP2018539823 A JP 2018539823A JP 2018539823 A JP2018539823 A JP 2018539823A JP 2019510366 A5 JP2019510366 A5 JP 2019510366A5
- Authority
- JP
- Japan
- Prior art keywords
- surface energy
- substrate
- opening
- defining
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims 27
- 238000000034 method Methods 0.000 claims 20
- 239000000758 substrate Substances 0.000 claims 18
- 238000000151 deposition Methods 0.000 claims 11
- 239000007788 liquid Substances 0.000 claims 11
- 230000003750 conditioning Effects 0.000 claims 9
- 239000002184 metal Substances 0.000 claims 4
- 210000002381 Plasma Anatomy 0.000 claims 2
- 239000003607 modifier Substances 0.000 claims 2
- 239000002904 solvent Substances 0.000 claims 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims 1
- 238000000231 atomic layer deposition Methods 0.000 claims 1
- 238000004140 cleaning Methods 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
Claims (16)
- 材料を基板上に堆積させる方法であって、当該方法は、
下地層を露出する開口を画定するレリーフパターンを有する基板を受け取るステップであって、前記レリーフパターンは、前記開口を画定する側壁表面を提供し、前記下地層は、前記開口を画定する床表面を提供し、前記側壁表面は第1表面エネルギー値を有し、前記床表面は第2表面エネルギー値を有する、ステップと、
前記基板上へのスピンオン堆積を介して前記基板上に堆積されることによって、前記の画定された開口を充填するための金属ハードマスク材料を有する充填材料を特定するステップと、
表面エネルギー調節処理を実行するステップであって、前記表面エネルギー調節処理は、前記第1表面エネルギー値及び前記第2表面エネルギー値のうちの少なくとも一方を、液体形態の前記充填材料と前記側壁表面又は前記床表面との間の界面の接触角度値が60度未満になるように調節する、ステップと、
表面エネルギー調節処理を実行するステップの後に、前記側壁表面及び前記床表面と接触している前記画定された開口を前記充填材料が充填するように、前記基板上にスピンオン堆積を介して前記充填材料を堆積するステップと、
を含む、方法。 - 前記表面エネルギー調節処理を実行するステップは、前記液体形態の充填材料と前記側壁表面との間の前記界面の前記接触角度値が60度未満になるように、前記第1表面エネルギー値を調節するステップを含む、
請求項1記載の方法。 - 前記表面エネルギー調節処理を実行するステップは、30度未満の、前記液体形態の充填材料と前記側壁表面との間の前記界面の前記接触角度値をもたらす、
請求項1記載の方法。 - 前記表面エネルギー調節処理を実行するステップは、20度未満の、前記液体形態の充填材料と前記側壁表面との間の前記界面の前記接触角度値をもたらす、
請求項3記載の方法。 - 前記表面エネルギー調節処理を実行するステップは、前記液体形態の充填材料と前記床表面との間の前記界面の前記接触角度値が60度未満になるように、前記第2表面エネルギー値を調節するステップを含む、
請求項1記載の方法。 - 前記表面エネルギー調節処理を実行するステップは、30度未満の、前記液体形態の充填材料と前記床表面との間の前記界面の前記接触角度値をもたらす、
請求項1記載の方法。 - 前記表面エネルギー調節処理を実行するステップは、20度未満の、前記液体形態の充填材料と前記床表面との間の前記界面の前記接触角度値をもたらす、
請求項6記載の方法。 - 前記表面エネルギー調節処理を実行するステップは、前記基板をプラズマプロセスシステム内でプラズマ生成物に曝露するステップを含む、
請求項1記載の方法。 - 前記表面エネルギー調節処理を実行するステップは、液体ベースの調節剤を前記レリーフパターン上に堆積するステップを含む、
請求項1記載の方法。 - 前記液体ベースの調節剤を前記レリーフパターン上に堆積するステップは、エッチング後湿式クリーニングを実行するステップを含む、
請求項9記載の方法。 - 前記表面エネルギー調節処理を実行するステップは、前記レリーフパターン上にコンフォーマル膜を堆積するステップを含む、
請求項1記載の方法。 - 前記表面エネルギー調節処理を実行するステップは、原子層堆積、化学気相堆積及び直流電流重畳からなる群から選択される処理を実行するステップを含む、
請求項11記載の方法。 - 材料を基板上に堆積させる方法であって、当該方法は、
下地層を露出する開口を画定するレリーフパターンを有する基板を受け取るステップであって、前記レリーフパターンは、前記開口を画定する側壁表面を提供し、前記下地層は、前記開口を画定する床表面を提供し、前記側壁表面は第1表面エネルギー値を有し、前記床表面は第2表面エネルギー値を有する、ステップと、
前記基板上へのスピンオン堆積を介して前記基板上に堆積されることによって、前記の画定された開口を充填するための金属ハードマスク材料を有する充填材料を特定するステップと、
表面エネルギー調節処理を実行するステップであって、前記表面エネルギー調節処理は、前記第1表面エネルギー値及び前記第2表面エネルギー値のうちの少なくとも一方を、液体形態の前記充填材料と前記側壁表面又は前記床表面との間の界面の接触角度値が60度未満になるように調節する、ステップと、
表面エネルギー調節処理を実行するステップの後に、前記側壁表面及び前記床表面と接触している前記画定された開口を前記充填材料が充填するように、前記基板上にスピンオン堆積を介して前記充填材料を堆積するステップと、
を含み、
前記レリーフパターンは、40ナノメートル未満の臨界寸法を有する開口を画定する、方法。 - 材料を基板上に堆積させる方法であって、当該方法は、
下地層を露出する開口を画定するレリーフパターンを有する基板を受け取るステップであって、前記レリーフパターンは、前記開口を画定する側壁表面を提供し、前記下地層は、前記開口を画定する床表面を提供し、前記側壁表面は第1表面エネルギー値を有し、前記床表面は第2表面エネルギー値を有する、ステップと、
前記基板上へのスピンオン堆積を介して前記基板上に堆積されることによって、前記の画定された開口を充填するための金属ハードマスク材料を有する充填材料を特定するステップと、
表面エネルギー調節処理を実行するステップであって、前記表面エネルギー調節処理は、前記第1表面エネルギー値及び前記第2表面エネルギー値のうちの少なくとも一方を、液体形態の前記充填材料と前記側壁表面又は前記床表面との間の界面の接触角度値が60度未満になるように調節する、ステップと、
表面エネルギー調節処理を実行するステップの後に、前記側壁表面及び前記床表面と接触している前記画定された開口を前記充填材料が充填するように、前記基板上にスピンオン堆積を介して前記充填材料を堆積するステップと、
を含み、
前記基板上に前記充填材料を堆積するステップは、前記第1表面エネルギー値に適合する堆積溶媒システムを用いるステップを含む、方法。 - 前記基板上に前記充填材料を堆積するステップは、前記第2表面エネルギー値に適合する堆積溶媒システムを用いるステップを含む、
請求項14記載の方法。 - 前記金属ハードマスク材料は金属酸化物を含む、
請求項1記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662288253P | 2016-01-28 | 2016-01-28 | |
US62/288,253 | 2016-01-28 | ||
PCT/US2017/015097 WO2017132351A1 (en) | 2016-01-28 | 2017-01-26 | Methods of spin-on deposition of metal oxides |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019510366A JP2019510366A (ja) | 2019-04-11 |
JP2019510366A5 true JP2019510366A5 (ja) | 2020-04-16 |
JP6928764B2 JP6928764B2 (ja) | 2021-09-01 |
Family
ID=59387626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018539823A Active JP6928764B2 (ja) | 2016-01-28 | 2017-01-26 | 金属酸化物のスピンオン堆積の方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10141183B2 (ja) |
JP (1) | JP6928764B2 (ja) |
KR (1) | KR102405203B1 (ja) |
CN (1) | CN108701587B (ja) |
TW (1) | TWI643251B (ja) |
WO (1) | WO2017132351A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9991156B2 (en) * | 2016-06-03 | 2018-06-05 | International Business Machines Corporation | Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs |
US11276572B2 (en) * | 2017-12-08 | 2022-03-15 | Tokyo Electron Limited | Technique for multi-patterning substrates |
US10354922B1 (en) | 2017-12-27 | 2019-07-16 | International Business Machines Corporation | Simplified block patterning with wet strippable hardmask for high-energy implantation |
US10707232B2 (en) | 2018-05-14 | 2020-07-07 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device using a porosity in a sacrificial pattern, and fabricating equipment for semiconductor device using the same |
US10573520B2 (en) | 2018-06-12 | 2020-02-25 | International Business Machines Corporation | Multiple patterning scheme integration with planarized cut patterning |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999048339A1 (fr) * | 1998-03-17 | 1999-09-23 | Seiko Epson Corporation | Substrat de formation de motifs sur film mince et son traitement de surface |
JP2000251663A (ja) * | 1999-02-25 | 2000-09-14 | Canon Inc | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 |
US6730597B1 (en) | 2000-08-03 | 2004-05-04 | Texas Instruments Incorporated | Pre-ECD wet surface modification to improve wettability and reduced void defect |
GB0207134D0 (en) * | 2002-03-27 | 2002-05-08 | Cambridge Display Tech Ltd | Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained |
US6972261B2 (en) * | 2002-06-27 | 2005-12-06 | Xerox Corporation | Method for fabricating fine features by jet-printing and surface treatment |
GB0215858D0 (en) * | 2002-07-09 | 2002-08-14 | Cambridge Display Tech Ltd | Patterning method |
JP4538259B2 (ja) * | 2003-04-23 | 2010-09-08 | 東京エレクトロン株式会社 | 層間絶縁膜の表面改質方法及び表面改質装置 |
US7686978B2 (en) * | 2003-09-24 | 2010-03-30 | E. I. Du Pont De Nemours And Company | Method for the application of active materials onto active surfaces and devices made with such methods |
KR20050064265A (ko) | 2003-12-23 | 2005-06-29 | 주식회사 하이닉스반도체 | 반도체 소자의 절연막 패터닝 방법 |
US20050239295A1 (en) * | 2004-04-27 | 2005-10-27 | Wang Pei-L | Chemical treatment of material surfaces |
US8067887B2 (en) | 2004-12-29 | 2011-11-29 | E. I. Du Pont De Nemours And Company | Coated substrate and method of making same |
JP2009516388A (ja) * | 2005-11-18 | 2009-04-16 | レプリソールス テクノロジーズ アーベー | 多層構造の形成方法 |
KR101194839B1 (ko) * | 2006-02-28 | 2012-10-25 | 삼성전자주식회사 | 나노결정을 포함하는 메모리 소자 및 그 제조 방법 |
US20070254402A1 (en) * | 2006-04-27 | 2007-11-01 | Robert Rotzoll | Structure and fabrication of self-aligned high-performance organic fets |
US7768042B2 (en) * | 2007-03-29 | 2010-08-03 | Korea Advanced Institute Of Science And Technology | Thin film transistor including titanium oxides as active layer and method of manufacturing the same |
JP5194645B2 (ja) * | 2007-08-29 | 2013-05-08 | ソニー株式会社 | 半導体装置の製造方法 |
CN101821839A (zh) * | 2007-10-01 | 2010-09-01 | 蔻维尔公司 | 轮廓经设计的薄膜器件和结构 |
US8114301B2 (en) * | 2008-05-02 | 2012-02-14 | Micron Technology, Inc. | Graphoepitaxial self-assembly of arrays of downward facing half-cylinders |
US8551566B2 (en) * | 2009-02-19 | 2013-10-08 | Massachusetts Institute Of Technology | Directed material assembly |
JP5254381B2 (ja) * | 2011-02-23 | 2013-08-07 | 株式会社東芝 | パターン形成方法 |
EP2839341B1 (en) * | 2012-04-16 | 2020-01-15 | Brewer Science, Inc. | Method for directed self-assembly |
US9136123B2 (en) * | 2013-01-19 | 2015-09-15 | Rohm And Haas Electronic Materials Llc | Hardmask surface treatment |
US9502231B2 (en) * | 2013-03-12 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photoresist layer and method |
GB2514401B (en) * | 2013-05-23 | 2017-08-23 | Cambridge Display Tech Ltd | Inkjet Devices |
US9761449B2 (en) * | 2013-12-30 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gap filling materials and methods |
-
2017
- 2017-01-26 JP JP2018539823A patent/JP6928764B2/ja active Active
- 2017-01-26 WO PCT/US2017/015097 patent/WO2017132351A1/en active Application Filing
- 2017-01-26 CN CN201780013847.5A patent/CN108701587B/zh active Active
- 2017-01-26 KR KR1020187024190A patent/KR102405203B1/ko active IP Right Grant
- 2017-01-26 US US15/416,645 patent/US10141183B2/en active Active
- 2017-02-02 TW TW106103428A patent/TWI643251B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019510366A5 (ja) | ||
JP5883621B2 (ja) | インプリントで誘導されるブロック共重合体のパターン化のためのシステムおよび方法 | |
TWI661466B (zh) | 使用具有多種材料之一層的基板圖案化方法 | |
WO2019036041A3 (en) | GEOMETRICALLY SELECTIVE DEPOSITION OF A DIELECTRIC FILM | |
TWI625764B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
CN107112212B (zh) | 使用接枝聚合物材料图案化基底 | |
JP2019514066A5 (ja) | ||
JP2018137435A5 (ja) | ||
TW201923469A (zh) | 可滲入材料之連續滲透合成處理的方法及使用該方法形成的結構與裝置 | |
US20160027658A1 (en) | Lithography using Multilayer Spacer for Reduced Spacer Footing | |
TW201619435A (zh) | 用於無空隙鈷間隙填充的方法 | |
JP2010153852A5 (ja) | ||
JP6196739B2 (ja) | 原子層堆積を用いずに自己整合ダブルパターニングを行う方法 | |
JP2014505369A5 (ja) | ||
JP6054279B2 (ja) | 金属配線層形成方法、金属配線層形成装置および記憶媒体 | |
TW200802595A (en) | Method for fabricating semiconductor and eching system | |
JP2015142083A5 (ja) | ||
KR102328551B1 (ko) | 복수의 재료의 층을 이용하여 기판을 패터닝하는 방법 | |
JP2018207110A5 (ja) | ||
US20150031207A1 (en) | Forming multiple gate length transistor gates using sidewall spacers | |
JP2018512727A5 (ja) | ||
CN103943512B (zh) | 一种降低石墨烯与电极接触电阻的方法 | |
JP2016213444A5 (ja) | ||
JP6928764B2 (ja) | 金属酸化物のスピンオン堆積の方法 | |
JP2017228580A5 (ja) |