JP2019213326A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2019213326A
JP2019213326A JP2018106638A JP2018106638A JP2019213326A JP 2019213326 A JP2019213326 A JP 2019213326A JP 2018106638 A JP2018106638 A JP 2018106638A JP 2018106638 A JP2018106638 A JP 2018106638A JP 2019213326 A JP2019213326 A JP 2019213326A
Authority
JP
Japan
Prior art keywords
shunt resistor
terminal
semiconductor module
power
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018106638A
Other languages
English (en)
Other versions
JP6504585B1 (ja
Inventor
大前　勝彦
Katsuhiko Omae
勝彦 大前
政行 船越
Masayuki Funakoshi
政行 船越
謙介 竹内
Kensuke Takeuchi
謙介 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018106638A priority Critical patent/JP6504585B1/ja
Application granted granted Critical
Publication of JP6504585B1 publication Critical patent/JP6504585B1/ja
Priority to US16/404,203 priority patent/US10950560B2/en
Priority to EP19174617.1A priority patent/EP3579271B1/en
Priority to CN201910455251.1A priority patent/CN110557077B/zh
Publication of JP2019213326A publication Critical patent/JP2019213326A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/20—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection for measuring, monitoring, testing, protecting or switching
    • H02K11/26—Devices for sensing voltage, or actuated thereby, e.g. overvoltage protection devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Power Steering Mechanism (AREA)

Abstract

【課題】ベースプレートに載置、接続されたシャント抵抗両端の電位差を精度よく測定し、電流検出精度を向上できる半導体モジュールを得ることを目的とする。【解決手段】ベースプレート１０４ｃ、１０４ｄの一部であり、シャント抵抗１０３Uの電極を載置、接続したランド１１ｃ、１１ｄがある。ランド１１ｃ、１１ｄに、主電流が流れる主電路とシャント抵抗１０３Uの電極の電位を検出する制御端子１２３、１２４とに切り分けるスリット１３０、１３１を形成し、スリット１３０、１３１の先端部は、シャント抵抗１０３Uの電極の近傍まで延出する。【選択図】図５

Description

この発明は、半導体スイッチング素子、及びシャント抵抗を内蔵した半導体モジュールに関する。
従来の半導体モジュールにおいては、電源と接続される電源端子、グランドと接続されるグランド端子、モータに電力を供給するための出力端子、半導体スイッチング素子を制御するための制御端子等の複数の端子を配列し、内部には半導体スイッチング素子、電流検出用のシャント抵抗等を配置、接続していた（例えば、特許文献１の図２参照）。
特許第６２２３６１３号公報
特許文献１に開示された半導体モジュールの内部構造では、銅または銅合金の板材で形成された複数のベースプレート（特許文献１のフレーム４１に該当する）に素子を載置するための幅広のランドを設け、このランドに高電位側、低電位側スイッチング素子が載置され、低電位側スイッチング素子の下流にはシャント抵抗が接続され、シャント抵抗の他端はグランドに接続されていた。また、シャント抵抗が載置されたランド（ベースプレートの制御端子等の端子を除いた略長方形の部分）の端部からは、シャント抵抗の電極の電位を検出するための検出用端子が延出されていた。グランドに接続された上記ランドから延出された検出用端子は、端子のレイアウト上、シャント抵抗の左端側の電極から離れた位置にあった。
さらに、上記ランドのいずれにおいても、効率よくヒートシンクにベースプレートの熱を伝えて冷却させる目的で、表面積を大きくするべく幅広に形成されており、上記検出用端子と上記電極との間の距離は、より一層長くなっていた。
次に、特許文献１に開示された半導体モジュールに起こる課題について以下に述べる。図１は特許文献１に開示された半導体モジュールの一部を拡大したものであり、図中の矢印は電流の流れを示し、直線的に流れる経路や、回り込みながら流れる経路等、複数の経路に分かれて流れている。
ベースプレート４１は銅または銅合金で形成されているが、微小ながら電気抵抗を有し、電気抵抗値は電路の長さに比例する。シャント抵抗３３Ｕについては、例えば、１００Ａ程度の電流を検出する電動パワーステアリング装置では、シャント抵抗の発熱や電圧降下を抑制するため１ｍΩ程度のシャント抵抗を使用する。上述の通り、端子のレイアウト上、検出用端子４１５とシャント抵抗３３Ｕの左端側の電極との間の距離が長くなっているため、無視できない程度の電気抵抗が存在していた。
これを回路図で示すと、図２のようになる。ベースプレート４１に電流を流すことは、上記電気抵抗に電流を流すことと同義であり、そこに電圧降下が起こる。図２に示すように、検出用端子４１５及び４１７は、シャント抵抗３３Ｕの両端の電極の電位に加えて、上記電気抵抗に起こる電圧降下も含んだ電位差を検出してしまう。この電圧降下が誤差となり、シャント抵抗３３Ｕ両端の電位差を精度よく測定できず、電流検出精度を低下させてしまう問題があった。
さらに、よく知られているように、銅や銅合金は温度変化により電気抵抗値が変動する。上述したベースプレート４１に電流を流すと、ベースプレート４１が発熱することにより温度変化し、電気抵抗値が変動してしまう。上記電気抵抗値が変動すればそこに流れている電流値が一定であったとしてもそこに生じる電圧降下が変動することとなり、検出用端子４１５及び４１７間に生じる電位差は、温度に応じて変動するため、電流検出精度がより一層低下してしまっていた。
この発明は、上述のような課題を解決するためになされたもので、シャント抵抗両端の電位差を精度よく測定し、電流検出精度を向上できる半導体モジュールを得ることを目的とする。
本発明にかかる半導体モジュールは、導電性材料で板状に形成された複数のベースプレートと、ベースプレートから延出されるパワー端子と、複数のベースプレートの一部であり、素子を載置、接続するためのランドと、ランドに載置、接続され、パワー端子に流れる電流を制御するスイッチング素子と、ランドに載置、接続されるシャント抵抗と、を備えた半導体モジュールにおいて、シャント抵抗が載置、接続されたランドに、主電流が流れる主電路とシャント抵抗の電極の電位を検出する検出用端子とに切り分けるスリットを形成し、スリットの先端部は、シャント抵抗の電極の近傍まで延出されることを特徴とする。
本発明にかかる半導体モジュールによれば、シャント抵抗が載置、接続されたランドにおいて、シャント抵抗の電極の近傍まで先端部が延出するようにスリットを形成し、主電流が流れる主電路と検出用端子とに切り分け、検出用端子側への主電流の流れを制限し、上記電圧降下の発生を抑制することで、上記電圧降下も含んだ電位差を検出してしまうことを抑制し、シャント抵抗両端の電位差を精度よく測定し、電流検出精度を向上できる。
特許文献１の図２に開示された半導体モジュールのうち、一部を拡大した図である。 図１を回路図で示した図である。 本願発明の実施の形態１にかかる半導体モジュール１００ａを含む電動パワーステアリング装置全体の回路図である。 本願発明の実施の形態１にかかる半導体モジュール１００ａの内部構成を示す図である。 図４の半導体モジュール１００ａの内部構成のうち、Ｕ相の部分を拡大した図である。 本願発明の実施の形態２にかかる半導体モジュール１００ｂの内部構成を示す図である。 本願発明の実施の形態３にかかる半導体モジュール１００ｃのうち、１相分のブリッジ回路図及び、その回路を半導体モジュール化した場合の内部構成図である。
実施の形態１．
本発明の実施の形態１にかかる半導体モジュール１００ａを用いた装置について説明する。ここでは例として、半導体モジュール１００ａを電動パワーステアリング装置に搭載した場合について説明する。図３は、半導体モジュール１００ａを含む電動パワーステアリング装置全体の回路図であり、大きく分けて、制御ユニット１、ハンドル操舵をアシストするためのモータ２、回転角センサ４、電流センサ５、回転センサ４と電流センサ５以外のセンサ類６で構成され、制御ユニット１は、制御回路３、電源供給用の電源リレー７、平滑用コンデンサ８、半導体モジュール１００ａで構成される。モータ２は３相（Ｕ相、Ｖ相、Ｗ相）のブラシレスモータである。制御回路３は、ＣＰＵ３０、駆動回路３１、入力回路３２、電源回路３３で構成される。回転角センサ４、電流センサ５、センサ類６は制御回路３と電気的に接続されている。なお、本発明では、電流センサ５としてシャント抵抗を用いている。電源９、グランド１０間には平滑用コンデンサ８が複数個並列接続されている。
イグニッションスイッチ１１をオンにすると、電源回路３３がＣＰＵ３０、駆動回路３１、入力回路３２のそれぞれに電力供給を開始する。回転角センサ４で検出される回転角情報、電流センサ５で検出される各相の電流値情報、センサ類６で検出される操舵トルク情報と車速情報に基づき、入力回路３２からＣＰＵ３０へ信号が出力される。ＣＰＵ３０はこれらの情報に基づき、モータ２を駆動するための目標電流を演算し、目標電流と電流値情報の偏差に応じて駆動回路３１に出力指令を行い、駆動回路３１はこの出力指令に基づき、半導体モジュール１００ａ、電源リレー７の各素子を駆動する。
本実施の形態にかかる半導体モジュール１００ａは、上述の通り、モータ２が３相（Ｕ相、Ｖ相、Ｗ相）であるため、３相分のブリッジ回路で構成されている。各相は独立しており、同一の回路構成であるため、１相（Ｕ相）についてのみ説明する。半導体モジュール１００ａには高電位側スイッチング素子１０１Ｕと低電位側スイッチング素子１０２Ｕが直列に接続され、その中間接続部には、電力供給先であるモータ２のコイル（負荷出力）が接続されている。また、低電位側スイッチング素子１０２Ｕの下流には電流を検出するためのシャント抵抗１０３Ｕが接続されている。さらに、高電位側スイッチング素子１０１Ｕに電源リレー７を介して電源９が、シャント抵抗１０３Ｕの他端にグランド１０が接続されている。
以上のように構成された電動パワーステアリング装置の半導体モジュール１００ａにおいて、図中丸印が制御端子であり、二重丸印がパワー端子を示している。パワー端子とは、ここでは、電源９、グランド１０、モータ２に接続される端子のことを言う。制御端子とは、制御や検出に用いる小電力端子のことを指し、ここでは、高電位側スイッチング素子１０１Ｕ、低電位側スイッチング素子１０２Ｕのゲート指令端子、シャント抵抗１０３Ｕの両端の電極に接続される検出用端子、高電位側スイッチング素子１０１Ｕと低電位側スイッチング素子１０２Ｕとの中間接続点の電位を検出するモニター用端子等のことを言う。
次に、実施の形態１にかかる半導体モジュール１００ａの内部構成について説明する。図４は半導体モジュール１００ａの内部構成を示した（ａ）正面と（ｂ）側面の透視図を示す。一点鎖線で囲まれた部分は半導体モジュール１００ａを包むモールド樹脂体であり、制御端子及びパワー端子はモールド樹脂体外部に延出している。モータ２の３相のブリッジ回路は各相独立しており、同一の回路構成であるため、図４（ａ）右側のＵ相についてのみ説明する。半導体モジュール１００ａは、銅または銅合金で形成された複数の板状のベースプレート１０４を有する。ランド１１ａ〜１１ｄ（図４（ａ）中の点線で囲まれた部分）は、シャント抵抗１０３Ｕや半導体スイッチング素子等の素子を載置、接続するための部分であり、幅広に形成されている。ランド１１ａ〜１１ｄから端子が延出されており、Ｕ相は、図中下側の右から、電源と接続される電源端子１１０、電力供給先であるモータ２のコイルに接続されるモータ出力端子１１１、グランドと接続されるグランド端子１１２の各パワー端子が配列されている。
パワー端子列に対向する辺には制御端子が配列されている。制御端子１２０はベースプレート１０４ｂの電位を検出するモニター用端子である。制御端子１２１及び１２２はそれぞれ、高電位側スイッチング素子１０１Ｕ及び低電位側スイッチング素子１０２Ｕのゲートに電圧を印加するゲート指令端子である。制御端子１２３及び１２４はシャント抵抗１０３Ｕの両端の電極の電位を検出する検出用端子であり、シャント抵抗１０３Ｕの電極が載置、接続されたランド１１ｃ、１１ｄから延出されている。このシャント抵抗１０３Ｕの両端の電極の電位差から電流に換算できる。すなわち、ベースプレート１０４ａ〜１０４ｄは、ランド、パワー端子、制御端子で構成される。
高電位側スイッチング素子１０１Ｕと低電位側スイッチング素子１０２ＵはＭＯＳＦＥＴである（以下、ＦＥＴと略記する）。高電位側スイッチング素子１０１Uのドレイン部はベースプレート１０４ａと接続され、ドレイン部の上部のソース部は、ジャンパ線１０６ａの一方端と接続され、ジャンパ線１０６ａの他端はベースプレート１０４ｂと接続されている。ベースプレート１０４ｂには、低電位側スイッチング素子１０２Ｕを載置、接続している。低電位側スイッチング素子１０２Ｕのドレイン部はベースプレート１０４ｂと接続され、ドレイン部の上部のソース部はジャンパ線１０６ｂの一方端と接続され、ジャンパ線１０６ｂの他端はベースプレート１０４ｃと接続されている。ジャンパ線１０６ａ、１０６ｂも銅または銅合金で形成されていて、図４（ｂ）に示すように橋形状をなしている。ワイヤボンド１０５ａは制御端子１２１と高電位側スイッチング素子１０１Ｕのゲートとを接続し、ワイヤボンド１０５ｂは制御端子１２２と低電位側スイッチング素子１０２Ｕのゲートとを接続している。
ベースプレート１０４ｃにはシャント抵抗１０３Ｕの一端の電極が載置、接続され、シャント抵抗１０３Ｕの他端の電極は、ベースプレート１０４ｄに載置、接続される。
次に、ベースプレート１０４ｃ、１０４ｄに形成されたスリット１３０、１３１について説明する。スリット１３０、１３１は、それぞれの先端部がランド１１ｃ、１１ｄ外周部からシャント抵抗１０３Ｕの電極の近傍まで延出するように形成されている。
図５は、図４の半導体モジュール１００ａの内部構成のうち、Ｕ相の部分を拡大したものである。図中の矢印は電流の流れを模擬したものであるが、シャント抵抗１０３Ｕの電極の電位を、制御端子１２３及び１２４で検出し、電流に換算する。シャント抵抗１０３Ｕの電極の電位を検出する際、課題で述べたように、制御端子１２３側、１２４側に回り込む電流による電圧降下も検出してしまい、電流検出精度が低下してしまう。そこで、先端部がシャント抵抗１０３Ｕの電極の近傍まで延出するように、直線状のスリット１３０、Ｌ字形状のスリット１３１を形成し、ランド１１ｃ及び１１ｄを、主電流が流れる主電路と制御端子１２３及び１２４に切り分け、制御端子１２３側及び１２４側への主電流の流れを制限している。
制御端子１２３側、１２４側への主電流の流れを制限することで、制御端子１２３、１２４がシャント抵抗１０３Ｕ両端の電位を検出する際、ランド１１ｃ、１１ｄに発生する電圧降下も検出してしまうことを防止し、シャント抵抗１０３Ｕ両端の電位差を精度よく測定し、電流検出精度を向上できる。
さらに、スリット１３０、１３１を形成しランド１１ｃ、１１ｄを、主電路と制御端子１２３及び１２４に切り分けたことにより、制御端子１２３側及び１２４側に主電流が流れる経路がスリット１３０、１３１により遮断され、図２に示した制御端子１２３及び１２４の検出範囲内では、ランド１１ｃ、１１ｄの電気抵抗の影響を受けない。したがって、ベースプレート１０４ｃ、１０４ｄが温度変化しても、温度変化の影響を受けることがなく、電流検出精度を確保できる。
例えば、半導体モジュールを電動パワーステアリング装置に搭載した場合について考える。各相のブリッジ回路に電力を供給することによりモータの駆動を行うが、各相のベースプレートに流れる電流値が異なると、発熱量が異なり、ベースプレートの温度も相によって異なってくる。さらに、温度の違いにより各相の電気抵抗値も異なるため、ベースプレートに上記スリットが形成されていない従来の半導体モジュールでは、先に述べた通り、電流検出値に含まれる誤差も相によって異なってしまう。制御ユニットはこれらの誤差を含んだ情報を元に制御を行うため、誤差の差異の影響により、各相のコイルに供給される電力が不均一となり、この不均一な電力がトルクリップルとなってハンドル操舵に違和感を与えてしまう。
そこで、ベースプレートに上述のスリットを形成することにより、上記誤差の原因となる電流の回り込みを制限し、検出用端子が上記誤差も検出してしまうことを抑制することで、制御ユニットが適切な情報を元に制御を行い、各相のコイルに均一な電力を供給し、トルクリップル発生を抑制することができる。
一例として、ベースプレートの厚みが０．６ｍｍで、スリットの先端部とシャント抵抗の電極との間の距離を１ｍｍとしたとき、誤差が約±２％となり、上記トルクリップルの発生を抑制する電動パワーステアリング装置を得ることが出来た。
次に、パワー端子列と制御端子列との配列関係について説明する。図４（ａ）に示すように、全てのパワー端子は半導体モジュール１００ａの図中下側に配置、配列されている。一方で、全ての制御端子は、パワー端子列と対向する上側の辺に配列されている。
このように、パワー端子列と制御端子列とを別々の辺に分離して配列することで、電流のオン、オフ制御時のスイッチングノイズから制御端子を分離し、ノイズ耐量を向上することができる。
次に、グランド端子１１２とシャント抵抗１０３Ｕとの位置関係について説明する。例えば、特許第５２０１１７１号公報の図２０に示されるように、パワー端子列と制御端子列とを互いに対向するように配列したベースプレートにおいて、シャント抵抗を制御端子列側に載置、接続されているものが知られている。このような構成の半導体モジュールにおいては、シャント抵抗の電極とグランド端子との間の距離が長くなるため、シャント抵抗の電極とグランド端子との間には無視できない程度のインダクタンス成分が存在することとなり、半導体スイッチング素子のスイッチング制御を行うと、このインダクタンスによる自己誘導起電力が発生する。この自己誘導起電力は、電流検出回路（例えば差動アンプ回路）で検出する際、回路の誤動作を誘発する原因になり、電流検出の誤差となり、電流検出精度の低下を招く。
そこで、図４（ａ）に示すように、シャント抵抗１０３Ｕの両端の電極をグランド端子１１２が配列されたパワー端子列側に載置、接続し、グランド端子１１２とシャント抵抗１０３Ｕの電極との間の距離を短くすることでインダクタンスを無視できる程度に小さくすることができ、自己誘導起電力による電流検出の誤差を防ぎ、電流検出精度を確保することができる。
さらにまた、３相分のブリッジ回路をまとめて樹脂モールドし、一体化した半導体モジュール１００ａは、１相分のブリッジ回路を樹脂モールドした半導体モジュールを３つ並べて配線した半導体モジュールと比較すると、小型化、省スペース化が期待できる。
実施の形態２．
本発明の実施の形態２にかかる半導体モジュール１００ｂについて説明する。図６は半導体モジュール１００ｂの内部構成を示す。一点鎖線で囲まれた部分は半導体モジュール１００ｂを包むモールド樹脂体であり、パワー端子及び制御端子はモールド樹脂体外部に延出している。回路構成としては実施の形態１にかかる半導体モジュール１００ａの回路構成に対して、図１の電源リレー７を加えたものである。この電源リレー７は半導体スイッチング素子と同様にＦＥＴで構成されており、半導体モジュール１００ｂの右端に配置されている。右端から順に、電源リレー７、Ｕ相ブリッジ回路、Ｖ相ブリッジ回路、Ｗ相ブリッジ回路が配置されている。図中下側の辺にはパワー端子列、上側の辺には制御端子列がそれぞれ分離して配列されている。
パワー端子列は、電源リレー７の入出力端子として入力端子１４０、出力端子１４１が追加されている。各相のブリッジ回路配置に着目すると、半導体モジュール１００ｂの右側に配置されたＵ相と左側に配置されたＷ相は同一配置であり、中央のＶ相が逆で、線対称（ミラー）配置となっている。このように、中央のＶ相を線対称配置とし、電源端子１４２は２相（Ｖ相、Ｗ相）で、グランド端子１４３は別の２相（Ｕ相、Ｖ相）で共用することにより、端子数を削減している。
なお、ここでは、３相分のブリッジ回路を例に挙げたが、２相以上の複数の相を有するブリッジ回路においても、少なくとも１相は隣接する他の相の配置に対して線対称配置し、電源端子やグランド端子を線対称関係にある２相で端子を共用するように配置することで、端子数を削減することができる。
各相の電流制御を詳細に考慮すると、パワー端子に流れる電流は、端子の形状、半導体チップの定格等で決定される最大電流値までが流れ得る。この最大電流に対する端子の大きさは、幅と厚みで規定される。３相モータでは平衡３相が一般的に使われており、電源端子１４２とグランド端子１４３は、２相分の最大電流が同時に流れることがないため、２相分の端子を１つにまとめても規定された最大電流量を超えることはなく、各相独立したときの電源端子またはグランド端子と略同一の幅、厚みとしても問題ない。すなわち２相分の端子を共用しても、各相独立したときの電源端子またはグランド端子と略同一の幅、厚みで使用でき、端子数を削減できるため、半導体モジュール１００ｂ全体を小型化できる。
また、電源リレー７の出力端子１４１の左隣にはＵ相の電源入力端子が延出されているので、半導体モジュール１００ｂの内部で、電源リレー７とＵ相のブリッジ回路とをジャンパ線１０６ｃを用いて接続することが可能である。
制御端子列について、Ｕ相の各制御端子１２０〜１２４は実施の形態１と同一配列である。電源リレー部の制御端子１２５、１２６、１２７、１２８は、それぞれ、電源入力のモニター用端子、電源リレー７内の２つのＦＥＴのゲート指令端子、電源リレー７内の２つのＦＥＴの中間接続点のモニター用端子、電源出力のモニター用端子である。
次に、半導体モジュール１００ｂに形成されるスリット１３２について説明する。Ｖ相を線対称配置とし、２つのシャント抵抗をベースプレート１０４ｆの一部であるランド１１ｆ（図６中の点線で囲まれた部分）に載置することにより、１つの切欠きで２つ分のスリットの役割を為すスリット１３２を形成できる。また、実施の形態１と同様に、ランド１１ｅ、１１ｇ（図６中の点線で囲まれた部分）にそれぞれスリット１３０を形成することにより、制御端子１２３、１２９ｂと主電路に切り分けるようにしている。
これにより、実施の形態１と同様に、制御端子１２３側、１２４側、１２９ａ側、１２９ｂ側への主電流の流れを制限することで、制御端子１２３、１２４、１２９ａ、１２９ｂがシャント抵抗１０３Ｕ、１０３Ｖそれぞれの両端の電位を検出する際、ランド１１ｅ、１１ｆ、１１ｇに発生する電圧降下も検出してしまうことを防止し、シャント抵抗１０３Ｕ、１０３Ｖそれぞれの両端の電位差を精度よく測定し、電流検出精度を向上できる。
さらに、シャント抵抗１０３Ｕの両端の電極から制御端子１２３及び１２４を、シャント抵抗１０３Ｖの両端の電極から制御端子１２９ａ及び１２９ｂを、それぞれ延出するようにしたことで、制御端子１２３、１２４、１２９ａ、１２９ｂを用いてシャント抵抗１０３Ｕ、１０３Ｖそれぞれの両端の電位差を検出している。これにより、他相のシャント抵抗の電位を検出してしまうことを防止し、電流検出精度を確保できる。
実施の形態３．
次に実施の形態３にかかる半導体モジュール１００ｃについて説明する。図７（ａ）は３相インバータのうちの１相分（Ｕ相）のブリッジ回路、図７（ｂ）はその回路を半導体モジュール化した場合の内部透視図である。図７（ｂ）の一点鎖線で囲まれた部分は半導体モジュール１００ｃを包むモールド樹脂体であり、パワー端子及び制御端子はモールド樹脂体外部に延出している。
図７（ａ）に示すように、ブリッジ回路は高電位側スイッチング素子１０１Ｕ、低電位側スイッチング素子１０２Ｕ、シャント抵抗１０３Ｕの他に、モータ２への出力線に半導体スイッチング素子１０４Ｕを挿入し、モータ２への電流のオンオフを制御可能にしている。半導体スイッチング素子１０４ＵもＦＥＴである。また、電源、グランド間には高周波ノイズ抑制用コンデンサ１０５Ｕが設けられている。さらに、各部分の電圧を監視するための端子（丸印）も設けられている。このような１相分のブリッジ回路を半導体モジュール化すると、例えば、図７（ｂ）のような配置、接続になる。
パワー端子は、電源端子３０１、グランド端子３０２、モータ出力端子３０３で構成されている。制御端子列は、モータ出力の電位を検出するモニター用の制御端子３２０、高電位側スイッチング素子１０１Ｕのゲート指令を行う制御端子３２１、低電位側スイッチング素子１０２Ｕのゲート指令を行う制御端子３２２、シャント抵抗１０３Ｕの両端の電位を検出する制御端子３２３及び３２４、半導体スイッチング素子１０４Ｕのゲート指令を行う制御端子３２５、高電位側スイッチング素子１０１Ｕと低電位側スイッチング素子１０２Ｕと半導体スイッチング素子１０４Ｕとの３つの交差部のモニター用の制御端子３２６で構成されている。
次に、スリット１３３について説明する。ランドを幅広に形成する主な目的は、課題で述べたように効率よくヒートシンクにベースプレートの熱を伝えて冷却させるため、表面積を大きくすることであるが、それ以外にも、電流を効率よく流すために断面積を大きくすること等が挙げられる。
しかし、実施の形態１のように、直線状のスリット１３０とＬ字形状のスリット１３１がランド１１ｃ、１１ｄの中程まで延出していると、ランド１１ｃ、１１ｄに形成される主電路の断面積とランド１１ｃ、１１ｄの放熱面積が小さくなってしまい、ベースプレート１０４ｃ、１０４ｄの放熱性と電流伝搬効率が低下していた（図５参照）。
そこで、図７（ｂ）のように、制御端子３２３及び３２４を、シャント抵抗１０３Ｕの電極が載置、接続されたランド１１ｈ、１１ｉ（図７（ｂ）中の点線で囲まれた部分）のうち、シャント抵抗１０３Ｕの電極が載置される場所に最も近い角部から、シャント抵抗１０３Ｕの電極幅方向に沿うように延出する。さらに、スリット１３３を、スリット１３３の先端部がシャント抵抗１０３Ｕの電極の近傍まで延出するように、かつ、シャント抵抗１０３Ｕの電極幅方向に沿うように形成することで、ランド１１ｈ、１１ｉの放熱面積と主電路の断面積を確保しつつ、ランド１１ｈ、１１ｉを主電路と制御端子３２３、３２４に切り分けている。これにより、実施の形態１と同様に、制御端子３２３側、３２４側への主電流の流れを制限することで、制御端子３２３、３２４がシャント抵抗１０３Ｕの両端の電位を検出する際、ランド１１ｈ、１１ｉに発生する電圧降下も検出してしまうことを防止し、シャント抵抗１０３Ｕの両端の電位差を精度よく測定し、電流検出精度を向上できる。
加えて、ランド１１ｈ、１１ｉの放熱面積と主電路の断面積とを確保することで、ベースプレート１０４ｈ、１０４ｉの放熱性と電流伝搬効率を確保できる。
本発明にかかるスリットについては、スリットの先端部をシャント抵抗の電極の近傍まで延長することで、ランドを、主電流が流れる主電路と検出用端子とに切り分けており、上記検出用端子側のランドに流れる電流を抑制することができれば、形状、太さ、長さは、任意に設定することができる。
ベースプレートの素材について、実施の形態１〜３では、銅または銅合金で形成されたベースプレートを用いていたが、その他の導電性材料で形成されたベースプレートを用いても良い。
シャント抵抗について、実施の形態１〜３では、低電位側スイッチング素子の下流にシャント抵抗を接続した例について述べたが、高電位側スイッチング素子の上流にシャント抵抗を接続する等、低電位側スイッチング素子の下流以外にシャント抵抗を接続しても良い。
半導体モジュールに用いられる半導体スイッチング素子について、ここでは、ＭＯＳＦＥＴを用いた例について述べたが、これに限らず、ＩＧＢＴやサイリスタを用いた半導体モジュールについても本発明を適用できる。さらに、半導体モジュールに搭載されるスイッチング素子の数については、１つでも良い。
さらに、ここまでは本願発明にかかる半導体モジュールを、電動パワーステアリング装置に搭載する例について述べたが、その他の装置にも搭載可能である。
本発明は、発明の範囲内において、各実施の形態を適宜組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
１００ａ、１００ｂ、１００ｃ 半導体モジュール
１０ａ、１０ｂ、１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ、１１ｇ、１１ｈ ランド
４１、１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ、１０４ｅ、１０４ｆ、１０４ｈ、１０４ｉ ベースプレート
３３Ｕ、１０３Ｕ、１０３Ｖ シャント抵抗
１０１Ｕ 高電位側スイッチング素子
１０２Ｕ 低電位側スイッチング素子
１１０、１４２ 電源端子
１１１、３０３ モータ出力端子
１１２、１４３、３０２ グランド端子
１２３、１２４、１２９ａ、１２９ｂ、３２３、３２４、４１５、４１７ 検出用端子
１３０、１３１、１３２、１３３ スリット

Claims (5)

  1. 導電性材料で板状に形成された複数のベースプレートと、
    前記ベースプレートから延出されるパワー端子と、
    複数の前記ベースプレートの一部であり、素子を載置、接続するためのランドと、
    前記ランドに載置、接続され、前記パワー端子に流れる電流を制御するスイッチング素子と、
    前記ランドに載置、接続されるシャント抵抗と、を備えた半導体モジュールにおいて、
    前記シャント抵抗が載置、接続されたランドに、主電流が流れる主電路と前記シャント抵抗の電極の電位を検出する検出用端子とに切り分けるスリットを形成し、
    前記スリットの先端部は、前記シャント抵抗の電極の近傍まで延出されること
    を特徴とする半導体モジュール。
  2. 前記シャント抵抗が載置、接続されたランドにおいて、
    前記検出用端子は、前記ランドのうち、前記シャント抵抗の電極が載置される場所に最も近い角部から、前記シャント抵抗の電極幅方向に沿うように延出され、
    前記スリットは前記電極幅方向に沿うように形成される
    ことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記パワー端子が配列されるパワー端子列と、
    前記パワー端子列と対向する辺に配列され、制御や検出に用いる小電力端子で構成される制御端子列と、を備え、
    前記シャント抵抗を前記パワー端子列側に配置する
    ことを特徴とする請求項１または請求項２に記載の半導体モジュール。
  4. 高電位側スイッチング素子と、
    低電位側スイッチング素子と、
    前記シャント抵抗と、で構成されるブリッジ回路を複数相分まとめて樹脂モールドし、一体化した
    ことを特徴とする請求項１〜３のいずれか１項に記載の半導体モジュール。
  5. 複数相のうち、少なくとも１相は、隣接する他の相の配置に対して線対称配置するとともに、
    前記線対称配置した２相で共用する共用端子の幅及び厚みは、独立した１相の電源端子またはグランド端子の幅及び厚みと略同一である
    ことを特徴とする請求項４に記載の半導体モジュール。
JP2018106638A 2018-06-04 2018-06-04 半導体モジュール Active JP6504585B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018106638A JP6504585B1 (ja) 2018-06-04 2018-06-04 半導体モジュール
US16/404,203 US10950560B2 (en) 2018-06-04 2019-05-06 Semiconductor module having slits and shunt resistor
EP19174617.1A EP3579271B1 (en) 2018-06-04 2019-05-15 Semiconductor module
CN201910455251.1A CN110557077B (zh) 2018-06-04 2019-05-29 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018106638A JP6504585B1 (ja) 2018-06-04 2018-06-04 半導体モジュール

Publications (2)

Publication Number Publication Date
JP6504585B1 JP6504585B1 (ja) 2019-04-24
JP2019213326A true JP2019213326A (ja) 2019-12-12

Family

ID=66324155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018106638A Active JP6504585B1 (ja) 2018-06-04 2018-06-04 半導体モジュール

Country Status (4)

Country Link
US (1) US10950560B2 (ja)
EP (1) EP3579271B1 (ja)
JP (1) JP6504585B1 (ja)
CN (1) CN110557077B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023170897A1 (ja) * 2022-03-11 2023-09-14 三菱電機株式会社 半導体モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012664U (ja) * 1973-05-30 1975-02-08
JP2004343820A (ja) * 2003-05-13 2004-12-02 Mitsubishi Electric Corp 電力変換装置
JP2013179744A (ja) * 2012-02-28 2013-09-09 Denso Corp 半導体モジュール
JP2016004886A (ja) * 2014-06-17 2016-01-12 Koa株式会社 電流検出用抵抗器
JP6223613B1 (ja) * 2017-03-22 2017-11-01 三菱電機株式会社 制御ユニット

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS521171B2 (ja) 1972-10-11 1977-01-12
JPS5995960A (ja) 1982-11-25 1984-06-02 Nissan Motor Co Ltd 塗料塗布方法およびその方法に使用する塗料固化防止装置
JP5201171B2 (ja) * 2010-05-21 2013-06-05 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
JP5267959B2 (ja) * 2011-05-30 2013-08-21 株式会社デンソー 半導体モジュール、及び、それを用いた駆動装置
DE112013001234B4 (de) * 2012-03-01 2023-02-02 Mitsubishi Electric Corporation Leistungshalbleitermodul und Energieumsetzungseinrichtung
JP5970695B2 (ja) 2012-03-26 2016-08-17 Koa株式会社 電流検出用抵抗器およびその実装構造
DE102012215656B4 (de) 2012-09-04 2015-05-21 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls
CN107004647B (zh) * 2014-11-20 2019-05-03 日本精工株式会社 电子部件搭载用散热基板
DE112015005881T5 (de) 2015-10-02 2017-10-12 Shindengen Electric Manufacturing Co., Ltd. Montagestruktur zum montieren eines shunt-widerstands und verfahren zur herstellung der montagestruktur zum montieren eines shunt-widerstands
JP6903894B2 (ja) * 2016-11-09 2021-07-14 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012664U (ja) * 1973-05-30 1975-02-08
JP2004343820A (ja) * 2003-05-13 2004-12-02 Mitsubishi Electric Corp 電力変換装置
JP2013179744A (ja) * 2012-02-28 2013-09-09 Denso Corp 半導体モジュール
JP2016004886A (ja) * 2014-06-17 2016-01-12 Koa株式会社 電流検出用抵抗器
JP6223613B1 (ja) * 2017-03-22 2017-11-01 三菱電機株式会社 制御ユニット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023170897A1 (ja) * 2022-03-11 2023-09-14 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
US10950560B2 (en) 2021-03-16
US20190371745A1 (en) 2019-12-05
EP3579271A1 (en) 2019-12-11
EP3579271B1 (en) 2020-11-11
JP6504585B1 (ja) 2019-04-24
CN110557077A (zh) 2019-12-10
CN110557077B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
US9870984B2 (en) Power field-effect transistor (FET), pre-driver, controller, and sense resistor integration for multi-phase power applications
US10763729B2 (en) Electronic control unit, and electric power steering device using the same
JP5267959B2 (ja) 半導体モジュール、及び、それを用いた駆動装置
US8796971B2 (en) Motor drive apparatus
WO2017006809A1 (ja) パワー半導体モジュール
US20130307129A1 (en) Wiring member and semiconductor module having the same
JP6337986B2 (ja) パワー半導体モジュール及びこれを用いた電動パワーステアリング装置。
JP3521757B2 (ja) 半導体モジュール電極構造
JP6504585B1 (ja) 半導体モジュール
JP4064741B2 (ja) 半導体装置
CN109149958B (zh) 半导体装置
JP2016115834A (ja) 電子回路装置
JP7379891B2 (ja) 電力変換装置
JP6417756B2 (ja) 電流検出装置
JP6794841B2 (ja) 電力変換装置、及びその製造方法
JP4517901B2 (ja) 電力用半導体モジュールおよびその駆動回路
JP2021090328A (ja) インバータ制御装置
JP3922698B2 (ja) 半導体装置
EP3840208A1 (en) Inverter device
US20230096581A1 (en) Semiconductor module
CN115206911A (zh) 电路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180604

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20180611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190319

R150 Certificate of patent or registration of utility model

Ref document number: 6504585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250