JP2019204917A - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2019204917A JP2019204917A JP2018100522A JP2018100522A JP2019204917A JP 2019204917 A JP2019204917 A JP 2019204917A JP 2018100522 A JP2018100522 A JP 2018100522A JP 2018100522 A JP2018100522 A JP 2018100522A JP 2019204917 A JP2019204917 A JP 2019204917A
- Authority
- JP
- Japan
- Prior art keywords
- nanofiller
- sealing
- semiconductor package
- substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 173
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000007789 sealing Methods 0.000 claims abstract description 118
- 239000002245 particle Substances 0.000 claims abstract description 66
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 18
- 239000011147 inorganic material Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 85
- 239000003566 sealing material Substances 0.000 claims description 78
- 239000000945 filler Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 30
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 238000004381 surface treatment Methods 0.000 claims description 11
- 239000003795 chemical substances by application Substances 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 6
- 239000005871 repellent Substances 0.000 claims description 2
- 230000009471 action Effects 0.000 abstract description 7
- 239000011256 inorganic filler Substances 0.000 abstract description 5
- 229910003475 inorganic filler Inorganic materials 0.000 abstract description 5
- 230000000740 bleeding effect Effects 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 description 28
- 239000011347 resin Substances 0.000 description 20
- 229920005989 resin Polymers 0.000 description 20
- 238000001723 curing Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- 229920001187 thermosetting polymer Polymers 0.000 description 12
- 239000002904 solvent Substances 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 7
- 239000011342 resin composition Substances 0.000 description 7
- 230000001629 suppression Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229920001577 copolymer Polymers 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000007822 coupling agent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000002148 esters Chemical class 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229930185605 Bisphenol Natural products 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002296 dynamic light scattering Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000007561 laser diffraction method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- -1 polysiloxane Polymers 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Compositions Of Macromolecular Compounds (AREA)
Abstract
【課題】封止部に含まれる無機充填材の作用によってブリードを抑制することが可能な半導体パッケージを提供する。【解決手段】基板１０と、基板１０に実装された半導体素子２０と、半導体素子２０と基板１０との間を封止する封止部３０と、を備えた半導体パッケージ１００である。封止部３０は、粒径が１００ｎｍ以下の無機材料粒子であるナノフィラー４０を含む。半導体パッケージ１００は、封止部３０の外縁部３１に、ナノフィラー４０を集結させたナノフィラー集結部３２を有する。【選択図】図２
Description
本開示は、半導体パッケージおよびその製造方法に関する。
従来から半導体素子の実装体、特にフリップチップ実装体の封止に用いる封止用液状樹脂組成物に関する発明が知られている（下記特許文献１を参照）。特許文献１に記載された発明は、ブリードを抑制し、かつポットライフおよび流動性がよい封止用液状樹脂組成物を提供することを目的としている（同文献、第０００８段落等を参照）。
この目的を達成するために、特許文献１は、（Ａ）エポキシ樹脂、（Ｂ）硬化剤、（Ｃ）無機充填剤、および（Ｄ）シリコーン系共重合体を含む組成物であって、成分（Ｄ）がアルキルプロペン酸エステルとアルキルプロペン酸ポリシロキサンエステルの共重合体であることを特徴とする封止用液状樹脂組成物を開示している（同文献、請求項１等を参照）。
また、特許文献１は、前記した成分（Ｃ）が、平均粒径１０〜７５０ｎｍのナノシリカ粒子を含むこと（同文献、請求項６等を参照）、前記した成分（Ａ）１００質量部に対して、成分（Ｃ）を２００〜３５０質量部含むこと（同文献、請求項７等を参照）などを開示している。
この封止用液状樹脂組成物は、ブリードを抑制し、かつポットライフおよび流動性がよいので、半導体素子用の封止材として、特に、フリップチップ実装体の封止材として適していることが、特許文献１に記載されている（同文献、第００６５段落を参照）。
電子機器の小型化、軽量化、高性能化への要求から、たとえば基板に半導体素子を搭載した半導体パッケージにおいて、半導体素子のさらなる高集積化および高密度化が求められている。その要求を満たすために、上記従来の樹脂組成物を封止材として用いることが考えられる。しかしながら、上記従来の樹脂組成物は、ブリードを抑制するために、シリコーン系共重合体が特定の上記成分（Ｄ）に限定されるという課題がある。
本開示は、封止材に含まれる無機充填材の作用によってブリードを抑制することが可能な半導体パッケージおよびその製造方法を提供する。
本開示の一態様は、基板と、該基板に実装された半導体素子と、該半導体素子と前記基板との間を封止する封止部と、を備えた半導体パッケージであって、前記封止部は、粒径が１００ｎｍ以下の無機材料粒子であるナノフィラーを含み、前記封止部の外縁部に、前記ナノフィラーを集結させたナノフィラー集結部を有することを特徴とする半導体パッケージである。
また、本開示の一態様は、基板に半導体素子を実装する実装工程と、前記基板と前記半導体素子との間を封止部によって封止する封止工程と、を備えた半導体パッケージの製造方法であって、前記封止工程は、前記封止部によって封止される領域の周縁部に粒径が１００ｎｍ以下の無機材料粒子であるナノフィラーを集結させるナノフィラー集結工程を含むことを特徴とする半導体パッケージの製造方法である。
本開示の上記態様によれば、封止部に含まれる無機充填材の作用によってブリードを抑制することが可能な半導体パッケージおよびその製造方法を提供することができる。
以下、図面を参照して、本開示の半導体パッケージおよびその製造方法の実施形態を説明する。なお、各図に示す各部の寸法の比率は、図面ごとに異なる場合がある。
［実施形態１］
図１は、本開示の実施形態１に係る半導体パッケージ１００の模式的な断面図である。図２は、図１に示す半導体パッケージ１００の封止部３０の外縁部３１の拡大断面図である。以下では、まず、本実施形態の半導体パッケージ１００の構成について説明し、次に半導体パッケージ１００の製造方法について説明する。
図１は、本開示の実施形態１に係る半導体パッケージ１００の模式的な断面図である。図２は、図１に示す半導体パッケージ１００の封止部３０の外縁部３１の拡大断面図である。以下では、まず、本実施形態の半導体パッケージ１００の構成について説明し、次に半導体パッケージ１００の製造方法について説明する。
本実施形態の半導体パッケージ１００は、たとえば、高度情報化社会において不可欠な電子機器を構成するための電子部品であり、次の構成を備えることを主な特徴としている。半導体パッケージ１００は、基板１０と、その基板１０に実装された半導体素子２０と、その半導体素子２０と基板１０との間を封止する封止部３０と、を備えている。封止部３０は、粒径が１００ｎｍ以下の無機材料粒子であるナノフィラー４０を含み、外縁部３１にナノフィラー４０を集結させたナノフィラー集結部３２を有している。
基板１０は、たとえば、プリント基板などの配線基板である。また、基板１０は、たとえば、銅、アルミナ、タングステン、モリブデンなどによって構成された複数の内層導体を備える多層回路基板である。基板１０の半導体素子２０に対向する表面１１は、たとえば、ガラス系材料、シリコン窒化膜などの保護層、またはポリイミド系樹脂などの樹脂層によって構成されている。また、基板１０の表面１１の一部に電極１２が露出している。
半導体素子２０は、たとえば半導体チップであり、複数の端子２１と、その端子２１に接合されたバンプ２２と、を備えている。半導体素子２０の基板１０に対向する面は、たとえばシリコン窒化膜、酸化膜などの保護層やポリイミド系樹脂などからなる樹脂層によって被覆されている。半導体素子２０は、端子２１がバンプ２２を介して基板１０の電極１２に接合されることで、基板１０に実装されている。すなわち、半導体素子２０は、たとえば、フリップチップボンディングによって基板１０に実装されている。
封止部３０は、たとえば、流動性を有する封止材３０Ｐ（図６参照）であるアンダーフィルを毛細管現象によって基板１０と半導体素子２０との間に充填するＣＵＦ（capillary underfill）工法によって形成され、基板１０と半導体素子２０との間の隙間を封止している。封止部３０は、図２に示すように、粒径が１００ｎｍ以下の無機材料粒子であるナノフィラー４０を含んでいる。また、封止部３０は、たとえば、粒径が０．３μｍ以上かつ１０μｍ以下の無機材料粒子であるマイクロフィラー５０を含んでいてもよい。ナノフィラー４０およびマイクロフィラー５０は、たとえば酸化ケイ素の球状粒子である。
ナノフィラー４０およびマイクロフィラー５０は、封止部３０の熱膨張および熱収縮の抑制、封止部３０を形成するための封止材３０Ｐ（図６参照）の粘性の調整、流動性の向上、およびボイドの抑制などを目的として、適切な割合で封止部３０に含まれる。ナノフィラー４０およびマイクロフィラー５０の粒径の測定方法は、特に限定されない。たとえば、電子顕微鏡の画像に基づいて平均粒径を求めたり、動的光散乱法やレーザー回折法などの光学的な方法によって粒度分布を測定したりすることができる。
半導体パッケージ１００は、前述のように、封止部３０の外縁部３１に、ナノフィラー４０を集結させたナノフィラー集結部３２を有することを特徴としている。すなわち、ナノフィラー集結部３２におけるナノフィラー４０の数密度は、ナノフィラー集結部３２を除く封止部３０におけるナノフィラー４０の数密度よりも高い。換言すると、ナノフィラー集結部３２の単位体積あたりに含まれるナノフィラー４０の数は、ナノフィラー集結部３２を除く封止部３０の単位体積あたりに含まれるナノフィラー４０の数よりも多い。
また、ナノフィラー集結部３２の単位体積あたりに含まれるナノフィラー４０の表面積の総和は、ナノフィラー集結部３２を除く封止部３０の単位体積あたりに含まれるナノフィラー４０の表面積の総和よりも大きいことが好ましい。なお、単位体積あたりに含まれるナノフィラー４０の表面積の総和は、たとえば次の手順によって求めることができる。
まず、ナノフィラー４０の粒子形状を球形と仮定し、ナノフィラー４０の平均粒径から一つの粒子の表面積と体積を求める。次に、単位体積あたりに含まれるナノフィラー４０の質量と、ナノフィラー４０を構成する材料の密度と、ナノフィラー４０の一つの粒子の体積に基づいて、単位体積あたりに含まれるナノフィラー４０の粒子の個数を求める。そして、求めたナノフィラー４０の粒子の個数と、一つの粒子の表面積とに基づいて、単位体積あたりに含まれるナノフィラー４０の表面積の総和を求める。
また、ナノフィラー集結部３２の単位体積あたりに含まれるナノフィラー４０の体積の総和は、ナノフィラー集結部３２を除く封止部３０の単位体積あたりに含まれるナノフィラー４０の体積の総和よりも大きいことが好ましい。なお、単位体積あたりに含まれるナノフィラー４０の体積の総和は、前述のように、ナノフィラー４０の一つの粒子の体積と、単位体積あたりに含まれるナノフィラー４０の粒子の個数とに基づいて求めることができる。
なお、ナノフィラー集結部３２に含まれるナノフィラー４０と、ナノフィラー集結部３２を除く封止部３０に含まれるナノフィラー４０は、同一の材質、粒径分布、および平均粒径であってもよく、異なる材質、粒径分布、および平均粒径であってもよい。
図２に示す例において、ナノフィラー集結部３２に含まれるナノフィラー４０と、ナノフィラー集結部３２を除く封止部３０に含まれるナノフィラー４０は、同一の材質、粒径分布、および平均粒径であるとする。この場合、ナノフィラー集結部３２の単位重量あたりに含まれるナノフィラー４０の重量百分率は、ナノフィラー集結部３２を除く封止部３０の単位重量あたりに含まれるナノフィラー４０の重量百分率よりも大きいことが好ましい。
より具体的には、ナノフィラー集結部３２の単位重量あたりに含まれるナノフィラー４０の重量百分率は、ナノフィラー集結部３２を除く封止部３０の単位重量あたりに含まれるナノフィラー４０の重量百分率よりも、０．５％以上大きいことが望ましい。たとえば、平均粒径が５０ｎｍ程度の比較的に粒径の大きいナノフィラー４０を用いる場合には、粒径がより小さい場合と比較してナノフィラー４０の量を多くすることができ、重量百分率の差を容易に生じさせることができる。この重量百分率の差は、たとえば５％以上であることがより望ましい。
なお、粒径の大きいナノフィラー４０を用いる場合と比較して、粒径の小さいナノフィラー４０を用いる場合では、単位質量あたりの表面積である表面積の総和の増加量が大きい。したがって、たとえば、平均粒径が５０ｎｍよりも小さい比較的に粒径の小さいナノフィラー４０を用いることが好ましい。
また、本実施形態の半導体パッケージ１００において、ナノフィラー集結部３２は、半導体素子２０の外縁２３よりも外側に設けられている。より詳細には、ナノフィラー集結部３２の内縁３２ａすなわち半導体素子２０側の端縁は、半導体素子２０の外縁２３よりも外側に位置している。換言すると、基板１０の表面１１に平行で半導体素子２０の外縁２３に垂直な方向において、半導体素子２０とナノフィラー集結部３２との間に、間隙が設けられている。
なお、半導体パッケージ１００は、図１および図２に示す構成に限定されない。たとえば、ナノフィラー集結部３２の内縁３２ａは、基板１０の表面１１に垂直な方向において、半導体素子２０の外縁２３と重なる位置に配置されていてもよい。また、ナノフィラー集結部３２の一部が、基板１０と半導体素子２０との間に入り込んでいてもよい。
また、本実施形態の半導体パッケージ１００において、ナノフィラー集結部３２は、基板１０の表面１１に設けられている。さらに、本実施形態の半導体パッケージ１００において、ナノフィラー集結部３２は、図１および図２に示すように、半導体素子２０の外縁２３および基板１０の表面１１に直交する断面において、基板１０の表面１１に垂直な方向に高さを有する凸形状に設けられている。
より具体的には、半導体素子２０の外縁２３および基板１０の表面１１に直交する断面において、ナノフィラー集結部３２は、周縁部よりも中央部の高さが高い半円形、半楕円形、山型、台形、または三角形の断面形状を有している。なお、ナノフィラー集結部３２は、半導体素子２０の外縁２３の全周にわたって連続する枠状に設けられていてもよく、複数のナノフィラー集結部３２が半導体素子２０の外縁２３に沿う周方向に間隔をあけて設けられていてもよい。いずれの場合も、ナノフィラー集結部３２は、半導体素子２０の外縁２３を取り囲むように形成することができる。
なお、基板１０の表面１１に垂直な方向において、ナノフィラー集結部３２の高さは、たとえば、半導体素子２０の上面すなわち基板１０と反対側の端面の高さ以下であることが望ましい。また、同方向において、ナノフィラー集結部３２の高さは、たとえば、半導体素子２０の下面すなわち基板１０に対向する端面の高さよりも低くされている。また、半導体素子２０とナノフィラー集結部３２との間には、たとえば、封止部３０の形成時に流動性を有する封止材３０Ｐ（図６参照）を通過させるための間隙が形成されている。
以下、本実施形態の半導体パッケージの製造方法を説明しつつ、本実施形態の半導体パッケージ１００の各部の作用について説明する。図３は、本実施形態の半導体パッケージの製造方法Ｍ１００の各工程を示すフロー図である。図４は、図３に示す封止工程Ｓ２０の各工程の一例を示すフロー図である。
本実施形態の半導体パッケージの製造方法Ｍ１００は、基板１０に半導体素子２０を実装する実装工程Ｓ１０と、基板１０と半導体素子２０との間を封止部３０によって封止する封止工程Ｓ２０とを備え、封止工程Ｓ２０がナノフィラー集結工程Ｓ２１を含むことを特徴とする。このナノフィラー集結工程Ｓ２１は、封止部３０によって封止される領域の周縁部に粒径が１００ｎｍ以下の無機材料粒子であるナノフィラー４０を集結させる工程である。以下、半導体パッケージの製造方法Ｍ１００の各工程を詳細に説明する。
実装工程Ｓ１０は、基板１０に半導体素子２０を実装する工程である。より具体的には、基板１０の電極１２に半導体素子２０の端子２１を電気的に接続する。たとえば、前述のように、半導体素子２０の端子２１に接続されたバンプ２２を基板１０の電極１２上に配置し、加熱して溶融させた後に冷却して凝固させることで、基板１０の電極１２と半導体素子２０の端子２１とがバンプ２２を介して電気的に接続される。なお、基板１０の電極１２にバンプを設けてもよい。
実装工程Ｓ１０は、基板１０に半導体素子２０を接合する接合工程の後に、基板１０の表面１１および半導体素子２０の基板１０に対向する端面の洗浄を行う洗浄工程を有してもよい。洗浄工程は、たとえば、接合工程の後に、基板１０の表面１１および半導体素子２０の基板１０に対向する端面に残存するフラックスの残渣を除去することを目的として行われる。洗浄工程は、たとえば、プラズマ洗浄によって行うことができる。なお、フラックスの残渣の洗浄が不要である場合や、フラックスの残渣が発生しない場合には、洗浄工程を省略することが可能である。なお、実装工程Ｓ１０と封止工程Ｓ２０は、並行して行うことも可能である。
封止工程Ｓ２０は、前述のナノフィラー集結工程Ｓ２１に加えて、たとえば、充填工程Ｓ２２と、硬化工程Ｓ２３とを有している。以下、封止工程Ｓ２０の各工程を説明する。
図５は、図４に示すナノフィラー集結工程Ｓ２１の一例を説明する模式的な断面図である。ナノフィラー集結工程Ｓ２１は、前述のように、封止部３０によって封止される領域の周縁部に粒径が１００ｎｍ以下の無機材料粒子であるナノフィラー４０を集結させる工程である。
ナノフィラー集結工程Ｓ２１は、たとえば、半導体素子２０の外縁２３よりも外側で基板１０の表面１１にナノフィラー４０を含む媒体３２Ｐを配置する工程を含む。この工程では、たとえば、媒体３２Ｐの単位体積あたりに含まれるナノフィラー４０の表面積の総和が、後述する封止材３０Ｐ（図６参照）の単位体積あたりに含まれるナノフィラー４０の表面積の総和よりも大きくなるように、媒体３２Ｐを調製する。
媒体３２Ｐは、たとえば、封止部３０を形成するための封止材３０Ｐと同様のマトリックス樹脂、ナノフィラー４０および硬化剤を含む熱硬化性樹脂である。また、媒体３２Ｐは、無機材料のフィラーとして、たとえば、前述のマイクロフィラー５０を含んでもよく、ナノフィラー４０のみを含んでもよい。媒体３２Ｐに含まれるナノフィラー４０とマイクロフィラー５０の割合は、たとえば、ナノフィラー集結部３２の熱膨張および熱収縮、媒体３２Ｐの粘性、流動性、およびブリードの抑制効果が好適な範囲となるように調製される。
また、媒体３２Ｐは、たとえば、基板１０の表面１１に配置されたときに基板１０の表面１１に垂直な方向に高さを有する凸形状を維持可能なナノフィラー４０の含有量および粘度に調整される。媒体３２Ｐが熱硬化性樹脂である場合、基板１０の表面１１に配置された媒体３２Ｐは、充填工程Ｓ２２の前に未硬化であってもよく、完全に硬化させてもよく、不完全に半硬化させてもよい。たとえば、媒体３２Ｐを完全に硬化させることで、基板１０の表面１１にナノフィラー集結部３２が形成される。
なお、媒体３２Ｐは、熱硬化性樹脂に限定されず、たとえば、エポキシ樹脂よりも低粘度の溶媒や、加熱により蒸発する溶媒や、常温で蒸発する揮発性溶媒によって構成されていてもよい。この場合、媒体３２Ｐを構成する溶媒は、たとえば、ナノフィラー４０との相溶性を向上させ、粒子の分散性を高める観点から、有機系の極性を有することが好ましい。
ナノフィラー集結工程Ｓ２１において、媒体３２Ｐは、たとえば、半導体素子２０の外縁２３の外側に滴下することによって、基板１０の表面１１に配置することができる。媒体３２Ｐは、たとえば、ディスペンサＤ１によって、半導体素子２０の外縁２３の外側で基板１０の表面１１に滴下することができる。ディスペンサＤ１としては、たとえば、滴下の精度が高いジェットディスペンサが好適である。
なお、媒体３２Ｐは、半導体素子２０の外縁２３の全周にわたって連続する枠状に配置されてもよく、半導体素子２０の外縁２３に沿う周方向に間隔をあけて配置されてもよい。いずれの場合も、媒体３２Ｐは、半導体素子２０の外縁２３を取り囲むように配置することができる。ナノフィラー集結工程Ｓ２１において基板１０の表面１１に配置するナノフィラー４０の量は、後述する充填工程Ｓ２２においてブリードを効果的に抑制することができる範囲で、可及的に少量であることが好ましい。
図６は、図４に示す充填工程Ｓ２２の一例を説明する模式的な断面図である。前述のように、本実施形態の半導体パッケージの製造方法Ｍ１００において、封止工程Ｓ２０は、ナノフィラー集結工程Ｓ２１の後に、充填工程Ｓ２２を含んでいる。充填工程Ｓ２２は、基板１０と半導体素子２０との間に封止材３０Ｐを充填する工程である。封止材３０Ｐは、ナノフィラー４０を含み、硬化されることで封止部３０を形成する。
前述のように、封止材３０Ｐは、たとえば、マトリックス樹脂であるエポキシ樹脂と、シリカなどの無機材料の粒子であるナノフィラー４０と、硬化剤と、を含む熱硬化性樹脂である。また、封止材３０Ｐは、たとえば、粒径が０．３μｍ以上かつ１０μｍ以下の無機材料粒子であるマイクロフィラー５０を含んでいてもよい。封止材３０Ｐを構成するエポキシ樹脂としては、たとえば、ビスフェノール系エポキシ樹脂を用いることができ、硬化剤としては、たとえば、イミダゾール系硬化剤、アミン系硬化剤などを用いることができる。また、封止材３０Ｐは、たとえば、シリコン化合物や硬化促進剤を含んでもよい。
充填工程Ｓ２２において、封止材３０Ｐは、たとえば、半導体素子２０の外縁２３の外側で、未硬化もしくは半硬化の状態の熱硬化樹脂である媒体３２Ｐ、または硬化された熱硬化樹脂であるナノフィラー集結部３２の内側に滴下される。滴下された封止材３０Ｐは、毛細管現象によって基板１０と半導体素子２０との間に浸入して充填される。なお、封止材３０Ｐは、たとえば、平面視が矩形の半導体素子２０の隣接する二辺など、半導体素子２０の外縁２３の複数の方向から充填してもよい。
封止材３０Ｐは、たとえば、ディスペンサＤ２によって滴下することができる。ディスペンサＤ２としては、たとえば、滴下の精度が高いジェットディスペンサが好適である。なお、ナノフィラー集結工程Ｓ２１で媒体３２Ｐを吐出するディスペンサＤ１と、充填工程Ｓ２２で封止材３０Ｐを吐出するディスペンサＤ２は、同一のディスペンサであってもよい。
図８は、従来の半導体パッケージ９００の封止部９３０の外縁部９３１の拡大断面図である。従来の半導体パッケージ９００の封止部９３０は、本実施形態の半導体パッケージ１００の封止部３０と同様にＣＵＦ工法によって形成され、基板９１０と半導体素子９２０との間の隙間を封止している。また、従来の半導体パッケージ９００の封止部９３０は、本実施形態の半導体パッケージ１００の封止部３０と同様に、ナノフィラー９４０とマイクロフィラー９５０とを含んでいる。
しかし、従来の半導体パッケージ９００の封止部９３０は、本実施形態の半導体パッケージ１００と異なり、封止部９３０の外縁部９３１にナノフィラー集結部３２を有しない。すなわち、従来の半導体パッケージ９００においては、封止部９３０の単位体積あたりに含まれるナノフィラー９４０の表面積の総和は、封止部９３０の外縁部９３１とその他の部分との間でほとんど差がなく、封止部９３０の全体でおおむね等しくなっている。つまり、ナノフィラー９４０は、封止部９３０の外縁部９３１に集結しておらず、おおむね均一に分散している。
この場合、従来の半導体パッケージ９００の封止部９３０を形成するための封止材を基板９１０と半導体素子９２０との間に充填すると、半導体素子９２０の外縁９２３の外側に傾斜したフィレット状の部分が形成される。さらに、その封止材のフィレット状の部分の外側に、封止材由来の液状成分が漏れ出すブリードＢが発生する。ブリードＢは、外観不良、周辺の表面実装部品との接触による不具合、半導体素子９２０の周辺の電極との接触による導電性不良などの要因になるだけでなく、半導体素子９２０のさらなる高集積化および高密度化を妨げる要因となる。このブリードＢを抑制するために、前記特許文献１に記載された従来の樹脂組成物は、シリコーン系共重合体を特定の成分に限定している。
これに対し、本実施形態の半導体パッケージ１００は、基板１０と、その基板１０に実装された半導体素子２０と、その半導体素子２０と基板１０との間を封止する封止部３０と、を備えている。そして、封止部３０は、粒径が１００ｎｍ以下の無機材料粒子であるナノフィラー４０を含み、封止部３０の外縁部３１に、ナノフィラー４０を集結させたナノフィラー集結部３２を有している。
また、本実施形態の半導体パッケージの製造方法Ｍ１００は、基板１０に半導体素子２０を実装する実装工程Ｓ１０と、基板１０と半導体素子２０との間を封止部３０によって封止する封止工程Ｓ２０と、を備えている。そして、封止工程Ｓ２０は、封止部３０によって封止される領域の周縁部に粒径が１００ｎｍ以下の無機材料粒子であるナノフィラー４０を集結させるナノフィラー集結工程Ｓ２１を含んでいる。
このような構成により、ナノフィラー集結部３２に含まれるナノフィラー４０、すなわち、封止工程Ｓ２０において封止部３０によって封止される領域の周縁部に集結させたナノフィラー４０によって、封止材３０Ｐの液状成分を保持することができる。これにより、封止材３０Ｐに由来する液状成分がフィレット状の部分の外側に漏れ出すブリードＢを抑制することができる。
また、ナノフィラー集結部３２に限定してナノフィラー４０を集結させることで、封止部３０の全体においてナノフィラー集結部３２の含有量を増加させるよりも、ナノフィラー４０の使用量を低減することができる。したがって、本実施形態の半導体パッケージ１００および半導体パッケージの製造方法Ｍ１００によれば、少量のナノフィラー４０によってブリードＢを抑制することができ、比較的に高価なナノフィラー４０の使用量の増加を抑制し、コストの上昇を抑制することができる。
また、ナノフィラー集結部３２にブリードＢの抑制効果を担わせることで、ブリードＢの抑制を目的として封止材３０Ｐのナノフィラー４０の含有量を増加させる必要がなくなる。これにより、封止部３０の熱膨張、熱伝導、および密着性、ならびに封止材３０Ｐの粘性および流動性などの性能を、より容易に最適な状態に調整することができ、封止部３０および封止材３０Ｐの性能を向上させることが可能になる。
また、本願発明者らは、鋭意検討の結果、封止材３０Ｐの単位体積あたりに含まれるナノフィラー４０の表面積の総和が大きくなるほど、ブリードＢを抑制する効果が増大することを見出した。ナノフィラー４０によってブリードＢが抑制されるメカニズムとして、以下のものが挙げられる。まず、ナノフィラー４０と、封止材３０Ｐの樹脂成分を含む液状成分との接触面積が増大することで、ナノフィラー４０の表面に液状成分をより多く保持することができるようになる。また、ナノフィラー４０同士、または、ナノフィラー４０とマイクロフィラー５０が形成する微小な隙間に、毛細管効果によって樹脂が保持される。さらに、ナノフィラー４０は、樹脂が外側に流れることに対する障壁としても機能する。以下に、その詳細を説明する。
本実施形態の半導体パッケージ１００は、前述のように、ナノフィラー集結部３２の単位体積あたりに含まれるナノフィラー４０の表面積の総和が、ナノフィラー集結部３２を除く封止部３０の単位体積あたりに含まれるナノフィラー４０の表面積の総和よりも大きい。換言すると、本実施形態の半導体パッケージ１００は、前述のように、ナノフィラー集結部３２の単位体積あたりに含まれるナノフィラー４０の体積の総和が、ナノフィラー集結部３２を除く封止部３０の単位体積あたりに含まれるナノフィラー４０の体積の総和よりも大きい。すなわち、本実施形態の半導体パッケージ１００は、ナノフィラー集結部３２におけるナノフィラー４０の数密度が、ナノフィラー集結部３２を除く封止部３０におけるナノフィラー４０の数密度よりも高い。
このような構成により、ナノフィラー集結部３２に集結したナノフィラー４０によって封止材３０Ｐの液状成分を保持し、ブリードＢを抑制することが可能になる。また、ナノフィラー４０の粒子間の微小な隙間に毛細管現象によって封止材３０Ｐの樹脂成分を含む液状成分が保持されることによって、ブリードＢが抑制される。
また、ブリードＢを発生させる液状成分は薄膜状に広がるため、封止材３０Ｐの外縁部のフィレット状の部分と比較して、表面積は大きいが体積は小さい場合が多い。したがって、ナノフィラー集結部３２の単位体積あたりに含まれるナノフィラー４０の表面積の総和と、ナノフィラー集結部３２を除く封止部３０の単位体積あたりに含まれるナノフィラー４０の表面積の総和との差が、たとえば０．５％程度の小差であったとしても、十分なブリードＢの抑制効果を得ることが可能である。
このようなブリードＢの抑制効果は、特に媒体３２Ｐと空気との界面において顕著である。換言すると、ナノフィラー４０が局所的に集結した部分であり、かつナノフィラー４０が媒体３２Ｐの周囲の雰囲気に露出している部分において、ブリードＢの抑制効果が顕著である。
ここで、図５に示すナノフィラー集結工程Ｓ２１において、基板１０の表面１１に配置された熱硬化性樹脂の媒体３２Ｐを完全に硬化させて基板１０の表面１１にナノフィラー集結部３２を形成したとする。この場合、図６に示す充填工程Ｓ２２において、封止材３０Ｐと媒体３２Ｐとは、ほとんど混ざり合わないが、ナノフィラー集結部３２と空気との界面に露出したナノフィラー４０によって封止材３０Ｐの液状成分が保持され、ブリードＢが抑制される。
また、図５に示すナノフィラー集結工程Ｓ２１において、基板１０の表面１１に配置された熱硬化性樹脂の媒体３２Ｐが未硬化または半硬化の状態で、図６に示す充填工程Ｓ２２を行うと、封止材３０Ｐと媒体３２Ｐとが混ざり合う領域が存在する。この場合、媒体３２Ｐと空気との界面に露出したナノフィラー４０だけでなく、媒体３２Ｐを配置して集結させたナノフィラー４０によって封止材３０Ｐの液状成分が保持され、ブリードＢが抑制される。
さらに、図５に示すナノフィラー集結工程Ｓ２１において、基板１０の表面１１に配置された媒体３２Ｐが、熱硬化性樹脂ではなく、エポキシ樹脂よりも低粘度で加熱により蒸発する溶媒または揮発性の溶媒にナノフィラー４０を含むものであるとする。この場合、ナノフィラー集結工程Ｓ２１において、媒体３２Ｐの溶媒を蒸発させ、基板１０の表面１１の封止部３０によって封止される領域の周縁部にナノフィラー４０を集結させた状態で配置する。媒体３２Ｐの溶媒は、完全に蒸発させてもよく、部分的に蒸発させてもよい。
その後、充填工程Ｓ２２を行うことで、ナノフィラー集結部３２のナノフィラー４０の粒子の間に、封止材３０Ｐの熱硬化性樹脂が入り込んだ状態になる。これにより、基板１０の表面１１の封止部３０によって封止される領域の周縁部に集結させたナノフィラー４０によって封止材３０Ｐの液状成分を保持し、ブリードＢを抑制することができる。なお、媒体３２Ｐの溶媒として有機系の極性を有する溶媒を用いた場合、ナノフィラー４０の分散性を向上させることができるため、粒子の表面積の総和を増加させ、封止材３０Ｐの液状成分をより効果的に保持し、ブリードＢの抑制効果をより向上させることができる。
さらに、本実施形態の半導体パッケージ１００および半導体パッケージの製造方法Ｍ１００は、封止部３０が、たとえば粒径が０．３μｍ以上かつ１０μｍ以下の無機材料粒子であるマイクロフィラー５０を含んでいる。基板１０の表面１１の封止部３０によって封止される領域の周縁部に集結したナノフィラー４０の粒子は、マイクロフィラー５０の粒子の間に充填されるため、封止材３０Ｐの液状成分が外側に流れることに対する障壁として機能し、ブリードＢが抑制される。さらに、媒体３２Ｐがマイクロフィラー５０を含んだ場合でも、同様の効果が得られる。
また、本実施形態の半導体パッケージ１００において、ナノフィラー集結部３２は、半導体素子２０の外縁よりも外側に設けられている。また、ナノフィラー集結部３２は、基板１０の表面に設けられている。すなわち、本実施形態の半導体パッケージの製造方法Ｍ１００において、ナノフィラー集結工程Ｓ２１は、半導体素子２０の外縁２３よりも外側で基板１０の表面１１にナノフィラー４０を含む媒体３２Ｐを配置する工程を含む。この媒体３２Ｐの単位体積あたりに含まれるナノフィラー４０の表面積の総和は、封止材３０Ｐの単位体積あたりに含まれるナノフィラー４０の表面積の総和よりも大きい。
このような構成により、封止部３０によって封止される領域の周縁部にナノフィラー４０を集結させることができる。そして、封止部３０によって封止される領域に充填された封止材３０Ｐの液状成分をその領域の周縁部に集結させたナノフィラー４０によって保持し、ブリードＢの発生を抑制することができる。
また、本実施形態の半導体パッケージ１００において、ナノフィラー集結部３２は、半導体素子２０の外縁２３および基板１０の表面１１に直交する断面において、基板１０の表面１１に垂直な方向に高さを有する凸形状に設けられている。この構成により、充填工程Ｓ２２において、ナノフィラー集結部３２または媒体３２Ｐに含まれるナノフィラー４０が封止部３０または封止材３０Ｐの液状成分の流出を阻止する障壁として機能し、ブリードＢをより効果的に抑制することが可能になる。
次に、図４に示す硬化工程Ｓ２３を行う。本実施形態の半導体パッケージの製造方法Ｍ１００の封止工程Ｓ２０に含まれる硬化工程Ｓ２３は、たとえば、エポキシ樹脂と硬化剤とを含む封止材３０Ｐを硬化させる工程である。より具体的には、図６に示す充填工程Ｓ２２において、半導体素子２０の一方の外縁２３の外側に滴下された封止材３０Ｐは、毛細管現象によって基板１０と半導体素子２０との間に浸入し、半導体素子２０の他方の外縁２３に達する。そのときに、硬化工程Ｓ２３を開始し、たとえば熱硬化または光硬化などによって封止材３０Ｐを硬化させ、封止部３０を形成する。
熱硬化は、たとえば、ヒータによって封止材３０Ｐを加熱することで、熱硬化樹脂である封止材３０Ｐを硬化させる工程である。光硬化は、たとえば、スポット光源から封止材３０Ｐに光を照射して光硬化樹脂である封止材３０Ｐを硬化させる工程である。封止材３０Ｐに照射する光は、封止材３０Ｐに使用する光重合開始剤の種類や量に応じて選択する。一例として、波長が２４０ｎｍ以上、７００ｎｍ以下、強度が１０００ｍＷ／ｃｍ２以上、６０００ｍＷ／ｃｍ２以下の可視光または紫外光を封止材３０Ｐに照射して硬化させることができる。
以上説明したように、本実施形態によれば、封止材３０Ｐに含まれる無機充填材であるナノフィラー４０の作用によってブリードＢを抑制することが可能な、半導体パッケージ１００と半導体パッケージの製造方法Ｍ１００を提供することができる。
なお、本実施形態の半導体パッケージの製造方法Ｍ１００では、ナノフィラー集結工程Ｓ２１の後に充填工程Ｓ２２を行う例およびこれらを並行して行う例について説明したが、充填工程Ｓ２２の後にナノフィラー集結工程Ｓ２１を行ってもよい。この場合、充填工程Ｓ２２の完了後、ブリードＢが発生する前に、ナノフィラー集結工程Ｓ２１を行えばよい。また、ナノフィラー集結工程Ｓ２１、充填工程Ｓ２２、および硬化工程Ｓ２３は、これらの工程のうち、少なくとも２つ以上を並行して行うことも可能である。
また、ナノフィラー集結工程Ｓ２１において、媒体３２Ｐを使用しなくてもよい。たとえば、基板１０の表面１１の封止部３０によって封止される領域の周縁部に、ナノフィラー４０を蒸着させ、または吹き付けることによって、直接的に集結させてもよい。また、本実施形態の半導体パッケージ１００では、ナノフィラー集結部３２が封止部３０のフィレット状の部分に形成されているが、ナノフィラー集結部３２は封止部３０のフィレット状の部分よりも外側に形成されていてもよい。
［実施形態２］
次に、図１および図３から図６までを援用し、図７を用いて本開示の実施形態２に係る半導体パッケージおよびその製造方法を説明する。図７は、実施形態１の図２に相当する本実施形態の半導体パッケージ２００の封止部３０の外縁部３１の拡大断面図である。
次に、図１および図３から図６までを援用し、図７を用いて本開示の実施形態２に係る半導体パッケージおよびその製造方法を説明する。図７は、実施形態１の図２に相当する本実施形態の半導体パッケージ２００の封止部３０の外縁部３１の拡大断面図である。
本実施形態の半導体パッケージ２００は、ナノフィラー集結部３２が、封止部３０の外周面に沿って層状に設けられている点で、前述の実施形態１の半導体パッケージ１００と異なっている。本実施形態の半導体パッケージ２００のその他の点は、前述の実施形態１の半導体パッケージ１００と同様であるので、同様の部分には同一の符号を付して説明を省略する。
また、本実施形態の半導体パッケージの製造方法は、図４に示すナノフィラー集結工程Ｓ２１および充填工程Ｓ２２を同時に行う。より具体的には、本実施形態において、ナノフィラー集結工程Ｓ２１は、図５に示すようなナノフィラー４０を含む媒体３２Ｐを配置する工程を有しない。
その代わりに、本実施形態の半導体パッケージの製造方法は、ナノフィラー集結工程Ｓ２１を兼ねる充填工程Ｓ２２において、撥液性の表面処理を施したナノフィラー４０を含みかつ硬化させることで封止部３０を形成する封止材３０Ｐを、図６に示すように基板１０と半導体素子２０との間に充填して流動させる。これにより、ナノフィラー４０を封止材３０Ｐの外縁部の表層部に集結させる。
より具体的には、ナノフィラー４０の表面処理は、たとえば、ビニル系カップリング剤を用いた表面処理である。また、封止材３０Ｐがマイクロフィラー５０を含む場合には、マイクロフィラー５０に対して親液性の表面処理を施すことが好ましい。マイクロフィラー５０の表面処理としては、たとえばエポキシ系カップリング剤を用いた表面処理が挙げられる。
このような表面処理により、封止材３０Ｐの液状成分に対するナノフィラー４０の撥液性をマイクロフィラー５０の撥液性よりも向上させることができる。なお、ナノフィラー４０およびマイクロフィラー５０の表面処理による被覆面積を増減することで、表面エネルギーを変化させてもよい。
前述の表面処理によって、ナノフィラー４０と封止材３０Ｐの液状成分との間の相互作用を弱めることができ、封止材３０Ｐの流動時にナノフィラー４０が移動しやすくなる。これにより、よりエネルギー状態が安定する封止材３０Ｐと空気との界面にナノフィラー４０が留まるようになり、封止材３０Ｐの外縁部の表層部にナノフィラー４０を集結させることができる。
一方、マイクロフィラー５０に封止材３０Ｐの液状成分に対する親液性の表面処理を施すことで、マイクロフィラー５０と封止材３０Ｐの液状成分との間の相互作用が強まり、封止材３０Ｐの流動時にマイクロフィラー５０が移動しにくくなる。これにより、マイクロフィラー５０が封止材３０Ｐの外縁部の表層部に集結することが抑制される。
このように、本実施形態では、ナノフィラー集結工程Ｓ２１を兼ねる充填工程Ｓ２２において、ナノフィラー４０を封止材３０Ｐの外縁部の表層部に集結させ、半導体パッケージ２００の封止部３０の外縁部３１に、ナノフィラー集結部３２を形成することができる。なお、ナノフィラー４０と封止材３０Ｐの液状成分との親和性は、比較的に高く維持しつつも、相対的にはマイクロフィラー５０と封止材３０Ｐの液状成分との親和性よりも低くすることで、ナノフィラー４０が封止材３０Ｐの外縁部の表層部に集結しやすくすることが好ましい。
したがって、本実施形態の半導体パッケージ２００およびその製造方法によれば、前述の実施形態１の半導体パッケージ１００および半導体パッケージの製造方法Ｍ１００と同様に、ナノフィラー４０によって封止材３０Ｐの液状成分を保持し、ブリードＢを抑制することができる。その後、実施形態１と同様に硬化工程Ｓ２３を行うことで、図７に示すように、ナノフィラー集結部３２が封止部３０の外周面に沿って層状に設けられた半導体パッケージ２００を製造することができる。
以上、図面を用いて本開示の実施形態を詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲における設計変更等があっても、それらは本開示に含まれるものである。たとえば、複数の種類の異なるナノフィラーまたはマイクロフィラーを用いてもよい。
１０ 基板
１１ 表面
２０ 半導体素子
２３ 外縁
３０ 封止部
３０Ｐ 封止材
３１ 外縁部
３２ ナノフィラー集結部
３２Ｐ 媒体
４０ ナノフィラー
５０ マイクロフィラー
１００ 半導体パッケージ
２００ 半導体パッケージ
Ｍ１００ 半導体パッケージの製造方法
Ｓ１０ 実装工程
Ｓ２０ 封止工程
Ｓ２１ ナノフィラー集結工程
Ｓ２２ 充填工程
Ｓ２３ 硬化工程
１１ 表面
２０ 半導体素子
２３ 外縁
３０ 封止部
３０Ｐ 封止材
３１ 外縁部
３２ ナノフィラー集結部
３２Ｐ 媒体
４０ ナノフィラー
５０ マイクロフィラー
１００ 半導体パッケージ
２００ 半導体パッケージ
Ｍ１００ 半導体パッケージの製造方法
Ｓ１０ 実装工程
Ｓ２０ 封止工程
Ｓ２１ ナノフィラー集結工程
Ｓ２２ 充填工程
Ｓ２３ 硬化工程
Claims (15)
- 基板と、該基板に実装された半導体素子と、該半導体素子と前記基板との間を封止する封止部と、を備えた半導体パッケージであって、
前記封止部は、粒径が１００ｎｍ以下の無機材料粒子であるナノフィラーを含み、
前記封止部の外縁部に、前記ナノフィラーを集結させたナノフィラー集結部を有することを特徴とする半導体パッケージ。 - 前記ナノフィラー集結部は、前記半導体素子の外縁よりも外側に設けられていることを特徴とする請求項１に記載の半導体パッケージ。
- 前記ナノフィラー集結部は、前記基板の表面に設けられていることを特徴とする請求項２に記載の半導体パッケージ。
- 前記ナノフィラー集結部は、前記半導体素子の前記外縁および前記基板の前記表面に直交する断面において、前記基板の前記表面に垂直な方向に高さを有する凸形状に設けられていることを特徴とする請求項３に記載の半導体パッケージ。
- 前記ナノフィラー集結部は、前記封止部の外周面に沿って層状に設けられていることを特徴とする請求項２に記載の半導体パッケージ。
- 前記ナノフィラー集結部の単位体積あたりに含まれる前記ナノフィラーの表面積の総和は、前記ナノフィラー集結部を除く前記封止部の単位体積あたりに含まれる前記ナノフィラーの表面積の総和よりも大きいことを特徴とする請求項１に記載の半導体パッケージ。
- 前記ナノフィラー集結部の単位体積あたりに含まれる前記ナノフィラーの体積の総和は、前記ナノフィラー集結部を除く前記封止部の単位体積あたりに含まれる前記ナノフィラーの体積の総和よりも大きいことを特徴とする請求項１に記載の半導体パッケージ。
- 前記ナノフィラー集結部における前記ナノフィラーの数密度は、前記ナノフィラー集結部を除く前記封止部における前記ナノフィラーの数密度よりも高いことを特徴とする請求項１に記載の半導体パッケージ。
- 前記封止部は、粒径が０．３μｍ以上かつ１０μｍ以下の無機材料粒子であるマイクロフィラーを含むことを特徴とする請求項１に記載の半導体パッケージ。
- 基板に半導体素子を実装する実装工程と、前記基板と前記半導体素子との間を封止部によって封止する封止工程と、を備えた半導体パッケージの製造方法であって、
前記封止工程は、前記封止部によって封止される領域の周縁部に粒径が１００ｎｍ以下の無機材料粒子であるナノフィラーを集結させるナノフィラー集結工程を含むことを特徴とする半導体パッケージの製造方法。 - 前記封止工程は、前記ナノフィラー集結工程の後に、前記ナノフィラーを含みかつ硬化されることで前記封止部を形成する封止材を、前記基板と前記半導体素子との間に充填する充填工程を含むことを特徴とする請求項１０に記載の半導体パッケージの製造方法。
- 前記ナノフィラー集結工程は、前記半導体素子の外縁よりも外側で前記基板の表面に前記ナノフィラーを含む媒体を配置する工程を含み、
前記媒体の単位体積あたりに含まれる前記ナノフィラーの表面積の総和が、前記封止材の単位体積あたりに含まれる前記ナノフィラーの表面積の総和よりも大きいことを特徴とする請求項１１に記載の半導体パッケージの製造方法。 - 前記ナノフィラー集結工程において、前記基板と前記半導体素子との間に撥液性の表面処理を施した前記ナノフィラーを含みかつ硬化させることで前記封止部を形成する封止材を充填して流動させることで、前記ナノフィラーを前記封止材の外縁部の表層部に集結させることを特徴とする請求項１０に記載の半導体パッケージの製造方法。
- 前記封止材は、粒径が０．３μｍ以上かつ１０μｍ以下の無機材料粒子であるマイクロフィラーを含むことを特徴とする請求項１１または請求項１３に記載の半導体パッケージの製造方法。
- 前記封止工程は、エポキシ樹脂と硬化剤とを含む前記封止材を硬化させる硬化工程を含むことを特徴とする請求項１１または請求項１３に記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018100522A JP6806112B2 (ja) | 2018-05-25 | 2018-05-25 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018100522A JP6806112B2 (ja) | 2018-05-25 | 2018-05-25 | 半導体パッケージおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019204917A true JP2019204917A (ja) | 2019-11-28 |
| JP6806112B2 JP6806112B2 (ja) | 2021-01-06 |
Family
ID=68727327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018100522A Expired - Fee Related JP6806112B2 (ja) | 2018-05-25 | 2018-05-25 | 半導体パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6806112B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10130470A (ja) * | 1996-10-28 | 1998-05-19 | Sumitomo Bakelite Co Ltd | 流れ止め枠用液状樹脂組成物及びこれを用いた半導体装置 |
| JP2004179552A (ja) * | 2002-11-28 | 2004-06-24 | Nec Corp | 半導体装置の実装構造、実装方法およびリワーク方法 |
| JP2007150161A (ja) * | 2005-11-30 | 2007-06-14 | Sumitomo Bakelite Co Ltd | 半導体装置とその製造方法 |
| JP2009542007A (ja) * | 2006-06-20 | 2009-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | セラミックｍｃｍのｃ４の保護のための新規な再加工可能なアンダーフィル |
| JP2015105304A (ja) * | 2013-11-29 | 2015-06-08 | ナミックス株式会社 | エポキシ樹脂組成物、半導体封止剤および半導体装置 |
-
2018
- 2018-05-25 JP JP2018100522A patent/JP6806112B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10130470A (ja) * | 1996-10-28 | 1998-05-19 | Sumitomo Bakelite Co Ltd | 流れ止め枠用液状樹脂組成物及びこれを用いた半導体装置 |
| JP2004179552A (ja) * | 2002-11-28 | 2004-06-24 | Nec Corp | 半導体装置の実装構造、実装方法およびリワーク方法 |
| JP2007150161A (ja) * | 2005-11-30 | 2007-06-14 | Sumitomo Bakelite Co Ltd | 半導体装置とその製造方法 |
| JP2009542007A (ja) * | 2006-06-20 | 2009-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | セラミックｍｃｍのｃ４の保護のための新規な再加工可能なアンダーフィル |
| JP2015105304A (ja) * | 2013-11-29 | 2015-06-08 | ナミックス株式会社 | エポキシ樹脂組成物、半導体封止剤および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6806112B2 (ja) | 2021-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7282806B2 (en) | Semiconductor devices at least partially covered by a composite coating including particles dispersed through photopolymer material | |
| CN101542705B (zh) | 电子部件安装结构体及其制造方法 | |
| US8334591B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN104465704B (zh) | 显示面板及其封装方法、显示装置 | |
| CN1873970A (zh) | 电子器件及其制造方法 | |
| JPWO2007099866A1 (ja) | 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法 | |
| JP5967629B2 (ja) | 回路モジュール及びその製造方法 | |
| TWI469232B (zh) | A conductive bump and a method for forming the same, and a semiconductor device and a method for manufacturing the same | |
| TW201709352A (zh) | 一種具熱界面的裝置及製造方法 | |
| JP2010010574A (ja) | 半導体装置およびその製造方法 | |
| JP2012199342A (ja) | 樹脂モールド基板の製造方法および樹脂モールド基板 | |
| CN1956177A (zh) | 芯片结构、芯片封装结构及其工艺 | |
| TWI245597B (en) | Printed circuit boards and method for fabricating the same | |
| TWI832785B (zh) | 芯片封裝結構及製備方法 | |
| JP2011082305A (ja) | 半導体装置およびその製造方法 | |
| JP6769881B2 (ja) | 凹面を有するチップスケールパッケージ型発光素子およびその製造方法 | |
| JP2019204917A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2008300792A (ja) | 半導体装置およびその製造方法 | |
| JP2007324443A (ja) | 積層型半導体装置とその製造方法 | |
| JP2013004648A (ja) | 半導体パッケージの製造方法 | |
| JP5400116B2 (ja) | フリップチップキャリア、及びこれを用いた半導体実装方法 | |
| JP2022054299A (ja) | 配線基板の製造方法、配線基板、半導体装置の製造方法および半導体装置 | |
| JPH11330318A (ja) | 半導体装置の実装体の製造方法 | |
| JP2005303213A (ja) | 固体撮像装置 | |
| JP2004047637A (ja) | 半導体パッケージおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201117 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6806112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |