JP2019201090A - 半導体デバイスの製造方法及び半導体デバイス - Google Patents

半導体デバイスの製造方法及び半導体デバイス Download PDF

Info

Publication number
JP2019201090A
JP2019201090A JP2018094186A JP2018094186A JP2019201090A JP 2019201090 A JP2019201090 A JP 2019201090A JP 2018094186 A JP2018094186 A JP 2018094186A JP 2018094186 A JP2018094186 A JP 2018094186A JP 2019201090 A JP2019201090 A JP 2019201090A
Authority
JP
Japan
Prior art keywords
substrate
diamond
semiconductor device
silicon substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018094186A
Other languages
English (en)
Inventor
剣波 梁
Jianbo Liang
剣波 梁
重川 直輝
Naoteru Shigekawa
直輝 重川
嘉数 誠
Makoto Kakazu
誠 嘉数
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saga University NUC
University Public Corporation Osaka
Original Assignee
Saga University NUC
University Public Corporation Osaka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saga University NUC, University Public Corporation Osaka filed Critical Saga University NUC
Priority to JP2018094186A priority Critical patent/JP2019201090A/ja
Publication of JP2019201090A publication Critical patent/JP2019201090A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】放熱性能を適切に向上させた半導体デバイス及びその製造方法を提供する。【解決手段】本発明の一側面に係る半導体デバイスの製造方法は、互いに対向する第1面及び第2面を有するシリコン基板を用意するステップと、互いに対向する第1面及び第2面を有するダイヤモンド基板を用意するステップと、前記シリコン基板の第2面及び前記ダイヤモンド基板の第1面を表面活性化接合法により接合するステップと、を備える。【選択図】図1

Description

本発明は、半導体デバイスの製造方法及び半導体デバイスに関する。
非特許文献1には、半導体素子を含む集積回路パッケージと窒化アルミニウム(AlN)を基材としたアルミニウム基板とをはんだを用いて接合し、アルミニウム基板とヒートシンクとをロウ付けによって直接接合することで構成されたモジュール構造が提案されている。また、非特許文献2には、パワー素子の炭化ケイ素基板と単結晶ダイヤモンドとを薄い金属膜からなる中間層により接合し、単結晶ダイヤモンドとヒートシンクとをロウ付けによって接合することで構成されたモジュール構造が提案されている。
"自動車用LEDヘッドライト向けヒートシンク一体型基板モジュールを開発"、[online]、平成29年11月14日、[平成30年4月25日検索]、インターネット〈URL:https://www.mmc.co.jp/corporate/ja/news/press/2017/17-1114.html〉 "世界初、単結晶ダイヤモンドと炭化シリコンを常温で接合する技術を開発"、[online]、平成29年12月7日、[平成30年4月25日検索]、インターネット〈URL:http://pr.fujitsu.com/jp/news/2017/12/7.html〉
ダイヤモンドの熱伝導率は比較的に高いため、半導体素子にダイヤモンドを接合することで、半導体デバイスの放熱性能を向上させることができる。しかしながら、本件発明者らは、上記のような半導体デバイスのモジュール構造には、次のような問題点があることを見出した。すなわち、従来のモジュール構造では、半導体素子とダイヤモンドとの間、及びダイヤモンドとヒートシンクとの間にそれぞれ、はんだ、ロウ、金属膜等により形成された中間層が設けられる。これらの材料は、ダイヤモンドに比べて非常に低い熱伝導率を有しているため、それぞれの間に設けられた中間層は熱障壁になり得る。そのため、この中間層が熱拡散の妨げとなり、半導体デバイスの放熱性能を適切に向上させることができない可能性があるという問題点があることを本件発明者らは見出した。
本発明は、一側面では、このような実情を鑑みてなされたものであり、その目的は、放熱性能を適切に向上させた半導体デバイス及びその製造方法を提供することである。
本発明は、上述した課題を解決するために、以下の構成を採用する。
すなわち、本発明の一側面に係る半導体デバイスの製造方法は、互いに対向する第1面及び第2面を有するシリコン基板を用意するステップと、互いに対向する第1面及び第2面を有するダイヤモンド基板を用意するステップと、前記シリコン基板の第2面及び前記ダイヤモンド基板の第1面を表面活性化接合法により接合するステップと、を備える。
上記製造方法では、表面活性化接合法によって、シリコン基板の第2面とダイヤモンド基板の第1面とが直接的に接合される。このシリコン基板の第1面側には半導体素子が形成されてよい。よって、上記製造方法によれば、熱障壁になり得る中間層を設けることなく、半導体素子とダイヤモンド基板とを接合することができる。そのため、放熱性能を適切に向上させた半導体デバイスを得ることができる。
なお、シリコン基板は、シリコンにより形成された基板である。この基板のシリコンには、チョクラルスキー法(Czochralski法)、フローティングゾーン法(Floating Zone法)等により作製されたシリコン等が用いられてよい。ダイヤモンド基板は、ダイヤモンドにより形成された基板である。この基板のダイヤモンドには、単結晶ダイヤモンド、多結晶ダイヤモンド等が用いられてよい。単結晶ダイヤモンドは、高温高圧合成法及びマイクロ波プラズマ化学気相法により作製されてよい。また、多結晶ダイヤモンドは、熱フィラメント、マイクロ波プラズマ、プラズマ化学気相法等により成長させてよい。また、表面活性化接合法は、接合する2つの対象物それぞれの表面に、ビーム(例えば、アルゴンビーム)又はプラズマを照射して、各表面を洗浄化及び活性化した後、圧力を付与して表面同士を接合する接合方法である。
上記一側面に係る半導体デバイスの製造方法は、表面活性化接合法により、前記ダイヤモンド基板の第2面にヒートシンクを接合するステップを更に備えてもよい。当該製造方法では、表面活性化接合法により、ダイヤモンド基板の第2面にヒートシンクが直接的に接合される。したがって、当該製造方法によれば、熱障壁になり得る中間層を設けることなく、ダイヤモンド基板とヒートシンクとを接合することができるため、放熱性能を更に適切に向上させた半導体デバイスを得ることができる。
上記一側面に係る半導体デバイスの製造方法において、前記ヒートシンクは、アルミニウム又は銅により形成されてよい。当該製造方法によれば、放熱性能を更に適切に向上させた半導体デバイスを得ることができる。
上記一側面に係る半導体デバイスの製造方法は、前記シリコン基板の第2面及び前記ダイヤモンド基板の第1面を接合した後、前記シリコン基板の第1面側に半導体素子を形成するステップを更に備えてもよい。当該製造方法によれば、放熱性能を適切に向上させた半導体デバイスを得ることができる。
上記一側面に係る半導体デバイスの製造方法は、前記シリコン基板の第2面及び前記ダイヤモンド基板の第1面を接合した後、前記シリコン基板及び前記ダイヤモンド基板を熱処理するステップを更に備えてもよい。後述するとおり、表面活性化接合法により、シリコン基板とダイヤモンド基板とを接合した後、両基板を含む構造体を熱処理すると、両基板の接合界面に炭化ケイ素層が形成される。この炭化ケイ素層によって、比較的に温度の高い雰囲気中でも、シリコン基板とダイヤモンド基板との間にクラックを発生させることなく、両基板の接合を維持することができる。そのため、当該製造方法によれば、熱耐性に優れた半導体デバイスを得ることができる。
上記一側面に係る半導体デバイスの製造方法において、前記ダイヤモンド基板は、単結晶ダイヤモンドにより形成されていてもよい。当該製造方法によれば、放熱性能を適切に向上させた半導体デバイスを得ることができる。
本発明の一側面に係る半導体デバイスは、互いに対向する第1面及び第2面を有するダイヤモンド基板と、互いに対向する第1面及び第2面を有する炭化ケイ素層であって、当該炭化ケイ素層の第2面が前記ダイヤモンド基板の第1面に直接的に接合した炭化ケイ素層と、互いに対向する第1面及び第2面を有するシリコン基板であって、当該シリコン基板の第2面が前記炭化ケイ素層の第1面に直接的に接合したシリコン基板と、前記シリコン基板の第1面側に形成された半導体素子と、を備える。当該構成によれば、熱障壁となり得る中間層を設けることなく、炭化ケイ素層とダイヤモンド基板とを直接的に接合しているため、放熱性能を適切に向上させた半導体デバイスを提供することができる。
上記一側面に係る半導体デバイスは、前記ダイヤモンド基板の第2面に直接的に接合したヒートシンクを更に備えてもよい。当該構成によれば、熱障壁となり得る中間層を設けることなく、ダイヤモンド基板とヒートシンクとを直接的に接合しているため、放熱性能を更に適切に向上させた半導体デバイスを提供することができる。
上記一側面に係る半導体デバイスにおいて、前記ダイヤモンド基板は、単結晶ダイヤモンドにより形成されていてもよい。当該構成によれば、放熱性能を適切に向上させた半導体デバイスを提供することができる。
本発明によれば、放熱性能を適切に向上させた半導体デバイス及びその製造方法を提供することができる。
図1は、実施の形態に係る半導体デバイスの構成を模式的に例示する。 図2は、実施の形態に係る半導体デバイスの製造方法を示すフローチャートである。 図3は、実施の形態に係る半導体デバイスの製造過程の一状態を模式的に例示する。 図4は、実施の形態に係る半導体デバイスの製造過程の一状態を模式的に例示する。 図5は、実施の形態に係る半導体デバイスの製造過程の一状態を模式的に例示する。 図6は、実施の形態に係る半導体デバイスの製造過程の一状態を模式的に例示する。 図7は、表面活性化接合法によりシリコン基板とダイヤモンド基板とを接合することで得られた構造体を熱処理する前に、当該構造体の接合界面の断面を観察することで得られたTEM(Transmission Electron Microscope)像を示す。 図8は、表面活性化接合法によりダイヤモンド基板とヒートシンクとを接合することで得られた構造体の接合界面の断面を観察することにより得られたTEM像を示す。 図9は、表面活性化接合法によりシリコン基板とダイヤモンド基板とを接合することで得られた構造体を熱処理した後、当該構造体の接合界面の断面を観察することで得られたTEM像を示す。 図10Aは、表面活性化接合法によりシリコン基板とダイヤモンド基板とを接合することで得られた構造体を熱処理した後、当該構造体の接合界面に形成された層をXPS(X-ray Photoelectron Spectroscopy:X線光電子分光分析)により観察した結果を示す。 図10Bは、表面活性化接合法によりシリコン基板とダイヤモンド基板とを接合することで得られた構造体を熱処理した後、当該構造体の接合界面に形成された層をXPS(X-ray Photoelectron Spectroscopy:X線光電子分光分析)により観察した結果を示す。
以下、本発明の一側面に係る実施の形態(以下、「本実施形態」とも表記する)を、図面に基づいて説明する。ただし、以下で説明する本実施形態は、あらゆる点において本発明の例示に過ぎない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。つまり、本発明の実施にあたって、実施形態に応じた具体的構成が適宜採用されてもよい。なお、以下の説明では、説明の便宜のため、図面内の向きを基準として説明を行う。
§1 構成例
図1を用いて、本実施形態に係る半導体デバイス1の構成の一例を説明する。図1は、本実施形態に係る半導体デバイス1の構成の一例を模式的に例示する。本実施形態に係る半導体デバイス1は、下側から順に、ヒートシンク3、ダイヤモンド基板10、炭化ケイ素層12、シリコン基板11、及び半導体素子2を備えている。
ダイヤモンド基板10は、ダイヤモンドにより形成された基板であり、互いに対向する第1面101及び第2面102を有する。このダイヤモンド基板10の材料には、単結晶ダイヤモンド、多結晶ダイヤモンド等が用いられてよい。単結晶ダイヤモンドは、高温高圧合成法及びマイクロ波プラズマ化学気相法により作製されてよい。また、多結晶ダイヤモンドは、熱フィラメント、マイクロ波プラズマ、プラズマ化学気相法等により作製されてよい。単結晶ダイヤモンドは固体物質中最も高い熱伝導率を有しているため、放熱性能を高める観点からは、ダイヤモンド基板10は、単結晶ダイヤモンドにより形成されているのが好ましい。ダイヤモンド基板10の寸法及び形状は、特に限定されなくてもよく、実施の形態に応じて適宜決定されてよい。
炭化ケイ素(SiC)層12は、炭化ケイ素により形成されており、互いに対向する第1面121及び第2面122を有している。この炭化ケイ素層12の第2面122がダイヤモンド基板10の第1面101に直接的に接合している。炭化ケイ素層12の寸法及び形状は、特に限定されなくてもよく、実施の形態に応じて適宜決定されてよい。
シリコン(Si)基板11は、シリコンにより形成された基板であり、互いに対向する第1面111及び第2面112を有している。このシリコン基板11の材料には、チョクラルスキー法、フローティングゾーン法等により作製されたシリコン等が用いられてよい。シリコン基板11の第2面112が炭化ケイ素層12の第1面121に直接的に接合している。シリコン基板11の寸法及び形状は、特に限定されなくてもよく、実施の形態に応じて適宜決定されてよい。
半導体素子2は、シリコン基板11の第1面111側に形成されている。この半導体素子2の構成、寸法、及び形状は、特に限定されなくてもよく、実施の形態に応じて適宜決定されてよい。本実施形態では、半導体素子2は、シリコン基板11の第1面111上に積層されており、下側から順に、窒化アルミニウム(AlN)層21、及び窒化ガリウム(GaN)層22を備えている。
ヒートシンク3は、ダイヤモンド基板10の第2面102に直接的に接合している。ヒートシンク3の寸法、形状、及び材料は、放熱又は吸熱が可能であれば、実施の形態に応じて適宜決定されてよい。ヒートシンク3は、アルミニウム又は銅により形成されてよい。
§2 製造方法
次に、図2〜図6を用いて、本実施形態に係る半導体デバイス1の製造方法を説明する。図2は、本実施形態に係る半導体デバイス1の製造方法を示すフローチャートである。図3〜図6は、本実施形態に係る半導体デバイス1の製造過程の一状態を模式的に例示する。
なお、以下で説明する製造方法は、本発明の「半導体デバイスの製造方法」の一例である。ただし、以下で説明する方法は一例に過ぎず、各ステップは可能な限り変更されてもよい。また、以下で説明する方法について、実施の形態に応じて、適宜、ステップの省略、置換、及び追加が行われてもよい。
(ステップS101及びS102)
まず、ステップS101では、第1面111及び第2面112を有するシリコン基板11を用意する。また、ステップS102では、第1面101及び第2面102を有するダイヤモンド基板10を用意する。ステップS101及びS102の順序は、このような例に限定されなくてもよく、入れ替わってもよい。また、ステップS101及びS102は同時に実施されてもよい。ダイヤモンド基板10及びシリコン基板11の用意が完了すると、次のステップS103に作業を進める。
(ステップS103)
図3に示されるとおり、ステップS103では、シリコン基板11の第2面112とダイヤモンド基板10の第1面101とを表面活性化接合法により接合する。表面活性化接合法は、接合する2つの対象物それぞれの表面に、ビーム(例えば、アルゴンビーム)又はプラズマを照射して、各表面を洗浄化及び活性化した後、圧力を付与して表面同士を接合する接合方法である。この表面活性化接合法には、公知の接合装置が用いられてよい。
例えば、真空雰囲気中において、ダイヤモンド基板10の第1面101及びシリコン基板11の第2面112それぞれにアルゴン(Ar)中性ビームを照射する。その後、室温〜200℃の雰囲気中において、1.0×102 MPa 〜 2.0×103 MPaの圧力でそれぞれを接合するように加圧する。これにより、シリコン基板11の第2面112とダイヤモンド基板10の第1面101とを接合することができる。このダイヤモンド基板10とシリコン基板11とを表面活性化接合法により接合することができるという知見は、後述する実施例から得ることができた。
この接合の過程において、図4に示されるとおり、ビームの照射により、ダイヤモンド基板10の第1面101側の一領域には、アモルファスダイヤモンド層105が形成される。同様に、シリコン基板11の第2面112側の一領域には、アモルファスシリコン層115が形成される。熱処理が行われる前の段階では、このアモルファスダイヤモンド層105及びアモルファスシリコン層115を介して、ダイヤモンド基板10及びシリコン基板11は接合した状態になる。表面活性化接合法による接合が完了すると、次のステップS104に作業を進める。
(ステップS104)
シリコン基板11の第2面112及びダイヤモンド基板10の第1面101を接合した後、ステップS104では、シリコン基板11及びダイヤモンド基板10を熱処理する。熱処理には、公知の装置が用いられてよい。例えば、窒素雰囲気中において、互いに接合したシリコン基板11及びダイヤモンド基板10を3分〜120分の間に400℃〜1000℃で熱処理を行ってよい。
図5に示されるとおり、熱処理を行うと、アモルファスダイヤモンド層105及びアモルファスシリコン層115は、再結晶化により炭化ケイ素層12に変化する。このアモルファスダイヤモンド層105及びアモルファスシリコン層115が熱処理により炭化ケイ素層12に変化するとの知見は、後述する実施例から得ることができた。これにより、ダイヤモンド基板10、炭化ケイ素層12、及びシリコン基板11が順に積層した構造体であって、ダイヤモンド基板10の第1面101と炭化ケイ素層12の第2面122とが接合し、炭化ケイ素層12の第1面121とシリコン基板11の第2面112とが接合した構造体を得ることができる。熱処理が完了すると、次のステップS105に作業を進める。
なお、再結晶化による炭化ケイ素層12の形成は、ダイヤモンド基板10及びシリコン基板11に熱が加えられることで進行する。そのため、熱処理を実施しなくても、ダイヤモンド基板10及びシリコン基板11が比較的に高温の雰囲気中に配置された段階で、再結晶化による炭化ケイ素層12の形成は進行する。よって、このステップS104は、省略されてもよい。
(ステップS105)
図6に示されるとおり、シリコン基板11の第2面112及びダイヤモンド基板10の第1面101を接合した後、ステップS105では、シリコン基板11の第1面111側に半導体素子2を形成する。半導体素子2の形成には、結晶成長、エッチング等の公知の半導体製造プロセスが適用されてよい。また、この半導体製造プロセスには、公知の製造装置が用いられてよい。
例えば、結晶成長により、シリコン基板11の第1面111上に、窒化アルミニウム(AlN)層21、及び窒化ガリウム(GaN)層22を順に形成する。これにより、窒化アルミニウム層21及び窒化ガリウム層22により構成された半導体素子2を、シリコン基板11の第1面111側に形成することができる。半導体素子2を形成すると、次のステップS106に処理を進める。
なお、半導体素子2を形成するタイミングは、このような例に限定されなくてもよく、実施の形態に応じて適宜決定されてよい。例えば、ステップS103によりシリコン基板11とダイヤモンド基板10とを接合する前に、半導体素子2が形成されてもよい。この場合、ステップS101では、第1面111側に半導体素子2が形成されたシリコン基板11が用意されてもよい。つまり、ステップS105は、ステップS101の前に実行されてよい。また、ステップS101により用意したシリコン基板11に半導体素子2を形成した後に、ステップS103によりシリコン基板11とダイヤモンド基板10とを接合してもよい。
(ステップS106)
ステップS105では、表面活性化接合法により、ダイヤモンド基板10の第2面102にヒートシンク3を接合する。この表面活性化接合法の条件は、上記ステップS103と同様であってよい。このダイヤモンド基板10とヒートシンク3とを表面活性化接合法により接合することができるという知見は、後述する実施例から得ることができた。これにより、本実施形態に係る製造作業が完了し、図1に例示される構成を有する半導体デバイス1を得ることができる。なお、このステップS106を実施するタイミングは、このような例に限定されなくてもよく、実施の形態に応じて適宜決定されてよい。
[特徴]
以上のように、本実施形態に係る製造方法では、上記ステップS103において、表面活性化接合法によって、シリコン基板11の第2面112とダイヤモンド基板10の第1面101とを接合する。また、上記ステップS106において、表面活性化接合法により、ダイヤモンド基板10の第2面102にヒートシンクを接合する。これにより、半導体素子2からヒートシンク3までの間に熱障壁になり得る中間層を設けることなく、各構成要素を接合することができる。そのため、放熱性能を適切に向上させた半導体デバイス1を得ることができる。
§3 変形例
以上、本発明の一実施形態について説明したが、前述までの説明はあらゆる点において本発明の例示に過ぎない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。例えば、以下のような変更が可能である。なお、以下では、上記実施形態と同様の構成要素に関しては同様の符号を用い、上記実施形態と同様の点については、適宜説明を省略した。以下の変形例は適宜組み合わせ可能である。
<3.1>
上記実施形態に係る半導体デバイス1では、半導体素子2は、窒化アルミニウム層21及び窒化ガリウム層22により構成されている。しかしながら、半導体素子2の構成は、このような例に限定されなくてもよく、実施の形態に応じて適宜決定されてよい。半導体素子2には、高出力(1W以上)、高周波数(10kHz以上)、及び高集積化(1000以上の素子を内蔵)のパワー素子が採用されてもよい。
<3.2>
上記実施形態に係る半導体デバイス1では、ダイヤモンド基板10の第2面102にヒートシンク3が直接的に接合している。しかしながら、このヒートシンク3は省略されてもよい。この場合、上記ステップS106は省略されてよい。また、ヒートシンク3は、その他の方法(例えば、従来の方法)により、ダイヤモンド基板10の第2面102に接合されてもよい。
§4 実施例
以下、本発明の実施例について説明する。ただし、本発明は以下の実施例に限定される訳ではない。
シリコン基板及びダイヤモンド基板を用意し、接合装置内において、表面活性化接合法により、シリコン基板とダイヤモンド基板とを接合した。また、ヒートシンクを更に用意し、接合装置内において、表面活性化接合法により、ダイヤモンド基板とヒートシンクとを接合した。これにより、実施例に係る半導体デバイスを得た。各構成要素及び表面活性化接合法の条件は以下のとおりである。
<実施例の条件>
・シリコン基板:n-Si(100)(22mm×15mm×0.56mm)
・ダイヤモンド基板:単結晶ダイヤモンド(4mm×4mm×0.57mm)
・ヒートシンク:アルミニウム製板(22mm×15mm×0.5mm)
・接合装置:ムサシノエンジニアリング株式会社製常温接合装置
・シリコン基板とダイヤモンド基板との接合条件:真空雰囲気中でアルゴン中性ビームを照射し、室温〜200℃中において1.0×102 MPa 〜 2.0×103 MPaの圧力で加圧した
・ダイヤモンド基板とヒートシンクとの接合条件:上記シリコン基板とダイヤモンド基板との接合条件と同じ
以上により作製した実施例のシリコン基板とダイヤモンド基板との接合界面の断面を熱処理する前に電子顕微鏡(日本電子社製、型番:JEM-2200FS)により観察し、TEM像を撮影した。同様に、実施例のダイヤモンド基板とヒートシンクとの接合界面の断面を電子顕微鏡により観察し、TEM像を撮影した。
図7は、シリコン基板とダイヤモンド基板との接合界面の断面を熱処理する前に観察することで得られたTEM像を示す。図8は、ダイヤモンド基板とヒートシンクとの接合界面の断面を観察することで得られたTEM像を示す。図7及び図8に示されるとおり、それぞれの接合界面は比較的に安定的であった。そのため、表面活性化接合法により、シリコン基板及びダイヤモンド基板、並びにダイヤモンド基板及びヒートシンクを安定的に接合することができることが分かった。
シリコンの熱膨張率とダイヤモンドの熱膨張率とは大きく異なるため、比較的に高温の雰囲気中に両基板を配置すると、シリコン基板とダイヤモンド基板とが分離してしまう可能性があると推測された。そのため、シリコン基板とダイヤモンド基板との接合界面の耐熱性を確認するために、窒素雰囲気中において、実施例に係る半導体デバイスを1000度で熱処理(5分)を行った。そして、シリコン基板とダイヤモンド基板との接合界面の断面を電子顕微鏡により観察し、TEM像を撮影した。
図9は、シリコン基板とダイヤモンド基板との接合界面の断面を熱処理後に観察することで得られたTEM像を示す。図9に示されるとおり、熱処理を行った後でも、接合界面にクラック等が発生することなく、領域Aの層が形成され、シリコン基板とダイヤモンド基板とを安定的に接合することができることが分かった。更に、この領域Aの層の組成を確認するため、シリコン基板を除去し、光電子分光装置(島津製作所社製、型番:ESCA-3400HSE)を利用して、X線光電子分光分析(XPS)を行った。
図10A及び図10Bは、シリコン基板及びダイヤモンド基板の接合界面において熱処理後に得られた領域AをXPSにより観察した結果を示す。図10A及び図10Bに示されるとおり、XPSにより得られたスペクトルは、炭化ケイ素に対応する位置にピークを有していた。そのため、領域Aの層は、炭化ケイ素層であることが分かった。これにより、表面活性化接合法によりシリコン基板とダイヤモンド基板とを接合した後、接合した両基板を高温の雰囲気中に配置しても、接合界面に炭化ケイ素層が形成されることで、この接合界面にクラック等が発生せずに、両基板の接合を維持することができることが分かった。したがって、シリコン基板及びダイヤモンド基板を接合した構造体は半導体素子の高温の製造プロセスに耐えられること、及び熱耐性に優れた半導体デバイスを製造することができることが分かった。
1…半導体デバイス、
10…ダイヤモンド基板、101…第1面、102…第2面、
105…アモルファスダイヤモンド層、
11…シリコン基板、111…第1面、112…第2面、
115…アモルファスシリコン層、
12…炭化ケイ素層、121…第1面、122…第2面、
2…半導体素子、21…窒化アルミニウム(AlN)層、
22…窒化ガリウム(GaN)層、
3…ヒートシンク

Claims (9)

  1. 互いに対向する第1面及び第2面を有するシリコン基板を用意するステップと、
    互いに対向する第1面及び第2面を有するダイヤモンド基板を用意するステップと、
    前記シリコン基板の第2面及び前記ダイヤモンド基板の第1面を表面活性化接合法により接合するステップと、
    を備える、
    半導体デバイスの製造方法。
  2. 表面活性化接合法により、前記ダイヤモンド基板の第2面にヒートシンクを接合するステップを更に備える、
    請求項1に記載の半導体デバイスの製造方法。
  3. 前記ヒートシンクは、アルミニウム又は銅により形成されている、
    請求項2に記載の半導体デバイスの製造方法。
  4. 前記シリコン基板の第2面及び前記ダイヤモンド基板の第1面を接合した後、前記シリコン基板の第1面側に半導体素子を形成するステップを更に備える、
    請求項1から3のいずれか1項に記載の半導体デバイスの製造方法。
  5. 前記シリコン基板の第2面及び前記ダイヤモンド基板の第1面を接合した後、前記シリコン基板及び前記ダイヤモンド基板を熱処理するステップを更に備える、
    請求項1から4のいずれか1項に記載の半導体デバイスの製造方法。
  6. 前記ダイヤモンド基板は、単結晶ダイヤモンドにより形成されている、
    請求項1から5のいずれか1項に記載の半導体デバイスの製造方法。
  7. 互いに対向する第1面及び第2面を有するダイヤモンド基板と、
    互いに対向する第1面及び第2面を有する炭化ケイ素層であって、当該炭化ケイ素層の第2面が前記ダイヤモンド基板の第1面に直接的に接合した炭化ケイ素層と、
    互いに対向する第1面及び第2面を有するシリコン基板であって、当該シリコン基板の第2面が前記炭化ケイ素層の第1面に直接的に接合したシリコン基板と、
    前記シリコン基板の第1面側に形成された半導体素子と、
    を備える、
    半導体デバイス。
  8. 前記ダイヤモンド基板の第2面に直接的に接合したヒートシンクを更に備える、
    請求項7に記載の半導体デバイス。
  9. 前記ダイヤモンド基板は、単結晶ダイヤモンドにより形成されている、
    請求項7又は8に記載の半導体デバイス。
JP2018094186A 2018-05-16 2018-05-16 半導体デバイスの製造方法及び半導体デバイス Pending JP2019201090A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018094186A JP2019201090A (ja) 2018-05-16 2018-05-16 半導体デバイスの製造方法及び半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018094186A JP2019201090A (ja) 2018-05-16 2018-05-16 半導体デバイスの製造方法及び半導体デバイス

Publications (1)

Publication Number Publication Date
JP2019201090A true JP2019201090A (ja) 2019-11-21

Family

ID=68612553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018094186A Pending JP2019201090A (ja) 2018-05-16 2018-05-16 半導体デバイスの製造方法及び半導体デバイス

Country Status (1)

Country Link
JP (1) JP2019201090A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071775B2 (ja) 2019-05-10 2022-05-19 国立研究開発法人産業技術総合研究所 ダイヤモンド結晶体を備える複合体
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071775B2 (ja) 2019-05-10 2022-05-19 国立研究開発法人産業技術総合研究所 ダイヤモンド結晶体を備える複合体
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法

Similar Documents

Publication Publication Date Title
TWI247368B (en) Method to manufacture a semiconductor component
US8450196B2 (en) Production of an integrated circuit including electrical contact on SiC
JP3890311B2 (ja) 半導体装置およびその製造方法
JP6772711B2 (ja) 半導体積層構造体および半導体デバイス
US20040195934A1 (en) Solid state thermal engine
JP4980616B2 (ja) 半導体チップを製作するための方法
JP2010165838A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2019201090A (ja) 半導体デバイスの製造方法及び半導体デバイス
TWI440213B (zh) 用於半導體晶片之積層基材
JP2010086999A (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP2019081690A (ja) 接合体、及び、絶縁回路基板
JP6750422B2 (ja) 絶縁回路基板の製造方法、及び、絶縁回路基板、パワーモジュール、ledモジュール、熱電モジュール
JP2018129507A (ja) セラミックス/アルミニウム接合体、絶縁回路基板、ledモジュール、セラミックス部材、セラミックス/アルミニウム接合体の製造方法、絶縁回路基板の製造方法
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP6020496B2 (ja) 接合構造体およびその製造方法
JP2009094385A (ja) 半導体装置およびその製造方法
JP7389472B2 (ja) 半導体デバイスの製造方法及び半導体デバイス
JP4951932B2 (ja) パワーモジュール用基板の製造方法
WO2018143470A1 (ja) セラミックス/アルミニウム接合体、絶縁回路基板、ledモジュール、セラミックス部材、セラミックス/アルミニウム接合体の製造方法、絶縁回路基板の製造方法
JP2019036566A (ja) 半導体装置及びその製造方法
CN102623299A (zh) 一种晶圆接合的晶粒制程方法
WO2024058180A1 (ja) 半導体装置形成用基板、半導体積層構造体、半導体装置、半導体装置形成用基板の製造方法、半導体積層構造体の製造方法及び半導体装置の製造方法
JP7424043B2 (ja) 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP6561883B2 (ja) 回路基板の製造方法
CN110504160A (zh) 半导体器件的制造方法和半导体器件

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20190724