JP2019192808A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019192808A
JP2019192808A JP2018084746A JP2018084746A JP2019192808A JP 2019192808 A JP2019192808 A JP 2019192808A JP 2018084746 A JP2018084746 A JP 2018084746A JP 2018084746 A JP2018084746 A JP 2018084746A JP 2019192808 A JP2019192808 A JP 2019192808A
Authority
JP
Japan
Prior art keywords
oxygen
hydrogen
heat treatment
oxygen precipitates
precipitates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018084746A
Other languages
English (en)
Inventor
原　明人
Akito Hara
明人 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOHOKU Gakuin
Original Assignee
TOHOKU Gakuin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOHOKU Gakuin filed Critical TOHOKU Gakuin
Priority to JP2018084746A priority Critical patent/JP2019192808A/ja
Publication of JP2019192808A publication Critical patent/JP2019192808A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】低コストイメージセンサ用CZ Si基板の実現【解決手段】CZ Siウエハにおいて、デバイス形成層に近接した深部領域に水素をイオン注入し、400℃-430℃の温度の熱処理によって水素による酸素析出物の優先的な核形成を生じせしめ、引き続いた酸素析出物形成熱処理により、該領域に優先的に酸素析出物および二次欠陥を形成し、ゲッタリング層を形成する。【選択図】図１

Description

シリコン（Si）イメージセンサの需要が高まっている。特に、安全・安心な自動運転を目指し、カーエレクトロニクス分野での成長が期待されている。
Siイメージセンサの高性能化に向けて技術開発が進んでいるが、白傷などのノイズを低減することが必要である。ノイズの原因は、デバイス形成領域内の結晶欠陥や重金属不純物に起因することが知られている。
従って、このような格子欠陥を発生させないプロセス、また重金属不純物などをデバイス活性層から除去する技術が重要になっている。
デバイス性能に対して電気的に悪影響を及ぼす重金属不純物をデバイス層から取り除く処理は“ゲッタリング”と呼ばれている。通常、Siでは酸素の析出物を形成し、酸素析出物や酸素析出物の形成によって発生する二次欠陥である転位などの格子欠陥に重金属を捕獲（ゲッタリング）させている。
近時では、白傷などのノイズ対策として、エピタキシャル成長とゲッタリング技術の両方を併用して使用し、高い結晶完全性と強いゲッタリング能力を両立している。
原明人 特許3341378（図２、図３）
Akito Hara et al,, Jpn.J.Appl.Phys 33 (1994) 5577. （図１，３，４，６，７)
チョクラルスキー法で成長した酸素を含有したシリコン結晶（CZ Si）ウエハにおいて、デバイス形成層に近接した深部領域に水素をイオン注入し、400-430℃の温度の熱処理によって水素による酸素析出物の優先的な核形成を生じせしめ、引き続いた酸素析出物の形成のための熱処理により、該領域に優先的に酸素析出物および二次欠陥を形成し、ゲッタリング層を形成する。
該CZ Siウエハは、水素が存在しない領域では、酸素析出物や2次欠陥を発生しない程度に低濃度の酸素を含有することを特徴とする。
Siイメージセンサの需要が高まっている。イメージセンサの高性能化に向けて技術開発が進んでいるが、白傷などのノイズを低減することが必要である。ノイズの原因は、デバイス形成領域内の結晶欠陥や重金属不純物に起因することが知られている。
従って、このような格子欠陥を発生させないプロセス、また重金属不純物などをデバイス活性層から除去する技術が重要になっている。
電気的に悪影響を及ぼす重金属不純物をデバイス層から取り除く処理は“ゲッタリング”と呼ばれている。通常、CZ Siでは酸素の析出物を形成し、その際に発生する二次欠陥である転位などの格子欠陥に重金属を捕獲させている。
現状のイメージセンサでは、白傷などのノイズ対策として、エピタキシャル成長とゲッタリング技術の両方を併用して利用して解決しているが、エピタキシャル成長プロセスはコストが高い。これをCZ Siのみに代替することができれば、大幅なコスト削減が期待できる。
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
CZ Siは酸素を含んでいる。Si中の水素は酸素の拡散を促進させ、また酸素析出核の発生を加速させる効果がある。
水素が関与した上記のような効果は、400℃-430℃付近で最も顕著になることが発明者の先行技術文献から明らかになっている。
水素が存在しない場合であっても、450℃以上では酸素クラスターや酸素析出核の形成は生じるが、430℃より低温では、水素が存在しなければ酸素クラスターや酸素析出核の形成はほとんど生じない。
しかし、水素が導入されると400℃-430℃の温度領域であっても酸素クラスターや酸素析出核の形成が強く生じる。
このことは、400℃-430℃においては、水素の有無で酸素クラスターや酸素析出核の形成が制御されることを意味している。
イオン注入の水素を利用すれば、水素の空間分布や水素の濃度を精密制御することが可能であるため、酸素クラスターや酸素析出核の形成の位置と濃度の精密制御が可能である。
本発明では、低酸素濃度のCZ Siウエハを利用し、デバイス形成領域に対しては、水素を導入しないことにより、結晶の完全性を維持する。
一方、デバイス形成領域に近接したウエハ深部には水素をイオン注入し、酸素クラスターや酸素析出核の形成を増強する。
結果として、図１に示すように、結晶の完全性が高いデバイス形成領域、それに近接したウエハ深部には、位置と欠陥密度を精密制御された強いゲッタリング層を有するCZ Siウエハの実現が可能である。
デバイス形成領域は完全結晶を維持し、それに近接したウエハ深部では、イオン注入した水素を利用して酸素析出核の形成を増強せしめ、結果として結晶完全性が高いデバイス形成領域と内部には位置と欠陥密度を精密制御された強いゲッタリング層を有する低コストCZ Si基板が実現される。
以下、第１の実施例について詳説する。本実施例では、水素が存在しない場合には酸素析出物が形成されないような低酸素濃度を含有するCZ Siを利用している。酸素濃度は29 ppma（Old ASTM）である。
第１の工程として、水素をSiウエハ裏面から深さ20μmの位置にピーク濃度が1x1018 cm-3になるように注入する。
引きついて、425℃60分の熱処理により酸素析出核を形成する。
酸素の濃度の低いCZ Siを利用しているため、水素が存在しない領域では酸素析出核が形成されない。一方、水素が存在する領域は、酸素析出核が形成される。
引き続いて、酸素析出物を形成するために700℃20h+1000℃10hの熱処理を加える。形成された酸素析出物の分布は斜め研磨とエッチピット法で観測する。
形成された酸素析出物の分布を図2に示す。酸素析出物の分布は水素の注入ピーク位置と良く一致している。
以下、第２の実施例について詳説する。本実施例では、水素が存在しない場合には酸素析出物が形成されないような低酸素濃度を含むCZ Siを利用している。酸素濃度は29 ppma (Old ASTM)である。
第１の工程として、該CZ Si ウエハを1000℃120 分の窒素中熱処理により、デバイスを形成する表層の酸素を10μm程度の幅にわたって外方拡散させ、酸素濃度を低下させる。
引き続いて、水素をSiウエハ裏面から深さ20 μmの位置にピーク濃度が1x1018 cm-3になるように注入する。
更に、425℃60分の熱処理により酸素析出核を形成する。
デバイス形成領域は、酸素の濃度の低いCZ Siを利用し、更に表層領域は酸素を外方拡散させ、酸素濃度を低下させている。加えて、水素が存在しないため、表層のデバイス形成領域は酸素析出核が形成されない。
一方、デバイス形成層に近接したウエハ深部領域は、水素をイオン注入しているため酸素析出核が形成される。
引き続いて、酸素析出物を形成するために700℃20h+1000℃10hの熱処理を加える。酸素析出物の分布は斜め研磨とエッチピット法で観測する。
形成された酸素析出物の分布を図３に示す。酸素析出物の分布は水素の注入ピーク位置と良く一致している。また、表面付近の酸素析出物の分布が急峻に低下している。これは、酸素の外方拡散処理を行った結果、表面付近の酸素濃度が低下していることに起因している。
以下、第３の実施例について詳説する。
第２の実施例で作成したCZ Siを利用する。該ウエハの表面にFeを吸着させる。本方法では、ボイルされたH2O2+NH4OH+H2O溶液にシリコンウエハを浸すことにより、薄い酸化膜を形成した後、Feを含む溶液に浸すことによりFeを吸着させている。
引き続いて、1000℃60分の熱処理を窒素雰囲気中で加える。これによりFeをウエハ内部に拡散させる。引き続いて、冷却し、ウエハを取り出した後、シリコン表面を原子吸光分析で解析し、Fe濃度の測定を行う。
表面のFe濃度は原子吸光分析の検出下限である5×109 atom/cm2以下となっている。この結果は、表層のFeが内部の酸素析出物や二次欠陥である転位にゲッタリングされたことを意味している。
本発明が実現しようとするCZ Siウエハの欠陥分布 エッチピット法で観察した酸素析出物のウエハ深さ方向分布（第１の実施例） 第２の実施例で実現したウエハの深さ方向の酸素析出分布
１． 水素イオン注入領域
２．酸素析出物および二次欠陥形成領域

























Claims (4)

  1. チョクラルスキー法で成長した酸素を含有したシリコン結晶（CZ Si）において、デバイス形成層に近接した深部領域に水素をイオン注入し、400-430℃の温度における熱処理によって水素による酸素析出核の優先的形成を生じせしめ、引き続いて酸素析出物を形成するための熱処理により該領域に優先的に酸素析出物および二次欠陥を形成し、これをゲッタリング層とすることを特徴とする半導体製造装置。
  2. 酸素析出物の形成は600-1000℃の間の熱処理で行われることを特徴とした請求項１項。
  3. 低酸素濃度を含有するCZ Siを利用することにより、水素をイオン注入していない領域では、酸素析出物および二次欠陥の発生を抑制することを特徴とした請求項1項および２項。
  4. 低酸素濃度を含有するCZ Siを利用するとともに、デバイス形成領域の酸素を1000℃以上の熱処理により外方拡散させ、 デバイス形成層において酸素析出物および二次欠陥の発生を抑制することを特徴とした請求項1項から３項。























JP2018084746A 2018-04-26 2018-04-26 半導体装置 Pending JP2019192808A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018084746A JP2019192808A (ja) 2018-04-26 2018-04-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018084746A JP2019192808A (ja) 2018-04-26 2018-04-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2019192808A true JP2019192808A (ja) 2019-10-31

Family

ID=68391402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018084746A Pending JP2019192808A (ja) 2018-04-26 2018-04-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2019192808A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308076A (ja) * 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
JP2004250263A (ja) * 2003-02-19 2004-09-09 Sumitomo Mitsubishi Silicon Corp 高品質ウェーハおよびその製造方法
WO2009075257A1 (ja) * 2007-12-11 2009-06-18 Sumco Corporation シリコン基板とその製造方法
JP2009524227A (ja) * 2006-01-20 2009-06-25 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法、および半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308076A (ja) * 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
JP2004250263A (ja) * 2003-02-19 2004-09-09 Sumitomo Mitsubishi Silicon Corp 高品質ウェーハおよびその製造方法
JP2009524227A (ja) * 2006-01-20 2009-06-25 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法、および半導体素子
WO2009075257A1 (ja) * 2007-12-11 2009-06-18 Sumco Corporation シリコン基板とその製造方法

Similar Documents

Publication Publication Date Title
JP2004537161A (ja) 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
JP2005522879A (ja) 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
US20090321883A1 (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
WO2011096489A1 (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
US20100155903A1 (en) Annealed wafer and method for producing annealed wafer
JP3381816B2 (ja) 半導体基板の製造方法
KR100920862B1 (ko) 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP6341928B2 (ja) エピタキシャルウェハおよびその製造方法
JP2009164590A (ja) エピタキシャルウェーハ及びその製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
US20100178753A1 (en) Silicon wafer and method for manufacturing the same
JP2007288165A (ja) 歪み緩和バッファー層の製造方法及び歪み緩和バッファー層を備えた積層体
JP6176593B2 (ja) シリコンウェーハの製造方法
JP2019192808A (ja) 半導体装置
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP6848900B2 (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JP5655319B2 (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP7491705B2 (ja) 半導体シリコンウェーハの製造方法
US6893944B2 (en) Method of manufacturing a semiconductor wafer
JP6024710B2 (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JPS59119842A (ja) 半導体装置の製造方法
JP2021130577A (ja) 半導体シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230523