JP2019191461A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2019191461A
JP2019191461A JP2018086372A JP2018086372A JP2019191461A JP 2019191461 A JP2019191461 A JP 2019191461A JP 2018086372 A JP2018086372 A JP 2018086372A JP 2018086372 A JP2018086372 A JP 2018086372A JP 2019191461 A JP2019191461 A JP 2019191461A
Authority
JP
Japan
Prior art keywords
hole
terminal
metal
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018086372A
Other languages
English (en)
Other versions
JP7046705B2 (ja
Inventor
中村 英達
Hidetatsu Nakamura
英達 中村
金谷 康弘
Yasuhiro Kanetani
康弘 金谷
元 小出
Hajime Koide
元 小出
阿部裕行
Hiroyuki Abe
裕行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018086372A priority Critical patent/JP7046705B2/ja
Priority to PCT/JP2019/015101 priority patent/WO2019208164A1/ja
Priority to CN201980027818.3A priority patent/CN112005290B/zh
Publication of JP2019191461A publication Critical patent/JP2019191461A/ja
Priority to US17/074,980 priority patent/US11774811B2/en
Application granted granted Critical
Publication of JP7046705B2 publication Critical patent/JP7046705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/06Electrode terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/104Materials and properties semiconductor poly-Si
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Geometry (AREA)

Abstract

【課題】表示領域と端子領域に同時に有機パッシベーション膜のスルーホールを形成する際、表示領域のスルーホールに発生するオーバーハングを対策する。【解決手段】表示領域と、端子が形成された端子領域と、を備えた表示装置であって、前記端子領域は、前記表示領域に向かって引き出される第1端子金属31で形成された引出し線と、前記引出し線を覆う層間絶縁膜105と、前記層間絶縁膜上に形成された第2端子金属32と、前記第2端子金属の表面に接触する第3端子金属33と、を有し、前記層間絶縁膜は層間絶縁膜に形成された第1スルーホールと第2スルーホールを有し、前記第2端子金属は、前記第1スルーホールに重なり前記第1スルーホールを介して前記引出し線に接続する第1部分と、前記第2スルーホールに重なり前記第1部分と分断された第2部分と、を有する表示装置。【選択図】図20

Description

本発明は表示装置に係り、特に有機絶縁膜にスルーホールを形成した場合のスルーホール内における断線を対策した構成に関する。
液晶表示装置では、表示領域に、画素電極及びTFT(Thin Film Transistor)を有する画素がマトリクス状に形成されたTFT基板とブラックマトリクス等が形成された対向基板とが液晶を挟んで対向した構成となっている。そして、各画素において、液晶の透過率を制御することによって、画像を形成している。
有機EL表示装置では、画素毎に発光層を有する有機EL層を形成し、この有機EL層をスイッチングTFT及び駆動TFTによって制御することによって画像を形成している。
各TFTは走査線からの走査信号によって制御され、映像信号線からの映像信号線を画素電極に供給する。映像信号、電源、コモン電圧等は端子から供給される。端子には、複数の導電層が積層されるが、特に、金属層においては、その製造過程や形成後において表面に酸化膜が生じ、端子の導通をそこなう。端子における抵抗増加は画像再生の妨げになる。
特許文献1には、IPS(In Plane Switching)方式、あるいは、FFS(Fringe Field Switching)方式の液晶表示装置端子部において、下層金属層が酸化されることによる抵抗の増大を防止した構成が記載されている。
特開2013−152409号公報
液晶表示装置や有機EL表示装置では、平坦化膜として、あるいは、多層配線間の浮遊容量を低減するために、1.5乃至3μm程度に厚く形成した有機絶縁膜(以後、有機パッシベーション膜という)が使用される。有機EL表示装置ではこのような有機パッシベーション膜が2層使用され、また、液晶表示装置でも、タッチセンサ機能を内蔵したものは、有機パッシベーション膜が2層使用される場合がある。
有機パッシベーション膜の上に配線が形成されるが、この配線は、有機パッシベーション膜に形成したスルーホールを介して端子部と接続する。端子部は、接続の信頼性を確保するために、複数の導電層及び絶縁層の積層構造となっている。
端子部の形成は、表示領域の形成と同じプロセスにおいて行われる。すなわち、表示領域における絶縁膜に形成するスルーホールと端子部に形成されるスルーホールとは同時に形成され、表示領域の配線と、端子部の端子配線とは接続している。また、端子配線と表示領域の配線の接続経路である中間領域において、配線層を乗り換えるために絶縁膜にスルーホールが形成される。
ところで、絶縁膜、特に有機パッシベーション膜にスルーホールを形成する場合は、露光後、現像液によってパターニングするが、この現像液の存在が下層の金属層に電池作用を発生させることが多い。この電池作用が、有機パッシベーション膜のスルーホールの断面形状に影響を及ぼし、これが、スルーホールにおける断線を引き起こす危険がある。具体的には、スルーホールの底部付近においてオーバーハングを発生させる。
表示領域、中間領域、端子領域は配線によって接続している。したがって、各スルーホールで生ずる電池作用による電荷は、表示領域におけるスルーホール、中間領域に形成されるスルーホール及び端子部のスルーホールとの間で相互に移動する。
この電池作用に起因する電荷の移動の影響は、表示領域あるいは中間領域に形成される、比較的面積が小さいスルーホールにおいて顕著に表れる。したがって、スルーホールにおける断線は表示領域及び中間領域において発生しやすい。
本発明の課題は、特に、有機パッシベーション膜におけるスルーホールの底部に形成されるオーバーハングによる、スルーホール内における接続不良を対策するものである。そして、信頼性の高い表示装置を実現することである。
本発明は上記課題を克服するものであり、代表的な手段は次のとおりである。
表示領域と、端子が形成された端子領域と、を備えた表示装置であって、
前記端子領域は、前記表示領域に向かって引き出される第1金属で形成された引出し線と、前記引出し線を覆う第1絶縁膜と、前記第1絶縁膜上に形成された第2金属と、前記第2金属の表面に接触する第3金属と、を有し、前記第1絶縁膜は第1絶縁膜に形成された第1スルーホールと第2スルーホールを有し、前記第2金属は、前記第1スルーホールに重なり前記第1スルーホールを介して前記引出し線に接続する第1部分と、前記第2スルーホールに重なり前記第1部分と分断された第2部分と、を有する表示装置。
液晶表示装置の平面図である。 表示領域の画素の平面図である。 図2のA−A断面図である。 タッチセンサの構成を示す平面図である。 画像表示とタッチセンサの動作期間の関係を示す図である。 液晶表示装置の他の例を示す平面図である。 端子領域の平面図である。 図7のB−B断面図である。 図7のC−C断面図である。 図7のD−D断面図である。 第1有機パッシベーション膜に形成された通常のスルーホールの断面図である。 第2有機パッシベーション膜に形成された通常のスルーホールの断面図である。 第1有機パッシベーション膜に形成された、オーバーハングが生じたスルーホールの断面図である。 スルーホールにおいてオーバーハングが生じた場合の断線の発生を示す断面図である。 オーバーハングに対するスルーホールの面積の比の影響を示す模式図である。 オーバーハングに対するスルーホールの面積の比の影響を示す他の模式図である。 オーバーハングに対するスルーホールの面積の比の影響を示す具体例である。 端子の断面構造を示す他の例である。 オーバーハングに対する端子の材料の差の影響を示す例である。 実施例1の端子の断面図である。 実施例1の端子の他の形態を示す断面図である。 実施例2の端子の断面図である。 実施例3の端子の断面図である。 実施例4の端子領域を示す平面図である。 図24のE−E断面図である。 図24のF−F断面図である。 図24のG−G断面図である。
以下に実施例を用いて本発明の内容を詳細に説明する。以下の説明では、液晶表示装置について説明するが、有機EL表示装置についても同様に適用することが出来る。また、以下の例では、タッチセンサ機能を有するIPS方式の液晶表示装置について説明するが、本発明は、タッチセンサ機能を有していない、液晶表示装置についても適用できる。また、IPS方式以外の液晶表示装置についても本発明を適用することが出来る。
図1は本発明が適用される液晶表示装置の概略平面図である。図1において、TFT基板1と対向基板2がシール材150によって接着し、シール材150に囲まれた領域に表示領域90が形成されている。シール材150を含む、周辺領域が額縁領域95になっている。TFT基板1において、走査線91が横方向(x方向)に延在して縦方向(y方向)に配列し、映像信号線92が縦方向に延在して横方向に配列し、走査線91と映像信号線92で囲まれた領域に画素93が形成されている。
TFT基板1は対向基板2よりも大きく形成され、TFT基板1と対向基板2が重なっていない部分は端子領域160となっている。端子領域160は、液晶表示装置に電源や信号を供給するためのフレキシブル配線基板400が接続している。図1の端子領域160にはフレキシブル配線基板400を接続するための端子が形成されている。以後この端子をFOG(Film On Glass)端子とも呼ぶ。端子領域160にはこの他に検査端子50が形成されている。
図2は、TFT基板100における画素93の平面図である。図2はIPS方式の液晶表示装置における画素93である。図2において、走査線91が横方向(x方向)に延在して縦方向(y方向)に配列している。映像信号線92は、縦方向に延在しているが、櫛歯状の画素電極113が形成された部分では、y方向に対してθ、あるいは−θ傾いて延在している。画素電極113は走査線91と映像信号線92に囲まれた領域に形成されている。画素電極113は、櫛歯電極部と、スルーホール130に重なるコンタクト部から形成されている。画素電極113の下層側には、容量絶縁膜を挟んでコモン電極111が平面状に形成されている。
画素電極113は、映像信号線92と同様、y方向に対してθだけ傾いて形成されている。配向膜の配向方向(AL)はy方向である。これによって、画素電極113に信号電圧が印加された場合に、液晶の回転方向を規定し、ドメインの発生を防止している。映像信号線92および走査線91の下層には、絶縁膜を挟んで半導体層102が形成されている。半導体層102が走査線91の下を通過するときにTFTが形成される。この場合は、走査線91がゲート電極の役割を有する。したがって、図2では、TFTが2個形成されている。
図2において、半導体層102はスルーホール120において映像信号線92と接続し、スルーホール125において、ソース電極107と接続している。ソース電極107は、スルーホール130において、画素電極113と接続している。
図3は図2のA−A断面図である。図3において、TFT基板1はガラスで形成された絶縁基板100に下地膜101が形成されている。絶縁基板100からの不純物が半導体層102を汚染しないようにするためである。下地膜101は、一般には、酸化シリコン膜(以後SiO膜で代表させる)と窒化シリコン膜(以後SiN膜で代表させる)の積層構造となっている。膜厚は例えばSiO膜が200nm、SiN膜が20nmである。
図3において、下地膜101の上に半導体層102が形成されている。半導体層102はCVDで形成されたa−Si膜をエキシマレーザによってポリシリコンに変換したものである。厚さは例えば、50nmである。半導体層102は、端子領域160においては、絶縁基板100の端部まで延在する放電線36として使用される。なお、下地膜101を構成するSiO膜、SiN膜、ポリシリコンに変換されるa−Si膜は原料を変えながら、連続してCVDによって形成される。半導体層102を覆ってゲート絶縁膜103が形成されている。ゲート絶縁膜103はTEOS(テトラエチルオルソシリケート tetraethyl orthosilicate)を原料としてCVDによって形成されたSiO膜である。厚さは例えば100nmである。
図3において、ゲート絶縁膜103の上にゲート電極104、すなわち、走査線91が形成されている。ゲート電極104は例えばMoW合金で形成され、厚さは例えば250nmである。ゲート電極104あるいは走査線91と同時に端子領域160における配線が形成される。ゲート電極104を覆って例えばSiNとSiOの積層膜によって層間絶縁膜105が形成されている。層間絶縁膜105は、例えば、SiO膜が400nm、SiN膜が250nmの積層膜である。
層間絶縁膜105の上にドレイン電極106となる映像信号線92、及び、画素電極113と接続するソース電極107が形成される。映像信号線92(ドレイン電極106)及びソース電極107は同時に形成され、例えば、窒化チタン(TiN)−チタン(Ti)−アルミニウム(Al)−チタン(Ti)の積層構造である。TiNは外光反射防止のために使用される。積層膜の厚さは、例えば、TiN/Ti/Al/Tiにおいて8nm/45nm/500nm/130nmである。映像信号線92と同層で形成される配線あるいは電極は、端子領域160の配線として使用されるとともに、端子電極としても使用される。
映像信号線92(ドレイン電極106)、ソース電極107等を覆って第1有機パッシベーション膜108を例えば、アクリル樹脂によって形成する。このアクリル樹脂は、例えば、感光性のポジ型のレジストで形成される。第1有機パッシベーション膜108は映像信号線92とコモン配線109間の浮遊容量を低減するために、2.5μmと、厚く形成される。
第1有機パッシベーション膜108の上のコモン電極111あるいは、タッチセンサのRx電極となる電極にコモン電圧あるいはタッチセンサ信号を入力するための、コモン配線109が形成される。コモン配線109は、例えば、映像信号線と同じTiN/Ti/Al/Ti(以後TATという場合もある)の積層構造で形成される場合もあるし、あるいは、モリブデン(Mo)−アルミニウム(Al)−モリブデン(Mo)(以後MAMという場合もある)の積層膜が使用される場合もある。この場合の膜厚は例えば、Mo/Al/Moが、10nm/177nm/10nmである。コモン配線109と同層で形成される電極は端子領域160の配線あるいは端子電極として使用される場合もある。
第1有機パッシベーション膜108にスルーホール131を形成し、後で形成される画素電極113とソース電極107との導通を可能にする。スルーホール131の内側には、コモン配線109と同じ材料で同じプロセスによって、第1台座131を形成し、ソース電極107と画素電極113との接続を確実にしている。なお、コモン配線109と第1台座1091とは絶縁されている。
コモン配線109及び第1有機パッシベーション膜108を覆って第2有機パッシベーション膜110を例えばアクリル樹脂によって形成する。このアクリル樹脂も、例えば、感光性のポジ型のレジストで形成される。第2有機パッシベーション膜110の上にコモン電極111を、ITOなどの透明導電膜によって形成する。なお、液晶表示装置をタッチセンサとして動作させる期間には、コモン電極111は、タッチセンサのセンサ電極Rxとなる。コモン電極111をタッチセンサのセンサ電極Rxとして作用させる場合、複数個の画素にわたるコモン電極111を纏めて、センサ電極Rxとしている。第2有機パッシベーション膜110は、コモン電極111あるいはコモン配線109と映像信号線92等との浮遊容量を低減させるために、1.5μm程度と厚く形成される。なお、このような構成によれば、コモン電極111と映像信号線92との間には、厚さ2.5μmの第1有機パッシベーション膜108と厚さ1.5μmの第2有機パッシベーション膜110との合計厚さの、約4μmのアクリル樹脂が存在することになり、映像信号線92とコモン電極111との容量を小さくすることが出来る。
第2パッシベーション膜110にスルーホール132を形成し、後で形成される画素電極113とソース電極107との導通を可能にする。スルーホール132の内側には、コモン電極111と同じ材料で同じプロセスによって、第2台座1111を形成し、ソース電極107と画素電極113との接続を確実にしている。なお、コモン電極111と第2台座1111とは絶縁されている。
コモン電極111を構成するITO膜は、端子部においては、端子電極の保護層としての役割も有する、第1ITO膜10として使用される。コモン電極111の厚さは例えば、50nmである。
コモン電極111等を覆って容量絶縁膜112がSiNによって形成される。容量絶縁膜112の厚さは、75nm乃至150nm程度であるが、典型的には120nm程度である。容量絶縁膜112は、コモン電極111と画素電極113との間の保持容量を大きくする場合には薄く形成される。なお、容量絶縁膜112は端子領域160においても、保護膜として使用される。
容量絶縁膜112を覆って画素電極113が形成される。画素電極113の形状は図2に示すとおりである。画素電極113はITOなどの透明導電膜で形成され、厚さは例えば、40nm程度である。画素電極113はスルーホール130(131、132)内に延在して、ソース電極107と接続する。なお、スルーホール130内には、第1台座1091、第2台座1111が存在し、ソース電極107と画素電極113との接続を確実にしている。
画素電極113を構成するITO膜は、端子部においては、端子電極の保護層としての役割も有する、第2ITO膜20として使用される。したがって、端子はコモン電極111と同時に形成される第1ITO膜10と画素電極113と同時に形成される第2ITO膜20の2層で保護されることになる。
画素電極113を覆って配向膜114が形成されている。配向膜114としては、ラビングによって配向処理された配向膜、あるいは、偏光紫外線によって配向処理された光配向膜が用いられる。IPS方式の場合は、プレティルト角が必要ないので、光配向処理が適している。
画素電極113に映像信号が印加されると、図3に示すように、液晶層300を通過する電気力線が発生し、これによって液晶分子301が回転し、液晶層300の光透過率が制御される。画素113毎に液晶層300を透過するバックライトからの量が異なるので、画像が形成される。
図3において、液晶層300を挟み、TFT基板1と対向して対向基板2が配置されている。対向基板2には、ガラス基板などの絶縁基板200にカラーフィルタ201とブラックマトリクス202が形成されている。カラーフィルタ201は、画素電極113と対応して、画素の透過領域に形成され、カラー画像の形成を可能としている。一方、スルーホール130部分やTFT部分はブラックマトリクス202によって覆い、画像のコントラストを維持している。
カラーフィルタ201及びブラックマトリクス202を覆ってオーバーコート膜203が形成されている。オーバーコート膜203はカラーフィルタ201の顔料が液晶層300中に析出することを防止することと、表面を平滑にすることである。オーバーコート膜203を覆って配向膜204が形成されている。配向膜204の配向処理は、TFT基板100側の配向膜114と同じである。
図4は、図3に示す液晶表示装置に組み込まれているタッチセンサの構成を示す平面図である。タッチセンサには自己容量方式と相互容量方式とが存在する。自己容量方式は、人の指先と電極との容量変化を検出するもので、各検出位置における電極はRx電極1個でよい。相互容量方式は、2個の電極間に電界を発生させ、人の指先が触れることによって生ずる電界の変化を検出するものである。各検出位置における電極は2個必要なので、引き回し配線が多くなる。図4は、自己容量方式のタッチセンサ方式を示す模式平面図である。
図4において、シール材150で囲まれた表示領域90内にセンサ電極Rxが横方向と縦方向に配列している。各センサ電極Rxには、端子領域160に延在するコモン配線109から電圧を供給される。図4におけるRxは各検出位置におけるタッチ位置検出用のセンサ電極であり、図2及び図3に示すコモン電極を複数画素分まとめたものである。図4では、Rxは横方向(x方向)に3個、縦方向(y方向)に5個記載されているが、これは、図を複雑化しないためであり、実際の製品では、センサ電極Rxは例えば、表示領域90内において、横方向に60乃至70個、縦方向に60乃至70個存在している。
図5は、タッチセンサ付液晶表示装置の動作を示す図である。図5において、1フレーム期間Tfは、画像表示期間Tdとタッチセンサ期間Tsに分割されている。画像表示期間Tdにおいては、コモン電極111には、コモン配線109を介してコモン電圧が供給される。一方、タッチセンサ期間においては、コモン配線109を介してセンサ電圧が供給される。画像表示期間Tdとタッチセンサ期間は、図1におけるフレキシブル配線基板400に配置されるドライバICによって切り替えられる。
図1では、ドライバICはフレキシブル配線基板に配置されているが、ドライバICは端子領域に配置される場合もある。図6はドライバICが端子領域に配置される場合の例である。図6において、表示領域90からの配線はドライバIC50と接続し、ドライバIC50からの配線がフレキシブル配線基板400に接続する。ドライバIC50を接続するための端子は、COG(Chip On Glass)端子と呼ばれる。
端子領域160に端子を形成するには、絶縁膜にスルーホールを形成する。スルーホールは、表示領域90あるいは、表示領域90と端子領域160との中間領域にも、配線を層間で乗り換えるために形成されるが、端子に形成されるスルーホールは、表示領域90あるいは中間領域にスルーホールに比べてはるかに大きい。一方、端子は、表示領域90あるいは中間領域に形成される配線と接続している。また、中間領域は、端子領域160と表示領域90との間の領域であり、具体的に中間領域はTFT基板1と対向基板2とが重なる周辺領域95の一部であってもよく、さらには、TFT基板1が対向基板2と重ならない領域に及んでもよい。中間領域には周辺領域95に形成されるゲート駆動回路や信号線駆動回路等、表示装置の駆動に関与する様々な配線が引き回されている。
発明者は、端子に形成される大きなスルーホールと同時に形成される表示領域90あるいは中間領域に形成される小さなスルーホールとが電気的に接続していることに関係して、特に、小さなスルーホールの側において、スルーホールが形成される絶縁膜、特に有機パッシベーション膜の断面形状に異常が生ずることを発見した。具体的には、スルーホールの底部付近においてオーバーハングが発生する。以後で詳細に説明するように、本発明は、特に、有機パッシベーション膜に形成される、スルーホールにおいて、断面形状が異常となることを対策するものである。
つまり、端子領域160には、大きなスルーホールとしてFOG端子、COG端子、検査端子のためのスルーホールが存在するが、端子に形成される大きなスルーホールとこれに接続する表示領域90あるいは中間領域に形成される小さなスルーホールとが配線によって接続されていると、小さなスルーホールの側のスルーホールの断面形状が異常となることを対策するものであるから、以後の説明では、端子領域160における端子としては、フレキシブル配線基板400との接続のためのFOG端子で代表させて説明する。
図7は、図1に対応する端子領域160の平面図である。図7では、FOG端子のみが描かれており、検査端子50は省略されている。以後、単に端子という場合は、FOG端子をいう。図7におけるFOG端子は例えば、長方形であり、長径が例えば100μm、短径が例えば10μmである。また、FOGもしくはCOG端子、検査パッドは長軸及び短軸を有する非矩形状を成す形状であっても良く、また図7に示すような第2方向Yと長形(長軸)が平行なものに限らず、FOG端子の長形(長軸)は第2方向Yに傾きを有するように形成するものであっても良い。図7において、端子領域160には、表示領域90から、第1有機パッシベーション膜108と第2有機パッシベーション膜110が延在している。第1有機パッシベーション膜108には、大きなスルーホール41が形成され、第2有機パッシベーション膜110には大きなスルーホール42が形成されている。第1有機パッシベーション膜108のスルーホール41は、端子領域160における第1有機パッシベーション膜除去部41と言い換えることもでき、同様に第2有機パッシベーション膜110のスルーホール42は端子領域160における第2有機パッシベーション膜除去部42と言い換えることもできる。
スルーホール41内には多くの端子30がx方向に配列している。各端子30は、表示領域90と引出し線35を介して接続している。各端子30から、TFT基板100の端子領域160の端部にかけて放電線36が延在している。この放電線36は、マザー基板の状態において、各液晶表示パネルからの放電線36と接続してアース線に接続し、製造工程において、各配線あるいはTFTが静電気によって破壊すること防止する。
図8は図7のB−B断面図である。図8において、TFT基板100の上に下地膜101が形成され、その上にゲート絶縁膜103が形成されている。ゲート絶縁膜103の上に端子30が形成されている。端子30はゲート電極104と同層で形成された端子金属の上に形成されている。図8では、層間絶縁膜、端子金属等は省略されている。
図8において、端子列の両側には、第1有機パッシベーション膜108と第2有機パッシベーション膜110が残されている。すなわち、端子列は、第1有機パッシベーション膜108のスルーホール41及び第2有機パッシベーション膜108のスルーホール42の中に形成されている。保護膜としての、SiNで形成された容量絶縁膜112が端子部分を除き、端子領域160の全域に形成されている。
図9は図7のC−C断面図であり、端子の短軸方向の詳細断面図である。図9において、絶縁基板100の上に下地膜101が形成され、その上にゲート絶縁膜103が形成されている。ゲート絶縁膜103の上には、ゲート電極104と同層で形成された第1端子金属31が形成されている。第1端子金属31は、表示領域90側へ向かって引き出される端子配線35と同じである。この場合は、第1端子金属31は、MoW合金である。
図9において、第1端子金属31を覆って層間絶縁膜105が形成されている。層間絶縁膜105の上には、映像信号線92と同層で形成された第2端子金属32が形成されている。すなわち、第2端子金属はTiN/Ti/Al/Tiの構成である。表示領域側へ向かって引き出される端子配線35は、映像信号線92、あるいは第2端子金属32と同層である場合もある。但し、この場合は、端子の断面は図9とは異なり、第1端子金属31が存在しない形となる。
第2端子金属32の上にコモン配線109と同層で形成された第3端子金属33が形成されている。すなわち、コモン配線109はTiN/Ti/Al/Tiで形成される場合とMo/Al/Moがあるが、図9では、Mo/Al/Moによって形成されている場合である。
図9において、第3端子金属33を覆って導電性保護膜としての第1ITO膜10がコモン電極109と同層で形成されている。第1ITO膜の端部を覆って保護膜としての容量絶縁膜112が形成されている。端子の接続部分では容量絶縁膜112にスルーホールが形成され、第1ITO膜10が露出している。容量絶縁膜112及び、第1ITO膜10を覆って画素電極113と同層で形成された第2ITO膜20が形成されている。
図10は図7のD−D断面図である。図10において、TFT基板100の上に下地膜101が形成され、その上にゲート絶縁膜103が形成されている。ゲート絶縁膜103の上に表示領域90から延在してきた端子配線35と同一である第1端子金属31が形成されている。第1端子金属31を覆って層間絶縁膜105が形成され、その上に映像信号線92と同時に形成された第2端子金属32が形成されている。第2端子金属32は層間絶縁膜105に形成されたスルーホールを介して第1端子金属31と接続している。
第2端子金属32の上にコモン配線109と同層で形成された第3端子金属33が形成されている。第3端子金属33を覆ってコモン電極111と同層で形成された第1ITO膜10が形成されている。端子において、第1ITO膜10は、端部においては容量絶縁膜112によって覆われるが、端子の接続部分では、画素電極113と同層で形成された第2ITO膜20によって覆われている。
なお、第2端子金属32は、層間絶縁膜105およびゲート絶縁膜103に形成されたスルーホールを介して、半導体層102で形成された放電線36と接続している。放電線36を構成する半導体層102には不純物がドープしてあり、導体となっている。放電線36は製造工程において発生する静電気を除去する役割を有している。
図10において、第1端子金属31あるいは端子配線35は表示領域90における走査線91、映像信号線92、コモン配線109等各種配線にに電気的に接続される。表示領域90から端子配線35までは、同一の層を延在するとは限らず、絶縁膜に形成されたスルーホールを介して種々の層を乗り換えて端子まで延在する。このうち、第1有機パッシベーション膜108あるいは第2有機パッシベーション膜110にスルーホールや有機パッシベーション膜除去部を形成する場合に問題が生ずる。
図11は、ソース電極7あるいはこれと同層の電極の上に第1有機パッシベーション膜108を形成し、スルーホールを形成した例である。図12は、コモン配線109あるいはこれと同層の電極の上に第2有機パッシベーション膜110を形成し、スルーホールを形成した例である。図11あるいは図12はスルーホールが問題無く形成された場合の例である。
しかし、実際に有機パッシベーション膜に形成されるスルーホールには図13に示すような、問題が生ずるおそれがある。図13では、コモン配線109の上に形成された第2有機パッシベーション膜110のスルーホールの場合を示しているが、例えば、ソース電極107あるは映像信号線92と同層で形成された電極の上に形成された第1有機パッシベーション膜108のスルーホールの場合も同様である。
図13のスルーホールの断面において、第2有機パッシベーション膜110にオーバーハングが形成されている。以後このオーバーハングをノッチ1101とも呼ぶ。このようなオーバーハングが形成されると、図14に示すように、スルーホール内において断線が生ずる。図14はコモン電極111をスルーホール内においてコモン配線109と接続しようとした例である。図14において、第2有機パッシベーション膜110に形成されたオーバーハングにおいて、コモン電極111が断線し、コモン配線109とコモン電極111との接続が出来なくなる。
このようなオーバーハングの発生は、スルーホールを現像する時の現像液によって第2有機パッシベーション膜110の下に形成されているコモン配線109に生ずる電池作用が生ずることに原因があると考えられる。コモン配線109は、TiN/Ti/Al/Tiで形成される場合もあるし、Mo/Al/Moで形成される場合もある。いずれの場合も、イオン化傾向の異なる金属の積層構造となっているので、現像液の存在によって電池作用が発生する。電池作用による電荷の存在によって、現像液が活性化し、コモン配線109付近の第2有機パッシベーション膜110を異常にエッチングしてしまう現象が生ずると考えられる。
つまり、電池作用が発生すると、電流が流れることになる。端子と表示領域とは配線によって接続している。一方、端子に形成されるスルーホールと、表示領域90あるいは、表示領域90と端子領域との中間領域に形成されるスルーホールとを比べると、一般には、端子に形成されるスルーホールのほうがはるかに大きい。そうすると、電池作用の差によって、電流が、端子側から表示領域側に流れることになる。このような場合、小さなスルーホール側において、図13に示すようなオーバーハングが発生する。
図15はこの問題を示す模式平面図である。図15における左側の図は、1個の大きな端子スルーホール44に対して、表示領域90等において、4個の小さなスルーホール43が対応している。図15における右側の図は、1個の大きな端子スルーホール44に対して、表示領域90、中間領域、周辺領域95等において、2個の小さなスルーホール43が対応している。端子のスルーホールの面積と、表示領域の合計のスルーホールの面積とを比較すると、図15に左側において差が小さく、右側において差が大きい。このような場合、差が大きい右側の構成において、小さなスルーホールにオーバーハングが発生する。図15、図16、図19において、OKはオーバーハングが発生しない場合、NGはオーバーハングが発生する場合である。
図16は端子のスルーホール44と表示領域90、中間領域、周辺領域95等のスルーホール43が1:1で対応している場合である。図16の左側の構成は端子のスルーホール44と表示領域のスルーホール43の面積の差が小さく、図16の右側の構成は端子のスルーホール44と表示領域のスルーホール43の面積の差が大きい。この場合、面積の差が大きい、図16の右側の構成において、小さなスルーホールにオーバーハングが発生する。
図17は、以上で説明した内容を図7の構成に当てはめたものである。図17において、端子領域には、第1有機パッシベーション膜108に大きなスルーホール41が形成されている。したがって、端子44全体が第1有機パッシベーション膜108のスルーホール41のための現像液にさらされる。特に大きなスルーホール41の形成によって図9、図10に示すように第2端子金属32の中間層であるAlの特に側面が現像液にさらされる面積が大きく、また時間が長く、第2端子金属32のAlが多くイオン化する。一方、表示領域においては、スルーホール43は、端子領域のスルーホール41に比べてはるかに小さい。また、個々の端子スルーホール44の面積に比べてはるかに小さい。図17において、43は表示領域のスルーホールであり、45はスルーホールの下にある電極である。この電極45は第2金属端子同様のTATであってもその中間層のAl側面は第1有機パッシベーション膜108で覆われており、スルーホール43においては上層Tiのみが露出されるだけとなり、第2端子金属のイオン化は少ない。端子部の電池作用と、表示領域におけるスルーホールの電池作用は大きく異なるので、電荷が端子部から表示領域側に移動することになる。そうすると、表示領域のスルーホール43において、現像液による有機パッシベーション膜108の異常エッチングが発生し、スルーホール43にオーバーハングが発生する。
図18及び図19は、スルーホールにおけるオーバーハングが発生する他の例を示す図である。図18は図7のC−C断面図を示す他の例である。図18が図9と異なる点は、第3端子金属が存在せず、第2端子金属32の上に第1ITO膜10と第2ITO膜20が形成されていることである。つまり、スルーホールは、第2端子金属であるTiN/Ti/Al/Tiに形成される。この場合も、図17に示すように、端子領域160では、例えば、第1有機パッシベーション膜108に大きなスルーホール41が形成される。また、表示領域90には小さなスルーホール43が形成される。
図19の左側の図は、端子のスルーホールも表示領域のスルーホールも同じMo/Al/Mo(図19ではMAM)で形成されている。このような構成の場合、オーバーハングが発生していない。一方、図19の右側の図は、端子のスルーホールが、図18に示すように、TiN/Ti/Al/Ti(図19ではTAT)電極の上に形成され、表示領域90に形成されるスルーホールは、Mo/Al/Mo(図19ではMAM)で形成されている。端子のスルーホールの形状、表示領域90のスルーホールの形状、個数等は図19の左側と右側で同じである。
このような場合、図19の右側において表示領域90のスルーホールにオーバーハングが発生する。つまり、スルーホールの底部に存在している金属が、端子部と表示領域、あるいは、大きなスルーホールと小さなスルーホールとで異なると、小さなスルーホールにオーバーハングが発生しやすい。あるいは、スルーホールの下に存在している積層金属が、端子部と表示領域とで異なると、小さなスルーホールにオーバーハングが発生しやすいということも出来る。
いずれにせよ、表示領域90あるいは表示領域90と端子領域160の中間領域に形成される小さいスルーホールのオーバーハングは、端子のスルーホールによって露出される金属の面積と、表示領域等におけるスルーホールによって露出される金属の面積の差が大きいことに起因している。以下に示す実施例は、このような知見に基づき、スルーホールのオーバーハングを対策する構成を与えるものである。
図20は、図7のD−D断面に対応する端子の断面図である。図20が図10と異なる点は、TiN/Ti/Al/Tiで形成された第2端子金属32が、第1端子金属31と接続するために層間絶縁膜105に形成されたスルーホール部分近辺の領域のみを残して除去されている点である。すなわち、端子部において、第2端子金属32の面積は非常に小さくなっており、表示領域等に形成された、第1有機パッシベーション膜108のスルーホールの面積とあまり変わらなくなっている。
したがって、端子領域160と表示領域90に同時にスルーホールを形成する時の、端子領域160における第2端子金属32の中間層であるAlの側面が現像液に曝される面積が小さくなることで、第2端子金属のイオン化を抑制し、電荷の移動は小さくなり、表示領域90の小さなスルーホールにおいて、有機パッシベーション膜108、110にオーバーハングが発生するという現象を回避することが出来る。この構成は、特に、表示領域90等において、映像信号線92と同じ金属、例えば、TiN/Ti/Al/Tiの積層金属の上に形成されるスルーホールに特に効果がある。
なお、図20において、放電線36と接続する部分には第2端子金属32は残存しているが、この部分は、第2端子金属32の上に端子スルーホールが形成される時点では、表示領域90とは接続していないので、表示領域90等におけるスルーホールのオーバーハングには影響を与えない。
図21は、実施例1の他の形態を示す断面図である。図21が図20と異なる点は、第2端子金属32が第1端子金属31と接続するために層間絶縁膜105に形成されたスルーホール部分近くで分断されているが、放電線36と接続するためのスルーホール付近を含め、第2端子金属32は残存している点である。この構成の場合も、第2端子金属32残存している部分は、第2端子金属32の上に端子スルーホールが形成される時点では、表示領域90等とは接続していないので、表示領域90等におけるスルーホールのオーバーハングには影響を与えない。
図22は実施例2を示す端子部の断面図である。図22も図7のD−D断面図に対応するものである。図22が図20と異なる点は、第3端子金属33も、層間絶縁膜105に形成されたスルーホール付近を除いて除去されている点である。すなわち、端子部において、第3端子金属33の面積も非常に小さくなっており、表示領域90等に形成されたスルーホールの面積とあまり変わらなくなっている。
したがって、端子領域160と表示領域90に同時にスルーホールを形成する時の、端子領域160における第2端子金属32の中間層であるAl、及び第3端子金属33の中間層であるAl側面が現像液に曝される面積が小さくなることで、第2端子金属と第3端子金属のイオン化を抑制し、電荷の移動は小さくなり、表示領域90の小さなスルーホールにおいて、有機パッシベーション膜108,110にオーバーハングが発生するという現象を回避することが出来る。本実施例では、特に、表示領域において、コモン配線109と同じ金属、例えば、Mo/Al/Moの積層金属の上に形成されるスルーホールに特に効果がある。本実施例も、映像信号線92と同じ金属、例えば、TiN/Ti/Al/Tiの積層金属の上に形成されるスルーホールに対しても効果があることは実施例1と同じである。
なお、図22において、放電線36と接続する部分には第3端子金属33は残存しているが、この部分は、第3端子金属の上にスルーホールが形成される時点では、表示領域90とは接続していないので、表示領域90等におけるスルーホールのオーバーハングには影響を与えない。
図22の他の特徴は、第2端子金属32の端部を第3端子金属33によって覆っていることである。したがって、第2端子金属32の端部は第3端子金属33によって保護されている。つまり、外気による端子金属の腐食は、第3端子金属についてのみ注意すればよい。
図23は実施例3を示す端子部の断面図である。図23も図7のD−D断面図に対応するものである。図23が図22と異なる点は、残存している第3端子金属33は容量絶縁膜112によって覆われていることである。すなわち、スルーホール形成時の表示領域90におけるスルーホールの断面形状についての効果は、実施例2と同様である。
図23においては、第3端子金属は容量絶縁膜112によって覆われている。容量絶縁膜112はSiNで形成されているので、水分を透過しない。したがって、Mo/Al/Moで形成された第3端子金属33、あるいは、TiN/Ti/Al/Tiで形成された第2端子金属32は外気から保護され、端子部の信頼性を向上させることが出来る。
図24は、実施例4における端子領域160の平面図である。図24が図7と異なる点は、第2有機パッシベーション膜110が、各端子共通に大きなスルーホールとして形成されているのではなく、端子30毎に除去されている点である。一方、第1有機パッシベーション膜108は各端子共通に大きなスルーホール41として形成されている。その他の構成は図7と同じである。
図25は図24のE−E断面図である。図25が図8と異なる点は、第2有機パッシベーション膜110が各端子30間に存在している点である。一方、第1有機パッシベーション膜108は各端子共通に大きなスルーホール41(もしくは第1有機パッシベーション膜除去部41)として形成されている。
図26は、図24のF−F断面図に相当する実施例4における端子部の断面図である。図26が図9と異なる点は、第3端子金属33の端部が第2有機パッシベーション膜110によって覆われている点である。第3端子金属33は、例えばMo/Al/Moで形成され、腐食しやすいAlを含んでいる。図26の構成は、Mo/Al/Moの端部は、第2有機パッシベーション膜110によって保護されているので、つまり、第2有機パッシベーション膜110は第3端子金属層33のAl側面に重なる領域で現像されず、現像液がAl側面に曝されないため、第3端子金属33のイオン化が抑制され、第2有機パッシベーション膜110のノッチ1101の発生を防ぎ、端子の信頼性を向上させることが出来る。その他の構成は図9と同じである。また、第2有機パッシベーション膜110のスルーホールで露出される第3端子金属は上層Tiもしくは上層Moのみであり、中間層であるAlは第2有機パッシベーション膜110から露出されない。
図27は、図24のG−G断面図に相当する実施例4における端子部の断面図である。図27が実施例1である図10と異なる点は、第3端子金属33の端部が第2有機パッシベーション膜110によって覆われている点である。つまり、図26で説明したのと同様に、第3端子金属33の端部は第2有機パッシベーション膜110によって保護されているので、端子の信頼性を向上させることが出来る。
図27が図20と異なる他の点は、保護膜としての容量絶縁膜112が残存している第2端子金属32を覆うように形成されていることである。この構成によって、第2端子金属32及び、第3端子金属33の一部は、外気から保護されることになる。このように、実施例4の構成は実施例1等に比べて端子部の耐食性能は向上している。
図27のその他の構成は図20と同じである。したがって、実施例4においても、実施例1と同様、表示領域90、あるいは、中間領域における第1有機パッシベーション膜108あるいは第2有機パッシベーション膜110に形成されたスルーホールのオーバーハングを回避することが出来る。なお、実施例2及び実施例3の構成も実施例4の構成と組み合わせることが出来る。
以上の実施例では、有機パッシベーション膜は、第1有機パッシベーション膜108と第2有機パッシベーション膜110が積層されて形成されている例を説明した。しかし、有機パッシベーション膜が1層のみの場合であっても本発明を適用することが出来る。この場合、例えば、実施例4においては、端子毎に形成されるスルーホールは、第1有機パッシベーション膜108に形成されたスルーホールとなる。
以上では、液晶表示装置について説明したが、有機EL表示装置についても同様に適用することが出来る。有機EL表示装置は、液晶層の代わりに、発光層を含む有機EL層がTFT基板に形成され、有機EL層を保護する保護膜が形成されている点が液晶表示装置とは異なる。しかし、端子領域が存在していること、表示領域には2層の有機パッシベーション膜が存在しており、各有機パッシベーション膜にスルーホールが形成されること等は、液晶表示装置と同様である。
10…第1ITO膜、 20…第2ITO膜、 30…FOG端子、 10…第1端子金膜、 32…第2端子金属、 33…第3端子金属、 35…引出し線、 36…放電線、 41…第1有機パッシベーション膜スルーホール、 42…第2有機パッシベーション膜スルーホール、 43…小スルーホール、 44…端子スルーホール、 45…スルーホール台座、 36…放電線、 50…検査端子、 60…ドライバIC、 90…表示領域、 91…走査線、 92…映像信号線、 93…画素、 95…額縁領域、 100…TFT基板、 101…下地膜、 102…半導体層、 103…ゲート絶縁膜、 104…ゲート電極、 105…層間絶縁膜、 106…ドレイン電極、 107…ソース電極、 108…第1有機パッシベーション膜、 109…コモン配線、 110…第2有機パッシベーション膜、 111…コモン電極、 112…容量絶縁膜、 113…画素電極、 114…配向膜、 115…引出し配線、 116…遮光膜、 120…スルーホール、 125…スルーホール、 131…第1有機パッシベーション膜スルーホール、 132…第2有機パッシベーション膜スルーホール、 130…スルーホール、 140…溝状スルーホール、 150…シール材、 160…端子領域、 200…対向基板、 201…カラーフィルタ、 202…ブラックマトリクス、 203…オーバーコート膜、 204…配向膜、 300…液晶、 301…液晶分子、 400…フレキシブル配線基板、 1101…有機パッシベーション膜ノッチ、 1102…断線、 Rx…センサ電極

Claims (12)

  1. 表示領域と、端子が形成された端子領域と、を備えた表示装置であって、
    前記端子領域は、前記表示領域に向かって引き出される第1金属で形成された引出し線と、前記引出し線を覆う第1絶縁膜と、前記第1絶縁膜上に形成された第2金属と、前記第2金属の表面に接触する第3金属と、を有し、
    前記第1絶縁膜は第1絶縁膜に形成された第1スルーホールと第2スルーホールを有し、
    前記第2金属は、前記第1スルーホールに重なり前記第1スルーホールを介して前記引出し線に接続する第1部分と、前記第2スルーホールに重なり前記第1部分と分断された第2部分と、を有する表示装置。
  2. 前記端子はさらに、絶縁基板と、放電線と、前記放電線を覆う第2絶縁膜と、を備え、
    前記放電線は、前記絶縁基板と前記第2絶縁膜との間に位置し、
    前記第1絶縁膜は前記第2絶縁膜に積層されており、
    前記第2スルーホールは前記第2絶縁膜を貫通し前記放電線を露出し、
    前記第2金属の前記第2部分は前記第2スルーホールを介して前記放電線に接続される、
    請求項1に記載の表示装置。
  3. 前記引出し線は、前記第2絶縁膜と前記第1絶縁膜との間に形成され、
    前記放電線は、前記引出し線とは離れる方向に延出する、
    請求項2に記載の表示装置。
  4. 前記第3金属は、前記第2金属の前記第1部分の表面及び側面を覆う第3部分と、前記第2金属端子の前記第2部分の表面と側面を覆う第4部分と、前記第1部分と前記第2部分とが分離された領域にて前記第1絶縁膜に接触する第5部分とを有し、
    前記第3部分と前記第4部分と前記第5部分は一体的に形成されている、
    請求項1乃至請求項3の何れか一項に記載の表示装置。
  5. 前記第3金属は、前記第2金属の前記第1部分の表面及び側面を覆う第3部分と、前記第2金属の前記第2部分の表面と側面を覆う第4部分とを有し、
    前記第3部分は前記第4部分とは分離されている、
    請求項1乃至請求項3の何れか一項に記載の表示装置。
  6. 前記端子領域はさらに、第1透明導電膜と、第2透明導電膜と、を有し、
    前記第2透明導電膜は前記第1透明導電膜に積層されており、
    前記第1透明導電膜は前記第3部分の表面及び側面に接し、前記第4部分の表面及び側面に接し、前記第5部分の表面に接する、請求項4に記載の表示装置。
  7. 前記端子領域はさらに、第1透明導電膜と、第2透明導電膜と、を有し、
    前記第2透明導電膜は前記第1透明導電膜に積層されており、
    前記第1透明導電膜は前記第3部分の表面及び側面に接し、前記第4部分の表面及び側面に接し、前記第3部分と前記第4部分とが分離された領域にて前記第1絶縁膜に接する、請求項5に記載の表示装置。
  8. 前記端子領域は一対の長辺及び一対の短辺を有する矩形状であり、前記第1スルーホールは一方の前記短辺側に位置し、前記第2スルーホールは他方の前記短辺側に位置する、請求項1乃至請求項7の何れか一項に記載の表示装置。
  9. 前記端子領域はさらに前記第1透明導電膜と前記第2透明導電膜との間に無機絶縁膜を有し、前記無機絶縁膜は前記第3部分及び前記第4部分の側面を覆う、請求項6乃至請求項8の何れか一項に記載の表示装置。
  10. 前記無機絶縁膜は、前記第3部分及び前記第4部分の表面を覆う、請求項9に記載の表示装置。
  11. 前記端子領域は前記端子の周囲を囲う有機絶縁膜を有し、前記有機絶縁膜は前記第3端子金属の少なくとも一部の外縁に接する、請求項1乃至請求項4の何れか一項に記載の表示装置。
  12. 前記第1金属は前記引出し配線と一体的に形成され前記第1スルーホールから前記第2スルーホールに向かって延出する延出しており、前記第1スルーホールと前記第2スルーホールの間に前記第1金属の端部がある、請求項1乃至請求項11の何れか一項に記載の表示装置。
JP2018086372A 2018-04-27 2018-04-27 表示装置 Active JP7046705B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018086372A JP7046705B2 (ja) 2018-04-27 2018-04-27 表示装置
PCT/JP2019/015101 WO2019208164A1 (ja) 2018-04-27 2019-04-05 表示装置
CN201980027818.3A CN112005290B (zh) 2018-04-27 2019-04-05 显示装置
US17/074,980 US11774811B2 (en) 2018-04-27 2020-10-20 Display device having through holes without overhang in cross section

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018086372A JP7046705B2 (ja) 2018-04-27 2018-04-27 表示装置

Publications (2)

Publication Number Publication Date
JP2019191461A true JP2019191461A (ja) 2019-10-31
JP7046705B2 JP7046705B2 (ja) 2022-04-04

Family

ID=68294081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018086372A Active JP7046705B2 (ja) 2018-04-27 2018-04-27 表示装置

Country Status (4)

Country Link
US (1) US11774811B2 (ja)
JP (1) JP7046705B2 (ja)
CN (1) CN112005290B (ja)
WO (1) WO2019208164A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017541A (zh) * 2020-08-25 2020-12-01 昆山国显光电有限公司 显示面板和显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671726B (zh) * 2019-01-04 2021-01-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN115128873B (zh) * 2021-03-29 2023-12-05 株式会社日本显示器 显示装置及显示装置的阵列基板
CN114137771B (zh) * 2021-12-08 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084248A (ja) * 2003-09-05 2005-03-31 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP2010217932A (ja) * 2005-05-31 2010-09-30 Lg Display Co Ltd 液晶ディスプレイ
JP2011017822A (ja) * 2009-07-08 2011-01-27 Sony Corp 液晶表示パネル
JP2013225015A (ja) * 2012-04-20 2013-10-31 Kyocera Corp 液晶表示装置
US20140346470A1 (en) * 2013-05-23 2014-11-27 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
JP2015087434A (ja) * 2013-10-28 2015-05-07 パナソニック液晶ディスプレイ株式会社 表示装置
US20170062548A1 (en) * 2015-08-28 2017-03-02 Lg Display Co., Ltd. Organic Light Emitting Display Device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100492147C (zh) * 2006-05-29 2009-05-27 爱普生映像元器件有限公司 液晶显示装置及其制造方法
US20100271564A1 (en) * 2007-12-20 2010-10-28 Yukinobu Nakata Active matrix substrate, liquid crystal display device having the substrate, and manufacturing method for the active matrix substrate
CN102652330B (zh) * 2009-12-09 2014-09-17 夏普株式会社 半导体装置及其制造方法
CN103080994B (zh) * 2010-08-31 2014-12-31 夏普株式会社 显示面板及其制造方法
JP5604457B2 (ja) 2012-01-26 2014-10-08 株式会社ジャパンディスプレイ 液晶表示装置
JP6002478B2 (ja) * 2012-07-04 2016-10-05 株式会社ジャパンディスプレイ 液晶表示装置
JP2014095795A (ja) * 2012-11-09 2014-05-22 Japan Display Inc 液晶表示装置およびその製造方法
JP6655417B2 (ja) * 2016-02-17 2020-02-26 株式会社ジャパンディスプレイ 表示装置
JP6655471B2 (ja) * 2016-05-18 2020-02-26 株式会社ジャパンディスプレイ 表示装置及びセンサ装置
WO2018003633A1 (ja) * 2016-06-28 2018-01-04 シャープ株式会社 アクティブマトリクス基板、光シャッタ基板、表示装置、アクティブマトリクス基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084248A (ja) * 2003-09-05 2005-03-31 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP2010217932A (ja) * 2005-05-31 2010-09-30 Lg Display Co Ltd 液晶ディスプレイ
JP2011017822A (ja) * 2009-07-08 2011-01-27 Sony Corp 液晶表示パネル
JP2013225015A (ja) * 2012-04-20 2013-10-31 Kyocera Corp 液晶表示装置
US20140346470A1 (en) * 2013-05-23 2014-11-27 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
JP2015087434A (ja) * 2013-10-28 2015-05-07 パナソニック液晶ディスプレイ株式会社 表示装置
US20170062548A1 (en) * 2015-08-28 2017-03-02 Lg Display Co., Ltd. Organic Light Emitting Display Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017541A (zh) * 2020-08-25 2020-12-01 昆山国显光电有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN112005290A (zh) 2020-11-27
US11774811B2 (en) 2023-10-03
JP7046705B2 (ja) 2022-04-04
CN112005290B (zh) 2022-08-12
WO2019208164A1 (ja) 2019-10-31
US20210036031A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
JP6655417B2 (ja) 表示装置
WO2019208164A1 (ja) 表示装置
JP6621284B2 (ja) 表示装置
US20110102719A1 (en) Horizontal-electric-field liquid crystal display apparatus
US10761354B2 (en) Display device
JP6627447B2 (ja) 液晶表示装置
JP2009223245A (ja) 液晶表示装置
JP2017103408A (ja) 表示装置
US20240061293A1 (en) Display device
JP2020205388A (ja) 半導体装置
US9564459B2 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
JP6336765B2 (ja) 表示装置
JP2021177216A (ja) 表示装置
JP5247615B2 (ja) 横電界方式の液晶表示装置
JP7274627B2 (ja) 表示装置
JP2019040120A (ja) 液晶表示装置
JP2018146923A (ja) 液晶表示装置
JP7027470B2 (ja) 表示装置
JP5396224B2 (ja) 液晶表示装置
JP6980730B2 (ja) 液晶表示装置
JP5055511B2 (ja) 横電界方式の液晶表示装置
JP2024156266A (ja) 液晶表示装置
JP2017003661A (ja) アレイ基板及び当該アレイ基板を備えた表示装置
JP2019066719A (ja) 表示パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220323

R150 Certificate of patent or registration of utility model

Ref document number: 7046705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150