JP2019186522A - Lead frame structure with chip holder - Google Patents
Lead frame structure with chip holder Download PDFInfo
- Publication number
- JP2019186522A JP2019186522A JP2018215661A JP2018215661A JP2019186522A JP 2019186522 A JP2019186522 A JP 2019186522A JP 2018215661 A JP2018215661 A JP 2018215661A JP 2018215661 A JP2018215661 A JP 2018215661A JP 2019186522 A JP2019186522 A JP 2019186522A
- Authority
- JP
- Japan
- Prior art keywords
- chip holder
- lead frame
- wiring
- platform
- frame structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004033 plastic Substances 0.000 claims description 11
- 230000017525 heat dissipation Effects 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000003566 sealing material Substances 0.000 claims description 3
- 230000005855 radiation Effects 0.000 abstract description 3
- 230000035515 penetration Effects 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000010147 laser engraving Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
Abstract
Description
本発明は、リードフレームに関し、特に、チップホルダ付きリードフレーム（Ｃｈｉｐ−ｏｎ−Ｌｅａｄ）構造に関する。 The present invention relates to a lead frame, and more particularly, to a lead frame with a chip holder (Chip-on-Lead) structure.
既存のＩＣ半導体チップ又はＬＥＤの発光チップを封止する場合、以下の方法が知られている。既存の封止方法では、チップをリードフレーム付きチップホルダにダイボンディングした後、金線をボンディングしてチップをプラスチックホルダ体のリードフレームのリードに電気的に接続させる。次いで、樹脂によってチップ及びリードフレームにパッケージを形成する。 When sealing an existing IC semiconductor chip or LED light emitting chip, the following methods are known. In an existing sealing method, a chip is die-bonded to a chip holder with a lead frame, and then a gold wire is bonded to electrically connect the chip to a lead frame lead of the plastic holder body. Next, a package is formed on the chip and the lead frame with resin.
上記半導体素子のチップホルダを製造する場合では、金属板をプレス加工又はエッチング加工することでリードフレームが製造される。プレス加工又はエッチング加工されたリードフレームに電気めっき処理、粗化処理を順次に施すことで、後製造されるチップ及びプラスチックとリードフレームとの結合性が優れ、後工程のダイボンディングやワイヤボンディング、シール加工を容易に行うことができる。 In manufacturing the chip holder for the semiconductor element, the lead frame is manufactured by pressing or etching a metal plate. By applying electroplating and roughening to the pressed or etched lead frame in order, the chip and plastic to be manufactured later have excellent bondability with the lead frame. Sealing can be easily performed.
しかしながら、上記リードフレームが製造される場合、製造工程が長く、製造困難度が高く、製造の歩留まりが低いほか、ワイヤ（リード）同士間の間隔が規制されるため小さくすることができない。また、このような製造工程で製造されたチップホルダは、放熱効果を有しないため、チップの作動時に発生した熱エネルギーが放出されず、チップが破損しやすくなる。 However, when the lead frame is manufactured, the manufacturing process is long, the manufacturing difficulty is high, the manufacturing yield is low, and the distance between the wires (leads) is restricted, and thus cannot be reduced. Moreover, since the chip holder manufactured by such a manufacturing process does not have a heat dissipation effect, the thermal energy generated during the operation of the chip is not released, and the chip is easily damaged.
そこで、本発明は上記従来技術の問題点を解消するために創案されたもので、その主な目的は、チップホルダが、金属材質で製作され、プラスチックによって覆われ、一方の側面にダイボンディング部が形成され、他方の側面に放熱面が形成されることで、チップに効果的な放熱領域を提供するチップホルダ付きリードフレーム構造を提供することにある。 Therefore, the present invention was devised to solve the above-mentioned problems of the prior art, and its main purpose is that the chip holder is made of a metal material, covered with plastic, and has a die bonding portion on one side. And a heat dissipation surface is formed on the other side surface, thereby providing a lead frame structure with a chip holder that provides an effective heat dissipation region for the chip.
本発明のその他の目的は、レーザ彫刻技術により複数の溝を形成し、薄膜堆積技術により溝内に配線を有する配線層を形成するで、リードを設計するための金型の製作が不要となり、リードフレームの設計の自由度が高く、配線の設計を任意に変更可能であり、ワイヤ（リード）同士間の間隔を小さくし、製造コストを大幅に低下させて製造の歩留まりを向上させることが可能なチップホルダ付きリードフレーム構造を提供することである。 Another object of the present invention is to form a plurality of grooves by laser engraving technology, and to form a wiring layer having wiring in the grooves by thin film deposition technology, making it unnecessary to produce a mold for designing leads, The design flexibility of the lead frame is high, the wiring design can be changed arbitrarily, the distance between wires (leads) can be reduced, the manufacturing cost can be greatly reduced, and the manufacturing yield can be improved. A lead frame structure with a chip holder is provided.
上記目的を達成するため、本発明に係るチップホルダ付きリードフレーム構造は、チップホルダと、プラットフォームと、配線層と、を含む。前記チップホルダは、凹部と、当該凹部の両側にそれぞれ設けられ、互いに対応する２つのダイボンディング部とを有し、前記チップホルダの背面に放熱面が形成される。前記プラットフォームは、第１の集線部と、第２の集線部と、前記第１の集線部と前記第２の集線部との間に介在して接続される、配線部と２つの接続部とを有し、前記配線部と前記２つの接続部との間にそれぞれ前記２つのダイボンディング部を露出させるための互いに対応する２つの通孔が設けられ、前記プラットフォームの正面及び背面は、複数の溝を有し、当該複数の溝が前記第１の集線部、前記第２の集線部及び前記配線部の正面及び背面に設けられ、前記第１の集線部及び前記第２の集線部の前記複数の溝には、それぞれ貫通孔が設けられる。前記配線層は、前記複数の溝及び複数の前記貫通孔に設けられる。前記チップホルダが前記プラットフォームと結合された後、前記チップホルダの前記２つのダイボンディング部が前記プラットフォームの正面から露出し、前記放熱面が前記プラットフォームの背面から露出する。 In order to achieve the above object, a lead frame structure with a chip holder according to the present invention includes a chip holder, a platform, and a wiring layer. The chip holder includes a concave portion and two die bonding portions that are provided on both sides of the concave portion and correspond to each other, and a heat dissipation surface is formed on the back surface of the chip holder. The platform includes a first concentrating portion, a second concentrating portion, a wiring portion and two connecting portions connected to be interposed between the first concentrating portion and the second concentrating portion. And two corresponding through holes for exposing the two die bonding portions are provided between the wiring portion and the two connection portions, respectively, and a front surface and a back surface of the platform have a plurality of holes. A plurality of grooves provided on a front surface and a back surface of the first concentrating portion, the second concentrating portion, and the wiring portion, and the first concentrating portion and the second concentrating portion. Each of the plurality of grooves is provided with a through hole. The wiring layer is provided in the plurality of grooves and the plurality of through holes. After the chip holder is coupled to the platform, the two die bonding portions of the chip holder are exposed from the front surface of the platform, and the heat dissipation surface is exposed from the back surface of the platform.
本発明の一実施形態において、前記２つのダイボンディング部の表面が前記配線部の表面よりも高い。 In one embodiment of the present invention, the surface of the two die bonding parts is higher than the surface of the wiring part.
本発明の一実施形態において、前記２つのダイボンディング部の両端から、それぞれ組立部が延びている。 In one embodiment of the present invention, assembly parts extend from both ends of the two die bonding parts, respectively.
本発明の一実施形態において、前記２つの接続部は、それぞれ２つの凹溝を有し、前記チップホルダの複数の前記組立部は、複数の前記凹溝にわたって配置される。 In one embodiment of the present invention, each of the two connection portions has two concave grooves, and the plurality of assembly portions of the chip holder are disposed over the plurality of concave grooves.
本発明の一実施形態において、前記チップホルダが銅材質からなるものである。 In one embodiment of the present invention, the tip holder is made of a copper material.
本発明の一実施形態において、前記プラットフォームがプラスチックで形成される。 In an embodiment of the present invention, the platform is made of plastic.
本発明の一実施形態において、プラスチックは、エポキシ樹脂封止材料である。 In one embodiment of the present invention, the plastic is an epoxy resin sealing material.
本発明の一実施形態において、前記配線層は、複数の配線部分と、複数のワイヤボンディング部分と、複数のはんだパッド部と、前記複数の配線部分、前記複数のワイヤボンディング部分及び前記複数のはんだパッド部に電気的に接続される複数の導電部とを含み、前記複数の導電部は、前記プラットフォームの正面から前記プラットフォームの背面まで貫通している。 In one embodiment of the present invention, the wiring layer includes a plurality of wiring portions, a plurality of wire bonding portions, a plurality of solder pad portions, the plurality of wiring portions, the plurality of wire bonding portions, and the plurality of solders. A plurality of conductive portions electrically connected to the pad portion, and the plurality of conductive portions penetrate from the front surface of the platform to the back surface of the platform.
本発明の一実施形態において、前記配線層の表面には、前記複数の配線部分を覆う絶縁層が配置される。 In one embodiment of the present invention, an insulating layer covering the plurality of wiring portions is disposed on the surface of the wiring layer.
本発明の一実施形態において、前記絶縁層は、絶縁性ペーストである。 In one embodiment of the present invention, the insulating layer is an insulating paste.
本発明の技術内容及び詳細な説明について、図面を参照して以下に説明する。 The technical contents and detailed description of the present invention will be described below with reference to the drawings.
図１は、本発明に係るリードフレーム構造を示す概略分解図である。図２は、図１に示すプラットフォームの背面を示す概略斜視図である。図３は、本発明に係るリードフレーム構造の外観を示す概略斜視図である。図４は、図３に示したリードフレーム構造の背面を示す概略斜視図である。図５は、図３に示したリードフレーム構造の概略断面図である。図１〜図５に示すように、本発明に係るチップホルダ付きリードフレーム構造１０は、チップホルダ１と、プラットフォーム２と、配線層３とを含む。ここで、エッチング技術によりチップホルダ１にダイボンディング領域を形成した後、プラスチックでチップホルダ１を覆い、チップホルダ１の一方の側面にダイボンディング部を形成し、他方の側面に露出する放熱面１４を形成する。レーザ彫刻技術によりプラスチックで形成されたプラットフォーム２に複数の溝２７を形成し、薄膜堆積技術により溝２７内にリードを有する配線層３を形成する。 FIG. 1 is a schematic exploded view showing a lead frame structure according to the present invention. FIG. 2 is a schematic perspective view showing a back surface of the platform shown in FIG. FIG. 3 is a schematic perspective view showing the appearance of the lead frame structure according to the present invention. FIG. 4 is a schematic perspective view showing the back surface of the lead frame structure shown in FIG. FIG. 5 is a schematic cross-sectional view of the lead frame structure shown in FIG. As shown in FIGS. 1 to 5, a lead frame structure 10 with a chip holder according to the present invention includes a chip holder 1, a platform 2, and a wiring layer 3. Here, after forming a die bonding area in the chip holder 1 by an etching technique, the chip holder 1 is covered with plastic, a die bonding portion is formed on one side surface of the chip holder 1, and the heat radiating surface 14 exposed on the other side surface. Form. A plurality of grooves 27 are formed in the platform 2 made of plastic by a laser engraving technique, and a wiring layer 3 having leads is formed in the grooves 27 by a thin film deposition technique.
チップホルダ１は、エッチング処理後、チップホルダ１に凹部１１を有し、この凹部１１により、チップホルダ１の両側にチップ（図示せず）を固着するためのダイボンディング部１２が形成される。ダイボンディング部１２の両端には、それぞれ組立部１３が延びている。組立部１３は、プラットフォーム２上に架設される。また、チップホルダ１の背面には、放熱面１４が形成される。本実施形態において、チップホルダ１は、銅材質からなるものである。 The chip holder 1 has a concave portion 11 in the chip holder 1 after the etching process, and the concave portion 11 forms a die bonding portion 12 for fixing a chip (not shown) on both sides of the chip holder 1. Assembly parts 13 extend at both ends of the die bonding part 12. The assembly unit 13 is constructed on the platform 2. A heat radiating surface 14 is formed on the back surface of the chip holder 1. In the present embodiment, the chip holder 1 is made of a copper material.
プラットフォーム２は、射出又はホットプレス技術によりプラスチックをチップホルダ１と結合してプラットフォーム２を形成するとともに、チップホルダ１の放熱面１４を露出させる。形成されたプラットフォーム２は、第１の集線部２１と、第２の集線部２２と、第１の集線部２１と第２の集線部２２との間に介在して接続される、配線部２３と２つの接続部２４とを有する。配線部２３及び２つの接続部２４には、互いに対応する２つの通孔２５が形成される。２つの通孔２５によって２つのダイボンディング部１２が露出している。２つのダイボンディング部１２が露出している場合には、２つのダイボンディング部１２の表面が配線部２３の表面よりも高い。また、２つの接続部２４は、それぞれ２つの凹溝２６を有する。チップホルダ１の組立部１３は、チップホルダ１がプラットフォーム２に組立てられるように、これらの凹溝２６にわたって配置される。さらに、また、レーザ彫刻技術により、プラットフォーム２の正面及び背面に複数の溝２７がレーザ彫刻される。これらの溝２７は、第１の集線部２１と第２の集線部２２との間の配線部２３の正面及び背面にそれぞれ設けられる。第１の集線部２１及び第２の集線部２２のこれらの溝２７に貫通孔２８が穿設される。これらの貫通孔２８は、プラットフォーム２の正面及び背面の溝２７を貫通している。本実施形態において、プラットフォーム２は、プラスチックのエポキシ樹脂封止材料（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ、ＥＭＣ）である。 The platform 2 combines the plastic with the chip holder 1 by injection or hot pressing technology to form the platform 2 and exposes the heat dissipation surface 14 of the chip holder 1. The formed platform 2 is connected to the first concentrating portion 21, the second concentrating portion 22, and the wiring portion 23 interposed between the first concentrating portion 21 and the second concentrating portion 22. And two connecting portions 24. Two through holes 25 corresponding to each other are formed in the wiring portion 23 and the two connection portions 24. Two die bonding portions 12 are exposed through the two through holes 25. When the two die bonding parts 12 are exposed, the surface of the two die bonding parts 12 is higher than the surface of the wiring part 23. The two connecting portions 24 each have two concave grooves 26. The assembly part 13 of the chip holder 1 is arranged over these concave grooves 26 so that the chip holder 1 is assembled to the platform 2. Furthermore, a plurality of grooves 27 are laser engraved on the front and back surfaces of the platform 2 by laser engraving technology. These grooves 27 are respectively provided on the front surface and the back surface of the wiring portion 23 between the first concentrator 21 and the second concentrator 22. Through holes 28 are formed in the grooves 27 of the first concentrator 21 and the second concentrator 22. These through holes 28 penetrate the grooves 27 on the front surface and the back surface of the platform 2. In the present embodiment, the platform 2 is a plastic epoxy resin sealing material (EPOXY Molding Compound, EMC).
溝２７及びこれらの貫通孔２８に対して薄膜堆積処理を行い、薄膜堆積過程において、これらの溝２７及び貫通孔２８内に金属材料を堆積させて配線層３を形成する。配線層３は、複数の配線部分３１と、複数のワイヤボンディング部分３２と、複数のはんだパッド部３３と、これらの配線部分３１、ワイヤボンディング部分３２及びはんだパッド部３３に電気的に接続される導電部３４とを含む。これらの導電部３４は、プラットフォーム２の正面からプラットフォーム２の背面まで貫通している。 A thin film deposition process is performed on the grooves 27 and the through holes 28, and in the thin film deposition process, a metal material is deposited in the grooves 27 and the through holes 28 to form the wiring layer 3. The wiring layer 3 is electrically connected to the plurality of wiring portions 31, the plurality of wire bonding portions 32, the plurality of solder pad portions 33, and the wiring portions 31, the wire bonding portions 32, and the solder pad portions 33. And a conductive portion 34. These conductive portions 34 penetrate from the front surface of the platform 2 to the back surface of the platform 2.
上述したように完成されたリードフレーム構造１０は、チップが固着される領域を有するばかりでなく、チップによって発生された熱エネルギーの放熱領域も提供する。これにより、チップの正常動作及び寿命を確保することができる。 The completed lead frame structure 10 as described above not only has a region to which the chip is secured, but also provides a heat dissipation region for the thermal energy generated by the chip. Thereby, the normal operation and life of the chip can be ensured.
図６は、固着した本発明のリードフレーム構造とチップを示す概略断面図である。図７は、図６に示したリードフレーム構造とチップの概略断面図である。図６〜図７を参照すると、図に示すように、本発明のリードフレーム構造１０とチップ２０とを固着する場合には、チップ２０をチップホルダ１の２つのダイボンディング部１２に固着するようにしている。２つのダイボンディング部１２の表面がプラットフォーム２の配線部２３の表面よりも高いので、チップ２０の底面は、配線部２３上のこれらの配線部分３１に接触せず、短絡の問題を引き起こすことはない。 FIG. 6 is a schematic cross-sectional view showing the lead frame structure and the chip of the present invention which are fixed. FIG. 7 is a schematic cross-sectional view of the lead frame structure and the chip shown in FIG. 6 to 7, as shown in the figure, when the lead frame structure 10 of the present invention and the chip 20 are fixed, the chip 20 is fixed to the two die bonding portions 12 of the chip holder 1. I have to. Since the surface of the two die bonding parts 12 is higher than the surface of the wiring part 23 of the platform 2, the bottom surface of the chip 20 does not contact these wiring parts 31 on the wiring part 23, causing a short circuit problem. Absent.
チップホルダ１の２つのダイボンディング部１２にチップ２０を固着した後、次いでワイヤボンディング技術により、ワイヤ３０の一端を配線部２３のこれらの配線部分３１の一端に電気的に接続し、ワイヤ３０の他端をワイヤボンディング部分３２に電気的に接続すると、ダイボンディング及びワイヤボンディング工程が完了する。また、リードフレーム構造１０は、プラットフォーム２の背面のはんだパッド部３３を介して、適用された回路基板（図示せず）上にはんだ付けされることができる。 After fixing the chip 20 to the two die bonding portions 12 of the chip holder 1, one end of the wire 30 is then electrically connected to one end of these wiring portions 31 of the wiring portion 23 by wire bonding technology. When the other end is electrically connected to the wire bonding portion 32, the die bonding and wire bonding steps are completed. Further, the lead frame structure 10 can be soldered onto an applied circuit board (not shown) via the solder pad portion 33 on the back surface of the platform 2.
チップ２０が動作しているときに発生する熱エネルギーは、チップホルダ１の２つのダイボンディング部１２によってチップホルダ１の背面の放熱面１４に伝導されて放熱される。これにより、チップ２０が高温により損傷しないことを確保することができる。 The thermal energy generated when the chip 20 is operating is conducted to the heat radiating surface 14 on the back surface of the chip holder 1 by the two die bonding portions 12 of the chip holder 1 to be radiated. Thereby, it can be ensured that the chip 20 is not damaged by the high temperature.
また、プラットフォーム２に配線層３を形成することで、リードフレームの設計の自由度が高く、配線層３の設計を任意に変更可能であり、配線層３間のワイヤ（リード）同士間の間隔を小さくし、製造が容易になり、製造コストが大幅に低下させて製造の歩留まりを向上させることができる。 In addition, by forming the wiring layer 3 on the platform 2, the degree of freedom in designing the lead frame is high, the design of the wiring layer 3 can be arbitrarily changed, and the spacing between wires (leads) between the wiring layers 3 The manufacturing yield can be reduced, the manufacturing can be facilitated, the manufacturing cost can be greatly reduced, and the manufacturing yield can be improved.
図８は、本発明に係るリードフレーム構造のその他の実施形態を示す概略断面図である。同図に示すように、チップ２０を固着する際、銀ペースト（図示せず）を用いてチップ２０を固定する場合には、チップ２０を固着するための銀ペーストが配線部２３の配線部分３１を横切って銀ペーストと配線部分３１とが短絡することに配慮するので、配線部２３の表面に絶縁層４０を設けることになる。絶縁層４０は、絶縁性ペーストであり、銀ペーストと配線部２３上の配線部分３１との短絡を防止することができる。 FIG. 8 is a schematic sectional view showing another embodiment of the lead frame structure according to the present invention. As shown in the figure, when the chip 20 is fixed using a silver paste (not shown) when the chip 20 is fixed, the silver paste for fixing the chip 20 is used as the wiring portion 31 of the wiring portion 23. Therefore, the insulating layer 40 is provided on the surface of the wiring portion 23 because it is considered that the silver paste and the wiring portion 31 are short-circuited. The insulating layer 40 is an insulating paste and can prevent a short circuit between the silver paste and the wiring part 31 on the wiring part 23.
絶縁性ペースト（図示せず）を用いてチップ２０をチップホルダ１の２つのダイボンディング部１２に固着する場合には、絶縁層４０が不要である。 When the chip 20 is fixed to the two die bonding portions 12 of the chip holder 1 using an insulating paste (not shown), the insulating layer 40 is unnecessary.
以上、本発明の好適な実施形態について説明したが、本発明は、上記実施形態に限定されるものではない。本発明にあっては種々の変形が可能であって、かかる変形は、特許請求の範囲内に含まれる変形である限り本発明の技術的範囲に含まれる。 The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above embodiments. Various modifications are possible in the present invention, and such modifications are included in the technical scope of the present invention as long as they are included in the scope of the claims.
１０ リードフレーム構造
１ チップホルダ
１１ 凹部
１２ ダイボンディング部
１３ 組立部
１４ 放熱面
２ プラットフォーム
２１ 第１の集線部
２２ 第２の集線部
２３ 配線部
２４ 接続部
２５ 通孔
２６ 凹溝
２７ 溝
２８ 貫通孔
３ 配線層
３１ 配線部分
３２ ワイヤボンディング部分
３３ はんだパッド部
３４ 導電部
２０ チップ
３０ ワイヤ
４０ 絶縁層
DESCRIPTION OF SYMBOLS 10 Lead frame structure 1 Chip holder 11 Concave part 12 Die bonding part 13 Assembly part 14 Heat radiation surface 2 Platform 21 1st concentrating part 22 2nd concentrating part 23 Wiring part 24 Connection part 25 Through hole 26 Concave groove 27 Groove 28 Through hole 3 Wiring layer 31 Wiring part 32 Wire bonding part 33 Solder pad part 34 Conductive part 20 Chip 30 Wire 40 Insulating layer
Claims (10)
前記チップホルダは、凹部と、当該凹部の両側にそれぞれ設けられ、互いに対応する２つのダイボンディング部とを有し、前記チップホルダの背面に放熱面が形成され、
前記プラットフォームは、第１の集線部と、第２の集線部と、前記第１の集線部と前記第２の集線部との間に介在して接続される、配線部と２つの接続部とを有し、前記配線部と前記２つの接続部との間にそれぞれ前記２つのダイボンディング部を露出させるための互いに対応する２つの通孔が設けられ、前記プラットフォームの正面及び背面は、複数の溝を有し、当該複数の溝が前記第１の集線部、前記第２の集線部及び前記配線部の正面及び背面に設けられ、前記第１の集線部及び前記第２の集線部の前記複数の溝には、それぞれ貫通孔が設けられ、
前記配線層は、前記複数の溝及び複数の前記貫通孔に設けられ、
前記チップホルダが前記プラットフォームと結合された後、前記チップホルダの前記２つのダイボンディング部が前記プラットフォームの正面から露出し、前記放熱面が前記プラットフォームの背面から露出することを特徴とするチップホルダ付きリードフレーム構造。 Including a chip holder, a platform, and a wiring layer;
The chip holder is provided with a concave portion and two die bonding portions respectively corresponding to both sides of the concave portion, and a heat dissipation surface is formed on the back surface of the chip holder,
The platform includes a first concentrating portion, a second concentrating portion, a wiring portion and two connecting portions connected to be interposed between the first concentrating portion and the second concentrating portion. And two corresponding through holes for exposing the two die bonding portions are provided between the wiring portion and the two connection portions, respectively, and a front surface and a back surface of the platform have a plurality of holes. A plurality of grooves provided on a front surface and a back surface of the first concentrating portion, the second concentrating portion, and the wiring portion, and the first concentrating portion and the second concentrating portion. Each of the plurality of grooves is provided with a through hole,
The wiring layer is provided in the plurality of grooves and the plurality of through holes,
After the chip holder is coupled to the platform, the two die bonding portions of the chip holder are exposed from the front surface of the platform, and the heat dissipation surface is exposed from the back surface of the platform. Lead frame structure.
前記チップホルダの複数の前記組立部は、複数の前記凹溝にわたって配置されることを特徴とする請求項３に記載のチップホルダ付きリードフレーム構造。 Each of the two connecting portions has two concave grooves,
The lead frame structure with a chip holder according to claim 3, wherein the plurality of assembly parts of the chip holder are arranged over the plurality of concave grooves.
前記複数の導電部は、前記プラットフォームの正面から前記プラットフォームの背面まで貫通していることを特徴とする請求項１に記載のチップホルダ付きリードフレーム構造。 The wiring layer is electrically connected to a plurality of wiring portions, a plurality of wire bonding portions, a plurality of solder pad portions, the plurality of wiring portions, the plurality of wire bonding portions, and the plurality of solder pad portions. A plurality of conductive parts
2. The lead frame structure with a chip holder according to claim 1, wherein the plurality of conductive portions penetrate from a front surface of the platform to a back surface of the platform.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107112938A TWI653724B (en) | 2018-04-16 | 2018-04-16 | Lead frame structure with wafer holder |
| TW107112938 | 2018-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019186522A true JP2019186522A (en) | 2019-10-24 |
| JP6722745B2 JP6722745B2 (en) | 2020-07-15 |
Family
ID=66590627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018215661A Active JP6722745B2 (en) | 2018-04-16 | 2018-11-16 | Lead frame structure with chip holder |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6722745B2 (en) |
| CN (1) | CN110391204A (en) |
| TW (1) | TWI653724B (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316269A (en) * | 1995-05-16 | 1996-11-29 | Fujitsu Ltd | Semiconductor chip, chip holder and manufacture of semiconductor device used therefor |
| US20100164078A1 (en) * | 2008-12-31 | 2010-07-01 | Ruben Madrid | Package assembly for semiconductor devices |
| TWI490988B (en) * | 2012-03-21 | 2015-07-01 | Chipmos Technologies Inc | Semiconductor package structure |
| TWM552187U (en) * | 2017-05-18 | 2017-11-21 | Fusheng Electronics Corp | Lead frame structure with lines |
| TWM567481U (en) * | 2018-04-16 | 2018-09-21 | 復盛精密工業股份有限公司 | Lead frame structure with chip holder |
-
2018
- 2018-04-16 TW TW107112938A patent/TWI653724B/en active
- 2018-04-26 CN CN201810387626.0A patent/CN110391204A/en active Pending
- 2018-11-16 JP JP2018215661A patent/JP6722745B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201944563A (en) | 2019-11-16 |
| JP6722745B2 (en) | 2020-07-15 |
| CN110391204A (en) | 2019-10-29 |
| TWI653724B (en) | 2019-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4910220B1 (en) | LED module device and manufacturing method thereof | |
| JP5940799B2 (en) | Electronic component mounting package, electronic component package, and manufacturing method thereof | |
| JP2013118353A (en) | Semiconductor device | |
| JP4309030B2 (en) | Light emitting device | |
| KR20090050752A (en) | Semiconductor package, and method for fabricating the same | |
| JP5262983B2 (en) | Mold package and manufacturing method thereof | |
| JP5447928B2 (en) | Mounting substrate and method of manufacturing thin light emitting device using the same | |
| JP2018010949A (en) | Semiconductor light-emitting device, and method for manufacturing semiconductor light-emitting device | |
| JP2958692B2 (en) | Ball grid array semiconductor package member, method of manufacturing the same, and method of manufacturing ball grid array semiconductor package | |
| JP5169964B2 (en) | Mold package mounting structure and mounting method | |
| JPH1050734A (en) | Chip type semiconductor | |
| KR100575216B1 (en) | Package base of led | |
| JP2019523560A (en) | Light emitting device and manufacturing method thereof | |
| JPH0883865A (en) | Resin sealed semiconductor device | |
| JPH10335577A (en) | Semiconductor device and its manufacture | |
| JP6722745B2 (en) | Lead frame structure with chip holder | |
| JP5912471B2 (en) | Semiconductor device | |
| JP2018032881A (en) | Wire bonding method, and semiconductor device | |
| TWM567481U (en) | Lead frame structure with chip holder | |
| JP2012104542A (en) | Lead frame for led light-emitting element, led package using the same and manufacturing method therefor | |
| JP4100685B2 (en) | Semiconductor device | |
| JPH08236665A (en) | Resin sealed semiconductor device and manufacture thereof | |
| JP7022510B2 (en) | Manufacturing method of semiconductor light emitting device and semiconductor light emitting device | |
| JPH11233673A (en) | Semiconductor device, its manufacture, and electronic device | |
| JP2007250675A (en) | Circuit board and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200622 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6722745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |