JP2019186309A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置において、逆回復時の発熱を抑制する。【解決手段】半導体基板と、半導体基板の上面に接して設けられた第２導電型のウェル領域と、半導体基板に設けられ、半導体基板の上面視でウェル領域に挟まれて設けられ、半導体基板の上面および下面の間で電流が流れる活性領域と、活性領域に設けられたトランジスタ部と、活性領域に設けられ、半導体基板の上面視で予め定められた配列方向に沿ってトランジスタ部と交互に配列されたダイオード部と、活性領域の上方に設けられ、複数の開口が設けられた保護膜と、を備え、複数の開口のそれぞれにはパッドが配置され、少なくとも一つの開口が、トランジスタ部およびダイオード部の上方に設けられた、半導体装置を提供する。【選択図】図１ｄ

Description

本発明は、半導体装置に関する。

従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 特開２０１０−２８３２０５号公報
特許文献２ 特開２００９−１１１１８８号公報

半導体装置においては、逆回復時の発熱を抑制することが好ましい。

本発明の第１の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面に接して設けられたウェル領域を備えてよい。半導体装置は、半導体基板の上面および下面の間で電流が流れる活性領域を備えてよい。半導体装置は、活性領域に設けられたトランジスタ部を備えてよい。半導体装置は、活性領域に設けられ、半導体基板の上面視で予め定められた配列方向に沿ってトランジスタ部に隣接して配列されたダイオード部を備えてよい。半導体装置は、活性領域の上方に設けられた保護膜を備えてよい。保護膜には、上面視においてウェル領域に挟まれた領域において複数の開口部が設けられていてよい。少なくとも一つの開口部が、トランジスタ部およびダイオード部の両方の上方に設けられてよい。

活性領域は、ウェル領域に囲まれた分割領域を複数有してよい。少なくとも一つの分割領域の上方に、２つ以上の開口部が設けられてよい。

ダイオード部は、半導体基板の下面に接して設けられた第１導電型のカソード領域を有してよい。複数の分割領域のそれぞれにおいて、開口部とカソード領域とが重なる面積が、保護膜とカソード領域とが重なる面積よりも大きくてよい。

少なくとも一つの分割領域の上方に、配列方向と直交する延伸方向に開口部が複数配置されてよい。

少なくとも一つのダイオード部が、延伸方向において、２つ以上の開口部に渡って連続して設けられていてよい。

半導体装置は、トランジスタ部にゲート電圧を供給するゲートランナー部を備えてよい。半導体基板の上面視で、少なくとも一つの分割領域は、ゲートランナー部に挟まれて配置されていてよい。

半導体装置は、活性領域の上方に設けられた温度センス配線を備えてよい。少なくとも一つの分割領域は、ゲートランナー部および温度センス配線の少なくともいずれかに挟まれて配置されていてよい。

開口部の配列方向における端部が、トランジスタ部の上方に配置されていてよい。

保護膜は、配列方向において隣り合う２つの開口部の間に、開口部を分離する第１分離領域を有してよい。第１分離領域は、トランジスタ部の上方に配置されており、且つ、配列方向において第１分離領域の幅は、トランジスタ部の幅よりも小さくてよい。

少なくとも一つのダイオード部の、配列方向における少なくとも一部の上方に、保護膜が配置されてよい。

保護膜は、配列方向において隣り合う２つの開口部の間に、開口部を分離する第１分離領域を有してよい。配列方向において第１分離領域の幅は、ダイオード部の幅よりも小さくてよい。

半導体装置は、それぞれの開口部に配置されたボンディングパッドを備えてよい。

半導体装置は、複数のボンディングパッドの上方に、複数のボンディングパッドを電気的に接続するはんだ部を備えてよい。

半導体基板の上面視で、はんだ部の端部が、ボンディングパッドの端部と、半導体基板の外周端との間に配置されてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る半導体装置１００の上面の一例を示す図である。 ウェル領域１１の上方に設けられる構成の一例を示す図である。 分割領域７２の配置例を示す図である。 開口部８４の配列方向および延伸方向における幅を説明する図である。 それぞれの開口部８４を分離する分離領域を説明する図である。 半導体装置１００の他の例における上面を示す図である。 比較例の半導体装置１５０の上面を示す図である。 図１ｂにおける領域Ａの拡大図である。 図１ｂにおける領域Ｂの拡大図である。 図５におけるａ−ａ'断面の一例を示す図である。 図５におけるｂ−ｂ'断面の一例を示す図である。 本実施形態に係る半導体装置１００の上面の一例を示す図である。 図６ａに示した構造にはんだ部９９を加えて示す図である。 図６ｂに示した構造にはんだ部９９を加えて示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。本明細書では、半導体基板の上面と垂直な方向から見ることを上面視と称し、上面視における図を上面図と称する。

各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。

本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。

図１ａは、本実施形態に係る半導体装置１００の上面の一例を示す図である。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、半導体基板１０の上面においてトランジスタ部７０と隣接して設けられたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。

半導体基板１０には、活性領域１２０が設けられる。活性領域１２０は、半導体装置１００をオン状態に制御した場合に、半導体基板１０の上面と下面との間で電流が流れる領域である。即ち、半導体基板１０の上面から下面、または下面から上面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。トランジスタ部７０またはダイオード部８０が設けられた領域を活性領域１２０としてよい。また、上面視における半導体基板１０の外周端１４０に沿って配置されたゲートランナー部で囲まれた領域を、活性領域１２０としてもよい。ゲートランナー部は、トランジスタ部７０にゲート電圧を供給する。

半導体基板１０の上面視において、活性領域１２０と半導体基板１０の外周端１４０との間の領域を、外周領域９０とする。外周領域９０は、半導体基板１０の上面視において活性領域１２０を囲んで設けられる。外周領域９０には、上述したゲートランナー部が設けられてよい。外周領域９０には、半導体基板１０の上面側の電界集中を緩和するエッジ終端構造部が設けられてもよい。エッジ終端構造部は、ゲートランナー部と、外周端１４０との間に配置される。エッジ終端構造部は、ガードリング、フィールドプレートおよびリサーフの少なくとも一つを有してよく、これらを組み合わせた構造を有してもよい。

活性領域１２０には、１つ以上のトランジスタ部７０と、１つ以上のダイオード部８０とが設けられている。本例の活性領域１２０には、所定の配列方向（図１ａの例ではＹ軸方向）に沿って、トランジスタ部７０とダイオード部８０とが交互に配置されている。本明細書では、配列方向をＹ軸方向と称する場合がある。トランジスタ部７０およびダイオード部８０は、配列方向とは垂直な延伸方向（図１ａの例ではＸ軸方向）に延伸して設けられている。本明細書では、延伸方向をＸ軸方向と称する場合がある。トランジスタ部７０およびダイオード部８０は、延伸方向が長手方向であってよい。

トランジスタ部７０は、半導体基板１０の上面側にゲートトレンチ部等のゲート構造と、Ｎ＋型のエミッタ領域とを含む単位構造が周期的に設けられた領域である。トランジスタ部７０は、当該単位構造が周期的に設けられた領域を、半導体基板１０の下面まで投影したときに当該領域が通過する半導体基板１０の内部の領域を含む。

ダイオード部８０は、半導体基板の下面側にＮ＋型のカソード領域８２が設けられた領域である。カソード領域８２を、配列方向とは垂直な延伸方向（図１ａの例ではＸ軸方向）に、後述するウェル領域１１と接触する位置まで延長した領域も、ダイオード部８０に含めてよい。ダイオード部８０は、カソード領域８２およびカソード領域８２を延長した領域を、半導体基板１０の下面まで投影したときに当該領域が通過する半導体基板１０の内部の領域を含む。カソード領域８２は、図１ａの点線の枠に示すように、ウェル領域１１と接しない範囲に設けられてよい。なお図１ａにおいては、Ｙ軸方向におけるカソード領域８２の端部と、ダイオード部８０の端部との位置をずらして示しているが、Ｙ軸方向におけるカソード領域８２の端部位置とダイオード部８０の端部位置とは一致している。活性領域１２０のうち、ダイオード部８０以外の領域をトランジスタ部７０としてもよい。

半導体基板１０の上方には、保護膜３６が設けられる。保護膜３６は、活性領域１２０の上方に設けられてよく、活性領域１２０および外周領域９０の上方に設けられてもよい。上面視における保護膜３６の端部は、活性領域１２０の端部よりも外周端１４０側に配置されてよい。保護膜３６は、ポリイミドなどの有機系材料で形成されてよい。保護膜３６は、シリコン系の樹脂材料で形成されてもよい。保護膜３６の少なくとも一部は、半導体基板１０の上面に設けられたエミッタ電極等の上面電極の上方に配置されている。

保護膜３６には、複数の開口部８４が設けられている。なお本明細書で「保護膜」と述べた場合、開口部８４の領域を含まない。例えば保護膜３６の上面視における面積には、開口部８４の面積が含まれていない。図１ａにおいて保護膜３６には斜線のハッチングを付している。開口部８４は、保護膜３６に囲まれた領域である。開口部８４は、エミッタ電極の上に配置されてよい。

少なくとも一つの開口部８４は、配列方向（Ｙ軸方向）においてトランジスタ部７０およびダイオード部８０の両方にまたがって、活性領域１２０の上方に配置されている。一つの開口部８４は、配列方向（Ｙ軸方向）における複数のトランジスタ部７０にまたがって配置されてよい。一つの開口部８４は、配列方向（Ｙ軸方向）における複数のダイオード部８０にまたがって配置されてよい。図１ａの例では、全ての開口部８４が、配列方向（Ｙ軸方向）においてトランジスタ部７０およびダイオード部８０の両方にまたがって、活性領域１２０の上方に配置されている。

半導体基板１０には、第２導電型のウェル領域１１が設けられている。ウェル領域１１は、半導体基板１０の上面から、後述するベース領域１４の下端よりも深い位置まで設けられる。ウェル領域１１は、ベース領域１４よりもドーピング濃度が高くてよい。本例のウェル領域１１はＰ＋型である。

本例のウェル領域１１は、半導体基板１０の外周端１４０に沿って環状に設けられた部分を有する。ウェル領域１１は、上面視において活性領域１２０を囲んで配置されていてよい。ウェル領域１１は、後述するゲート金属層５０に沿って、ゲート金属層５０の下方に設けられてよい。ウェル領域１１は、ゲート金属層５０の下方において、ゲート金属層５０と重なる範囲よりも広い範囲に設けられてよい。

本例のウェル領域１１は、活性領域１２０に設けられた部分を有してよい。ウェル領域１１は、上面視において、活性領域１２０の一端から他端まで活性領域１２０を横切るように設けられた部分を有してよく、活性領域１２０の一端から活性領域１２０の内部まで設けられてもよい。一例としてウェル領域１１は、後述するゲートランナー５３に沿って、ゲートランナー５３の下方に設けられてよい。ウェル領域１１は、ゲートランナー５３の下方において、ゲートランナー５３と重なる範囲よりも広い範囲に設けられてよい。またウェル領域１１は、後述する温度センス部７８および温度センス配線９２に沿って、温度センス部７８および温度センス配線９２の下方に設けられてよい。ウェル領域１１は、温度センス部７８および温度センス配線９２の下方において、温度センス部７８および温度センス配線９２と重なる範囲よりも広い範囲に設けられてよい。なお、ウェル領域１１が設けられる位置は、上述した位置に限定されない。

保護膜３６には、上面視においてウェル領域１１に挟まれた単一の領域に、複数の開口部８４が設けられている。ウェル領域１１に挟まれた領域とは、配列方向（Ｙ軸方向）または延伸方向（Ｘ軸方向）の少なくとも一方において、ウェル領域１１に挟まれた領域を指してよい。例えば、活性領域１２０内の各位置について、当該位置を通る配列方向と平行な直線、および、延伸方向と平行な直線の少なくとも一方の直線について、当該直線が当該位置の両側においてウェル領域１１と交差する場合に、当該位置はウェル領域１１に挟まれているとする。なお、２つのウェル領域１１の間に更にウェル領域１１が配置されている場合、それぞれのウェル領域１１の間の領域を、単一の領域とする。

例えば図１ａの例では、複数の開口部８４−１、８４−２、８４−３、８４−４が、配列方向（および延伸方向）においてウェル領域１１に挟まれた一つの領域に配置されている。なお、当該一つの領域をウェル領域１１が挟む方向と、当該一つの領域に設けられた複数の開口部８４が配列されている方向とは一致していてよく、一致していなくてもよい。ウェル領域１１に挟まれた領域は、周囲全体がウェル領域１１に囲まれていてもよい。

それぞれの開口部８４の内部には、金属で形成されたボンディングパッドが設けられる。それぞれのボンディングパッドの上方には、複数のボンディングパッドを接続するはんだ部が設けられる。はんだ部の上には、リードフレーム等の電極用金属板またはワイヤ等の配線が接続されてよい。

上述したように、ウェル領域１１に挟まれた単一の領域に、複数の開口部８４を設けることで、当該単一の領域に、複数のボンディングパッドを離散的に配置できる。トランジスタ部７０およびダイオード部８０の動作時の発熱によりボンディングパッドが熱膨張した場合、ボンディングパッドの上面に接するはんだ部、さらに、はんだ部の上面に接するパッケージの電極用金属板等との圧力分布に偏りが生じる場合がある。本例の半導体装置１００は、上述した単一の領域において、開口部８４とボンディングパッドを分散して配置させる。これにより、ボンディングパッドとはんだ部との接触面、および、はんだ部と電極用金属板との接触面の一部に生じる圧力分布の偏りを分散させ、それぞれの接触面の圧力分布を均一にすることができる。以上により、半導体装置１００の特性不良を抑制し、半導体装置１００の組立不良を減少させることができる。

また、開口部８４がトランジスタ部７０およびダイオード部８０の上方において、トランジスタ部７０およびダイオード部８０の両方にまたがって設けられているので、それぞれのボンディングパッドを、トランジスタ部７０およびダイオード部８０の両方の上に配置できる。このため、トランジスタ部７０およびダイオード部８０のいずれが導通状態の場合でも、トランジスタ部７０およびダイオード部８０からの熱を放熱しやすくなる。

図１ｂは、ウェル領域１１の上方に設けられる構成の一例を示す図である。図１ｂにおいては、図１ａに示した保護膜３６および開口部８４を省略している。本例では、ウェル領域１１の上方に、ゲート金属層５０、ゲートランナー５３、温度センス部７８、温度センス配線９２および１つ以上の制御用パッドが設けられている。制御用パッドには、半導体装置１００と外部の装置とを接続するワイヤ等が固定される。制御用パッドは、ゲート制御用の端子、過熱温度や過電流のセンシング端子であってよい。本例の半導体装置１００は、制御用パッドとして、温度測定用パッド９４、ゲートパッド５５、電流センスパッド５８およびケルビンパッド５７を含む。１つ以上の制御用パッドを形成した領域を、制御電極部１０２とする。制御電極部１０２は、外周領域９０に設けられている。

また、図１ｂにおいては、半導体基板１０の上面の上方に設けられるエミッタ電極５２が設けられる範囲を、太い破線で示している。エミッタ電極５２は、活性領域１２０を覆って設けられてよい。エミッタ電極５２の端部の少なくとも一部分は、ゲート金属層５０と、活性領域１２０との間のウェル領域１１の上方に配置されてよい。

活性領域１２０の上方には、エミッタ電極５２が設けられる。図１ｂにおいて、半導体基板１０の上面視でエミッタ電極５２が設けられる範囲（すなわちエミッタ電極５２の端）を太い破線部１０１で示す。破線部で囲まれた内側の領域にエミッタ電極５２が設けられる。エミッタ電極５２は、半導体基板１０の上面視において複数形成されてよい。例えば、後述する分割領域ごとに、エミッタ電極５２が設けられてよい。活性領域１２０に設けられる全てのトランジスタ部７０およびダイオード部８０は、エミッタ電極５２に覆われるように設けられてよい。複数のエミッタ電極５２は、ワイヤ、リードフレームなどにより互いに電気的に接続されて、同一の電位を保つ。

図１ｂの例では、エミッタ電極５２が、後述する温度センス部７８および温度センス配線９２と重ならないように設けられる。他の例ではエミッタ電極５２は、温度センス部７８および温度センス配線９２と重なって設けられてもよい。この場合、エミッタ電極５２と、温度センス部７８および温度センス配線９２との間には絶縁膜が設けられる。

ゲート金属層５０およびゲートランナー５３は、ゲートランナー部の一例である。ゲート金属層５０およびエミッタ電極５２は、金属を含む材料で形成される。ゲート金属層５０は、半導体基板１０の上面の上方に配置されている。ゲート金属層５０および半導体基板１０の間には、絶縁膜が配置されている。ゲート金属層５０およびエミッタ電極５２は、アルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。ゲート金属層５０は、トランジスタ部７０に電気的に接続され、トランジスタ部７０にゲート電圧を供給する。エミッタ電極５２は、図１aに示した開口部８４に設けられるボンディングパッドを介して、外部の装置と電気的に接続されてよい。

ゲート金属層５０は、半導体基板１０の上面視で、活性領域１２０を囲うように設けられている。ゲート金属層５０は、半導体基板１０の外周端１４０に沿って設けられてよい。ゲート金属層５０は、活性領域１２０の外に設けられるゲートパッド５５と電気的に接続される。ゲートパッド５５は、延伸方向（Ｘ軸方向）において、ゲート金属層５０と活性領域１２０との間に配置されてよい。

ゲートランナー５３は、ゲート金属層５０と電気的に接続され、活性領域１２０の上方まで延伸する。ゲートランナー５３は、ゲート金属層５０と、トランジスタ部７０のゲートトレンチ部のトレンチ内に設けられたポリシリコン等の導電部とを電気的に接続する。ゲートランナー５３は、ポリシリコン等の導電材料で形成される。ゲートランナー５３は、半導体基板１０の上面の上方に配置されてよく、半導体基板１０の上面に形成されたトレンチ内に配置されてもよい。ゲートランナー５３と半導体基板１０との間には、絶縁膜が配置されている。

ゲートランナー５３は、配列方向（Ｙ軸方向）に活性領域１２０を横切って配置されてよい。ゲートランナー５３の両端は、ゲート金属層５０に接続されてよい。活性領域１２０をＹ軸方向に横切るゲートランナー５３は、延伸方向（Ｘ軸方向）に複数配置されてよい。また、ゲートランナー５３は、ゲート金属層５０に沿って、活性領域１２０を囲んで配置された環状部分を有してもよい。活性領域１２０を横切るゲートランナー５３は、活性領域１２０を囲む環状のゲートランナー５３に接続されてよい。ゲートランナー５３の環状部分は、コンタクトホールを介してゲート金属層５０に接続されてよい。

また、ゲートランナー５３は、外周領域９０において少なくとも一つの制御用パッドと活性領域１２０との間にも、設けられてよい。外周領域９０に設けられたゲートランナー５３は、半導体基板１０の上面視で温度センス配線９２と交差してよい。当該ゲートランナー５３は、温度センス配線９２の下方をＹ軸方向に通過して設けられている。当該ゲートランナー５３の両端は、ゲート金属層５０に接続されている。

温度センス部７８は、活性領域１２０の半導体基板１０の上方に設けられる。温度センス部７８は、半導体基板１０の上面視で、活性領域１２０の中央に設けられてよい。温度センス部７８は、活性領域１２０の温度を検知する。温度センス部７８は、単結晶または多結晶のシリコンで形成されるｐｎ型温度センスダイオードであってよい。本例の温度センス部７８は、ウェル領域１１の上方に設けられている。

温度センス配線９２は、半導体基板１０の上面視で、活性領域１２０の上方に設けられる。温度センス配線９２は、温度センス部７８と接続される。温度センス配線９２は、外周領域９０まで、予め定められた方向（本例においてはＸ軸方向）に延伸し、外周領域９０に設けられた温度測定用パッド９４と接続される。

温度センス配線９２は、ｐｎ型温度センスダイオードのｐ型層に電気的に接続する配線８９と、ｎ型層に電気的に接続する配線９１とを含んでよい。配線８９は、温度測定用アノードパッド９４−２に接続され、配線９１は、温度測定用カソードパッド９４−１に接続されている。温度測定用パッド９４（本例では、温度測定用カソードパッド９４−１および温度測定用アノードパッド９４−２）を介して温度センス部７８の電圧および電流等の特性を測定することで、温度センス部７８の温度を検出できる。

図１ｂにおいては、温度センス配線９２を長方形の実線で模式的に表しているが、温度センス配線９２は、図１ｂにおいて点線で示される配線８９、配線９１のようにアノード用の配線およびカソード用の配線を有してよい。本例の温度センス配線９２は、ウェル領域１１の上方に配置されている。

電流センスパッド５８は、トランジスタ部７０に流れる電流を検出する。本例の半導体装置１００は、トランジスタ部７０に流れる電流に対応した電流が流れる電流センス部５９を更に備える。一例として電流センス部５９は、トランジスタ部７０と同一の構造を有し、且つ、ＸＹ面における面積がトランジスタ部７０よりも小さい領域である。電流センス部５９は、外周領域９０に配置されてよい。なお電流センス部５９が配置される領域には、ウェル領域１１が設けられていない。ケルビンパッド５７は、エミッタ電極５２と接続される。

図１ｃは、分割領域７２の配置例を示す図である。図１ｃにおいては、保護膜３６、エミッタ電極５２、トランジスタ部７０およびダイオード部８０を省略している。分割領域７２は、上面視においてウェル領域１１に囲まれた活性領域１２０の部分を指す。活性領域１２０は、複数の分割領域７２を有してよい。本例の活性領域１２０は、Ｘ軸方向において複数の分割領域７２を有する。活性領域１２０は、Ｙ軸方向において複数の分割領域７２を有してもよい。

本例の活性領域１２０は、ウェル領域１１により、複数の分割領域７２−１、７２−２、７２−３、７２−４に分割されている。少なくとも一つの分割領域７２において、複数の開口部８４が設けられてよい。本例では、全ての分割領域７２において、複数の開口部８４が設けられている。それぞれの分割領域７２に設けられる開口部８４の数は、同一であってよく異なっていてもよい。分割領域７２の上面視における面積が大きいほど、分割領域７２に設けられる開口部８４の数は多くてよい。

少なくとも一つの分割領域７２は、ゲートランナー部に挟まれていてよく、ゲートランナー部、温度センス部７８および温度センス配線９２の少なくともいずれかに挟まれていてもよい。分割領域７２−１は、延伸方向（Ｘ軸方向）において、制御電極部１０２と最も離れて配置された分割領域７２である。分割領域７２−１には、温度センス部７８および温度センス配線９２が配置されていない。分割領域７２−１は、配列方向（Ｙ軸方向）においてゲート金属層５０に挟まれており、延伸方向（Ｘ軸方向）においてゲート金属層５０とゲートランナー５３に挟まれている。

分割領域７２−２は、延伸方向（Ｘ軸方向）において、他の２つの分割領域７２の間に配置された分割領域７２である。本例の分割領域７２−２は、半導体基板１０の上面のＸ軸方向における中央を含む領域である。分割領域７２−２には、温度センス部７８および温度センス配線９２が配置されている。分割領域７２−２は、配列方向（Ｙ軸方向）においてゲート金属層５０に挟まれた部分、および、ゲート金属層５０と温度センス部７８（および温度センス配線９２）に挟まれた部分を有する。分割領域７２−２は、延伸方向（Ｘ軸方向）においてゲートランナー５３に挟まれた部分と、ゲートランナー５３および温度センス部７８に挟まれた部分とを有する。分割領域７２−２は、上面視において最大の面積を有する分割領域７２であってよい。分割領域７２−２に設けられる開口部８４の個数は、他のいずれの分割領域７２に設けられる開口部８４の個数よりも多くてよい。

分割領域７２−３および分割領域７２−４は、延伸方向（Ｘ軸方向）において、制御電極部１０２の最も近くに配置された分割領域である。分割領域７２−３および分割領域７２−４は、Ｙ軸方向において温度センス配線９２を挟んで配置されている。分割領域７２−３および分割領域７２−４は、配列方向（Ｙ軸方向）においてゲート金属層５０と温度センス配線９２に挟まれており、延伸方向（Ｘ軸方向）においてゲート金属層５０とゲートランナー５３に挟まれている。

本例では、それぞれの分割領域７２に、複数の開口部８４が配置されている。それぞれの開口部８４には、ボンディングパッド９８が設けられている。つまり、それぞれの分割領域７２には、複数のボンディングパッド９８が分散して設けられている。ボンディングパッド９８は、半導体装置１００がパッケージに実装された場合に、半導体装置１００と半導体装置１００の外部とを電気的に接続する金属ワイヤ等の配線がボンディングされる領域である。ボンディングパッド９８は、開口部８４により露出したエミッタ電極５２上に導電性金属をめっきすることにより形成されてよい。導電性金属としては、一例としてＮｉ（ニッケル）が用いられる。

なお、開口部８４で露出したエミッタ電極５２の部分を、ボンディングパッド９８としてもよい。例えば、開口部８４で露出したエミッタ電極５２の表面に、アルミニウム等のワイヤを超音波接合でボンディングする場合の、開口部８４内のエミッタ電極５２の露出面をボンディングパッド９８としてよい。

分割領域７２−１のように、一つの分割領域７２における複数の開口部８４は、所定の方向（図１ｃの例では配列方向）に沿って１列に配置されてよい。また分割領域７２−２のように、一つの分割領域７２における複数の開口部８４は、２つ以上の方向（図１ｃの例では配列方向および延伸方向）に沿って配置されてもよい。一つの分割領域７２に設けられる開口部８４の上面視における面積は、それぞれ同一であってよく、異なっていてもよい。ある分割領域７２に設けられた開口部８４は、Ｘ軸方向において隣接する他の分割領域７２に設けられたいずれかの開口部８４と、Ｘ軸方向において対向する位置に配置されてよい。

また、Ｘ軸方向において両端に配置された分割領域７２には、Ｘ軸方向に１つの開口部８４が設けられてよい。Ｘ軸方向において両端以外に配置された少なくとも一つの分割領域７２には、Ｘ軸方向に２つ以上の開口部８４が設けられてよい。また、温度センス部７８が設けられた分割領域７２には、Ｘ軸方向において２つ以上の開口部８４が配置されてもよい。

幅Ｗｈ１は、分割領域７２−１の延伸方向（Ｘ軸方向）における幅である。幅Ｗｈ３は、分割領域７２−３および分割領域７２−４のＸ軸方向における幅である。幅Ｗｈ１と幅Ｗｈ３は、等しくてよい。

幅Ｗｈ２は、分割領域７２−２のＸ軸方向における幅である。幅Ｗｈ２は、幅Ｗｈ１および幅Ｗｈ３よりも大きくてよい。幅Ｗｈ２、幅Ｗｈ１および幅Ｗｈ３は同一であってもよい。

図１ｄは、開口部８４の配列方向および延伸方向における幅を説明する図である。幅Ｗｃｘ４は、分割領域７２−１に設けられた開口部８４のＸ軸方向の幅である。幅Ｗｃｘ３は、分割領域７２−２に設けられた開口部８４のうち、Ｘ軸方向において制御電極部１０２から最も離れる側に配置された開口部８４の幅である。幅Ｗｃｘ２は、分割領域７２−２に設けられた開口部８４のうち、Ｘ軸方向において制御電極部１０２に最も近い側に配置された開口部８４の幅である。幅Ｗｃｘ１は、分割領域７２−３および分割領域７２−４に設けられた開口部８４のＸ軸方向の幅である。

幅Ｗｃｘ１、幅Ｗｃｘ２、幅Ｗｃｘ３および幅Ｗｃｘ４は、全て等しくてよい。図１ｄは、幅Ｗｃｘ１、幅Ｗｃｘ２、幅Ｗｃｘ３および幅Ｗｃｘ４が全て等しい一例である。幅Ｗｃｘ１、幅Ｗｃｘ２、幅Ｗｃｘ３および幅Ｗｃｘ４は、一部または全てが異なっていてもよい。幅Ｗｃｘ１と幅Ｗｃｘ４が等しく、幅Ｗｃｘ２および幅Ｗｃｘ３が等しく、幅Ｗｃｘ１と幅Ｗｃｘ２が異なっていてもよい。幅Ｗｃｘ１、幅Ｗｃｘ２、幅Ｗｃｘ３および幅Ｗｃｘ４は、１０００μｍ以上３０００μｍ以下であってよい。

幅Ｗｃｙ１および幅Ｗｃｙ４は、Ｙ軸方向における両端に配置された開口部８４のＹ軸方向における幅である。幅Ｗｃｙ２は、幅Ｗｃｙ１の開口部８４の隣に配置された開口部８４のＹ軸方向における幅である。幅Ｗｃｙ３ｈは、幅Ｗｃｙ４の開口部８４の隣に配置された開口部８４のＹ軸方向における幅である。

幅Ｗｃｙ１、幅Ｗｃｙ２、幅Ｗｃｙ３および幅Ｗｃｙ４は、全て等しくてよい。図１ｄは、幅Ｗｃｙ１、幅Ｗｃｙ２、幅Ｗｃｙ３および幅Ｗｃｙ４が全て等しい一例である。幅Ｗｃｙ１、幅Ｗｃｙ２、幅Ｗｃｙ３および幅Ｗｃｙ４は、一部または全てが異なっていてもよい。幅Ｗｃｙ１と幅Ｗｃｙ４が等しく、幅Ｗｃｙ２および幅Ｗｃｙ３が等しく、幅Ｗｃｙ１と幅Ｗｃｙ２が異なっていてもよい。幅Ｗｃｙ１、幅Ｗｃｙ２、幅Ｗｃｙ３および幅Ｗｃｙ４は、１５００μｍ以上５０００μｍ以下であってよい。

ゲートランナー５３に挟まれる分割領域７２（本例では分割領域７２−２）には、ゲートランナー５３に挟まれる方向（本例では延伸（Ｘ軸）方向）に、開口部８４が３個以上配置されてもよい。当該３個以上の開口部８４のＸ軸方向における幅は、等しくてもよいし異なっていてもよい。

図１ｅは、それぞれの開口部８４を分離する分離領域を説明する図である。本例では、配列方向（Ｙ軸方向）に隣り合う２つの開口部８４の間に設けられた保護膜３６を、第１分離領域８６とする。第１分離領域８６は、Ｘ軸方向において活性領域１２０を横切って、Ｘ軸方向に沿って延伸して設けられてよい。

第１分離領域８６は、Ｘ軸方向において複数の開口部８４にわたって設けられてよい。本例では、第１分離領域８６が、Ｘ軸方向に４つの開口部８４にわたって設けられている。第１分離領域８６は、保護膜３６に開口部８４を形成した後に残存する、保護膜３６の一部であってよい。本例においては、第１分離領域８６はＹ軸方向において異なる位置に複数設けられる。それぞれの第１分離領域８６は、配列方向に隣り合って設けられる開口部８４をＸＹ平面内において分離する。

本例では、半導体基板１０の上面視で、配列方向に直交する延伸方向（本例ではＸ軸方向）において隣り合う２つの開口部８４の間に設けられた保護膜３６を第２分離領域８８とする。第２分離領域８８は、Ｙ軸方向において活性領域１２０を横切って、Ｙ軸方向に沿って延伸して設けられてよい。第２分離領域８８は、第１分離領域８６と交差してよい。第１分離領域８６および第２分離領域８８は格子状に配置されてよい。第２分離領域８８は、Ｙ軸方向に複数の開口部８４にわたって設けられてよい。本例では、第２分離領域８８が、Ｙ軸方向に４つの開口部８４にわたって設けられている。

第２分離領域８８は、延伸方向に隣り合う２つの開口部８４に挟まれて設けられてよい。第２分離領域８８は、保護膜３６に開口部８４を形成した後に残存する、保護膜３６の一部であってよい。本例においては、第２分離領域８８はＸ軸方向において異なる位置に複数設けられる。それぞれの第２分離領域８８は、延伸方向に隣り合って設けられる２つの開口部８４をＸＹ平面内において分離する。

第２分離領域８８は、少なくとも一部がトランジスタ部７０およびダイオード部８０の上方に配置されてよく、少なくとも一部がゲートランナー５３またはゲート金属層５０の上方に配置されていてもよく、少なくとも一部がウェル領域１１（図１ｂ参照）の上方に配置されていてもよい。

本例においては、分割領域７２−１の開口部８４と、分割領域７２−２の開口部８４とを分離する第２分離領域８８は、ウェル領域１１（およびゲートランナー５３）の上方に配置され、且つ、ウェル領域１１（およびゲートランナー５３）に沿ってＹ軸方向に延伸している。また、分割領域７２−３および７２−４の開口部８４と、分割領域７２−２の開口部８４とを分離する第２分離領域８８は、ウェル領域１１（およびゲートランナー５３）の上方に配置され、且つ、ウェル領域１１（およびゲートランナー５３）に沿ってＹ軸方向に延伸している。分割領域７２−２を横切る第２分離領域８８は、トランジスタ部７０およびダイオード部８０の上方に配置される。他の例では、全ての第２分離領域８８が、ウェル領域１１に沿って配置されてよい。これにより、開口部８４（すなわちボンディングパッド９８）により覆われるトランジスタ部７０およびダイオード部８０の面積を大きくできる。

幅Ｗｄｘ１は、分割領域７２−３および７２−４の開口部８４と、分割領域７２−２の開口部８４とを分離する第２分離領域８８のＸ軸方向の幅である。幅Ｗｄｘ２は、分割領域７２−２を横切る第２分離領域８８のＸ軸方向の幅である。幅Ｗｄｘ３は、分割領域７２−１の開口部８４と、分割領域７２−２の開口部８４とを分離する第２分離領域８８のＸ軸方向の幅である。

幅Ｗｄｙ１および幅Ｗｄｙ３は、複数の第１分離領域８６のうち、Ｙ軸方向において両端に配置された第１分離領域８６のＹ軸方向における幅である。幅Ｗｄｙ２は、複数の第１分離領域８６のうち、Ｙ軸方向において両端以外に配置された第１分離領域８６のＹ軸方向における幅である。幅Ｗｄｙ２は、複数の第１分離領域８６のうち、Ｙ軸方向における中央に配置された第１分離領域８６のＹ軸方向における幅であってもよい。

幅Ｗｄｘ１と幅Ｗｄｘ３は等しく、幅Ｗｄｘ１と幅Ｗｄｘ２は、異なっていてよい。図１ｅは、幅Ｗｄｘ１と幅Ｗｄｘ３が等しく、幅Ｗｄｘ１と幅Ｗｄｘ２が異なる一例である。幅Ｗｄｘ１、幅Ｗｄｘ２および幅Ｗｄｘ３は、全て等しくてもよく、一部または全てが異なっていてもよい。幅Ｗｄｘ１、幅Ｗｄｘ２および幅Ｗｄｘ３は、１００μｍ以上４００μｍ以下であってよい。

幅Ｗｄｙ１、幅Ｗｄｙ２および幅Ｗｄｙ３は、全て等しくてよい。図１ｃは、幅Ｗｄｙ１、幅Ｗｄｙ２および幅Ｗｄｙ３が全て等しい一例である。幅Ｗｄｙ１、幅Ｗｄｙ２および幅Ｗｄｙ３は、一部または全てが異なっていてもよい。幅Ｗｄｙ１と幅Ｗｄｙ３が等しく、幅Ｗｄｙ１と幅Ｗｄｙ２が異なっていてもよい。幅Ｗｄｙ１と幅Ｗｄｙ２が等しく、幅Ｗｄｙ１と幅Ｗｄｙ３が異なっていてもよい。幅Ｗｄｙ１、幅Ｗｄｙ２および幅Ｗｄｙ３は、１００μｍ以上４００μｍ以下であってよい。

幅Ｗｄｙ１、幅Ｗｄｙ２および幅Ｗｄｙ３は、配列方向におけるダイオード部８０の幅ＷＦよりも小さくてよい。幅Ｗｄｙ１、幅Ｗｄｙ２および幅Ｗｄｙ３が幅ＷＦよりも小さいことで、半導体基板１０の上面視において、第１分離領域８６のＹ軸方向における位置にかかわらず、ダイオード部８０のＹ軸方向における全体が、保護膜３６（第１分離領域８６）に覆われることがない。このため、ダイオード部８０の導通時や逆回復時といったダイオード部８０における発熱時の熱を、エミッタ電極５２に放熱しやすくなる。

第１分離領域８６は、トランジスタ部７０の上方に配置されてよい。第１分離領域８６は、ダイオード部８０の上方には配置されなくてよい。さらに、第１分離領域８６（すなわち保護膜３６）は、隣り合う開口部８４に挟まれていて、かつ当該保護膜３６が、トランジスタ部７０の上方に配置されてよく、さらに当該トランジスタ部７０は、隣接する２つのダイオード部８０に挟まれてよい。
第１分離領域８６のＹ軸方向における幅Ｗｄｙは、トランジスタ部７０のＹ軸方向における幅ＷＩよりも小さくてよい。第１分離領域８６のＹ軸方向における幅Ｗｄｙは、ダイオード部８０のＹ軸方向における幅ＷＦよりも小さくてよい。本例の半導体装置１００は、第１分離領域８６がトランジスタ部７０の上方に配置され、ダイオード部８０の上方に配置されないので、ダイオード部８０の逆回復時における熱を放出しやすくなる。

分割領域７２のそれぞれにおいて、半導体基板１０の上面視で、開口部８４とカソード領域８２とが重なる第１面積は、保護膜３６とカソード領域８２とが重なる第２面積よりも大きくてよい。第１面積が第２面積よりも大きいとは、第２面積がゼロの場合、すなわち、保護膜３６とカソード領域８２とが重なる領域が存在しない場合も含んでよい。また、保護膜３６とカソード領域８２とが重なる第２面積がゼロでない有限の値を持ってよく、その場合で、開口部８４とカソード領域８２とが重なる第１面積は、保護膜３６とカソード領域８２とが重なる第２面積よりも大きくてよい。開口部８４とカソード領域８２とが重なる面積は、保護膜３６とカソード領域８２とが重なる面積の５倍以上あってよく、２倍以上であってもよい。

図１ｅの例では、複数の分割領域７２のうちＸ軸方向において両端に配置された分割領域７２（分割領域７２−１、７２−３、７２−４）において、半導体基板１０の上面視で保護膜３６とカソード領域８２とは重ならず、開口部８４とカソード領域８２の全体とが重なっている。他の例では、これらの分割領域７２において、保護膜３６とカソード領域８２（またはダイオード部８０）とが配列方向において少なくとも部分的に重なっていてもよい。少なくとも１つの分割領域７２においては、半導体基板１０の上面視で、第２分離領域８８が、カソード領域８２と交差してよい。本例では、分割領域７２−２において第２分離領域８８がカソード領域８２と重なっている。

少なくとも１つの分割領域７２においては、保護膜３６とカソード領域８２とが重なる第２面積よりも、開口部８４とカソード領域８２とが重なる第１面積の方が大きい。第１面積は、第２面積の１０倍以上であってよく、２０倍以上であってもよい。

本例では、分割領域７２のそれぞれにおいて、開口部８４とカソード領域８２とが重なる第１面積が、保護膜３６とカソード領域８２とが重なる第２面積よりも大きい。このため、ダイオード部８０の逆回復時等において生じた熱を、ボンディングパッド９８等を介して放熱しやすくなる。

本例の半導体装置１００は、保護膜３６に設けられた複数の開口部８４のそれぞれに、ボンディングパッド９８が配置される。ボンディングパッド９８は、全ての開口部８４に設けられてよい。ボンディングパッド９８は、第１分離領域８６および第２分離領域８８により、ＸＹ平面内において分離されている。

少なくとも一つの分割領域７２の上方には、延伸方向（本例においてはＸ軸方向）に、ボンディングパッド９８が複数配置されてよい。本例においては、分割領域７２−２において、延伸方向（Ｘ軸方向）に沿ってボンディングパッド９８が複数配置されている。

少なくとも一つのダイオード部８０は、複数の開口部８４の下方に設けられてよい。つまり、延伸方向（Ｘ軸方向）に連続して形成された一つのダイオード部８０が、Ｘ軸方向に離散的に配置された二つ以上の開口部８４と重なって配置されてよい。本例においては、分割領域７２−２において、それぞれダイオード部８０が、Ｘ軸方向に沿って設けられた複数のボンディングパッド９８の下方に設けられる。なお、本例の分割領域７２−１、７２−３、７２−４においては、Ｘ軸方向において１つのダイオード部８０が１つのボンディングパッド９８と重なって設けられる。

配列方向（Ｙ軸方向）では、一つの開口部８４と重なって、一つ以上のダイオード部８０が設けられている。開口部８４の配列方向における端部は、ダイオード部８０とは重ならずに、トランジスタ部７０と重なる位置に設けられてよい。それぞれの開口部８４は、少なくとも一つのダイオード部８０の配列方向における幅全体を覆って配置されてよい。また、それぞれの分割領域７２において、配列方向に設けられた複数のダイオード部８０のそれぞれが、少なくとも部分的に開口部８４の下方に配置されてよい。

また、少なくとも一つの分割領域７２において、配列方向に離散的に設けられたダイオード部８０の個数は、配列方向に離散的に設けられた第１分離領域８６の個数より多くてよい。例えば、分割領域７２−１においては、ダイオード部８０は配列方向に８個設けられ、第１分離領域８６は配列方向に３個設けられている。全ての分割領域７２において、配列方向に離散的に設けられたダイオード部８０の個数は、配列方向に離散的に設けられた第１分離領域８６の個数より多くてよい。これにより、ダイオード部８０の逆回復時等における発熱を、半導体基板１０の上方に放熱しやすくなる。

図１ｅにおいて幅ＷＩは、トランジスタ部７０の配列方向（Ｙ軸方向）の幅である。幅ＷＦは、ダイオード部８０の配列方向の幅である。幅ＷＩは、幅ＷＦよりも大きくてよい。幅ＷＩは、幅ＷＦの２倍以上５倍以下であってよい。幅ＷＩは、一例として幅ＷＦの３倍である。

幅ＷＩは、１２００μｍ以上１８００μｍ以下であってよい。幅ＷＩは、一例として１５００μｍである。幅ＷＦは、１００μｍ以上９００μｍ以下であってよい。幅ＷＦは、一例として５００μｍである。

配列方向に配置されたトランジスタ部７０およびダイオード部８０の延伸方向の幅が同じであれば、幅ＷＩと幅ＷＦの比は、すべてのトランジスタ部７０およびすべてのダイオード部８０の面積比となる。すべてのトランジスタ部７０に対するすべてのダイオード部８０の面積比は、１／１２以上、１／２以下であってよい。

一方、トランジスタ部７０の内部に囲まれるようにダイオード部８０が配置される場合は、トランジスタ部７０に対するダイオード部８０の面積比と、幅ＷＩと幅ＷＦの比は異なることがある。このような場合も、すべてのトランジスタ部７０の面積に対するすべてのダイオード部８０の面積比が、１／１２以上、１／２以下であってよい。

図２は、半導体装置１００の他の例における上面を示す図である。本例の半導体装置１００は、保護膜３６に設けられた開口部８４の配置が、図１ａから図１ｅにおいて説明した例と相違する。開口部８４の配置に伴い、ボンディングパッド９８の配置、第１分離領域８６および第２分離領域８８の配置も、図１ａから図１ｅにおいて説明した例と相違する。他の構造は、図１ａから図１ｅにおいて説明した例と同様である。

本例では、分割領域７２−２に設けられた開口部８４の延伸方向（Ｘ軸方向）における幅が、他の分割領域７２に設けられた開口部８４の延伸方向における幅よりも小さい。分割領域７２−２に設けられたそれぞれの開口部８４の当該幅は同一であってよく、異なっていてもよい。それぞれの開口部８４の配列方向（Ｙ軸方向）における幅は、図１ａから図１ｅにおいて説明した例と同様である。また、分割領域７２−２に設けられた第２分離領域８８の延伸方向（Ｘ軸方向）における幅は、他の第２分離領域８８の幅よりも小さくてよい。

このような構成により、分割領域７２−２において、比較的に面積が小さい開口部８４およびボンディングパッド９８を配置できる。このため、比較的に面積が大きい分割領域７２−２における上述した圧力分布の偏りを更に分散でき、ボンディングパッド９８とはんだ部との接触面、および、はんだ部と電極用金属板との接触面の圧力分布を均一にすることができる。以上により、半導体装置１００の特性不良を抑制し、半導体装置１００の組立不良を減少させることができる。

図３は、比較例の半導体装置１５０の上面を示す図である。図３においては、半導体装置１００と同様の構造を有する構成要素に、半導体装置１００と同一の符号を付している。半導体装置１５０は、複数の開口部２８４が設けられた保護膜２３６を備える。また、半導体装置１５０は、ウェル領域１１に囲まれた複数の分割領域１７２を備える。

半導体装置１５０においては、一つの分割領域１７２に、一つの開口部２８４が設けられる。このため、トランジスタ部７０およびダイオード部８０の動作時の発熱によりボンディングパッドが熱膨張した場合、ボンディングパッドの上面に接するはんだ部、さらに、はんだ部の上面に接するパッケージの電極用金属板等との圧力分布に偏りが生じやすくなる。これに対して半導体装置１００は、一つの分割領域７２に、複数の開口部８４を設けるので、当該圧力分布をより均一にできる。

図４は、図１ｂにおける領域Ａの拡大図である。領域Ａは、Ｘ軸方向において活性領域１２０から外周端１４０までを含む領域である。領域Ａは、Ｙ軸方向に隣り合う２つのダイオード部８０の外周端１４０側の一部と、当該２つのダイオード部８０にＹ軸方向に挟まれるトランジスタ部７０の外周端１４０側の一部とを含む領域である。

本例の半導体装置１００は、半導体基板１０の内部に設けられ、且つ、半導体基板１０の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。

エミッタ電極５２およびゲート金属層５０と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図４では省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。

エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板１０の上面との間には、酸化膜等の絶縁膜が設けられる。

ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。ゲートランナー４８は、半導体基板１０の上面視でゲート金属層５０と重なって設けられてよい。ゲートランナー４８は、半導体基板１０の上面視で、活性領域１２０を囲んで設けられる周回状のゲート金属層５０と重なって、活性領域１２０を囲んで周回状に設けられてよい。

ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板１０の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。

本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで形成される。ゲートランナー４８と半導体基板１０の上面との間には、酸化膜等の絶縁膜が形成される。

ゲートトレンチ部４０の先端部において、ゲート導電部は半導体基板１０の上面側が露出している。ゲートトレンチ部４０は、ゲート導電部の当該露出した部分にて、ゲートランナー４８と接触する。

エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。バリアメタルに関しては後述する。また、エミッタ電極５２およびゲート金属層５０は、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。

１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０の上面に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。接続部分４１の少なくとも一部は、曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和することができる。本明細書では、ゲートトレンチ部４０のそれぞれの延伸部分３９を、一つのゲートトレンチ部４０として扱う場合がある。ゲートランナー４８は、ゲートトレンチ部４０の接続部分４１において、ゲート導電部と接続してよい。

本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０の上面においてＵ字形状を有してよい。即ち、本例のダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。

エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１１は、ゲート金属層５０が設けられる側の活性領域１２０の端部から、予め定められた範囲で形成される。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１１に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われてよい。

半導体基板１０の上面と平行な面内において、Ｙ軸方向には各トレンチ部に隣接してメサ部が設けられる。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分である。メサ部は、半導体基板１０の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。隣り合う２つのトレンチ部の延伸部分に挟まれる領域をメサ部としてよい。

トランジスタ部７０においては、各トレンチ部に隣接して第１メサ部６０が設けられる。境界部７１においては、隣り合うダミートレンチ部３０に挟まれた領域に第２メサ部６２が設けられる。ダイオード部８０においては、隣り合うダミートレンチ部３０に挟まれた領域に第３メサ部６４が設けられる。

第１メサ部６０、第２メサ部６２および第３メサ部６４のＸ軸方向における両端部には、一例として、半導体基板１０の上面に露出して、第２導電型のベース領域１４−ｅが設けられる。本例のベース領域１４は、一例としてＰ−型である。なお、図４は、当該ベース領域１４のＸ軸方向の一方の端部のみを示している。

第１メサ部６０の上面には、ゲートトレンチ部４０と接してエミッタ領域１２が設けられる。本例のエミッタ領域１２は第１導電型である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーピング濃度は、ドリフト領域のドーピング濃度よりも高い。

エミッタ領域１２は、第１メサ部６０を挟んでＸ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｙ軸方向に設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。

エミッタ領域１２は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、エミッタ領域１２がダミートレンチ部３０と接して設けられる。

第１メサ部６０の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。本例のコンタクト領域１５は、一例としてＰ＋型である。

第１メサ部６０において、エミッタ領域１２およびコンタクト領域１５は、ゲートトレンチ部４０の延伸方向に交互に設けられてよい。コンタクト領域１５は、第１メサ部６０を挟んでＸ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｙ軸方向に設けられてよい。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。

コンタクト領域１５は、ゲートトレンチ部４０と接してよく、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、一例として、コンタクト領域１５がダミートレンチ部３０およびゲートトレンチ部４０と接して設けられる。

第２メサ部６２の上面には、コンタクト領域１５が設けられる。一つの第２メサ部６２の上面に設けられるコンタクト領域１５の面積は、一つの第１メサ部６０の上面に設けられるコンタクト領域１５の面積よりも大きい。一つの第２メサ部６２の上面に設けられるコンタクト領域１５の面積は、一つの第３メサ部６４の上面に設けられるコンタクト領域１５の面積よりも大きくてよい。第２メサ部６２において、コンタクト領域１５はコンタクトホール５４の下方にも設けられている。

第２メサ部６２の上面におけるコンタクト領域１５は、第２メサ部６２のＸ軸方向における両端部に設けられるベース領域１４−ｅに挟まれる領域全体に設けられてよい。第２メサ部６２では、第１メサ部６０と比べてターンオフ時のキャリアの引き抜きを効果的に行う。

第３メサ部６４の上面には、Ｘ軸方向における両端部にコンタクト領域１５が設けられる。また、第３メサ部６４の上面において、第３メサ部６４のＸ軸方向における両端部に設けられるコンタクト領域１５に挟まれる領域には、ベース領域１４が設けられる。ベース領域１４は、Ｘ軸方向において当該コンタクト領域１５に挟まれる領域全体に設けられてよい。第３メサ部６４において、ベース領域１４は、コンタクトホール５４の下方にも設けられている。コンタクト領域１５は、コンタクトホール５４の下方にも設けられてよい。

第３メサ部６４には、コンタクト領域１５およびベース領域１４が、第３メサ部６４を挟む一方のダミートレンチ部３０から、他方のダミートレンチ部３０に渡って形成される。即ち、半導体基板１０の上面において、第３メサ部６４のＹ軸方向の幅と、第３メサ部６４に設けられたコンタクト領域１５またはベース領域１４のＹ軸方向の幅は、等しい。

第３メサ部６４には、エミッタ領域１２が形成されなくてよく、形成されてもよい。本例においては、第３メサ部６４にエミッタ領域１２が形成されない。

本例の半導体装置１００は、ダイオード部８０において、ダミートレンチ部３０が設けられる。隣接するダミートレンチ部３０のそれぞれの直線状の延伸部分２９は、接続部分３１で接続されてよい。第３メサ部６４は、それぞれのダミートレンチ部３０に挟まれる領域である。

ダイオード部８０は、半導体基板１０の下面側において、第１導電型のカソード領域８２を有する。本例のカソード領域８２は、一例としてＮ＋型である。図４に、半導体基板１０の上面視でカソード領域８２が設けられる領域を破線部で示している。ダイオード部８０は、カソード領域８２を半導体基板１０の上面に投影した領域であってよい。また、カソード領域８２が部分的に設けられた第３メサ部６４全体と、当該第３メサ部６４に隣接するダミートレンチ部３０とをダイオード部８０に含めてもよい。カソード領域８２を半導体基板１０の上面に投影した領域は、コンタクト領域１５からＸ軸方向正側に離れていてよい。

トランジスタ部７０は、Ｙ軸方向における両端において、半導体基板１０の下面側に設けられたコレクタ領域２２を有する。本例のコレクタ領域２２は、第２導電型である。本例のコレクタ領域２２は、一例としてＰ＋型である。コレクタ領域２２は、カソード領域８２に隣接して設けられてよい。

境界部７１を除くトランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。境界部７１を除くトランジスタ部７０において、コンタクトホール５４は、半導体基板１０の上面視で、第１メサ部６０のＸ軸方向最も負側に設けられるコンタクト領域１５の上方から、Ｘ軸方向の最も正側に設けられるコンタクト領域１５の上方まで、連続して設けられてよい。コンタクトホール５４は、半導体基板１０の上面視で、第１メサ部６０のＸ軸方向最も負側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。コンタクトホール５４は、半導体基板１０の上面視で、第１メサ部６０のＸ軸方向最も正側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。

境界部７１において、コンタクトホール５４は、コンタクト領域１５の上方に形成される。境界部７１において、コンタクトホール５４は、半導体基板１０の上面視で、第２メサ部６２に設けられるコンタクト領域１５の上方に、Ｘ軸方向に連続して設けられてよい。

ダイオード部８０において、コンタクトホール５４は、ベース領域１４およびコンタクト領域１５の上方に形成される。ダイオード部８０において、コンタクトホール５４は、半導体基板１０の上面視で、第３メサ部６４のＸ軸方向最も負側に設けられるコンタクト領域１５の上方から、Ｘ軸方向の最も正側に設けられるコンタクト領域１５の上方まで、連続して設けられてよい。コンタクトホール５４は、半導体基板１０の上面視で、第３メサ部６４のＸ軸方向負側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。コンタクトホール５４は、半導体基板１０の上面視で、第３メサ部６４のＸ軸方向正側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。

半導体基板１０の内部において、ベース領域１４の下方には第１導電型の蓄積領域１６が設けられてよい。蓄積領域１６とは、ドリフト領域よりもドーパントが高濃度に蓄積された領域である。即ち、蓄積領域１６のドーピング濃度は、ドリフト領域のドーピング濃度よりも高い。本例の蓄積領域１６は、一例としてＮ＋型である。蓄積領域１６を設けることで、キャリアの注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減することができる。図４において、蓄積領域１６が形成される範囲を破線で示している。蓄積領域１６は、半導体基板１０の上面視で、＋Ｘ軸方向の端のコンタクト領域１５とコンタクトホール５４とが重なる領域から、−Ｘ軸方向側に形成されてよい。

外周領域９０にはガードリング９３が設けられる。ガードリング９３は、第２導電型である。本例のガードリング９３は、一例としてＰ＋型である。ガードリング９３は、半導体基板１０の上面側の電界集中を緩和する。

ガードリング９３は、複数設けられてよい。本例においては、一例として、ガードリング９３−１、ガードリング９３−２およびガードリング９３−３の３つが設けられる。ガードリング９３は、半導体基板１０の上面視で活性領域１２０を囲って設けられる外周領域９０と重なって、周回状に設けられてよい。

図４において、保護膜３６と、開口部８４との境界位置を、一点鎖線で示している。保護膜３６は、ウェル領域１１よりも、エミッタ領域１２側まで設けられてよい。本例の保護膜３６は、Ｘ軸方向において少なくとも一つのエミッタ領域１２を覆っているが、他の例では、保護膜３６は、エミッタ領域１２と重ならない位置に設けられてもよい。本例の保護膜３６は、Ｘ軸方向において少なくとも一つのコンタクト領域１５を覆っているが、他の例では、保護膜３６は、コンタクト領域１５と重ならない位置に設けられてもよい。保護膜３６のＸ軸方向における端部は、ベース領域１４−ｅの上方に配置されてもよい。

また図４の例では、保護膜３６は、延伸方向（Ｘ軸方向）においてカソード領域８２と重なる位置まで設けられている。つまりカソード領域８２の延伸方向における外周端１４０側の端部は、上面視で保護膜３６の内部に位置してよい。他の例では、図１ａ等において模式的に示されているように保護膜３６は、カソード領域８２と重ならない位置に設けられてもよい。

図５は、図１ｂにおける領域Ｂの拡大図である。図５は、ゲートランナー５３のＸ軸方向における両側に設けられるトランジスタ部７０およびダイオード部８０の近傍を、拡大して示している。ゲートランナー５３のＸ軸方向の両側において、トランジスタ部７０およびダイオード部８０は、図４に示したゲートランナー４８の近傍と同様の構造を有する。例えば、ゲートトレンチ部４０の接続部分４１は、ゲートランナー５３と重なる位置に設けられている。

領域Ｂにおいて、ウェル領域１１は、ゲートランナー５３に沿って、Ｙ軸方向に延伸して設けられている。ゲートランナー５３は、ゲートトレンチ部４０の導電部と接続され、ゲートトレンチ部４０にゲート電圧を供給する。本例のゲートランナー５３は、活性領域１２０を囲んで設けられる周回状のゲートランナー４８と接続される。

保護膜３６および開口部８４のＸ軸方向における端部の位置は、図４における開口部８４と同様であってよい。つまり、保護膜３６は、ウェル領域１１よりも、エミッタ領域１２側まで設けられてよい。本例の保護膜３６は、Ｘ軸方向において少なくとも一つのエミッタ領域１２を覆っているが、他の例では、保護膜３６は、エミッタ領域１２と重ならない位置に設けられてもよい。本例の保護膜３６は、Ｘ軸方向において少なくとも一つのコンタクト領域１５を覆っているが、他の例では、保護膜３６は、コンタクト領域１５と重ならない位置に設けられてもよい。保護膜３６のＸ軸方向における端部は、ベース領域１４−ｅの上方に配置されてもよい。

保護膜３６および開口部８４のＹ軸方向における端部の位置は、トランジスタ部７０と重なる位置に設けられてよい。開口部８４のＹ軸方向における端部は、第２メサ部６２の上方に配置されてよく、第１メサ部６０の上方に配置されてよく、第２メサ部６２と第１メサ部６０との間のトレンチ部の上方に配置されてもよい。

図６ａは、図５におけるａ−ａ'断面の一例を示す図である。ａ−ａ'断面は、トランジスタ部７０においてＸ軸方向において隣り合う２つの開口部８４の一部と、２つの開口部８４の間に配置された第２分離領域８８を通るＸＺ面である。

半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８は、一例としてＮ−型である。ドリフト領域１８は、半導体基板１０において、他のドーピング領域が設けられずに残存した領域であってよい。

半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板または酸化ガリウム基板等であってもよい。本例の半導体基板１０はシリコン基板である。

ドリフト領域１８の下方には、第１導電型のバッファ領域２０が設けられてよい。本例のバッファ領域２０は、一例としてＮ＋型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。

バッファ領域２０の下方には、半導体基板１０の下面２３に露出してコレクタ領域２２が設けられる。下面２３にはコレクタ電極２４が設けられる。コレクタ電極２４は、金属等の導電材料で形成される。

ドリフト領域１８の上方には、半導体基板１０の上面２１に露出してウェル領域１１およびベース領域１４−ｅが設けられる。ウェル領域１１は、Ｘ軸方向において２つのベース領域１４−ｅに挟まれて設けられる。

ウェル領域１１の上方には、上面２１に接して層間絶縁膜３８が設けられる。層間絶縁膜３８のＸ軸方向の幅は、ウェル領域１１のＸ軸方向の幅よりも小さくてよい。

ウェル領域１１の上方には、上面２１から離間して、ゲートランナー５３が設けられる。ゲートランナー５３は、ＸＺ平面内において層間絶縁膜３８に囲まれるように設けられてよい。なお、ゲートランナー５３は、ウェル領域１１の内部にトレンチ形状に設けられてもよい。

層間絶縁膜３８のＸ軸方向における両側において、上面２１の上方にエミッタ電極５２が設けられる。エミッタ電極５２は、層間絶縁膜３８の上にも設けられてよい。

エミッタ電極５２の上方には、保護膜３６が設けられる。保護膜３６は、２つのエミッタ電極５２に挟まれた領域にも設けられてよい。

保護膜３６に設けられた開口部８４には、エミッタ電極５２の上面に接してボンディングパッド９８が配置される。開口部８４はエミッタ電極５２の上に設けられてよい。ボンディングパッド９８は、エミッタ電極５２の上面に、Ｎｉ（ニッケル）等の導電性金属をめっきすることにより形成されてよい。

ボンディングパッド９８の上面には、Ａｕ等の金属で形成された酸化防止膜２８が設けられてよい。酸化防止膜２８は、ボンディングパッド９８の酸化を防止する。酸化防止膜２８は、ボンディングパッド９８の上面に、Ａｕ等の金属をめっきすることにより形成されてよい。

幅ＷＥは、エミッタ電極５２のＺ軸方向の厚みである。幅Ｗｐは、エミッタ電極５２の上面に設けられた保護膜３６のＺ軸方向の厚みである。幅Ｗｍｋは、エミッタ電極５２の上面に設けられたボンディングパッド９８のＺ軸方向における厚みである。

保護膜３６をＸ軸方向に挟んで配置される２つのボンディングパッド９８のＺ軸方向の幅Ｗｍｋは、等しくてよい。それぞれの開口部８４に配置される全てのボンディングパッド９８のＺ軸方向の幅Ｗｍｋは、等しくてよい。他の例では、少なくとも一部のボンディングパッド９８のＺ軸方向の幅Ｗｍｋは、他のボンディングパッド９８の幅Ｗｍｋと異なっていてもよい。

幅ＷＥは、幅Ｗｐと等しくてよく、異なっていてもよい。幅Ｗｍｋは、幅Ｗｐよりも小さくてよい。幅ＷＥおよび幅Ｗｐは、２μｍ以上１０μｍ以下であってよい。幅ＷＥおよび幅Ｗｐは、一例として５μｍである。幅Ｗｍｋは、１μｍ以上８μｍ以下であってよい。幅Ｗｍｋは、一例として４μｍである。

なお、コレクタ電極２４の下方に、コレクタ電極２４の下面に接してめっき部１１０が設けられてよい。めっき部１１０のＺ軸方向の幅、即ち厚さは、ボンディングパッド９８の幅Ｗｍｋと等しくてもよい。

図６ｂは、図５におけるｂ−ｂ'断面の一例を示す図である。ｂ−ｂ'断面は、トランジスタ部７０におけるエミッタ領域１２を通過するＹＺ面である。本例の半導体装置１００は、ｂ−ｂ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、上面２１および層間絶縁膜３８の上面の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を介して、半導体基板１０と接続されてよい。コンタクトホール５４には、一つ以上のチタン膜および一つ以上の窒化チタン膜が積層されたバリアメタル２６が設けられてよい。また、コンタクトホール５４には、タングステンで形成されたプラグを設けてもよい。

半導体基板１０の上面２１には、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられる。各トレンチ部は、上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達して設けられている。

ゲートトレンチ部４０は、上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。即ち、ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。

ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。

ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、上面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。

ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えば、ダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、上面２１において層間絶縁膜３８により覆われる。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は下方側に凸の曲面状（断面においては曲線状）であってよい。

第１メサ部６０において、ドリフト領域１８の上方には、ゲートトレンチ部４０に接して蓄積領域１６が設けられてよい。蓄積領域１６とは、ドリフト領域１８よりもドーパントが高濃度に蓄積された領域である。蓄積領域１６を設けることで、キャリアの注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減することができる。

第１メサ部６０において、蓄積領域１６はダミートレンチ部３０に接していてよいが、離れていてもよい。図６ｂは、蓄積領域１６がダミートレンチ部３０と接して設けられる一例を示している。

第１メサ部６０には、上面２１に接して、且つ、ゲートトレンチ部４０と接して、エミッタ領域１２が設けられる。図５に示すように、第１メサ部６０には、Ｘ軸方向に沿って、エミッタ領域１２およびコンタクト領域１５とが交互に設けられてよい。

エミッタ電極５２の上面には、保護膜３６が設けられる。保護膜３６に設けられた開口部８４には、エミッタ電極５２の上面に接してボンディングパッド９８が配置される。ボンディングパッド９８の上面には、酸化防止膜２８が設けられてよい。ボンディングパッド９８は、一例としてニッケルメッキである。

図７は、本実施形態に係る半導体装置１００の上面の一例を示す図である。図７は、図１ａに示す半導体装置１００における保護膜３６の上方に設けられる、はんだ部９９を示している。図７においては、はんだ部９９に斜線のハッチングを付している。また図７においては保護膜３６のハッチングを省略している。また、分割領域７２の図示を省略している。また、半導体基板１０の上面視で開口部８４が設けられる位置を、一点鎖線部にて示している。

本例の半導体装置１００は、複数の開口部８４に配置されたボンディングパッド９８の上方に、複数のボンディングパッド９８を電気的に接続するはんだ部９９をさらに備える。はんだ部９９は、パッケージのエミッタ電極端子に接続する。パッケージのエミッタ電極端子は、例えばリードフレーム、所定の厚さに成形された銅やモリブデンなどの金属板であってよい。

本例においては、一例として、はんだ部９９は、半導体装置１００に設けられるボンディングパッド９８の全てを電気的に接続する。他の例では、半導体装置１００は複数のはんだ部９９を備えてもよい。それぞれのはんだ部９９は、一つ以上のボンディングパッド９８と接続する。半導体装置１００に設けられるボンディングパッド９８のそれぞれは、いずれかのはんだ部９９に接続されてよい。

端部Ｅは、複数の開口部８４のうちＹ軸方向における端に配置された開口部８４の、Ｙ軸方向の外周端１４０側の端部である。端部Ｅは、ボンディングパッド９８の端部であってもよい。ボンディングパッド９８がめっきにより形成される場合は、端部Ｅは、Ｙ軸方向の端に設けられるめっき部の端部であってよい。

端部Ｆは、複数の開口部８４のうちＸ軸方向における端に配置された開口部８４の、Ｘ軸方向の外周端１４０側の端部である。端部Ｆは、ボンディングパッド９８の端部であってもよい。ボンディングパッド９８がめっきにより形成される場合は、端部Ｆは、Ｘ軸方向の端に設けられるめっき部の端部であってよい。

端部Ｇは、はんだ部９９のＹ軸方向の端部である。端部Ｈは、はんだ部９９のＸ軸方向の端部である。

端部Ｇは、半導体基板１０の上面視で、端部Ｅと外周端１４０との間に配置されてよい。端部Ｈは、半導体基板１０の上面視で、端部Ｆと外周端１４０との間に配置されてよい。さらに、端部Ｇおよび端部Ｈは、エッジ終端領域の内端９５よりも内周側に配置されてよい。エッジ終端領域は、ガードリング、フィールドプレート、リサーフ等の耐圧構造が設けられた領域である。

端部Ｇが端部Ｅと外周端１４０との間に配置され、端部Ｈが端部Ｆと外周端１４０との間に配置されることで、はんだ部９９が下面２３側に設けられるめっき部１１０と接触しにくくなる。このため、はんだ部９９とめっき部１１０とのショートを防ぐことができる。また、エッジ終端領域は外周端１４０に向かって、エミッタ電極５２よりも高い電圧となる。そのため、はんだ部９９がエッジ終端領域よりも外周側にはみ出ると、放電のおそれがある。よってエッジ終端領域の内端９５よりもはんだ部９９を内周側に位置させることで、放電を抑制できる。

さらに、制御電極部１０２側の端部Ｈは、制御電極部１０２よりも内周側に位置してよい。制御電極部１０２はパッケージの各制御端子に接続する。そのため、はんだ部９９が制御電極部１０２に接触して短絡しないよう、はんだ部９９を制御電極部１０２より内周側に後退させて設けてよい。

図８ａは、図６ａに示した構造にはんだ部９９を加えて示す図である。図７において説明したように、本例のはんだ部９９は、保護膜３６およびボンディングパッド９８の上方に設けられる。

幅Ｗｈｄは、はんだ部９９のＺ軸方向の厚みである。幅Ｗｈｄは、幅Ｗｐの２０倍以上であってよく、１０倍以上であってよく、５倍以上であってもよい。

幅Ｗｈｄは、はんだ部９９のＸＹ平面内における異なる位置において、等しくてよい。即ち、はんだ部９９の厚さは、図７におけるはんだ部９９の全体にわたり、等しい厚さであってよい。

幅Ｗｈｄは、１００μｍ以上であってよく、５０μｍ以上であってよく、２５μｍ以上であってもよい。本例の幅Ｗｈｄは、一例として１００μｍである。

図８ｂは、図６ｂに示した構造にはんだ部９９を加えて示す図である。図７において説明したように、本例のはんだ部９９は、保護膜３６およびボンディングパッド９８の上方に設けられる。

なお、本例では半導体装置１００がトレンチ型ゲートの場合を説明したが、ゲート電極およびチャネルが上面２１と平行な方向に設けられるプレーナ型ゲートの半導体装置の場合においても、本例と同様の効果を得ることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２６・・・バリアメタル、２８・・・酸化防止膜、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３６・・・保護膜、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５３・・・ゲートランナー、５４・・・コンタクトホール、５５・・・ゲートパッド、５６・・・コンタクトホール、５７・・・ケルビンパッド、５８・・・電流センスパッド、５９・・・電流センス部、６０・・・第１メサ部、６２・・・第２メサ部、６４・・・第３メサ部、７０・・・トランジスタ部、７１・・・境界部、７２・・・分割領域、７８・・・温度センス部、８０・・・ダイオード部、８２・・・カソード領域、８４・・・開口部、８６・・・第１分離領域、８８・・・第２分離領域、８９・・・配線、９０・・・外周領域、９１・・・配線、９２・・・温度センス配線、９３・・・ガードリング、９３−１・・・ガードリング、９３−２・・・ガードリング、９３−３・・・ガードリング、９４・・・温度測定用パッド、９５・・・内端、９６・・・検知部、９８・・・ボンディングパッド、９９・・・はんだ部、１００・・・半導体装置、１０１・・・破線部、１０２・・・制御電極部、１１０・・・めっき部、１２０・・・活性領域、１４０・・・外周端、１５０・・・半導体装置、１７２・・・分割領域、２００・・・半導体装置、２３６・・・保護膜、２８４・・・開口

Claims (14)

1. 半導体基板と、
   前記半導体基板の上面に接して設けられたウェル領域と、
   前記半導体基板の上面および下面の間で電流が流れる活性領域と、
   前記活性領域に設けられたトランジスタ部と、
   前記活性領域に設けられ、前記半導体基板の上面視で予め定められた配列方向に沿って前記トランジスタ部に隣接して配列されたダイオード部と、
   前記活性領域の上方に設けられた保護膜と、
   を備え、
   前記保護膜には、上面視において前記ウェル領域に挟まれた領域において複数の開口部が設けられており、 少なくとも一つの開口部が、前記トランジスタ部および前記ダイオード部の両方の上方に設けられた、
   半導体装置。
2. 前記活性領域は、前記ウェル領域に囲まれた分割領域を複数有し、
   少なくとも一つの前記分割領域の上方に、２つ以上の前記開口部が設けられた、
   請求項１に記載の半導体装置。
3. 前記ダイオード部は、前記半導体基板の下面に接して設けられた第１導電型のカソード領域を有し、
   複数の前記分割領域のそれぞれにおいて、前記開口部と前記カソード領域とが重なる面積が、前記保護膜と前記カソード領域とが重なる面積よりも大きい、請求項２に記載の半導体装置。
4. 少なくとも一つの前記分割領域の上方に、前記配列方向と直交する延伸方向に前記開口部が複数配置された、請求項２または３に記載の半導体装置。
5. 少なくとも一つの前記ダイオード部が、前記延伸方向において、２つ以上の前記開口部に渡って連続して設けられている、請求項４に記載の半導体装置。
6. 前記トランジスタ部にゲート電圧を供給するゲートランナー部をさらに備え、
   前記半導体基板の上面視で、少なくとも一つの前記分割領域は、前記ゲートランナー部に挟まれて配置されている
   請求項２または５に記載の半導体装置。
7. 前記活性領域の上方に設けられた温度センス配線をさらに備え、
   少なくとも一つの前記分割領域は、前記ゲートランナー部および前記温度センス配線の少なくともいずれかに挟まれて配置されている
   請求項６に記載の半導体装置。
8. 前記開口部の前記配列方向における端部が、前記トランジスタ部の上方に配置されている
   請求項１から７のいずれか一項に記載の半導体装置。
9. 前記保護膜は、前記配列方向において隣り合う２つの前記開口部の間に、前記開口部を分離する第１分離領域を有し、
   前記第１分離領域は、前記トランジスタ部の上方に配置されており、且つ、前記配列方向において前記第１分離領域の幅は、前記トランジスタ部の幅よりも小さい
   請求項８に記載の半導体装置。
10. 少なくとも一つの前記ダイオード部の、前記配列方向における少なくとも一部の上方に、前記保護膜が配置された、
    請求項１から７のいずれか一項に記載の半導体装置。
11. 前記保護膜は、前記配列方向において隣り合う２つの前記開口部の間に、前記開口部を分離する第１分離領域を有し、
    前記配列方向において前記第１分離領域の幅は、前記ダイオード部の幅よりも小さい
    請求項１から１０のいずれか一項に記載の半導体装置。
12. それぞれの前記開口部に配置されたボンディングパッドを更に備える
    請求項１から１１のいずれか一項に記載の半導体装置。
13. 複数の前記ボンディングパッドの上方に、複数の前記ボンディングパッドを電気的に接続するはんだ部をさらに備えた、請求項１２に記載の半導体装置。
14. 前記半導体基板の上面視で、前記はんだ部の端部が、前記ボンディングパッドの端部と、前記半導体基板の外周端との間に配置された、請求項１３に記載の半導体装置。

Images