JP2019145753A - 半導体装置、受信機及び半導体装置の製造方法 - Google Patents

半導体装置、受信機及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2019145753A
JP2019145753A JP2018031223A JP2018031223A JP2019145753A JP 2019145753 A JP2019145753 A JP 2019145753A JP 2018031223 A JP2018031223 A JP 2018031223A JP 2018031223 A JP2018031223 A JP 2018031223A JP 2019145753 A JP2019145753 A JP 2019145753A
Authority
JP
Japan
Prior art keywords
semiconductor
region
gate electrode
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018031223A
Other languages
English (en)
Other versions
JP7027949B2 (ja
Inventor
高橋　剛
Takeshi Takahashi
剛 高橋
研一 河口
Kenichi Kawaguchi
研一 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018031223A priority Critical patent/JP7027949B2/ja
Priority to US16/263,515 priority patent/US10784368B2/en
Publication of JP2019145753A publication Critical patent/JP2019145753A/ja
Application granted granted Critical
Publication of JP7027949B2 publication Critical patent/JP7027949B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体ナノワイヤを用いた半導体装置において、高周波特性を向上させる。【解決手段】化合物半導体により形成された半導体基板と、前記半導体基板の基板面より上方に延びる化合物半導体の半導体ナノワイヤにより形成された第１の半導体部と、前記第１の半導体部の側面の周囲に形成された第２の半導体部と、前記第２の半導体部の周囲に形成されたゲート電極と、前記第１の半導体部の一方の端部に接続されるドレイン電極と、前記第１の半導体部の他方の端部に接続されるソース電極と、を有し、前記第２の半導体部は、前記第１の半導体部とは異なる半導体材料により形成されていることを特徴とする半導体装置により上記課題を解決する。【選択図】図５

Description

本発明は、半導体装置、受信機及び半導体装置の製造方法に関する。
無線通に用いられる通常の電界効果トランジスタ（ＦＥＴ：Field effect transistor）であるＨＥＭＴ（High Electron Mobility Transistor）は、基板の上に、膜状の電子走行層、電子供給層が順に積層されている構造のものである。近年は、小型化や高速動作を可能にした構造の半導体ナノワイヤを用いたナノワイヤ型ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）が開示されている。このようなナノワイヤ型ＭＯＳＦＥＴでは、チャネルのピンチオフ特性が良好となり、半導体装置の特性を向上させることができる。
特表２０１０−５０３９８１号公報 特開２０１１−２３８９０９号公報
Sofia Johansson，Elvedin Memisevic，Lars-Erik Wernersson，and Erik Lind，"High-Frequency Gate-All-Around Vertical InAs Nanowire MOSFETs on Si Substrates"IEEE ELECTRON DEVICE LETTERS，VOL．35，NO．5，MAY 2014
このような、半導体ナノワイヤを用いた半導体装置においては、より高速動作が可能で、高周波特性が良好なものが求められている。
本実施の形態の一観点によれば、化合物半導体により形成された半導体基板と、前記半導体基板の基板面より上方に延びる化合物半導体の半導体ナノワイヤにより形成された第１の半導体部と、前記第１の半導体部の側面の周囲に形成された第２の半導体部と、前記第２の半導体部の周囲に形成されたゲート電極と、前記第１の半導体部の一方の端部に接続されるドレイン電極と、前記第１の半導体部の他方の端部に接続されるソース電極と、を有し、前記第２の半導体部は、前記第１の半導体部とは異なる半導体材料により形成されていることを特徴とする。
開示の半導体デバイスによれば、半導体ナノワイヤを用いた半導体装置において、高周波特性を向上させることができる。
半導体ナノワイヤを用いた半導体装置の構造図 半導体ナノワイヤを用いた半導体装置の説明図 第１の実施の形態における半導体装置の構造図（１） 第１の実施の形態における半導体装置の構造図（２） 第１の実施の形態における半導体装置の構造図（３） 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置の製造方法の工程図（３） 第１の実施の形態における半導体装置の製造方法の工程図（４） 第１の実施の形態における半導体装置の製造方法の工程図（５） 第１の実施の形態における半導体装置の製造方法の工程図（６） 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の製造方法の工程図（３） 第２の実施の形態における半導体装置の製造方法の工程図（４） 第２の実施の形態における半導体装置の製造方法の工程図（５） 第２の実施の形態における半導体装置の製造方法の工程図（６） 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の製造方法の工程図（３） 第３の実施の形態における半導体装置の製造方法の工程図（４） 第３の実施の形態における半導体装置の製造方法の工程図（５） 第３の実施の形態における半導体装置の製造方法の工程図（６） 第４の実施の形態における半導体装置の構造図 第４の実施の形態における半導体装置の製造方法の工程図（１） 第４の実施の形態における半導体装置の製造方法の工程図（２） 第４の実施の形態における半導体装置の製造方法の工程図（３） 第４の実施の形態における半導体装置の製造方法の工程図（４） 第４の実施の形態における半導体装置の製造方法の工程図（５） 第４の実施の形態における半導体装置の製造方法の工程図（６） 第４の実施の形態における半導体装置の製造方法の工程図（７） 第５の実施の形態における電波受信機の説明図
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、半導体ナノワイヤを用いたＭＯＳＦＥＴについて、図１に基づき説明する。図１に示される半導体ナノワイヤを用いたＭＯＳＦＥＴは、半導体基板９１０の上に、導電性半導体層９１１が形成されており、導電性半導体層９１１の上には、導電性半導体層９１１の面に略垂直に延びる半導体ナノワイヤ９２０が形成されている。図２に示されるように、半導体ナノワイヤ９２０の側面の周囲には、Ｌｏｗ−ｋ材料により絶縁膜９２１が形成されており、半導体ナノワイヤ９２０の側面の周囲を覆っている。また、導電性半導体層９１１の上の半導体ナノワイヤ９２０が形成されている領域を除く領域には、絶縁膜９１２、絶縁膜９２１、層間絶縁膜９１３、ゲート電極９３１、層間絶縁膜９１４が積層されている。半導体ナノワイヤ９２０は、半導体基板９１０側の一方の端部９２０ａは、導電性半導体層９１１と電気的に接続されており、導電性半導体層９１１の上には、ソース電極９３２が形成されている。また、半導体ナノワイヤ９２０の他方の端部９２０ｂには、ドレイン電極９３３が形成されている。
図１に示される半導体ナノワイヤを用いたＭＯＳＦＥＴでは、ゲート電極９３１に電圧を印加することにより、ソース電極９３２とドレイン電極９３３との間を流れる電流を制御することができる。図１に示される半導体ナノワイヤを用いたＭＯＳＦＥＴでは、半導体ナノワイヤ９２０において、ゲート電極９３１の近傍の部分から導電性半導体層９１１と接している部分までの領域９２０ｃにおける抵抗（ソース抵抗）が高く、高速動作には限界があった。即ち、良好な高周波特性を得ることができなかった。
このため、半導体ナノワイヤを用いた半導体装置において、高周波特性が良好なものが求められていた。
（半導体装置）
次に、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、半導体ナノワイヤを用いたＨＥＭＴ構造の半導体装置である。半導体装置をＨＥＭＴ構造にすることにより、半導体ナノワイヤを用いた半導体装置の高速動作を可能とし、良好な高周波特性を得ることができる。
具体的には、本実施の形態における半導体装置は、図３に示されるように、半導体基板１０の上に、導電性半導体層１１が形成されている。また、導電性半導体層１１の上には、半導体基板１０の基板面に対し略垂直に延びる半導体ナノワイヤにより電子走行部２１が形成されている。半導体ナノワイヤにより形成されている電子走行部２１の側面の周囲には、半導体ナノワイヤの側面の周囲を覆うように、電子供給部２２が形成されている。
また、導電性半導体層１１の上において、電子走行部２１及び電子供給部２２が形成されている領域を除く領域には、絶縁膜１２、ゲート電極層３０、層間絶縁膜１３等が積層されている。電子走行部２１の他方の端部２１ｂの上にはソース電極３２が形成されている。半導体ナノワイヤにより形成されている電子走行部２１において、ドレイン電極３３側となる一方の端部２１ａは、導電性半導体層１１と電気的に接続されており、他方の端部２１ｂは、ソース電極３２と電気的に接続されている。導電性半導体層１１の上には、ドレイン電極３３が形成されている。
本実施の形態における半導体装置は、電子走行部２１は、ｉ−ＩｎＡｓの半導体ナノワイヤにより形成されており、電子走行部２１の側面の周囲に形成されている電子供給部２２は、ｎ−ＩｎＡｌＡｓにより形成されている。これにより、電子走行部２１における電子走行部２１と電子供給部２２との界面近傍には電子ガスが生成され、ゲート電極層３０とソース電極３２との間の抵抗を低くすることができるため、高速動作が可能となり、良好な高周波特性を得ることができる。本実施の形態においては、半導体ナノワイヤにより形成されている電子走行部２１の直径は２０ｎｍ〜２００ｎｍ、例えば、約１００ｎｍであり、電子供給部２２の厚さは５ｎｍ〜３０ｎｍである。また、電子供給部２２を形成しているｎ−ＩｎＡｌＡｓには、不純物元素としてＳｉが１×１０１８〜２×１０１９ｃｍ−３の濃度となるようにドープされている
尚、本実施の形態における半導体装置は、電子走行部２１は、ＩｎＡｓの他、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＧａＳｂ等のＩｎを含む化合物半導体により形成してもよい。また、電子供給部２２を形成しているＩｎを含むＩｎＡｌＡｓは、ＩｎＡｓと格子定数が近いため、電子走行部２１を形成している材料と格子整合が取りやすく好ましい。
本実施の形態における半導体装置は、図４に示すように、電子供給部２２における太さが領域ごとに異なるものであってもよい。具体的には、ゲート電極層３０と接する領域２２ｃ及びゲート電極層３０の下端よりドレイン電極３３側の一方の端部２２ａまでの領域２２ｄよりも、ゲート電極層３０の上端よりソース電極３２側の他方の端部２２ｂまでの領域２２ｅが太く形成されていてもよい。電子供給部２２において、ゲート電極層３０の上端よりソース電極３２側の領域２２ｅを他の領域よりも太くすることにより、この領域２２ｅに対応する領域の電子走行部２１に生成される電子ガスの密度を他の領域よりも、高くすることができる。これにより、この領域の抵抗、即ち、ソース抵抗を低くすることができ、良好な高周波特性を得ることができる。
また、図４に示される半導体装置は、電子供給部２２におけるゲート電極層３０と接する領域２２ｃの太さは、ゲート電極層３０の上端よりソース電極３２側の領域２２ｅよりも、細い所定の太さで形成されている。これにより、ゲート電極層３０に印加される電圧による制御を良好に行うことができる。また、ゲート電極層３０の下端よりドレイン電極３３側の領域２２ｄの太さをゲート電極層３０の上端よりソース電極３２側の領域２２ｅよりも、細くすることにより、ドレインコンダクタンスを低減することができる。
更に、本実施の形態における半導体装置は、図５に示されるように、ゲート電極層３０の下端よりドレイン電極３３側の領域２２ｄは、ゲート電極層３０と接する領域２２ｃよりも、細く形成してもよい。即ち、ゲート電極層３０と接する領域２２ｃは、ゲート電極層３０の上端よりソース電極３２側の領域２２ｅよりも細く形成され、ゲート電極層３０の下端よりドレイン電極３３側の領域２２ｄは、ゲート電極層３０と接する領域２２ｃよりも細く形成してもよい。これにより、より一層、ドレインコンダクタンスを低減することができる。
また、本実施の形態における半導体装置においては、ゲート電極層３０の膜厚がゲート長となるため、ゲート電極層３０の膜厚の制御により容易にゲート長を短くすることができる。このようにゲート長を短くすることにより、良好な高周波特性を得ることができる。
また、本実施の形態における半導体装置は、ソース電極とドレイン電極との配置を入れ換えたものであってもよい。この場合、電子供給部２２は、ソース電極側が、ドレイン電極側よりも、太く形成してもよい。尚、本願においては、電子走行部２１等を第１の半導体部と記載し、電子供給部２２を第２の半導体部と記載する場合がある。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図６〜図１１に基づき説明する。この説明では、図５に示される構造の半導体装置の製造方法について説明するが、便宜上、図５に示される半導体装置とは細部において異なっている部分が存在している。また、この半導体装置の製造方法は、本実施の形態における他の構造の半導体装置にも適用可能である。
最初に、図６（ａ）に示すように、半導体基板１０の上に、導電性半導体層１１をＭＯＣＶＤ（metal organic chemical vapor deposition）によるエピタキシャル成長により形成する。半導体基板１０には、不純物元素がドープされていない半絶縁性（ＳＩ：semi-insulating）−ＧａＡｓ（１１１）Ｂ基板が用いられている。また、導電性半導体層１１は、膜厚が２００ｎｍのｎ＋−ＧａＡｓ膜により形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドープされている。尚、導電性半導体層１１であるｎ＋−ＧａＡｓ膜を成膜する際には、Ｇａの原料ガスとしてＴＭＧａ（トリメチルガリウム）、Ａｓの原料ガスとしてＡｓＨ３（アルシン）、不純物元素となるＳｉの原料ガスとしてＳｉＨ４（シラン）が供給される。
次に、図６（ｂ）に示すように、導電性半導体層１１の上に、絶縁膜１２、金属膜３０ａを順に形成する。絶縁膜１２は、プラズマＣＶＤ（Chemical Vapor Deposition）により膜厚が約３００ｎｍのＳｉＯ２膜を成膜することにより形成する。金属膜３０ａは、スパッタリングにより膜厚が約５０ｎｍのＷ膜を成膜することにより形成する。金属膜３０ａは後述するゲート電極層３０を形成するためのものであり、Ｗ以外には、Ｔａ、Ｔｉ等の比較的融点の高い金属材料が好ましい。
次に、図７（ａ）に示すように、金属膜３０ａを加工することによりゲート電極層３０を形成する。具体的には、金属膜３０ａの上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極層３０が形成される領域に不図示のレジストパターンを形成する。露光装置には、ＥＢ（Electron Beam：電子ビーム）露光装置等が用いられる。この後、ＲＩＥ（Reactive Ion Etching）等のドライエッチングにより、レジストパターンの形成されていない領域の金属膜３０ａを除去する。これにより、残存する金属膜３０ａにより、中央部分に直径が約１００ｎｍの開口部３０ｂを有するゲート電極層３０を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
次に、図７（ｂ）に示すように、ゲート電極層３０の開口部３０ｂにおいて、絶縁膜１２に開口部１２ａを形成する。具体的には、ゲート電極層３０及び絶縁膜１２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、開口部１２ａが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域の絶縁膜１２を除去することにより、開口部１２ａを形成する。このように形成される開口部１２ａは、直径が約８０ｎｍである。不図示のレジストパターンは、そのまま残す。
次に、図８（ａ）に示すように、絶縁膜１２の開口部１２ａの導電性半導体層１１の上に、触媒層５０を形成する。具体的には、不図示のレジストパターンに真空蒸着により膜厚が３０ｎｍのＡｕ膜を成膜し、有機溶剤に浸漬させることにより、レジストパターンの上に成膜されたＡｕ膜をレジストパターンとともに、リフトオフにより除去する。これにより、導電性半導体層１１の上に残存するＡｕ膜により触媒層５０が形成される。このように形成される触媒層５０は、半導体ナノワイヤの成長触媒となるものであり、触媒層５０の大きさは、絶縁膜１２の開口部１２ａの大きさよりも小さい。
次に、図８（ｂ）に示すように、電子走行部２１となるｉ−ＩｎＡｓにより形成される半導体ナノワイヤを例えばＭＯＣＶＤにより、導電性半導体層１１の上に、半導体基板１０の基板面に対し略垂直に成長させることにより形成する。電子走行部２１となる半導体ナノワイヤを成長させる際の成長温度は、約４５０℃であり、ＶＬＳ（Vapor-Liquid-Solid）モード成長により、長さが１μｍの半導体ナノワイヤを形成する。電子走行部２１となるｉ−ＩｎＡｓにより形成される半導体ナノワイヤを形成する際には、例えば、Ｉｎの原料ガスとしてＴＭＩｎ、Ａｓの原料ガスとしてＡｓＨ３が供給される。尚、電子走行部２１となる半導体ナノワイヤは、ｉ−ＩｎＧａＡｓにより形成してもよい。
次に、図９（ａ）に示すように、電子走行部２１の周囲に電子供給部２２を形成する。具体的には、成長温度を約３８０℃に下げて、電子走行部２１となる半導体ナノワイヤの側面の周囲に、ｎ−ＩｎＡｌＡｓを結晶成長させることにより、電子供給部２２を形成する。本実施の形態においては、成長温度が比較的高温の約４５０℃の場合には、半導体基板１０の基板面に対し略垂直に化合物半導体の結晶が結晶成長し、半導体ナノワイヤが形成される。一方、成長温度が比較的低温の約３８０℃の場合には、半導体ナノワイヤの側面に化合物半導体結晶が結晶成長する。即ち、半導体基板１０の基板面に対し略平行に化合物半導体結晶が結晶成長する。従って、電子走行部２１となる半導体ナノワイヤの側面の周囲に、ｎ−ＩｎＡｌＡｓにより電子供給部２２が形成される。ｎ−ＩｎＡｌＡｓにより電子供給部２２を形成する際には、例えば、Ｉｎの原料ガスとしてＴＭＩｎ、Ａｌの原料ガスとしてＴＭＡｌ（トリメチルアルミニウム）、Ａｓの原料ガスとしてＡｓＨ３、不純物元素となるＳｉの原料ガスとしてＳｉＨ４が供給される。
このように形成される電子供給部２２により、電子走行部２１を形成している半導体ナノワイヤと絶縁膜１２との間、半導体ナノワイヤとゲート電極層３０との間は埋められ、絶縁膜１２やゲート電極層３０が形成されていない領域では、更に成長する。これにより、電子供給部２２は、絶縁膜１２により規制されるゲート電極層３０よりドレイン電極３３側の領域２２ｄよりも、ゲート電極層３０により規制されるゲート電極層３０と接する領域２２ｃが太く形成される。また、ゲート電極層３０により規制されるゲート電極層３０と接する領域２２ｃよりも、規制するものが存在しないゲート電極層３０よりソース電極３２側の領域２２ｅが太く形成される。
次に、図９（ｂ）に示すように、導電性半導体層１１の上にドレイン電極３３を形成する。具体的には、絶縁膜１２、ゲート電極層３０、電子供給部２２、触媒層５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングにより、レジストパターンの開口部における絶縁膜１２を除去し、導電性半導体層１１の表面を露出させる。この後、真空蒸着によりＡｕＧｅ／Ａｕにより形成される金属積層膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、導電性半導体層１１の上に残存している積層金属膜によりドレイン電極３３が形成される。この際形成される金属積層膜は、膜厚が２０ｎｍのＡｕＧｅ膜と膜厚が４００ｎｍのＡｕ膜が積層されている膜である。この後、熱処理を行うことにより、オーミックコンタクトさせる。
次に、図１０（ａ）に示すように、ゲート電極層３０の上にゲート電極３１を形成する。具体的には、絶縁膜１２、ゲート電極層３０、電子供給部２２、触媒層５０、ドレイン電極３３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着により、Ｔｉ／Ｐｔ／Ａｕにより形成される金属積層膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、ゲート電極層３０の上に残存している積層金属膜によりゲート電極３１が形成される。この際形成される金属積層膜は、膜厚が１０ｎｍのＴｉ膜、膜厚が３０ｎｍのＰｔ膜、膜厚が３００ｎｍのＡｕ膜が積層されている膜である。
次に、図１０（ｂ）に示すように、絶縁膜１２、ゲート電極層３０、電子供給部２２、触媒層５０、ドレイン電極３３、ゲート電極３１を覆う層間絶縁膜１３を形成する。具体的には、スピンコーターによりＢＣＢ（ベンゾシクロブテン）等を塗布した後、加熱し熱硬化させることにより、層間絶縁膜１３を形成する。
次に、図１１（ａ）に示すように、層間絶縁膜１３をエッチバックすることにより、電子供給部２２、触媒層５０を露出させる。具体的には、フッ素を含むガスを用いてＲＩＥにより層間絶縁膜１３を表面よりエッチバックすることにより、電子供給部２２、触媒層５０を露出させる。
次に、図１１（ｂ）に示すように、電子走行部２１及び電子供給部２２の上にソース電極３２を形成する。具体的には、層間絶縁膜１３、電子供給部２２及び触媒層５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着等によりＡｕ膜を成膜し、有機溶剤に浸漬させることにより、レジストパターンの上に成膜されているＡｕ膜を、レジストパターンとともに、リフトオフにより除去する。これにより、電子走行部２１及び電子供給部２２の上となる電子走行部２１の他方の端部２１ｂ及び電子供給部２２の他方の端部２２ｂの上に、ソース電極３２を形成する。尚、触媒層５０は成膜されたＡｕ膜と一体化しソース電極３２の一部となる。また、ソース電極３２は、メッキ等により形成してもよい。また、ＡｕのかわりにＴｉ／Ｐｔ／Ａｕ、ＡｕＧｅ／Ａｕなど、ｉ−ＩｎＡｓ層２１にオーミックが形成できる電極を用いてもよい。
尚、本願においては、ゲート電極層３０をゲート電極と記載する場合があり、ゲート電極層３０とゲート電極３１により形成されるものをゲート電極と記載する場合がある。
以上の工程により、本実施の形態における半導体装置を製造することができる。
〔第２の実施の形態〕
次に、第２の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、半導体ナノワイヤを用いたＨＥＭＴ構造の半導体装置であり、電子走行部を形成している半導体ナノワイヤが２種類の異なる材料により形成されている構造のものである。
具体的には、本実施の形態における半導体装置は、図１２に示されるように、半導体基板１０の上に形成された導電性半導体層１１の上に、半導体基板１０の基板面に対し略垂直に延びる半導体ナノワイヤにより電子走行部１２０が形成されている。半導体ナノワイヤにより形成されている電子走行部１２０の側面の周囲には、半導体ナノワイヤの側面の周囲を覆うように、電子供給部２２が形成されている。
また、導電性半導体層１１の上の電子走行部１２０及び電子供給部２２が形成されている領域を除く領域には、絶縁膜１２、ゲート電極層３０、層間絶縁膜１３等が積層されている。電子走行部１２０及び電子供給部２２の上には、ソース電極３２が形成されている。
半導体ナノワイヤにより形成されている電子走行部１２０は、ドレイン電極３３側の第１の領域１２１とソース電極３２側の第２の領域１２２とにより形成されており、半導体ナノワイヤの中央近傍において、第１の領域１２１と第２の領域１２２とが接続されている。電子走行部１２０において、ドレイン電極３３側となる一方の端部１２０ａは、導電性半導体層１１と電気的に接続されており、他方の端部１２０ｂは、ソース電極３２と電気的に接続されている。従って、電子走行部１２０の第１の領域１２１の端部となる一方の端部１２０ａは、導電性半導体層１１を介しドレイン電極３３と電気的に接続されており、第２の領域１２２の端部となる他方の端部１２０ｂは、ソース電極３２と接続されている。
電子走行部１２０における第１の領域１２１は、電子供給部２２がゲート電極層３０と接する領域及びゲート電極層３０よりドレイン電極３３側の領域に対応する領域であり、ｉ−ＩｎＳｂにより形成されている。第２の領域１２２は、ゲート電極層３０よりソース電極３２側の領域に対応する領域であり、ｉ−ＩｎＡｓにより形成されている。電子走行部１２０において、電子供給部２２がゲート電極層３０と接する領域に対応する領域をＩｎＡｓよりも、バンドギャップの狭いＩｎＳｂにより形成することにより、ゲート電極層３０における電圧による制御を高速化させることができる。これにより、半導体装置の高周波特性の向上を図ることができる。
本実施の形態においては、半導体ナノワイヤにより形成されている電子走行部１２０の直径は２０ｎｍ〜２００ｎｍ、例えば、約１００ｎｍである。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について図１３〜図１８に基づき説明する。
最初に、図１３（ａ）に示すように、半導体基板１０の上に、導電性半導体層１１をＭＯＣＶＤによるエピタキシャル成長により形成する。
次に、図１３（ｂ）に示すように、導電性半導体層１１の上に、絶縁膜１２、金属膜３０ａを順に形成する。
次に、図１４（ａ）に示すように、金属膜３０ａを加工することにより、開口部３０ｂを有するゲート電極層３０を形成する。
次に、図１４（ｂ）に示すように、ゲート電極層３０の開口部３０ｂにおいて、絶縁膜１２に開口部１２ａを形成する。
次に、図１５（ａ）に示すように、絶縁膜１２の開口部１２ａの導電性半導体層１１の上に、触媒層５０を形成する。
次に、図１５（ｂ）に示すように、電子走行部１２０となる半導体ナノワイヤを例えばＭＯＣＶＤにより、導電性半導体層１１の上に、半導体基板１０の基板面に対し略垂直に成長させることにより形成する。電子走行部１２０となる半導体ナノワイヤを成長させる際の成長温度は約４５０℃であり、ＶＬＳモード成長により長さが１μｍの半導体ナノワイヤを形成する。電子走行部１２０は、最初に、ｉ−ＩｎＳｂにより第１の領域１２１となる半導体ナノワイヤを形成し、続けて、ｉ−ＩｎＡｓにより第２の領域１２２となる半導体ナノワイヤを形成する。
第１の領域１２１となるｉ−ＩｎＳｂの半導体ナノワイヤを形成する際の原料には、例えば、ＴＭＩｎ、ＴＭＳｂ（トリメチルアンチモン）が用いられる。第２の領域１２２となるｉ−ＩｎＡｓの半導体ナノワイヤを形成する際の原料には、例えば、ＴＭＩｎ、ＡｓＨ３が用いられる。尚、電子走行部１２０の第２の領域１２２となる半導体ナノワイヤは、ｉ−ＩｎＧａＡｓにより形成してもよい。
次に、図１６（ａ）に示すように、電子走行部１２０の周囲に電子供給部２２を形成する。具体的には、成長温度を約３８０℃に下げて、電子走行部１２０となる半導体ナノワイヤの側面の周囲に、ｎ−ＩｎＡｌＡｓを結晶成長させることにより電子供給部２２を形成する。
このように形成される電子供給部２２により、電子走行部１２０を形成している半導体ナノワイヤと絶縁膜１２との間は埋められ、ゲート電極層３０よりドレイン電極３３側の領域が形成される。また、半導体ナノワイヤとゲート電極層３０との間は埋められ、ゲート電極層３０と接する領域が形成され、絶縁膜１２やゲート電極層３０が形成されていない領域では更に成長し、ゲート電極層３０よりソース電極３２側の領域が形成される。
次に、図１６（ｂ）に示すように、導電性半導体層１１の上にドレイン電極３３を形成する。
次に、図１７（ａ）に示すように、ゲート電極層３０の上にゲート電極３１を形成する。
次に、図１７（ｂ）に示すように、絶縁膜１２、ゲート電極層３０、電子供給部２２、触媒層５０、ドレイン電極３３、ゲート電極３１を覆う層間絶縁膜１３を形成する。
次に、図１８（ａ）に示すように、層間絶縁膜１３をエッチバックすることにより、電子供給部２２、触媒層５０を露出させる。
次に、図１８（ｂ）に示すように、電子走行部１２０及び電子供給部２２の上にソース電極３２を形成する。
以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、電子走行部を形成している半導体ナノワイヤの一部に不純物元素がドープされている構造のものである。
具体的には、本実施の形態における半導体装置は、図１９に示されるように、半導体基板１０の上に形成されている導電性半導体層１１の上に、半導体基板１０の基板面に対し略垂直に延びる半導体ナノワイヤにより電子走行部２２０が形成されている。半導体ナノワイヤにより形成されている電子走行部２２０の側面の周囲には、半導体ナノワイヤの側面の周囲を覆うように、電子供給部２２が形成されている。
導電性半導体層１１の上の電子走行部２２０及び電子供給部２２が形成されている領域を除く領域には、絶縁膜１２、ゲート電極層３０、層間絶縁膜１３等が積層されている。また、電子走行部２２０及び電子供給部２２の上には、ソース電極３２が形成されている。
半導体ナノワイヤにより形成されている電子走行部２２０は、ドレイン電極３３側の第１の領域２２１とソース電極３２側の第２の領域２２２とにより形成されており、半導体ナノワイヤの中央近傍において、第１の領域２２１と第２の領域２２２とが接続されている。電子走行部２２０において、ドレイン電極３３側となる一方の端部２２０ａは、導電性半導体層１１と電気的に接続されており、他方の端部２２０ｂは、ソース電極３２と電気的に接続されている。従って、電子走行部２２０の第１の領域２２１の端部となる一方の端部２２０ａは、導電性半導体層１１を介しドレイン電極３３と電気的に接続されており、第２の領域２２２の端部となる他方の端部２２０ｂは、ソース電極３２と接続されている。
電子走行部２２０における第１の領域２２１は、電子供給部２２がゲート電極層３０と接する領域及びゲート電極層３０よりドレイン電極３３側の領域に対応する領域であり、ｉ−ＩｎＡｓにより形成されている。第２の領域２２２は、ゲート電極層３０よりソース電極３２側の領域に対応する領域であり、ｎ−ＩｎＡｓにより形成されている。電子走行部２２０において、第２の領域２２２をｎ−ＩｎＡｓの半導体ナノワイヤにより形成することにより、第２の領域２２２におけるキャリアとなる電子を増やし、高周波特性の向上を図ることができる。
本実施の形態においては、半導体ナノワイヤにより形成されている電子走行部２２０の直径は２０ｎｍ〜２００ｎｍ、例えば、約１００ｎｍである。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について図２０〜図２５に基づき説明する。
最初に、図２０（ａ）に示すように、半導体基板１０の上に、導電性半導体層１１をＭＯＣＶＤによるエピタキシャル成長により形成する。
次に、図２０（ｂ）に示すように、導電性半導体層１１の上に、絶縁膜１２、金属膜３０ａを順に形成する。
次に、図２１（ａ）に示すように、金属膜３０ａを加工することにより、開口部３０ｂを有するゲート電極層３０を形成する。
次に、図２１（ｂ）に示すように、ゲート電極層３０の開口部３０ｂにおいて、絶縁膜１２に開口部１２ａを形成する。
次に、図２２（ａ）に示すように、絶縁膜１２の開口部１２ａの導電性半導体層１１の上に、触媒層５０を形成する。
次に、図２２（ｂ）に示すように、電子走行部２２０となる半導体ナノワイヤを例えばＭＯＣＶＤにより、導電性半導体層１１の上に、半導体基板１０の基板面に対し略垂直に成長させることにより形成する。電子走行部２２０となる半導体ナノワイヤを成長させる際の成長温度は約４５０℃であり、ＶＬＳモード成長により長さが１μｍの半導体ナノワイヤを形成する。電子走行部２２０は、最初に、電子走行部２２０の第１の領域２２１となるｉ−ＩｎＡｓにより形成される半導体ナノワイヤを形成し、続けて、第２の領域２２２となるｎ−ＩｎＡｓにより形成される半導体ナノワイヤを形成する。電子走行部２２０となる半導体ナノワイヤを形成する際の原料には、例えば、ＴＭＩｎ、ＡｓＨ３が用いられ、第２の領域２２２を形成する際には、ＳｉＨ４を供給することにより、Ｓｉをドープしｎ型にする。尚、第１の領域２２１を形成する際には、ＳｉＨ４は供給されないため、ｉ型となる。
次に、図２３（ａ）に示すように、電子走行部２２０の周囲に電子供給部２２を形成する。具体的には、成長温度を約３８０℃に下げて、電子走行部２２０となる半導体ナノワイヤの側面の周囲に、ｎ−ＩｎＡｌＡｓを結晶成長させることにより電子供給部２２を形成する。
このように形成される電子供給部２２により、電子走行部２２０を形成している半導体ナノワイヤと絶縁膜１２との間は埋められ、ゲート電極層３０の下端よりドレイン電極３３側の領域が形成される。また、半導体ナノワイヤとゲート電極層３０との間は埋められ、ゲート電極層３０と接する領域が形成され、絶縁膜１２やゲート電極層３０が形成されていない領域では更に成長し、ゲート電極層３０の上端よりソース電極３２側の領域が形成される。
次に、図２３（ｂ）に示すように、導電性半導体層１１の上にドレイン電極３３を形成する。
次に、図２４（ａ）に示すように、ゲート電極層３０の上にゲート電極３１を形成する。
次に、図２４（ｂ）に示すように、絶縁膜１２、ゲート電極層３０、電子供給部２２、触媒層５０、ドレイン電極３３、ゲート電極３１を覆う層間絶縁膜１３を形成する。
次に、図２５（ａ）に示すように、層間絶縁膜１３をエッチバックすることにより、電子供給部２２、触媒層５０を露出させる。
次に、図２５（ｂ）に示すように、電子走行部２２０及び電子供給部２２の上にソース電極３２を形成する。
以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、第１の電子供給部を形成している半導体ナノワイヤの側面の周囲に電子走行部が形成され、電子走行部の側面の周囲に第２の電子供給部が形成されている構造のものである。
具体的には、本実施の形態における半導体装置は、図２６に示されるように、導電性半導体層１１の上には、半導体基板１０の基板面に対し略垂直に延びる半導体ナノワイヤにより第１の電子供給部３２１が形成されている。半導体ナノワイヤにより形成されている第１の電子供給部３２１の側面の周囲には、電子走行部３２２が形成されており、更に、電子走行部３２２の側面の周囲には第２の電子供給部３２３が形成されている。
また、導電性半導体層１１の上において、第１の電子供給部３２１、電子走行部３２２、第２の電子供給部３２３が形成されている領域を除く領域には、絶縁膜１２、ゲート電極層３０、層間絶縁膜１３等が積層されている。電子走行部３２２において、ドレイン電極３３側の一方の端部３２２ａは、導電性半導体層１１と電気的に接続されており、他方の端部３２２ｂは、ソース電極３２と電気的に接続されている。
本実施の形態における半導体装置は、第１の電子供給部３２１は、ｎ−ＩｎＡｌＡｓの半導体ナノワイヤにより形成されており、第１の電子供給部３２１の側面の周囲に形成されている電子走行部３２２はｉ−ＩｎＡｓにより形成されている。また、電子走行部３２２の側面の周囲に形成されている第２の電子供給部３２３は、ｎ−ＩｎＡｌＡｓにより形成されている。これにより、電子走行部３２２において、第１の電子供給部３２１と電子走行部３２２との界面近傍、及び、電子走行部３２２と第２の電子供給部３２３との界面近傍の双方において、電子ガスが生成される。よって、本実施の形態における半導体装置においては、電子走行部３２２におけるキャリアの数が増えるため、高速動作が可能となり、良好な高周波特性を得ることができる。
本実施の形態においては、半導体ナノワイヤにより形成されている第１の電子供給部３２１の直径は２０ｎｍ〜２００ｎｍ、例えば、約１００ｎｍであり、電子走行部３２２の厚さは５ｎｍ〜２０ｎｍであり、第２の電子供給部３２３の厚さは５ｎｍ〜３０ｎｍである。また、第１の電子供給部３２１及び第２の電子供給部３２３を形成しているｎ−ＩｎＡｌＡｓには、不純物元素としてＳｉが１×１０１８〜２×１０１９ｃｍ−３の濃度となるようにドープされている。尚、本願においては、第１の電子供給部３２１を第１の半導体部と記載し、電子走行部３２２を第２の半導体部と記載し、第２の電子供給部３２３を第３の半導体部と記載する場合がある。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について図２７〜図３３に基づき説明する。
最初に、図２７（ａ）に示すように、半導体基板１０の上に、導電性半導体層１１をＭＯＣＶＤによるエピタキシャル成長により形成する。
次に、図２７（ｂ）に示すように、導電性半導体層１１の上に、絶縁膜１２、金属膜３０ａを順に形成する。
次に、図２８（ａ）に示すように、金属膜３０ａを加工することにより、開口部３０ｂを有するゲート電極層３０を形成する。
次に、図２８（ｂ）に示すように、ゲート電極層３０の開口部３０ｂにおいて、絶縁膜１２に開口部１２ａを形成する。
次に、図２９（ａ）に示すように、絶縁膜１２の開口部１２ａの導電性半導体層１１の上に、触媒層５０を形成する。
次に、図２９（ｂ）に示すように、第１の電子供給部３２１となるｎ−ＩｎＡｌＡｓにより形成される半導体ナノワイヤを例えばＭＯＣＶＤにより、導電性半導体層１１の上に、半導体基板１０の基板面に対し略垂直に成長させることにより形成する。電子走行部２１となる半導体ナノワイヤを成長させる際の成長温度は、約４５０℃であり、ＶＬＳモード成長により、長さが１μｍの半導体ナノワイヤを形成する。第１の電子供給部３２１となるｎ−ＩｎＡｌＡｓにより形成される半導体ナノワイヤを形成する際の原料には、例えば、ＴＭＩｎ、ＴＭＡｌ、ＡｓＨ３、不純物元素をドープするためのＳｉＨ４が用いられる。
次に、図３０（ａ）に示すように、第１の電子供給部３２１の周囲に電子走行部３２２を形成する。具体的には、成長温度を約３８０℃に下げて、第１の電子供給部３２１となる半導体ナノワイヤの側面の周囲に、ｉ−ＩｎＡｓを結晶成長させることにより電子走行部３２２を形成する。尚、電子走行部３２２となる半導体ナノワイヤは、ｉ−ＩｎＧａＡｓにより形成される半導体ナノワイヤであってもよい。
次に、図３０（ｂ）に示すように、電子走行部３２２の周囲に第２の電子供給部３２３を形成する。具体的には、成長温度が約３８０℃のままで、電子走行部３２２の側面の周囲に、ｎ−ＩｎＡｌＡｓを結晶成長させることにより第２の電子供給部３２３を形成する。
このように形成される第２の電子供給部３２３により、電子走行部３２２と絶縁膜１２との間、電子走行部３２２とゲート電極層３０との間は埋められ、絶縁膜１２やゲート電極層３０が形成されていない領域では、更に成長する。これにより、第２の電子供給部３２３は、絶縁膜１２により規制されるゲート電極層３０よりドレイン電極３３側の領域よりも、ゲート電極層３０により規制されるゲート電極層３０と接する領域が太く形成される。また、ゲート電極層３０により規制されるゲート電極層３０と接する領域よりも、規制するものが存在しないゲート電極層３０よりソース電極３２側の領域が太く形成される。
次に、図３１（ａ）に示すように、導電性半導体層１１の上にドレイン電極３３を形成する。
次に、図３１（ｂ）に示すように、ゲート電極層３０の上にゲート電極３１を形成する。
次に、図３２（ａ）に示すように、絶縁膜１２、ゲート電極層３０、電子走行部３２２、第２の電子供給部３２３、触媒層５０、ドレイン電極３３、ゲート電極３１を覆う層間絶縁膜１３を形成する。
次に、図３２（ｂ）に示すように、層間絶縁膜１３をエッチバックすることにより、電子走行部３２２、第２の電子供給部３２３、触媒層５０を露出させる。
次に、図３３に示すように、第１の電子供給部３２１、電子走行部３２２、第２の電子供給部３２３の上にソース電極３２を形成する。
以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、第１から第４の実施の形態における半導体装置を用いた電波受信機である。
図３４に示されるように、本実施の形態における電波受信機５１０は、受信アンテナ５１１、ローノイズアンプ５１２、インダクタ５１３、ダイオード５１４、及び、出力端子を有している。ローノイズアンプ５１２は増幅器であり、第１から第４の実施の形態における半導体装置が用いられている。
この電波受信機５１０では、受信アンテナ５１１はローノイズアンプ５１２の入力に接続されており、ローノイズアンプ５１２の出力には、ダイオード５１４のアノード、及び、インダクタ５１３の一方の端子に接続されている。ダイオード５１４のカソードは接地されており、インダクタ５１３の他方の端子には出力端子が接続されている。
受信アンテナ５１１において受信された電波は、ローノイズアンプ５１２で増幅され、ダイオード５１４で半波整流され、インダクタ５１３でインピーダンス整合されて、出力端子から出力される。
ローノイズアンプ５１２を形成している第１から第４の実施の形態における半導体装置は、高周波特性が良好であるため、受信アンテナ５１１において受信された電波の周波数が高い場合であっても、所望の増幅をすることができる。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
化合物半導体により形成された半導体基板と、
前記半導体基板の基板面より上方に延びる化合物半導体の半導体ナノワイヤにより形成された第１の半導体部と、
前記第１の半導体部の側面の周囲に形成された第２の半導体部と、
前記第２の半導体部の周囲に形成されたゲート電極と、
前記第１の半導体部の一方の端部に接続されるドレイン電極と、
前記第１の半導体部の他方の端部に接続されるソース電極と、
を有し、
前記第２の半導体部は、前記第１の半導体部とは異なる半導体材料により形成されていることを特徴とする半導体装置。
（付記２）
前記第２の半導体部は、前記ゲート電極と接する領域及び前記ゲート電極より前記ドレイン電極側の領域の太さよりも、前記ゲート電極より前記ソース電極側の領域が太いことを特徴とする付記１に記載の半導体装置。
（付記３）
前記第２の半導体部は、前記ゲート電極より前記ドレイン電極側の領域の太さよりも、前記ゲート電極と接する領域が太く、前記ゲート電極と接する領域の太さよりも、前記ゲート電極より前記ソース電極側の領域が太いことを特徴とする付記１に記載の半導体装置。
（付記４）
前記第１の半導体部は、前記一方の端部の側の第１の領域と、前記他方の端部の側の第２の領域とを有し、
前記第１の領域と前記第２の領域とは接しているものであって、
前記第１の領域を形成している半導体材料と、前記第２の領域を形成している半導体材料は、異なるものであることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第１の領域を形成している半導体材料は、前記第２の領域を形成している半導体材料よりも、バンドギャップが狭いことを特徴とする付記４に記載の半導体装置。
（付記６）
前記第１の半導体部は、前記一方の端部の側の第１の領域と、前記他方の端部の側の第２の領域とを有し、
前記第１の領域と前記第２の領域とは接しているものであって、
前記第２の領域は、前記第１の領域よりも、不純物元素を多く含んでいることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記７）
前記第１の半導体部は、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＧａＳｂのいずれかにより形成されており、
前記第２の半導体部は、ＩｎＡｌＡｓを含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第２の半導体部は、ｎ型であることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記第１の半導体部において、前記第１の半導体部と前記第２の半導体部との界面近傍には、電子ガスが生成されていることを特徴とする付記１から８のいずれかに半導体装置。
（付記１０）
化合物半導体により形成された半導体基板と、
前記半導体基板の基板面より上方に延びる化合物半導体の半導体ナノワイヤにより形成された第１の半導体部と、
前記第１の半導体部の側面の周囲に形成された第２の半導体部と、
前記第２の半導体部の側面の周囲に形成された第３の半導体部と、
前記第３の半導体部の周囲に形成されたゲート電極と、
前記第２の半導体部の一方の端部に接続されるドレイン電極と、
前記第２の半導体部の他方の端部に接続されるソース電極と、
を有し、
前記第１の半導体部と、前記第３の半導体部は、同じ半導体材料により形成されており、
前記第２の半導体部は、前記第１の半導体部及び前記第３の半導体部とは異なる半導体材料により形成されていることを特徴とする半導体装置。
（付記１１）
前記第２の半導体部は、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＧａＳｂのいずれかにより形成されており、
前記第１の半導体部及び前記第３の半導体部は、ＩｎＡｌＡｓを含む材料により形成されていることを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記第１の半導体部及び前記第３の半導体部は、ｎ型であることを特徴とする付記１０または１１に記載の半導体装置。
（付記１３）
前記第２の半導体部において、前記第１の半導体部と前記第２の半導体部との界面近傍、及び、前記第３の半導体部と前記第２の半導体部との界面近傍には、電子ガスが生成されていることを特徴とする付記１０から１２のいずれかに記載の半導体装置。
（付記１４）
前記半導体基板の上には、不純物元素を含む化合物半導体により形成された導電性半導体層が形成されており、
前記第１の半導体部は、前記導電性半導体層の上に形成されており、
前記ドレイン電極は、前記導電性半導体層の上に形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
付記１から１４のいずれかに記載の半導体装置と、
アンテナと、
を有することを特徴とする受信機。
（付記１６）
化合物半導体により形成された半導体基板の上に、導電性半導体層、絶縁膜、ゲート電極層を順に積層して形成する工程と、
前記絶縁膜及びゲート電極層に開口部を形成し、前記開口部における前記導電性半導体層の上に触媒層を形成する工程と、
化合物半導体に含まれる一方の元素を含むガスと、他方の元素を含むガスとを供給することにより、前記触媒層が形成されている領域に半導体ナノワイヤを成長させ第１の半導体部を形成する工程と、
前記第１の半導体部の側面の周囲に第２の半導体部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１７）
前記第１の半導体部を形成する工程は、
前記半導体基板側より第１の領域を成長させる工程と、
前記第１の領域に続く第２の領域を成長させる工程と、
を含むものであって、
前記第１の領域を形成する半導体材料と、前記第２の領域を形成する半導体材料は、異なるものであることを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）
前記第１の半導体部を形成する工程は、
前記半導体基板側より第１の領域を成長させる工程と、
前記第１の領域に続く第２の領域を成長させる工程と、
を含むものであって、
前記第２の領域は、前記第１の領域よりも、不純物元素を多く含んでいることを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１９）
化合物半導体により形成された半導体基板の上に、導電性半導体層、絶縁膜、ゲート電極層を順に積層して形成する工程と、
前記絶縁膜及びゲート電極層に開口部を形成し、前記開口部における前記導電性半導体層の上に触媒層を形成する工程と、
化合物半導体に含まれる一方の元素を含むガスと、他方の元素を含むガスとを供給することにより、前記触媒層が形成されている領域に半導体ナノワイヤを成長させ第１の半導体部を形成する工程と、
前記第１の半導体部の側面の周囲に第２の半導体部を形成する工程と、
前記第２の半導体部の側面の周囲に第３の半導体部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２０）
前記半導体基板は、ＧａＡｓにより形成された半絶縁性基板であり、
前記触媒層は、Ａｕを含む材料により形成されていることを特徴とする付記１６から１９のいずれかに記載の半導体装置の製造方法。
１０ 半導体基板
１１ 導電性半導体層
１２ 絶縁膜
１３ 層間絶縁膜
２１ 電子走行部
２１ａ 一方の端部
２１ｂ 他方の端部
２２ 電子供給部
２２ａ 一方の端部
２２ｂ 他方の端部
２２ｃ ゲート電極層と接する領域
２２ｄ ゲート電極層よりドレイン電極側の領域
２２ｅ ゲート電極層よりソース電極側の領域
３０ ゲート電極層
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
５０ 触媒層

Claims (10)

  1. 化合物半導体により形成された半導体基板と、
    前記半導体基板の基板面より上方に延びる化合物半導体の半導体ナノワイヤにより形成された第１の半導体部と、
    前記第１の半導体部の側面の周囲に形成された第２の半導体部と、
    前記第２の半導体部の周囲に形成されたゲート電極と、
    前記第１の半導体部の一方の端部に接続されるドレイン電極と、
    前記第１の半導体部の他方の端部に接続されるソース電極と、
    を有し、
    前記第２の半導体部は、前記第１の半導体部とは異なる半導体材料により形成されていることを特徴とする半導体装置。
  2. 前記第２の半導体部は、前記ゲート電極と接する領域及び前記ゲート電極より前記ドレイン電極側の領域の太さよりも、前記ゲート電極より前記ソース電極側の領域が太いことを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の半導体部は、前記ゲート電極より前記ドレイン電極側の領域の太さよりも、前記ゲート電極と接する領域が太く、前記ゲート電極と接する領域の太さよりも、前記ゲート電極より前記ソース電極側の領域が太いことを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の半導体部は、前記一方の端部の側の第１の領域と、前記他方の端部の側の第２の領域とを有し、
    前記第１の領域と前記第２の領域とは接しているものであって、
    前記第１の領域を形成している半導体材料と、前記第２の領域を形成している半導体材料は、異なるものであることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記第１の半導体部は、前記一方の端部の側の第１の領域と、前記他方の端部の側の第２の領域とを有し、
    前記第１の領域と前記第２の領域とは接しているものであって、
    前記第２の領域は、前記第１の領域よりも、不純物元素を多く含んでいることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  6. 前記第１の半導体部は、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＧａＳｂのいずれかにより形成されており、
    前記第２の半導体部は、ＩｎＡｌＡｓを含む材料により形成されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 化合物半導体により形成された半導体基板と、
    前記半導体基板の基板面より上方に延びる化合物半導体の半導体ナノワイヤにより形成された第１の半導体部と、
    前記第１の半導体部の側面の周囲に形成された第２の半導体部と、
    前記第２の半導体部の側面の周囲に形成された第３の半導体部と、
    前記第３の半導体部の周囲に形成されたゲート電極と、
    前記第２の半導体部の一方の端部に接続されるドレイン電極と、
    前記第２の半導体部の他方の端部に接続されるソース電極と、
    を有し、
    前記第１の半導体部と、前記第３の半導体部は、同じ半導体材料により形成されており、
    前記第２の半導体部は、前記第１の半導体部及び前記第３の半導体部とは異なる半導体材料により形成されていることを特徴とする半導体装置。
  8. 請求項１から７のいずれかに記載の半導体装置と、
    アンテナと、
    を有することを特徴とする受信機。
  9. 化合物半導体により形成された半導体基板の上に、導電性半導体層、絶縁膜、ゲート電極層を順に積層して形成する工程と、
    前記絶縁膜及びゲート電極層に開口部を形成し、前記開口部における前記導電性半導体層の上に触媒層を形成する工程と、
    化合物半導体に含まれる一方の元素を含むガスと、他方の元素を含むガスとを供給することにより、前記触媒層が形成されている領域に半導体ナノワイヤを成長させ第１の半導体部を形成する工程と、
    前記第１の半導体部の側面の周囲に第２の半導体部を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  10. 化合物半導体により形成された半導体基板の上に、導電性半導体層、絶縁膜、ゲート電極層を順に積層して形成する工程と、
    前記絶縁膜及びゲート電極層に開口部を形成し、前記開口部における前記導電性半導体層の上に触媒層を形成する工程と、
    化合物半導体に含まれる一方の元素を含むガスと、他方の元素を含むガスとを供給することにより、前記触媒層が形成されている領域に半導体ナノワイヤを成長させ第１の半導体部を形成する工程と、
    前記第１の半導体部の側面の周囲に第２の半導体部を形成する工程と、
    前記第２の半導体部の側面の周囲に第３の半導体部を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2018031223A 2018-02-23 2018-02-23 半導体装置、受信機及び半導体装置の製造方法 Active JP7027949B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018031223A JP7027949B2 (ja) 2018-02-23 2018-02-23 半導体装置、受信機及び半導体装置の製造方法
US16/263,515 US10784368B2 (en) 2018-02-23 2019-01-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018031223A JP7027949B2 (ja) 2018-02-23 2018-02-23 半導体装置、受信機及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019145753A true JP2019145753A (ja) 2019-08-29
JP7027949B2 JP7027949B2 (ja) 2022-03-02

Family

ID=67686090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018031223A Active JP7027949B2 (ja) 2018-02-23 2018-02-23 半導体装置、受信機及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10784368B2 (ja)
JP (1) JP7027949B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198516A (ja) * 2000-12-26 2002-07-12 Fujitsu Ltd Ｈｅｍｔ
JP2008544521A (ja) * 2005-06-16 2008-12-04 クナノ アーベー 半導体ナノワイヤトランジスタ
JP2009032724A (ja) * 2007-07-24 2009-02-12 Sony Corp 電界効果型トランジスタ、及びそれを備えたパワーアンプモジュール及び移動体通信装置並びに電界効果型トランジスタの製造方法
JP2010503981A (ja) * 2006-09-19 2010-02-04 クナノ アーベー ナノスケール電界効果トランジスタの構体
JP2013110160A (ja) * 2011-11-17 2013-06-06 Fujitsu Ltd 半導体ナノデバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2378557B1 (en) 2010-04-19 2015-12-23 Imec Method of manufacturing a vertical TFET
EP2808897B1 (en) * 2013-05-30 2021-06-30 IMEC vzw Tunnel field effect transistor and method for making thereof
US10014372B1 (en) * 2017-01-05 2018-07-03 International Business Machines Corporation Vertical gate-all-around transistor with top and bottom source/drain epitaxy on a replacement nanowire, and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198516A (ja) * 2000-12-26 2002-07-12 Fujitsu Ltd Ｈｅｍｔ
JP2008544521A (ja) * 2005-06-16 2008-12-04 クナノ アーベー 半導体ナノワイヤトランジスタ
JP2010503981A (ja) * 2006-09-19 2010-02-04 クナノ アーベー ナノスケール電界効果トランジスタの構体
JP2009032724A (ja) * 2007-07-24 2009-02-12 Sony Corp 電界効果型トランジスタ、及びそれを備えたパワーアンプモジュール及び移動体通信装置並びに電界効果型トランジスタの製造方法
JP2013110160A (ja) * 2011-11-17 2013-06-06 Fujitsu Ltd 半導体ナノデバイス

Also Published As

Publication number Publication date
US10784368B2 (en) 2020-09-22
JP7027949B2 (ja) 2022-03-02
US20190267484A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
KR100642191B1 (ko) 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법
CN111213244B (zh) 具有厚度沿晶体管宽度变化的半导体层的高电子迁移率晶体管
JP4956155B2 (ja) 半導体電子デバイス
US10886393B2 (en) High electron mobility transistor with tunable threshold voltage
JP2000100828A (ja) 半導体装置及びその製造方法
JP3147036B2 (ja) 化合物半導体装置及びその製造方法
JP2017168530A (ja) 化合物半導体装置及びその製造方法
JP7027949B2 (ja) 半導体装置、受信機及び半導体装置の製造方法
JP2006165207A (ja) 化合物半導体装置およびその製造方法
JP2009060042A (ja) 半導体デバイス
US9087888B2 (en) Semiconductor device and electronic apparatus
JP6838257B2 (ja) 半導体装置
CN115084261A (zh) 一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法
JP2000174261A (ja) 化合物半導体装置
JP6954184B2 (ja) 半導体デバイス、受信機及び半導体デバイスの製造方法
CN112614890A (zh) 基于横向肖特基源隧穿结的全垂直场效应晶体管及方法
CN111463259A (zh) 高电子迁移率场效应晶体管及其制备方法
JP2007200984A (ja) 電界効果トランジスタ、及び、同電界効果トランジスタの製造方法、及び、半導体装置、及び、同半導体装置の製造方法
JP6981289B2 (ja) 化合物半導体装置及びその製造方法、並びに受信機
US9293379B2 (en) Semiconductor structure with layers having different hydrogen contents
KR102543619B1 (ko) 금속 산화물 반도체 소자 및 그 제조방법
CN218414587U (zh) 插指栅结构的hemt射频器件
US20240234519A9 (en) Field-Effect Transistor and Manufacturing Method Therefor
US20240136412A1 (en) Field-Effect Transistor and Manufacturing Method Therefor
JP2002198516A (ja) Ｈｅｍｔ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220131

R150 Certificate of patent or registration of utility model

Ref document number: 7027949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150