JP2019145602A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】ノーマリオフ動作する窒化物半導体からなる絶縁ゲート型電界効果型トランジスタなどの半導体装置において、耐圧の向上とオン抵抗の低減とを両立可能な技術を提供することを目的とする。【解決手段】ノーマリオフ動作する窒化物半導体からなる絶縁ゲート型電界効果型トランジスタなどの半導体装置において、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つこれらの間にゲート絶縁膜層１０を介してゲート電極１１が形成された構造とする。【選択図】図１

Description

本発明は、ノーマリオフ型の半導体装置及びその製造方法に関する。

従来の窒化物を含む半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、基板上にチャネル層、第一の電子供給層が順に形成され、その上にソース電極、ドレイン電極、及びゲート電極が形成される。ソース／ドレイン電極の下側のチャネル層及びバリア層には高濃度ｎ型不純物領域が形成される。これらの高濃度ｎ型不純物領域に挟まれた領域の内、ゲート電極が形成される領域を除く第一の電子供給層上には、第二の電子供給層が形成される。ゲート電極は、誘電膜を介して第一の電子供給層と第二の電子供給層に接するように形成される。ソース電極及びドレイン電極は、高濃度ｎ型不純物領域に直接接するように形成される。例えば特許文献１の図２に開示されている窒化物半導体からなるヘテロ接合電界効果型トランジスタが、上記の構造を有している。

一方、もう一つの従来の窒化物を含む半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、基板上にチャネル層、バリア層が順に形成され、その上にソース電極、ドレイン電極、及びゲート電極が形成される。ソース／ドレイン電極の下側のチャネル層及びバリア層には高濃度ｎ型不純物領域が形成され、これらの高濃度ｎ型不純物領域に挟まれる、高濃度ｎ型不純物領域が形成されていないバリア層上には、その領域を覆うようにゲート絶縁膜及びゲート電極がこの順に形成されている。例えば特許文献２に記載されている窒化物半導体からなるヘテロ接合電界効果型トランジスタが、上記の構造を有している。

特開２０１５−８２４４号公報 特開２００８−３０５８１６号公報

窒化物半導体からなるヘテロ接合電界効果型トランジスタをスイッチング素子等に用いる場合に要求されるノーマリオフ動作は、特許文献１に記載の構造で実現できる。しかしながら、特許文献１に記載の構造のノーマリオフ動作するヘテロ接合電界効果型トランジスタでは、高い破壊耐圧を維持したまま、オン抵抗を低減することが、以下に示す理由で困難となる。

窒化物半導体からなるヘテロ接合電界効果型トランジスタにおける破壊耐圧は、ゲート電極からドレイン電極に至るドリフト領域のヘテロ界面に誘起される２次元電子ガス（２ＤＥＧ）の濃度に依存する。具体的には、２ＤＥＧ濃度が高い場合には耐圧は低くなり、２ＤＥＧ濃度が低い場合には耐圧は高くなる。これは、ドレイン電極に高電圧を印加した際に、ゲート電極からドレイン電極に向かって伸びる空乏層の長さが、２ＤＥＧ濃度の違いによって変化するためである。例えば、２ＤＥＧ濃度が高い場合には、空乏層が短くなり、結果として空乏層領域の単位長さ当りにかかる電界が大きくなり、低いドレイン電圧で破壊に至る。逆に２ＤＥＧ濃度が低い場合には、空乏層は長くなり、結果として空乏層領域の単位長さ当りにかかる電界が小さくなり、高いドレイン電圧を印加しても破壊しにくくなる。

一方、窒化物半導体からなるヘテロ接合電界効果型トランジスタにおけるオン抵抗も、ソース電極からゲート電極に至るアクセス領域とゲート電極からドレイン電極に至るドリフト領域のヘテロ界面に誘起される２ＤＥＧ濃度に依存する。このため、２ＤＥＧ濃度が高い場合には、低抵抗が得られ、２ＤＥＧ濃度が高い場合には高抵抗化してしまう。

つまり、ドリフト領域の２ＤＥＧ濃度は耐圧とオン抵抗の両方に影響を及ぼすことになる。一方、アクセス領域の２ＤＥＧ濃度は耐圧には影響を及ぼさずに、オン抵抗にのみ影響を及ぼすことになる。したがって、高い破壊耐圧を維持したまま、オン抵抗を低減するためには、アクセス領域の２ＤＥＧを増やせばよいことになる。しかしながら、上記の特許文献１に記載の構造では、アクセス領域及びドリフト領域のそれぞれのヘテロ層構造は同じであり、アクセス領域のみの２ＤＥＧ濃度を増やすことはできない。すなわち、高い破壊耐圧を維持したまま、オン抵抗を低減することが困難である。

一方で、窒化物半導体からなるヘテロ接合電界効果型トランジスタをスイッチング素子等に用いる場合に要求されるノーマリオフ動作は、特許文献２に記載の構造でも実現できる。しかしながら、特許文献２に記載の構造のノーマリオフ動作するヘテロ接合電界効果型トランジスタでは、高い破壊耐圧を得ることが、以下に示す理由で困難である。

特許文献２に記載の構造では、破壊耐圧を決める電界の大半は、ゲート電極とドレイン側の高濃度ｎ型不純物領域との間に挟まれたゲート絶縁膜にかかる。このため、破壊耐圧は、ゲート絶縁膜を構成する材料の絶縁破壊電界と厚さとによって決まる。一般的なゲート絶縁膜に用いる材料としては、Ａｌ_２Ｏ_３やＳｉＯ_２などが挙げられ、また厚さとしては３０〜１００ｎｍ程度が一般的とされる。この場合、得られる破壊耐圧は高くても１００Ｖ程度であり、それ以上の破壊耐圧を得るためには、ゲート絶縁膜を１００ｎｍ以上に厚くするか、より高い絶縁破壊電界を持つ新材料を探索する必要がある。しかしながら、ゲート絶縁膜を１００ｎｍ以上にすると、サブスレショルドスイング値や相互コンダクタンスといった他の特性に悪影響を及ぼすため困難であり、新材料を探索することも困難である。したがって、この構造のまま高い破壊耐圧を得ることは困難である。

以上のように、特許文献１，２に記載の構造のそれぞれでは、破壊耐圧の向上とオン抵抗の低減とを両立することが困難である。

そこで、本発明は、上記のような問題点を鑑みてなされたものであり、ノーマリオフ型の半導体装置において、耐圧の向上とオン抵抗の低減とを両立可能な技術を提供することを目的とする。

本発明に係る半導体装置は、基板上に設けられたＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎからなるチャネル層と、前記チャネル層の表面上に形成され、前記チャネル層を構成するＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎのバンドギャップよりも大きなバンドギャップを有するＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎからなるバリア層と、前記バリア層の表面上に形成されたソース電極と、前記バリア層の前記表面の内で少なくとも前記ソース電極下の部分から前記チャネル層内部に向けて形成されたソース側高濃度ｎ型不純物領域と、前記バリア層の表面上に前記ソース電極と離間して形成されたドレイン電極と、前記バリア層の前記表面の内で少なくとも前記ソース側高濃度ｎ型不純物領域と離間して、前記ドレイン電極下の部分から前記チャネル層内部に向けて形成されたドレイン側高濃度ｎ型不純物領域と、少なくとも前記ドレイン側高濃度ｎ型不純物領域に隣接した前記ソース側高濃度ｎ型不純物領域側のバリア層の表面の一部を覆うように形成された、前記チャネル層を構成するＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎよりもバンドギャップが大きく、且つ前記バリア層を構成するＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２１−ｙ２}Ｎよりもバンドギャップが小さいＡｌ_ｘ３Ｉｎ_ｙ３Ｇａ_{１−ｘ３−ｙ３}Ｎからなる電子供給層と、前記ソース側高濃度ｎ型不純物領域と前記電子供給層との間の前記バリア層表面のすべてを覆うように形成された、前記バリア層を構成するＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎよりもバンドギャップが大きい絶縁体もしくは半導体からなるゲート絶縁膜層と、前記ソース側高濃度ｎ型不純物領域と前記電子供給層との間の領域を覆う、前記ゲート絶縁膜層上に形成されたゲート電極と、を備え、各電極に電圧が印加されていない状態において、前記ゲート電極の下側の前記ソース側高濃度ｎ型不純物領域に隣接する前記チャネル層と前記バリア層とのヘテロ界面における伝導帯下端のエネルギーが、フェルミエネルギーよりも高い状態となる。

本発明によれば、例えばノーマリオフ型の動作をする窒化物半導体からなるヘテロ接合電界効果型トランジスタにおいて、ソース電極の下側からゲート電極に至るアクセス領域の半導体層の抵抗が、ゲート電極からドレイン電極に至るドリフト領域の半導体層よりも低減される。このため、耐圧を下げることなく、オン抵抗を低減できる。さらに、ソース電極からゲート電極に至るアクセス領域の半導体に、高濃度ｎ型不純物領域を設けることによって、この領域の抵抗が２ＤＥＧ濃度に依存して増減することがなくなる。このため、所望のオン抵抗と耐圧とを得るための設計する際に、アクセス領域の２ＤＥＧ濃度を考慮する必要がなくなり、結果として設計の自由度が向上する。

実施の形態１に係る半導体装置の構成を示す斜視図である。 実施の形態２に係る半導体装置の構成を示す斜視図である。 実施の形態３に係る半導体装置の構成を示す斜視図である。 実施の形態４に係る半導体装置の構成を示す斜視図である。 実施の形態５に係る半導体装置の構成を示す斜視図である。 実施の形態５に係る半導体装置の構成を示す斜視図である。 実施の形態６に係る半導体装置の構成を示す斜視図である。 実施の形態６に係る半導体装置の構成を示す斜視図である。 実施の形態６に係る半導体装置の構成を示す斜視図である。 実施の形態７に係る半導体装置の構成を示す斜視図である。 実施の形態７に係る半導体装置の構成を示す斜視図である。 実施の形態８に係る半導体装置の構成を示す斜視図である。 実施の形態８に係る半導体装置の構成を示す斜視図である。 実施の形態８に係る半導体装置の構成を示す斜視図である。 実施の形態９に係る半導体装置の構成を示す斜視図である。 実施の形態１０に係る製造工程を示す斜視図である。 実施の形態１０に係る製造工程を示す斜視図である。 実施の形態１０に係る製造工程を示す斜視図である。 実施の形態１０に係る製造工程を示す斜視図である。 実施の形態１０に係る製造工程を示す斜視図である。 実施の形態１０に係る製造工程を示す斜視図である。 実施の形態１０に係る製造工程を示す斜視図である。 実施の形態１１に係る半導体装置の構成を示す斜視図である。 実施の形態１１に係る製造工程を示す斜視図である。 実施の形態１１に係る製造工程を示す斜視図である。 実施の形態１１に係る製造工程を示す斜視図である。 実施の形態１１に係る製造工程を示す斜視図である。 実施の形態１１に係る製造工程を示す斜視図である。 実施の形態１１に係る製造工程を示す斜視図である。 実施の形態１２に係る半導体装置の構成を示す斜視図である。

＜実施の形態１＞
図１は、本発明の実施の形態１に係るノーマリオフ型の半導体装置の構成を示す斜視図である。以下、本実施の形態１に係る半導体装置は、窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタであるものとして説明する。

図１の半導体装置では、最下層は基板１であり、その上にバッファ層２を介して、ノンドープのＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎからなるチャネル層３、チャネル層３とヘテロ接合を形成するＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎよりもバンドギャップが大きいノンドープのＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎからなるバリア層４が順に形成されている。さらに、バリア層４上の一部の領域には、チャネル層３よりもバンドギャップが大きく且つバリア層４よりもバンドギャップが小さいノンドープのＡｌ_ｘ３Ｉｎ_ｙ３Ｇａ_{１−ｘ３−ｙ３}Ｎからなる電子供給層５が形成されている。

したがって、チャネル層３、バリア層４、電子供給層５を構成するＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ、Ａｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎ、Ａｌ_ｘ３Ｉｎ_ｙ３Ｇａ_{１−ｘ３−ｙ３}ＮのバンドギャップをそれぞれＥｇ_１、Ｅｇ_２、Ｅｇ_３とすると、Ｅｇ_１＜Ｅｇ_２＜Ｅｇ_３という第条関係が成り立っている。

ソース電極６は、バリア層４の表面上に形成され、ドレイン電極７は、バリア層４の表面上にソース電極６と離間して形成されている。

ソース電極６及びドレイン電極７の下側には、窒化物半導体に対してｎ型となる不純物が高濃度に含まれるソース側高濃度ｎ型不純物領域８及びドレイン側高濃度ｎ型不純物領域９がそれぞれ形成されている。ゲート絶縁膜層（ゲート絶縁膜，ゲート絶縁層）１０は、バリア層４を構成する材料であるＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎよりもバンドギャップが大きい絶縁体または半導体からなる。また、図１の半導体装置は、ゲート電極１１と素子分離領域１２とを備える。

本構造において、ソース側高濃度ｎ型不純物領域８は、ソース電極６の下側からゲート電極１１に至るアクセス領域に形成されており、ゲート電極１１の少なくとも一部の領域とゲート絶縁膜層１０を介して重なり合った構造となっている。また、電子供給層５は、ゲート電極１１の下側からドレイン側高濃度ｎ型不純物領域９の上側に至るドリフト領域に形成されており、ゲート電極１１の少なくとも一部の領域とゲート絶縁膜層１０を介して重なり合い、且つドレイン側高濃度ｎ型不純物領域９の少なくとも一部の領域とも重なり合った構造となっている。さらに、ゲート電極１１は、当該ゲート電極１１下側の少なくとも一部の領域が、ゲート絶縁膜層１０を介して、ソース側高濃度ｎ型不純物領域８と電子供給層５との間に挟まれたバリア層４の表面と接触した構造となっている。

また、チャネル層３とバリア層４の各層構造（厚さと組成比）は、ゲート電極１１の下側のソース側高濃度ｎ型不純物領域８と電子供給層５とに挟まれた領域（以下「チャネル領域」と呼ぶ）のチャネル層３とバリア層４とのヘテロ界面における伝導帯下端のエネルギーが、平衡状態（各電極に電圧が印加されていない状態）においてフェルミエネルギーよりも高い状態になるように設計されている。一方、電子供給層５の構造（厚さと組成比）は、電子供給層５が形成された領域の下側のドレイン側高濃度ｎ型不純物領域９を除く領域（以下「ドリフト領域」と呼ぶ）のチャネル層３とバリア層４とのヘテロ界面における伝導帯下端のエネルギーが、平衡状態においてフェルミエネルギーよりも低い状態になるように設計されている。さらに、ソース側高濃度ｎ型不純物領域８及びドレイン側高濃度ｎ型不純物領域９のそれぞれのシート抵抗が、ドリフト領域（電子供給層５下側の２次元電子ガスが形成される領域）のシート抵抗よりも低くなるように、これらの領域のｎ型不純物濃度は設計されている。

このような構造とすることによって、以下に示す効果が得られる。

ゲート電極１１下側のチャネル領域の半導体層には、平衡状態で２次元電子ガス（２ＤＥＧ）を含むキャリアは存在しないことになる。したがって、ゲート電圧（ソース電極６を接地した際のゲート電極１１に印加する電圧）を印加せずに、ドレイン電圧（ソース電極６を接地した際のドレイン電極７に印加する電圧）を印加しても、ドレイン電流は流れない。

一方、ゲート電極１１に正のゲート電圧を印加すると、チャネル領域のヘテロ界面にはキャリア（２ＤＥＧ）が誘起される。このため、この状態でドレイン電圧を印加すると、ドレイン電流が流れる。チャネル領域のヘテロ界面に誘起される２ＤＥＧ濃度はゲート電圧で制御することができるため、これによってノーマリオフ型のトランジスタ動作が実現される。

次に、ゲート電極１１の下側からドレイン側高濃度ｎ型不純物領域９に至るドリフト領域のヘテロ界面には、チャネル層３とは反して平衡状態で２ＤＥＧが誘起された状態となる。従来の半導体装置では、このドリフト領域に十分な２ＤＥＧが誘起されていない場合に、この領域が高抵抗となる。このため、上述したゲート電極１１直下のチャネル領域に２次元電子ガスが誘起されているオン状態では、ドレイン電圧を印加した際に、十分に低いオン抵抗が得られず、また十分なドレイン電流も得られない。

しかしながら、本実施の形態１に係る半導体装置では、電子供給層５のＡｌ組成と厚さとを制御して、平衡状態にて十分な量の２ＤＥＧをドリフト領域のヘテロ界面に誘起するように設計すれば、このドリフト領域の抵抗は十分に低くなる。このため、オン状態でドレイン電圧を印加した際にも、十分に低いオン抵抗が得られ、また十分なドレイン電流が得られる。一方、ゲート電極１１直下のチャネル領域に２次元電子ガスが誘起されていないオフ状態では、ドレイン電圧を印加すると、このドリフト領域に誘起された２ＤＥＧは空乏化され、ドレイン電圧はこの空乏化された領域の半導体層にかかることになる。耐圧は、オフ状態でドレイン電極に印加できる最大の電圧であるため、この空乏化される領域の距離はドリフト領域に誘起させる２ＤＥＧの量と、ゲート電極１１及びドレイン側高濃度ｎ型不純物領域９の間の距離とで決まり、これらを制御することで、所望の耐圧が得られるようになる。例えば、２ＤＥＧの量が比較的少なくなるように、また、ゲート電極１１及びドレイン側高濃度ｎ型不純物領域９の間の距離が比較的長くなるように設計すれば、高い耐圧が得られるようになる。ただし、上述のように、２ＤＥＧの量を少なくしすぎると、オン抵抗が高くなってしまうため、所望のオン抵抗及び耐圧が得られるように、これらを設計する必要がある。

次に、ソース側高濃度ｎ型不純物領域８及びドレイン側高濃度ｎ型不純物領域９のそれぞれのシート抵抗は、ドリフト領域のシート抵抗が低くなるように、これらの領域のｎ型不純物濃度は設計されている。また、ソース側高濃度ｎ型不純物領域８は、ソース電極６の下側からゲート電極１１の下側の少なくとも一部の領域に至るまでのアクセス領域すべてに形成されている。以上のため、アクセス領域のシート抵抗は、ドリフト領域のシート抵抗よりも低い状態となる。また、アクセス領域のシート抵抗は、電子供給層５の有無、及びその構造に依存して変化することはない。したがって、高耐圧化のために、ドリフト領域の２ＤＥＧが比較的低くなるように電子供給層５のＡｌ組成及び厚さを設計しても、それに応じてアクセス領域の抵抗が高くなるような悪影響は生じない。なお、アクセス領域の抵抗値は、耐圧には悪影響を及ぼさないため、できるだけ低抵抗にすることが好ましい。アクセス領域と一体化しているソース側高濃度ｎ型不純物領域８も、電子供給層５と同様に、できるだけ低抵抗にすることが好ましい。ドレイン側高濃度ｎ型不純物領域９も、電子供給層５と同様に、できるだけ低抵抗にすることが好ましい。そのためには、これらの高濃度ｎ型不純物領域のｎ型不純物の濃度及び移動度をできる限り高くすることが好ましい。

これらの結果として、ノーマリオフ動作する窒化物半導体からなるヘテロ接合電界効果型トランジスタにおいて、耐圧を下げることなく、オン抵抗を低減できる。

なお、昨今では、窒化物半導体を用いたノーマリオフ型のヘテロ接合電界効果型トランジスタには、数百Ｖを超える数ｋＶクラスの耐圧での動作が期待され始めている。このような高耐圧が要求される状況下では、本実施の形態１の特徴のひとつであるソース電極６からゲート電極１１に至るアクセス領域の半導体層に、高濃度ｎ型不純物領域８を設けることが、以下に示す理由で重要となる。

窒化物半導体を用いたヘテロ接合電界効果型トランジスタの耐圧は、ゲート電極とドレイン電極との間の距離と、２ＤＥＧ濃度とによって主に設計される。例えば、数十Ｖから数百Ｖの耐圧で動作させるヘテロ接合電界効果型トランジスタでは、ゲート電極とドレイン電極との間の距離は、デバイスのサイズ（数百μｍ〜数ｍｍ角）に比べて無視できる程度に短く（例えば数μｍ）、且つ、２ＤＥＧ濃度は、トランジスタのオン抵抗に悪影響を与えない程度に高い（例えば１×１０^１３ｃｍ^−２）値に設計される。２ＤＥＧ濃度が１×１０^１３ｃｍ^−２程度である場合には、ヘテロ界面を含む半導体層の横方向のシート抵抗は、高濃度ｎ型不純物領域を形成した構成のこの領域のシート抵抗とほぼ同等の値が得られる。

一方、ｎ型不純物領域には当然ながら半導体に対して不純物となる元素が多く含まれていることに加えて、この領域を形成するためのプロセスによっては、多くの欠陥が生じる危険性もあるため、これらを起因とした不具合が発生する懸念を有している。したがって、従来の窒化物半導体を用いたヘテロ接合電界効果型トランジスタでは、わざわざアクセス領域に高濃度ｎ型不純物領域を形成することはなく、特許文献１に記載の構造のトランジスタのように、ソース電極側の高濃度ｎ型不純物領域は、ソース電極の下側のみに形成され、ソース電極とバリア層との間の接触抵抗を低減するために使われることが多い。

しかしながら、これまでより高い数ｋＶクラスの耐圧を有する窒化物半導体を用いたヘテロ接合電界効果型トランジスタを実現するためには、ゲート電極とドレイン電極との間の距離をこれまでよりも長く（数十μｍ）する必要、あるいはこの領域の２ＤＥＧの濃度を低くする必要が生じる。数十μｍというゲート電極とドレイン電極との間の距離は、素子のサイズに対して無視できる長さではなく、結果として素子の面積が大きくなるためにコストの増加に繋がる。一方、２ＤＥＧの濃度を低くすると、２ＤＥＧが形成された領域のシート抵抗が増加し、結果としてオン抵抗の増加及びドレイン電流の減少に繋がる。

このように２ＤＥＧが形成された領域のシート抵抗が増加し、それが高濃度ｎ型不純物領域のシート抵抗よりも高くなる場合には、耐圧に影響を与えないソース電極６からゲート電極１１に至るアクセス領域に、高濃度ｎ型不純物領域を形成してこの領域を低抵抗化することが、オン抵抗の増加を最小限に抑える効果に繋がる。つまり、本実施の形態１の特徴のひとつであるソース電極６からゲート電極１１に至るアクセス領域の半導体層に、高濃度ｎ型不純物領域８を設けることが重要となる。

さらに、本実施の形態１では、ソース電極６からゲート電極１１に至るアクセス領域の半導体層に高濃度ｎ型不純物領域８を設けた構成としている。この領域の抵抗は２ＤＥＧ濃度に依存して増減しないため、オン抵抗と耐圧とのトレードオフ関係は、ドリフト領域の２ＤＥＧ濃度、及び、ゲート電極１１からドリフト領域の距離等の、ゲート電極１１からドレイン電極７に至る構造だけに従うようになる。つまり、所望のオン抵抗と耐圧とを得るための設計において、アクセス領域の２ＤＥＧ濃度を考慮する必要がなくなり、結果として設計の自由度が向上する。

＜実施の形態２＞
図２は、本発明の実施の形態２に係る半導体装置の構成を示す斜視図である。以下、本実施の形態２に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

図１に示す構造では、ゲート電極１１が、ソース側高濃度ｎ型不純物領域８の一部とゲート絶縁膜層１０を介して重なり合った構造であった。これに対して、図２に示す構造では、ゲート電極１１の端が、ソース側高濃度ｎ型不純物領域８の端と一致する構造となっている。

このような図２の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０を介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、このような構造にすることによって、図１に示す構造において、ソース側高濃度ｎ型不純物領域８とゲート電極１１とがゲート絶縁膜層１０を介して重なる領域に発生する寄生容量が低減されるため、高周波特性が向上する。つまり、図１に示す構造において、ソース側高濃度ｎ型不純物領域８とゲート電極１１とがゲート絶縁膜層１０を介して重なる領域は極力少なくした方が好ましく、最適な構造は、ゲート電極１１の端が、ソース側高濃度ｎ型不純物領域８の端と一致する図２に示す構造となる。

なお、ゲート電極１１の端とソース側高濃度ｎ型不純物領域８の端との間に隔たりを設けた構造では、ソース側高濃度ｎ型不純物領域８とゲート電極１１との間の領域はキャリアが存在しないために高抵抗領域となり、ドレイン電流が大きく減少する。したがって、ソース側高濃度ｎ型不純物領域８とゲート電極１１とは、それぞれの端が一致する図２に示す構造か、少なくとも一部の領域が重なった図１に示す構造とすべきである。

＜実施の形態３＞
図３は、本発明の実施の形態３に係る半導体装置の構成を示す斜視図である。以下、本実施の形態３に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

図１に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、電子供給層５が、ゲート電極１１の一部の領域とゲート絶縁膜層１０を介して重なり合った構造であった。これに対して、図３に示す窒化物半導体を用いたノーマリオフ型のヘテロ接合電界効果型トランジスタでは、ゲート電極１１のドレイン電極７側の端が、電子供給層５の端と一致する構造となっている。

このような図３の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０を介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、このような構造にすることによって、図１に示す構造において、電子供給層５とゲート電極１１とがゲート絶縁膜層１０を介して重なる領域に発生する寄生容量が低減されるため、高周波特性が向上する。つまり、高周波動作させるような場合には、図１に示す構造において、電子供給層５とゲート電極１１とがゲート絶縁膜層１０を介して重なる領域は極力少なくした方が好ましく、最適な構造は、ゲート電極１１の端が、ソース側高濃度ｎ型不純物領域８の端と一致する図３に示す構造となる。

一方で、図１に示すようにゲート電極１１の一部が電子供給層５に重なった構造とすると、ドレイン電極７に電圧を印加した際にゲート電極１１のドレイン電極７側の端に集中する電界を緩和することができるようになる。この結果として、ドレイン電極７に高い電圧を印加しても壊れにくくなり、耐圧が向上する。また、これにより電子がトラップ準位に捕獲されにくくなるため、電流コラプスが抑制される。つまり、より高い電圧で特性を劣化することなくトランジスタをスイッチングすることが可能となる。したがって、ゲート電極１１と電子供給層５とが重なる領域の大きさは、トランジスタを使用する目的に合わせて所望の耐圧が得られるように調整すればよい。

なお、ゲート電極１１の端と電子供給層５の端との間に隔たりを設けた構造では、ゲート電極１１と電子供給層５との間の領域はキャリアが存在しないために高抵抗領域となり、ドレイン電流が大きく減少する。したがって、ゲート電極１１と電子供給層５とは、それぞれの端が一致する図３に示す構造か、少なくとも一部の領域が重なった図１に示す構造とすべきである。

＜実施の形態４＞
図４は、本発明の実施の形態４に係る半導体装置の構成を示す斜視図である。以下、本実施の形態４に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

図１に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、電子供給層５が、ドレイン側高濃度ｎ型不純物領域９の一部の領域と重なり合った構造であった。これに対して、図４に示す窒化物半導体を用いたノーマリオフ型のヘテロ接合電界効果型トランジスタでは、電子供給層５のドレイン電極７側の端が、ドレイン側高濃度ｎ型不純物領域９の端と一致する構造となっている。

このような図４の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０を介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

なお、電子供給層５の端とドレイン側高濃度ｎ型不純物領域９の端との間に隔たりを設けた構造では、電子供給層５とドレイン側高濃度ｎ型不純物領域９との間の領域はキャリアが存在しないために高抵抗領域となり、ドレイン電流が大きく減少する。したがって、電子供給層５とドレイン側高濃度ｎ型不純物領域９とは、それぞれの端が一致する図４に示す構造か、少なくとも一部の領域が重なった図１に示す構造とすべきである。

＜実施の形態５＞
図５及び図６は、本発明の実施の形態５に係る半導体装置の構成を示す斜視図である。以下、本実施の形態５に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

図５に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、図１に示すＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎからなるチャネル層３を、Ａｌ_ｘ１Ｇａ_１−ｘ１Ｎ（ｙ１＝０）からなるチャネル層３ａとした構造となっている。このような図５の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０を介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、このようにチャネル層３ａをＡｌ_ｘ１Ｇａ_１−ｘ１Ｎとすることによって、４元素からなるＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎと比較して合金散乱が抑制されるため、ヘテロ界面に形成されるチャネルにおける電子の移動度が向上し、ドレイン電流の増加が図れる。また、比較的Ａｌ組成（ｘ１）が大きい材料を用いれば、バンドギャップが大きくなるため、高電圧を印加しても壊れにくくなり、高電圧動作が可能となる。さらに、構成元素数が減りことによって成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流や電流コラプスといった諸特性の改善が図れる。

図６に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、図５に示すＡｌ_ｘ１Ｇａ_１−ｘ１Ｎからなるチャネル層３ａを、ＧａＮ（ｘ１＝０，ｙ１＝０）からなるチャネル層３ｂとした構造となっている。このような図６の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０を介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、このようにチャネル層３ｂをＧａＮとすることによって、３元素からなるＡｌ_ｘ１Ｇａ_１−ｘ１Ｎと比較して、さらに合金散乱が抑制されるため、ヘテロ界面に形成されるチャネルにおける電子の移動度がさらに向上し、更なるドレイン電流の増加が図れる。また、結晶成長も容易となり、チャネル層３ｂに意図せずに混入する不純物も低減できるため、これらの不純物による電子トラップが要因となって生じる電流コラプスを抑制することが可能となる。さらに、構成元素数が減り成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流や電流コラプスといった諸特性の改善が図れる。

なお、本実施の形態５では、図１と図５及び図６とを対比するようにチャネル層３をチャネル層３ａ，３ｂに置き換えた構成について記載した。しかしながら、本実施の形態５に記載の内容と同様の構成及び効果は、図１〜図４のそれぞれに記載のすべての構造に対して及ぶものである。

＜実施の形態６＞
図７、図８及び図９は、本発明の実施の形態６に係る半導体装置の構成を示す斜視図である。以下、本実施の形態６に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

図７に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、図１に示すＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎからなるバリア層４を、Ａｌ_ｘ２Ｇａ_１−ｘ２Ｎ（ｙ２＝０）からなるバリア層４ａとした構造となっている。このような図７の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０を介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、バリア層４ａをＡｌ_ｘ２Ｇａ_１−ｘ２Ｎとすることによって、チャネル層３とバリア層４ａとの間のヘテロ界面をキャリアとして走行する電子が受ける合金散乱が減少するため、移動度が向上し、ドレイン電流の増加が図れる。また、構成元素数が減り、成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流や電流コラプスといった諸特性の改善が図れる。

図８に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、図１に示すＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎからなるバリア層４を、Ｉｎ_ｙ２Ａｌ_１−ｙ２Ｎ（ｘ２＋ｙ２＝１）からなるバリア層４ｂとした構造となっている。このような図８の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０を介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、バリア層４ｂをＩｎ_ｙ２Ａｌ_１−ｙ２Ｎとすることによって、チャネル層３とバリア層４ｂとの間のヘテロ界面をキャリアとして走行する電子が受ける合金散乱が減少するため、移動度が向上し、ドレイン電流の増加が図れる。また、構成元素数が減り、成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流や電流コラプスといった諸特性の改善が図れる。

図９に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、図１に示すＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎからなるバリア層４を、ＡｌＮ（ｘ２＝０，ｙ２＝０）からなるバリア層４ｃとした構造となっている。このような図９の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０を介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、バリア層４ｃをＡｌＮとすることによって、チャネル層３とバリア層４ｃとの間のヘテロ界面をキャリアとして走行する電子が受ける合金散乱がさらに減少するため、移動度がさらに向上する。また、バリア層５の材料としてバンドギャップが大きなＡｌＮを用いることによって、電子供給層５が形成されたドリフト領域のチャネル層３とバリア層４との間のヘテロ界面に誘起された２ＤＥＧ濃度が増加する。これらの相乗効果により、さらなるドレイン電流の増加が図れる。さらに、構成元素数が減り成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流や電流コラプスといった諸特性の改善が図れる。

なお、本実施の形態６では、図１と図７〜図９とを対比するようにバリア層４をバリア層４ａ，４ｂ，４ｃに置き換えた構成について記載した。しかしながら、本実施の形態６に記載の内容と同様の構成及び効果は、図１〜図６のそれぞれに記載のすべての構造に対して及ぶものである。

＜実施の形態７＞
図１０及び図１１は、本発明の実施の形態７に係る半導体装置の構成を示す斜視図である。以下、本実施の形態７に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

図１０に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、図１に示すＡｌ_ｘ３Ｉｎ_ｙ３Ｇａ_{１−ｘ３−ｙ３}Ｎからなるからなる電子供給層５を、Ａｌ_ｘ３Ｇａ_１−ｘ３Ｎ（ｙ３＝０）からなる電子供給層５ａとした構造となっている。このような図１０の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５ａとの間にゲート絶縁膜層１０を介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、電子供給層５ａをＡｌ_ｘ３Ｇａ_１−ｘ３Ｎとすることによって、構成元素数が減り成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流や電流コラプスといった諸特性の改善が図れる。

図１１に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、図１に示すＡｌ_ｘ３Ｉｎ_ｙ３Ｇａ_{１−ｘ３−ｙ３}Ｎからなるからなる電子供給層５を、Ｉｎ_ｙ３Ａｌ_１−ｙ３Ｎ（ｘ３＋ｙ３＝１）からなる電子供給層５ｂとした構造となっている。このような図１１の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５ｂとの間にゲート絶縁膜層１０を介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、電子供給層５ｂをＩｎ_ｙ３Ａｌ_１−ｙ３Ｎとすることによって、構成元素数が減り成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流や電流コラプスといった諸特性の改善が図れる。

なお、本実施の形態７では、図１と図１０及び図１１とを対比するように電子供給層５を電子供給層５ａ，５ｂに置き換えた構成について記載した。しかしながら、本実施の形態７に記載の内容と同様の構成及び効果は、図１〜図９のそれぞれに記載のすべての構造に対して及ぶものである。

＜実施の形態８＞
図１２、図１３及び図１４は、本発明の実施の形態８に係る半導体装置の構成を示す斜視図である。以下、本実施の形態８に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

図１２に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、図１に示すチャネル層３のＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎよりもバンドギャップが大きい絶縁体もしくは半導体からなるゲート絶縁膜層１０を、ＡｌＧａ_ｃＯ_ａＮ_ｂからなるゲート絶縁膜層１０ａとした構造となっている。このような図１２の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０ａを介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、ＡｌＧａ_ｃＯ_ａＮ_ｂは、酸素を除きバリア層４を構成する半導体の構成元素と同じであるため、構成元素が異なるＳｉＯ_２のような材料と比べて、バリア層４とゲート絶縁膜層１０ａとの間の界面に発生する界面トラップ準位を低減しやすく、大きなドレイン電流が得られやすい。

図１３に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、図１２に示すＡｌＧａ_ｃＯ_ａＮ_ｂからなるゲート絶縁膜層１０ａを、ＡｌＯ_ａＮ_ｂからなるゲート絶縁膜層１０ｂとした構造となっている。このような図１３の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０ｂを介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、ＡｌＯ_ａＮ_ｂは、ＡｌＧａ_ｃＯ_ａＮ_ｂよりもバンドギャップが大きいため、このような構造とすることによって、ゲート電極１１により大きな正の電圧を印加できるので、より大きなドレイン電流が得られるようになる。

図１４に示す窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタでは、図１３に示すＡｌＯ_ａＮ_ｂからなるゲート絶縁膜層１０ｂを、ＡｌＯ_ａからなるゲート絶縁膜層１０ｃとした構造となっている。このような図１４の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０ｃを介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

さらに、ＡｌＯ_ａは、ＡｌＯ_ａＮ_ｂよりもさらにバンドギャップが大きいため、このような構造とすることによって、ゲート電極１１にさらに大きな正の電圧を印加できるので、さらに大きなドレイン電流が得られるようになる。

なお、本実施の形態８では、図１と図１２〜図１４とを対比するようにゲート絶縁膜層１０をゲート絶縁膜層１０ａ〜１０ｃに置き換えた構成について説明した。しかしながら、本実施の形態８に記載の内容と同様の構成及び効果は、図１〜図１１のそれぞれに記載のすべての構造に対して及ぶものである。

＜実施の形態９＞
図１５は、本発明の実施の形態９に係る半導体装置の構成を示す斜視図である。以下、本実施の形態９に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

上述した実施の形態１〜８に記載の窒化物半導体からなるノーマリオフ型の電界効果型トランジスタでは、本願明細書において着目する構造のみを抜粋して記載している。しかしながら、トランジスタとして動作すれば、以下に示すような構造としてもよく、必ずしも実施の形態１〜８に記載の構造と同じである必要はない。

基板１の材料としてチャネル層３と異なるＳｉＣやＳｉを用いる場合には、バッファ層２が必要となる。しかしながら、基板１の材料として、チャネル層３と同一材料のＧａＮやＡｌＧａＮ、ＩｎＡｌＧａＮを用いる場合には、バッファ層２は必ずしも必要ではない。また、バッファ層２などは必ずしもノンドープとする必要はない。

また、基板１上にチャネル層３、バリア層４、電子供給層５、ゲート絶縁膜層１０の４層が形成されていれば、ゲート電極１１下側のチャネル層とバリア層との界面にトランジスタを動作させる際のチャネルが形成され、ドリフト領域のチャネル層とバリア層との間には２次元電子ガスが形成されるので、トランジスタとして動作する。上記には、そのトランジスタとして動作する最小限の半導体層しか記載していないが、トランジスタとして動作すれば、上記の４層に加えて複数の他の層が形成されていてもかまわない。例えば、チャネル層３の下側にチャネル層３やバリア層４とは組成が異なる窒化物半導体層が形成されていてもかまわない。また、チャネル層３やバリア層４を含むこれらの窒化物半導体層は、必ずしもノンドープである必要はなく、トランジスタ動作に支障がない量であればＳｉやＭｇ、Ｆｅ、Ｃ、Ｇｅと言った不純物が含まれていてもかまわない。

また、ソース側高濃度ｎ型不純物領域８及びドレイン側高濃度ｎ型不純物領域９にドーピングするｎ型不純物としては、Ｓｉ、Ｇｅ、酸素、窒素空孔といった窒化物半導体においてｎ型のドーパントとして振舞う不純物であればよい。

また、ゲート絶縁膜層１０は、上記では、半導体装置の表面全面に堆積された構造としているが、少なくともバリア層４及び電子供給層５とゲート電極１１との間に形成されていれば、上述の効果が得られる。このため、ゲート絶縁膜層１０は、必ずしも全面に堆積された構造とする必要はなく、図１５に示すように、ゲート電極１１とソース電極６との間、及び、ゲート電極１１とドレイン電極７との間のいずれにも堆積されていない構造としてもよい。また、ゲート絶縁膜層１０は必ずしも１層からなる必要はなく、ＡｌＧａ_ｃＯ_ａＮ_ｂ、ＡｌＯ_ａＮ_ｂ、ＡｌＯ_ａ、ＳｉＯ_２、Ｓｉ_３Ｎ_４等の複数の層で構成されていてもかまわない。

また、上記では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には、保護膜、フィールドプレート電極、配線、エアブリッジ、バイアホール等が形成された構造がデバイスとして用いられる。また、実施の形態１〜９に記載の構造は、それぞれを独立の構造とする必要はなく、それぞれを組合せた構造としてもよい。

＜実施の形態１０＞
本発明の実施の形態１０は、実施の形態１に係る半導体装置の製造方法に関する。図１６〜図２２は、実施の形態１で説明した図１に示す構造を持つ窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタの製造プロセス（製造工程）の一例を示す斜視図である。以下、本実施の形態１０に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

図１６に示すように、基板１上にＭＯＣＶＤ法（有機金属気相成長法）、ＭＢＥ法（分子線エピタキシー法）などのエピタキシャル成長法を適用することで、バッファ層２、チャネル層３、バリア層４をそれぞれ下から順に成長する。

図１７に示すように、レジストパターン等をマスクとして、注入ドーズ量１×１０^１３〜１×１０^１６（ｃｍ^−２）、注入エネルギー１０〜１０００（ｋｅＶ）の条件のイオン注入法などを用いて、窒化物半導体においてｎ型となるイオンを所望の領域に打ち込む。その後、ＲＴＡ（Rapid Thermal Annealing）法などを用いて８００〜１５００℃の温度で熱処理を行ない、ドーピングしたイオンを活性化させて、ソース側高濃度ｎ型不純物領域８及びドレイン側高濃度ｎ型不純物領域９を形成する。

図１８に示すように、プラズマＣＶＤ法等を用いて堆積したＳｉＯ_２等をマスクとして用いて、ＭＯＣＶＤ法、ＭＢＥ法などのエピタキシャル成長法による再成長法を適用することで、電子供給層５を再成長して形成する。

図１９に示すように、蒸着／リフトオフ法などを用いて、金属の多層膜からなるソース電極６及びドレイン電極７を形成する。

図２０に示すように、トランジスタを作製する領域外のチャネル層３及びバリア層４に、イオン注入法を用いて素子分離領域１２を形成する。

図２１に示すように、例えば、触媒化学気相堆積法、プラズマ化学気相堆積法、原子層堆積法、ＭＯＣＶＤ法、ＭＢＥ法やスパッタ法を用いてバリア層４を構成する材料であるＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎよりもバンドギャップが大きい絶縁体もしくは半導体からなるゲート絶縁膜層１０を堆積する。

図２２に示すように、蒸着／リフトオフ法などを用いて、金属膜からなるゲート電極１１を形成する。

以上の方法により、図１〜図１５のそれぞれに示す構造を持ったヘテロ接合電界効果型トランジスタが作製できる。以上では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には保護膜、フィールドプレート電極、配線、エアブリッジ、バイアホール等の形成プロセスを経てデバイスが完成する。

なお、図１６に示すバッファ層２、チャネル層３及びバリア層４の成長時、及び図１８に示す電子供給層５の成長時に、Ｉｎ_ｚＡｌ_ｘＧａ_{１−ｘ−ｚ}Ｎ（０＜ｘ≦１，０＜ｚ≦１）の原料ガスとなるトリメチルインジウム、トリメチルアンモニウム、トリメチルガリウム、アンモニア等の流量や圧力、温度（成長条件）を調整することで、バッファ層２、チャネル層３、バリア層４及び電子供給層５の組成を所望の組成にすることができる。これにより、実施の形態５〜７，９に示すような、様々な構造を作製できる。

また、図２１に示すゲート絶縁膜層１０の堆積時の原料ガスや堆積源、及び圧力や温度といった成長条件を調整することで、実施の形態８に示すような、さまざまな構造のゲート絶縁膜層１０を形成することができる。

また、図１７に示すイオン注入時のマスクパターン、図１８に示す再成長時のマスクパターン、図２２に示すゲート電極１１形成時のマスクパターンを変えることにより、実施の形態１〜４に示すような様々な構造のトランジスタが作製できる。

また、以上に説明したプロセスは、必ずしも以上に説明した順に実施する必要はなく、順番を入れ替えてもかまわない。例えば、図２０に示す素子分離領域１２の形成を、図２１に示すゲート絶縁膜層１０の形成の後に実施してもかまわない。

＜実施の形態１１＞
図２３は、本発明の実施の形態１１に係る半導体装置の構成を示す斜視図である。以下、本実施の形態１１に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

実施の形態１０では、実施の形態１に係る窒化物半導体を用いたノーマリオフ型のヘテロ接合電界効果型トランジスタの製造プロセスを示した。この製造プロセスにおいて、図１８に示す電子供給層５の再成長では、再成長を実施するバリア層４の表面をできる限り表面準位が少ない安定な状態とすることが望まれる。このように構成した場合には、電子供給層５を再成長した後のバリア層４と電子供給層５との界面に形成される界面準位が低減され、且つ、電子供給層５中でトラップ準位形成の要因となる欠陥も低減することが可能となる。また、これらの界面準位やトラップ準位に起因して発生する電流コラプスやリーク電流といった諸特性の改善が図れる。

実施の形態１０に示す製造プロセスでは、図１６に示すバリア層４を含む半導体層の成長後に、ＭＯＣＶＤ法やＭＢＥ法などによって半導体層を成長するための成長炉（装置）から半導体層が成長した基板を一度取り出す。その後、再度、図１８に示す電子供給層５の再成長のために、ＭＯＣＶＤ法やＭＢＥ法などによって半導体層を成長するための成長炉（装置）に半導体層が成長した基板を入れる必要がある。一度、成長炉から取り出すと、少なくとも半導体（この場合はバリア層４）の表面は、大気に暴露されることになり、大気中の様々な不純物により汚染され、表面準位が形成される。

このような不純物汚染による表面準位は、再表面の半導体層（ここではバリア層４）の結晶が安定な程、形成されにくい。したがって、バリア層４を構成する元素数が少ないほど、表面準位が形成されにくい。このため、実施の形態６の図９に示すＡｌＮからなるバリア層４ｃが設けられた構成では、最も表面準位が形成されにくくなり、この構造において最も効果的に、電流コラプスやリーク電流といった諸特性の改善が図れると言える。

また、バリア層４の表面に形成される表面準位は、大気に暴露する時間が長いほど増加し、また、高温アニールやエッチングといった表面に与えるエネルギーが大きなプロセスを施すことによっても形成され増加する。したがって、バリア層４の成長後、できるだけ速やかに電子供給層５の再成長を実施することが好ましい。このため、実施の形態１０の図１７に示すソース側高濃度ｎ型不純物領域８及びドレイン側高濃度ｎ型不純物領域９の形成は、電子供給層５の再成長後に実施した方が好ましいと言える。この場合、ドレイン側高濃度ｎ型不純物領域９を形成する際のマスクパターンによっては、図２３に示すように電子供給層５のドレイン電極７側の一部の領域にも高濃度ｎ型不純物がドーピングされた領域が形成されることになる。

なお、このような図２３の構造でも、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０ｂを介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

＜実施の形態１２＞
図２４は、本発明の実施の形態１２に係る半導体装置の構成を示す斜視図である。以下、本実施の形態１２に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

実施の形態１０では、実施の形態１に係る窒化物半導体を用いたノーマリオフ型のヘテロ接合電界効果型トランジスタの製造プロセスを示した。この製造プロセスにおいて、図１８に示す電子供給層５の再成長は、再表面にバリア層４が形成された基板面上で再成長される電子供給層５が占める面積が大きいほど容易になる。各実施の形態に係る窒化物半導体を用いたノーマリオフ型のヘテロ接合電界効果型トランジスタでは、ゲート電極１１の下側のチャネル領域に電子供給層５が形成されてさえいなければ、アクセス領域にソース側高濃度ｎ型不純物領域８が形成され、且つドリフト領域に電子供給層５が形成され、且つソース側高濃度ｎ型不純物領域８と電子供給層５との間にゲート絶縁膜層１０ｂを介してゲート電極１１が形成された実施の形態１に示した特徴は維持される。このため、耐圧を下げることなくオン抵抗を低減できる実施の形態１と同様の効果が得られる。

したがって、ゲート電極１１の下側のチャネル領域以外の領域には、図２４に示すように電子供給層５が形成されていてもかまわない。このように、電子供給層５が形成される面積を大きくすることによって、電子供給層５の再成長が容易になるため、上述した構造と比較して、図２４に示す構造の方が好ましいと言える。

＜実施の形態１３＞
本発明の実施の形態１３は、実施の形態１１に係る半導体装置の製造方法に関する。図２５〜図３０は、実施の形態１１で説明した図２３に示す構造を持つ窒化物半導体からなるノーマリオフ型のヘテロ接合電界効果型トランジスタの製造プロセス（製造工程）の一例を示す斜視図である。以下、本実施の形態１３に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

図２５に示すように、基板１上にＭＯＣＶＤ法（有機金属気相成長法）、ＭＢＥ法（分子線エピタキシー法）などのエピタキシャル成長法を適用することで、バッファ層２、チャネル層３、バリア層４、電子供給層５をそれぞれ下から順に成長する。

図２６に示すように、レジストパターン等をマスクとして、注入ドーズ量１×１０^１３〜１×１０^１６（ｃｍ^−２）、注入エネルギー１０〜１０００（ｋｅＶ）の条件のイオン注入法などを用いて、窒化物半導体においてｎ型となるイオンを所望の領域に打ち込む。その後、ＲＴＡ法などを用いて８００〜１５００℃の温度で熱処理を行ない、ドーピングしたイオンを活性化させて、ソース側高濃度ｎ型不純物領域８及びドレイン側高濃度ｎ型不純物領域９を形成する。

図２７に示すように、プラズマＣＶＤ法等を用いて堆積したＳｉＯ_２等をマスクとして用いて、Ｃｌ_２等を用いたドライエッチング法等にて、電子供給層５の一部を除去する。

図２８に示すように、蒸着／リフトオフ法などを用いて、金属の多層膜からなるソース電極６及びドレイン電極７を形成する。

図２９に示すように、トランジスタを作製する領域外のチャネル層３及びバリア層４に、イオン注入法を用いて素子分離領域１２を形成する。

図３０に示すように、例えば、触媒化学気相堆積法、プラズマ化学気相堆積法、原子層堆積法、ＭＯＣＶＤ法、ＭＢＥ法やスパッタ法を用いてバリア層４を構成する材料であるＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎよりもバンドギャップが大きい絶縁体もしくは半導体からなるゲート絶縁膜層１０を堆積する。

図２３に示すように、蒸着／リフトオフ法などを用いて、金属膜からなるゲート電極１１を形成する。

以上の方法により、図２３に示す構造を持ったノーマリオフ型のヘテロ接合電界効果型トランジスタが作製できる。以上では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には保護膜、フィールドプレート電極、配線、エアブリッジ、バイアホール等の形成プロセスを経てデバイスが完成する。

なお、本実施の形態１３に示す窒化物半導体を用いたヘテロ接合電界効果型トランジスタの製造プロセスでは、ゲート電極１１の下側のチャネル領域のバリア層４の表面側が、図２７に示すドライエッチングプロセスを直接受けることとなる。このドライエッチングプロセスによりチャネル領域のバリア層４には多くの欠陥が形成されるため、欠陥に起因して生じる電流コラプスやリーク電流が発生することが懸念される。したがって、本実施の形態１３に示す製造プロセスでも、実施の形態１１に示す構造、及び、実施の形態１１と実施の形態１〜９とを組み合わせた構造を有する窒化物半導体を用いたノーマリオフ型のヘテロ接合電界効果型トランジスタを作製することはできるが特性の劣化が懸念される。このため、実施の形態１０に示す窒化物半導体を用いたノーマリオフ型のヘテロ接合電界効果型トランジスタの製造プロセスの方が好ましいと言える。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１ 基板、３，３ａ，３ｂ チャネル層、４，４ａ，４ｂ，４ｃ バリア層、５，５ａ，５ｂ 電子供給層、６ ソース電極、７ ドレイン電極、８ ソース側高濃度ｎ型不純物領域、９ ドレイン側高濃度ｎ型不純物領域、１０，１０ａ，１０ｂ，１０ｃ ゲート絶縁膜層、１１ ゲート電極。

Claims (10)

1. 基板上に設けられたＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎからなるチャネル層と、
   前記チャネル層の表面上に形成され、前記チャネル層を構成するＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎのバンドギャップよりも大きなバンドギャップを有するＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎからなるバリア層と、
   前記バリア層の表面上に形成されたソース電極と、
   前記バリア層の前記表面の内で少なくとも前記ソース電極下の部分から前記チャネル層内部に向けて形成されたソース側高濃度ｎ型不純物領域と、
   前記バリア層の表面上に前記ソース電極と離間して形成されたドレイン電極と、
   前記バリア層の前記表面の内で少なくとも前記ソース側高濃度ｎ型不純物領域と離間して、前記ドレイン電極下の部分から前記チャネル層内部に向けて形成されたドレイン側高濃度ｎ型不純物領域と、
   少なくとも前記ドレイン側高濃度ｎ型不純物領域に隣接した前記ソース側高濃度ｎ型不純物領域側のバリア層の表面の一部を覆うように形成された、前記チャネル層を構成するＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎよりもバンドギャップが大きく、且つ前記バリア層を構成するＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２１−ｙ２}Ｎよりもバンドギャップが小さいＡｌ_ｘ３Ｉｎ_ｙ３Ｇａ_{１−ｘ３−ｙ３}Ｎからなる電子供給層と、
   前記ソース側高濃度ｎ型不純物領域と前記電子供給層との間の前記バリア層表面のすべてを覆うように形成された、前記バリア層を構成するＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎよりもバンドギャップが大きい絶縁体もしくは半導体からなるゲート絶縁膜層と、
   前記ソース側高濃度ｎ型不純物領域と前記電子供給層との間の領域を覆う、前記ゲート絶縁膜層上に形成されたゲート電極と、
   を備え、
   各電極に電圧が印加されていない状態において、前記ゲート電極の下側の前記ソース側高濃度ｎ型不純物領域に隣接する前記チャネル層と前記バリア層とのヘテロ界面における伝導帯下端のエネルギーが、フェルミエネルギーよりも高い状態となる、半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記ソース側高濃度ｎ型不純物領域及び前記ドレイン側高濃度ｎ型不純物領域のそれぞれのシート抵抗が、前記電子供給層下側の２次元電子ガスが形成される領域のシート抵抗よりも低い、半導体装置。
3. 請求項１または請求項２に記載の半導体装置であって、
   前記ゲート電極の一部が前記ゲート絶縁膜を介して前記電子供給層の一部を覆うように形成されている、半導体装置。
4. 請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
   前記チャネル層のＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎは、ＧａＮである、半導体装置。
5. 請求項１から請求項４のうちのいずれか１項に記載の半導体装置であって、
   前記バリア層のＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎは、Ａｌ_ｘ２Ｇａ_１−ｘ２Ｎである、半導体装置。
6. 請求項１から請求項４のうちのいずれか１項に記載の半導体装置であって、
   前記バリア層のＡｌ_ｘ２Ｉｎ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎは、ＡｌＮである、半導体装置。
7. 請求項１から請求項６のうちのいずれか１項に記載の半導体装置であって、
   前記電子供給層のＡｌ_ｘ３Ｉｎ_ｙ３Ｇａ_{１−ｘ３−ｙ３}Ｎは、Ａｌ_ｘ３Ｇａ_１−ｘ３Ｎである、半導体装置。
8. 請求項１から請求項６のうちのいずれか１項に記載の半導体装置であって、
   前記電子供給層のＡｌ_ｘ３Ｉｎ_ｙ３Ｇａ_{１−ｘ３−ｙ３}Ｎは、Ｉｎ_ｙ３Ａｌ_１−ｙ３Ｎである、半導体装置。
9. 請求項１から請求項８のうちのいずれか１項に記載の半導体装置であって、
   前記ゲート絶縁膜は、ＡｌＯからなる、半導体装置。
10. 請求項１から請求項９のうちのいずれか１項に記載の半導体装置の製造方法であって、
    前記電子供給層を再成長法により形成する、半導体装置の製造方法。

Images