JP2019122107A - 電力変換装置および半導体装置 - Google Patents

Abstract

【課題】パワートランジスタのジャンクション温度を高精度に推定することが可能な電力変換装置を提供する。【解決手段】制御装置ＭＣＵは、温度推定部ＰＴＪＵを有し、パワートランジスタＰＴＲのオン・オフをドライバＤＲＶを介して制御する。電圧検出回路ＶＤＥＴは、パワートランジスタＰＴＲのオン期間におけるソースおよびドレイン端子の端子間電圧Ｖｄｓを検出する。温度推定部ＰＴＪＵは、予め、ソースおよびドレイン端子の端子間電圧Ｖｄｓおよび端子間電流Ｉｄｓと、ジャンクション温度ＴＪとの相関情報ＩＶＴＲを保持し、電圧検出回路ＶＤＥＴから取得した端子間電圧Ｖｄｓと、既知の端子間電流Ｉｄｓと、相関情報ＩＶＴＲとに基づきジャンクション温度ＴＪを推定する。【選択図】図１

Description

本発明は、電力変換装置および半導体装置に関し、例えば、インバータやスイッチング電源等における保護技術に関する。

非特許文献１には、ジャンクション温度を検出するため、パワートランジスタのチップ上に温度検出用のダイオードを集積し、そこに定電流を印加して順方向電圧を読み取る方式が記載される。特許文献１には、パワートランジスタを搭載したモジュールにサーミスタなどの温度センサを搭載すると共に、演算によってパワートランジスタのジャンクション温度を推定する方式が示される。当該方式は、パワートランジスタの電流および電圧から損失を演算し、当該損失に基づきサーミスタの温度上昇分を推定し、サーミスタの温度検出値から当該温度上昇分の推定値を差し引いて冷却要素温度を推定する。パワートランジスタのジャンクション温度は、冷却要素温度の推定値を基礎温度として推定される。

特許文献２には、パワートランジスタの短絡や過電流を、パワートランジスタのコレクタ電圧またはドレイン電圧に基づいて検出する方式が示される。特許文献３には、パワートランジスタの過電流を高精度に検出する方式が示される。具体的には、過電流の検出精度は、パワートランジスタのオン抵抗の温度特性に伴い低下するため、温度特性に伴う誤差を補正するためのサーミスタが設けられる。非特許文献２や非特許文献３には、パワートランジスタに接続される電流検出用のトランジスタを備え、これに伴い追加のエミッタ端子またはソース端子を有する構成が示される。

国際公開第２０１４／０９１８５２号 米国特許第４９５４９１７号明細書 特開２０１２−２０７９７６号公報

N.Iwamuro, et al，"A new vertical IGBT structure with a monolithic over-current, over-voltage, and over-temperature sensing and protecting circuit"，IEEE Electron Device Letters，Vol.16，No.9，１９９５年９月 D.Domes, U.Schwarzer，"IGBT-Module integrated Current and Temperature Sense Features based on Sigma-Delta Converter"，PCIM Europe，２００９年 T.P.Chow, et al，"Design of Current Sensors in IGBT's"，50th Annual Device Research Conference，１９９２年

例えば、インバータ等で用いられるパワートランジスタでは、通常、発熱に伴う温度を検知する温度検知回路が設けられる。温度検知回路を用いると、例えば、過電流等に伴いパワートランジスタのジャンクション温度が所定の温度に達した場合に、ターンオフ動作を行うことでパワートランジスタならびに当該パワートランジスタを含むシステムの保護が図れる。この際には、温度検知を高精度化することが望まれる。温度検知を高精度化するほど、パワートランジスタの熱設計に対する要求マージンを小さくできるため、コストの低減等が図れる。

温度検知方式として、非特許文献１のように、チップ上に温度検出用のダイオードを集積する方式や、特許文献１のように、チップ外にサーミスタを設ける方式が挙げられる。前者の方式では、温度検出用のダイオードが例えば多結晶シリコン等で製造されるため、製造ばらつきが大きく、ジャンクション温度の推定精度が十分に得られない恐れがある。後者の方式では、サーミスタとパワートランジスタとの間に距離が生じるため、ジャンクション温度の推定精度が十分に得られない恐れがある。

後述する実施の形態は、このようなことに鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態による電力変換装置は、パワートランジスタと、ドライバと、制御装置と、電圧検出回路とを有する。パワートランジスタは、制御入力端子、第１および第２の端子を備え、第１および第２の端子を介して所定の負荷に電力を供給する。ドライバは、制御入力端子を駆動する。制御装置は、温度推定部を含み、パワートランジスタのオン・オフをドライバを介して制御する。電圧検出回路は、パワートランジスタのオン期間における第１および第２の端子の端子間電圧を検出する。温度推定部は、予め、第１および第２の端子の端子間電圧および端子間電流と、ジャンクション温度との相関情報を保持し、電圧検出回路から取得した端子間電圧と、既知の端子間電流と、当該相関情報とに基づきジャンクション温度を推定する。

前記一実施の形態によれば、パワートランジスタのジャンクション温度を高精度に推定することが可能になる。

本発明の実施の形態１による電力変換装置の主要部の構成例を示す概略図である。 図１の電力変換装置の詳細な構成例を示す回路図である。 （ａ）および（ｂ）は、図２におけるパワートランジスタの構成例を示す概略図である。 図３（ｂ）における各単位トランジスタの構造例を示す断面図である。 図２におけるサージ吸収回路の各種構成例を示す回路図である。 図２におけるドライバ装置の主要部の動作例を示すタイミングチャートである。 図１における電圧リミッタの図２とは異なる構成例を示す回路図である。 （ａ）は、図２の温度推定部で生じ得る問題点の一例を示す説明図であり、（ｂ）は、（ａ）の問題点を解決する温度推定部の構成例を示す概略図である。 図１の電力変換装置を更に拡張した構成例を示す概略図である。 （ａ）は、本発明の実施の形態２による電力変換装置を適用したモータシステムの主要部の構成例を示す概略図であり、（ｂ）および（ｃ）は、（ａ）の動作例を示す図である。 （ａ）は、図１０における制御装置の概略的な処理内容の一例を示すフロー図であり、（ｂ）は、（ａ）の補足図である。 図１０（ａ）に示されるモータシステムのより詳細な構成例を示す概略図である。 本発明の実施の形態３による半導体装置の主要部の構成例を示す概略図である。 （ａ）は、図１３における過熱検出回路の構成例を示す概略図であり、（ｂ）は、（ａ）の動作例を示す補足図である。 図１３における過熱検出回路の別の構成例を示す概略図である。 本発明の実施の形態４によるモータシステムの主要部の構成例を示す概略図である。 （ａ）は、図１６におけるモータの等価回路であり、（ｂ）は、（ａ）の等価回路の動作例を示す波形図である。 図１６における制御装置の処理内容の一例を示すフロー図である。 本発明の実施の形態５による電力変換装置の製造方法において、処理内容の一例を示す模式図である。 本発明の比較例となる電力変換装置の主要部の構成例を示す概略図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
《電力変換装置の主要部の概略構成》
図１は、本発明の実施の形態１による電力変換装置の主要部の構成例を示す概略図である。図１に示す電力変換装置は、パワートランジスタＰＴＲと、電圧リミッタＬＭＴと、ドライバ装置ＤＲＩＣと、制御装置ＭＣＵとを備える。パワートランジスタＰＴＲは、代表的には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳｉやＳｉＣ構造のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等である。明細書では、パワートランジスタＰＴＲは、ＳｉＣ構造のＭＯＳＦＥＴである場合を例とするが、Ｓｉ、ＧａＮ、その他材料のＭＯＳＦＥＴでもよく、ＩＧＢＴの場合は、ソースおよびドレインをそれぞれエミッタおよびコレクタに置き換えればよい。

パワートランジスタＰＴＲは、ゲート端子（制御入力端子）、ソース端子およびドレイン端子を備え、ソース端子およびドレイン端子を介して所定の負荷に電力を供給する。ソース・ドレイン間に印加される電圧（通常、略電源電圧となる）は、数百Ｖ（例えば、４００Ｖ等）や、場合によっては千Ｖを超える大きさとなる。パワートランジスタＰＴＲは、例えば、一つのパッケージ部品、またはモジュール部品で構成される。

ドライバ装置ＤＲＩＣは、ドライバＤＲＶと、電圧検出回路ＶＤＥＴとを有し、例えば、一つのパッケージ部品で構成される。ドライバＤＲＶは、パワートランジスタＰＴＲのゲート端子をゲート電圧ＶＧで駆動する。電圧検出回路ＶＤＥＴは、パワートランジスタＰＴＲのオン期間におけるソース端子（ソース電圧ＶＳ）とドレイン端子（ドレイン電圧ＶＤ）の端子間電圧Ｖｄｓを検出する。ドライバ装置ＤＲＩＣは、数Ｖ〜数十Ｖ（例えば２０Ｖ等）の電源電圧で動作する。このため、端子間電圧Ｖｄｓを電圧検出回路ＶＤＥＴへ直接伝送することは困難となる。そこで、電圧リミッタＬＭＴは、端子間電圧Ｖｄｓを、上限値を制限した上で電圧検出回路ＶＤＥＴへ伝送する。

制御装置ＭＣＵは、例えば、ＣＰＵ（Central Processing Unit）等を含むマイクロコントローラや、あるいはＦＰＧＡ（Field Programmable Gate Array）等であり、一つの半導体チップで構成される。制御装置ＭＣＵは、パワートランジスタＰＴＲのオン・オフをドライバＤＲＶを介して制御する。ここで、制御装置ＭＣＵは、例えば、ＣＰＵを用いたプログラム処理によって実装される温度推定部ＰＴＪＵを備える。

温度推定部ＰＴＪＵは、予め、ソース端子とドレイン端子の端子間電圧Ｖｄｓおよび端子間電流Ｉｄｓと、パワートランジスタＰＴＲのジャンクション温度ＴＪとの相関情報ＩＶＴＲを記憶部ＭＥＭに保持する。当該相関情報ＩＶＴＲは、具体的には、変換テーブルや、計算式等の形態で記憶部ＭＥＭに保持される。記憶部ＭＥＭは、例えば、フラッシュメモリ等の不揮発性メモリである。温度推定部ＰＴＪＵは、電圧検出回路ＶＤＥＴから取得した端子間電圧Ｖｄｓと、既知の端子間電流Ｉｄｓと、相関情報ＩＶＴＲとに基づきジャンクション温度ＴＪを推定する。

すなわち、パワートランジスタＰＴＲの端子間電圧Ｖｄｓと端子間電流Ｉｄｓの特性は、温度依存性を有する。これを利用して、温度推定部ＰＴＪＵは、この温度依存性を含む電気的特性を予め相関情報ＩＶＴＲとして保持し、端子間電圧Ｖｄｓおよび端子間電流Ｉｄｓを入力パラメータとして相関情報ＩＶＴＲを参照することでジャンクション温度ＴＪを推定する。このような方式を用いると、パワートランジスタＰＴＲから直接的に取得した電気的特性を用いてパワートランジスタＰＴＲのジャンクション温度ＴＪを推定するため、推定精度の高精度化が図れる。さらに、電圧リミッタＬＭＴ等は、後述するＤＥＳＡＴ検出回路等に伴い予め設けられる場合が多く、これを流用することで新たな追加部品も特に必要とされない。このため、高精度なジャンクション温度ＴＪの推定を、低コスト、または小さい面積オーバヘッドで行うことが可能になる。

ここで、一般的な電力変換装置において、制御装置ＭＣＵは、パワートランジスタＰＴＲの端子間電流Ｉｄｓ（ひいては、負荷電流）を目標に近づけるような制御を行う。代表例として、予め負荷電流の電流経路上に電流センサが設けられ、制御装置ＭＣＵは、電流センサからの電流検出値と既知の電流目標値とが一致するようにパワートランジスタＰＴＲをＰＷＭ（Pulse Width Modulation）信号ＰＷＭｉで制御する。このような制御に伴い、前述したように、端子間電流Ｉｄｓは既知となる。

《電力変換装置の主要部の詳細構成》
図２は、図１の電力変換装置の詳細な構成例を示す回路図である。図２において、パワートランジスタＰＴＲは、この例では、駆動用トランジスタＴＲｄと、電流センス用トランジスタＴＲｃｓと、クランプ用トランジスタＴＲｃｌｐとを備える。電流センス用トランジスタＴＲｃｓは、駆動用トランジスタＴＲｄよりも小さいトランジスタサイズで構成され、駆動用トランジスタＴＲｄとゲート端子（ゲート電圧ＶＧ）およびドレイン端子（ドレイン電圧ＶＤ）が共通化される。

電流センス用トランジスタＴＲｃｓのソース端子と、駆動用トランジスタＴＲｄのケルビン端子（ＫＳ）との間には、電流検出用の抵抗素子Ｒｓが結合される。ケルビン端子（ＫＳ）は、駆動用トランジスタＴＲｄのソース端子（ＶＳ）に結合されるが、ソース端子（ＶＳ）と異なり負荷電流が殆ど流れない端子となる。このため、ケルビン端子（ＫＳ）からは、ソース電圧ＶＳから寄生インダクタ等に伴うノイズ成分を排除したような安定したケルビンソース電圧ＫＳが生成される。このような構成により、電流センス用トランジスタＴＲｃｓには、駆動用トランジスタＴＲｄの端子間電流Ｉｄｓにほぼ比例するセンス電流が流れる。なお、駆動用トランジスタＴＲｄにケルビン端子（ＫＳ）が無い場合は、ケルビン端子（ＫＳ）の代わりにソース端子（ＶＳ）を用いても良い。

クランプ用トランジスタＴＲｃｌｐは、駆動用トランジスタＴＲｄよりも小さいトランジスタサイズで構成され、駆動用トランジスタＴＲｄとドレイン端子が共通化される。クランプ用トランジスタＴＲｃｌｐは、図１に示した電圧リミッタＬＭＴを構成する。クランプ用トランジスタＴＲｃｌｐのゲート端子には、前述した電圧リミッタＬＭＴの上限値を定めるクランプ電圧Ｖｃｌｐが印加される。クランプ電圧Ｖｃｌｐは、場合によっては、ゲート電圧ＶＧであってもよい。すなわち、クランプ用トランジスタＴＲｃｌｐと駆動用トランジスタＴＲｄのゲート端子を共通化することも可能である。

クランプ用トランジスタＴＲｃｌｐのソース端子からは、駆動用トランジスタＴＲｄのドレイン電圧ＶＤに応じたドレイン検出電圧ＶＤｓｅｎが出力される。詳細には、ドレイン検出電圧ＶＤｓｅｎは、ドレイン電圧ＶＤ、または、クランプ電圧Ｖｃｌｐからクランプ用トランジスタＴＲｃｌｐのしきい値電圧Ｖｔｈを差し引いた電圧の内、いずれか小さい方の値となる。

ドライバ装置ＤＲＩＣは、ドライバＤＲＶと、電圧検出回路ＶＤＥＴと、ＤＥＳＡＴ検出回路ＤＳＴと、コンパレータＣＭＰ２と、ＰＷＭ変調器ＰＷＭＭＤと、アンドゲートＡＤ１およびオアゲートＯＲ１と、アイソレータＩＳＯ１〜ＩＳＯ３とを備える。アイソレータＩＳＯ１〜ＩＳＯ３は、例えば、フォトカプラや、絶縁トランス等である。アイソレータＩＳＯ１は、パワートランジスタＰＴＲのオン・オフ制御信号（例えばＰＷＭ信号ＰＷＭｉ）を制御装置ＭＣＵから受け、それをＰＷＭ信号ＰＷＭｉ２として出力する。ドライバＤＲＶは、当該ＰＷＭ信号ＰＷＭｉ２を受け、ゲート抵抗素子Ｒｇを介して駆動用トランジスタＴＲｄのゲート端子を駆動する。

電圧検出回路ＶＤＥＴは、サンプリングホールド回路ＳＨを有し、また、アンプ回路ＡＭＰ１を有していてもよい。アンプ回路ＡＭＰ１は、例えば、サージ吸収回路ＳＡＣを介したドレイン検出電圧ＶＤｓｅｎとケルビンソース電圧ＫＳとの差電圧を検出し、所定のゲインで増幅する。サンプリングホールド回路ＳＨは、制御装置ＭＣＵからのパワートランジスタＰＴＲのオン・オフ制御信号（ＰＷＭ信号ＰＷＭｉ２）と、アンプ回路ＡＭＰ１の出力信号とを受けて動作する。アンプ回路ＡＭＰ１の出力信号は、クランプ用トランジスタＴＲｃｌｐに伴い、実質的に、パワートランジスタＰＴＲのオン期間における端子間電圧Ｖｄｓを表す。サンプリングホールド回路ＳＨは、パワートランジスタＰＴＲのオン期間における端子間電圧ＶｄｓをＰＷＭ信号ＰＷＭｉ２のオン期間でサンプリングし、当該サンプリング値をオフ期間で保持する。

ＤＥＳＡＴ検出回路ＤＳＴは、コンパレータＣＭＰ１を備え、電圧検出回路ＶＤＥＴで検出された端子間電圧Ｖｄｓと所定の電圧判定値Ｖｃｐ１とを比較することでパワートランジスタＰＴＲの非飽和の有無を判定する。すなわち、パワートランジスタＰＴＲは、例えば過電流等が発生すると非飽和状態となり、端子間電圧Ｖｄｓが大きくなる。ＤＥＳＡＴ検出回路ＤＳＴは、このような状態を検出する。

ここで、例えば、クランプ用トランジスタＴＲｃｌｐのしきい値電圧Ｖｔｈは、５Ｖ程度であり、ＤＥＳＡＴ検出回路ＤＳＴの電圧判定値Ｖｃｐ１は、７Ｖ程度である。この場合、クランプ用トランジスタＴＲｃｌｐは、ドレイン電圧ＶＤに応じたドレイン検出電圧ＶＤｓｅｎとして７Ｖよりも大きい電圧を伝送する必要があるため、“Ｖｃｌｐ−Ｖｔｈ＞７Ｖ”を満たす必要がある。したがって、クランプ電圧Ｖｃｌｐは、１２Ｖよりも大きい必要があり、例えば、１５Ｖ等が望ましい。

コンパレータＣＭＰ２は、過電流検出回路として機能し、電流検出用の抵抗素子Ｒｓからのセンス電圧ＣＳ（端子間電流Ｉｄｓにほぼ比例する値）と所定の電圧判定値Ｖｃｐ２（実質的に端子間電流Ｉｄｓの電流判定値に相当）とを比較することで駆動用トランジスタＴＲｄの過電流の有無を判定する。また、例えば、２個の電圧判定値Ｖｃｐ２（例えば、０．２５Ｖと０．５Ｖ等）を用いることで、コンパレータＣＭＰ２は、過電流に加えて短絡電流の有無を判定することも可能である。コンパレータＣＭＰ２は、過電流有りの場合には、過電流検出信号ＯＣを出力し、短絡電流有りの場合には、短絡電流検出信号ＳＣを出力する。

ＰＷＭ変調器ＰＷＭＭＤは、電圧検出回路ＶＤＥＴで検出された端子間電圧ＶｄｓをＰＷＭ変調することでＰＷＭ信号ＰＷＭｄｓを生成する。アイソレータＩＳＯ２は、ＰＷＭ信号ＰＷＭｄｓを受け、それをＰＷＭ信号ＰＷＭｏとして制御装置ＭＣＵへ出力する。すなわち、アイソレータＩＳＯ２は、ディジタル信号しか伝送できないため、この例では、ＰＷＭ変調器ＰＷＭＭＤが設けられる。ただし、ディジタル信号に変換（変調）できる何らかの回路を設ければよく、ＰＷＭ変調器ＰＷＭＭＤの代わりに、例えば、ΔΣ変調器や、アナログディジタル変換器を用いてもよい。

オアゲートＯＲ１は、ＤＥＳＡＴ検出回路ＤＳＴまたはコンパレータＣＭＰ２（過電流検出回路）の少なくとも一方で異常が検出された場合に、‘Ｈ’レベルを出力する。アンドゲートＡＤ１は、アイソレータＩＳＯ１からのＰＷＭ信号ＰＷＭｉ２のオン期間（‘Ｈ’レベル期間）でオアゲートＯＲ１の出力を異常検出信号Ｆｄｅｔとして出力する。アイソレータＩＳＯ３は、当該異常検出信号Ｆｄｅｔを受け、制御装置ＭＣＵへ異常出力信号ＦＯを出力する。

制御装置ＭＣＵは、アイソレータＩＳＯ２からのＰＷＭ信号ＰＷＭｏを受け、それを復調することで端子間電圧Ｖｄｓを取得する。制御装置ＭＣＵは、図１で述べたように、当該端子間電圧Ｖｄｓと、既知の端子間電流Ｉｄｓと、相関情報ＩＶＴＲとに基づきジャンクション温度ＴＪを推定し、その結果をＰＷＭ信号ＰＷＭｉに反映することで、パワートランジスタＰＴＲの保護を図る。具体的には、ジャンクション温度ＴＪが下がるまで、ＰＷＭデューティを制限する方法等が挙げられる。さらに、制御装置ＭＣＵは、アイソレータＩＳＯ３からの異常出力信号ＦＯを受け、必要に応じて、ＰＷＭ信号ＰＷＭｉを介して駆動用トランジスタＴＲｄをターンオフすること等で、パワートランジスタＰＴＲの保護を図る。

以上のように、図２の構成例では、サンプリングホールド回路ＳＨが設けられる。サンプリングホールド回路ＳＨからは、例えば、ＰＷＭ信号ＰＷＭｉ２のオン期間が短いような場合であっても、パワートランジスタＰＴＲのオン期間に対応する端子間電圧Ｖｄｓのみが出力される（言い換えればオフ期間に対応する電圧は出力されない）。その結果、例えば、ＤＥＳＡＴ検出回路ＤＳＴやＰＷＭ変調器ＰＷＭＭＤにおいて、パワートランジスタＰＴＲのオン期間を処理対象とするようなタイミング設計等が不要となり、回路設計や処理の容易化が図れる。

また、パワートランジスタＰＴＲは、例えば、インバータ等におけるハイサイド（高電位側）やロウサイド（低電位側）に配置される。ハイサイドに配置される場合、制御装置ＭＣＵが０Ｖレベルを基準に動作するのに対して、ドライバ装置ＤＲＩＣは、ハイサイドのソース電圧ＶＳ（例えば、０Ｖレベル〜数百Ｖレベルの間で推移する電圧）を基準に動作するため、アイソレータＩＳＯ１〜ＩＳＯ３が必要とされる。一方、ロウサイドに配置される場合、ドライバ装置ＤＲＩＣは、ロウサイドのソース電圧ＶＳを基準に動作するため、場合によっては、アイソレータＩＳＯ１〜ＩＳＯ３は不要となる。ただし、実際上、ドライバ装置ＤＲＩＣの接地電源電圧とロウサイドのソース電圧ＶＳとの間には、寄生インダクタンス等に伴い差電圧が生じ得るため、アイソレータＩＳＯ１〜ＩＳＯ３が必要とされる場合もある。

《パワートランジスタ（半導体装置）の構成》
図３（ａ）および図３（ｂ）は、図２におけるパワートランジスタの構成例を示す概略図である。図３（ａ）に示すように、パワートランジスタ（ＳｉＣ構造のＭＯＳＦＥＴ）ＰＴＲは、半導体チップＣＨＰに形成され、半導体チップＣＨＰの表面には、ソースパッドＳＰ、ゲートパッドＧＰ、クランプ入力パッドＣＬＰＰ、電流センスパッドＣＳＰ、、電圧センスパッドＤＳＰとが形成される。当該半導体チップＣＨＰは、外部端子（リードまたはリードフレーム）ＰＮｓ，ＰＮｋｓ，ＰＮｄ，ＰＮｇ，ＰＮｃｌｐ，ＰＮｃｓ，ＰＮｄｓを備えるパッケージＰＫＧによって封止される。

外部端子ＰＮｓ，ＰＮｋｓは、それぞれ、ソース端子、ケルビン端子であり、共にソースパッドＳＰにボンディングワイヤＢＷを介して結合される。外部端子（ソース端子）ＰＮｓは、所定の負荷へ電力を供給するための端子であり、端子間電流Ｉｄｓのほぼ全てが流れる端子となる。一方、外部端子（ケルビン端子）ＰＮｋｓは、ドライバ装置ＤＲＩＣに接地電源電圧ＧＮＤを供給するための端子であり、実質的に、端子間電流Ｉｄｓが流れない端子となる。このため、外部端子（ケルビン端子）ＰＮｋｓは、ボンディングワイヤＢＷや外部端子等に起因する寄生インダクタンスの影響を受けにくい。

外部端子ＰＮｄは、ドレイン端子であり、半導体チップＣＨＰの裏面に形成されるドレインパッドに結合される。外部端子ＰＮｇ，ＰＮｃｌｐは、それぞれ、ゲート端子、クランプ入力端子であり、ゲートパッドＧＰ、クランプ入力パッドＣＬＰＰにボンディングワイヤＢＷを介して結合される。外部端子ＰＮｃｓ，ＰＮｄｓは、それぞれ、電流センス端子、電圧センス端子であり、電流センスパッドＣＳＰ、電圧センスパッドＤＳＰにボンディングワイヤＢＷを介して結合される。

このような半導体チップＣＨＰには、図３（ｂ）に示されるように、ソースノード、ドレインノードおよびゲートノード（制御入力ノード）を備える複数（例えば数千個）の単位トランジスタＵ［１］〜Ｕ［ｎ］，Ｕ［ｎ＋１］，Ｕ［ｎ＋２］が形成される。そして、当該半導体チップＣＨＰには、当該複数の単位トランジスタの配分によって、駆動用トランジスタＴＲｄ、電流センス用トランジスタＴＲｃｓおよびクランプ用トランジスタＴＲｃｌｐが設けられる。

電流センス用トランジスタＴＲｃｓを構成する単位トランジスタの数は、駆動用トランジスタＴＲｄを構成する単位トランジスタの数（ここではｎ個）よりも少なく、数個程度（この例では１個（Ｕ［ｎ＋１］））である。クランプ用トランジスタＴＲｃｌｐを構成する単位トランジスタの数も、駆動用トランジスタＴＲｄを構成する単位トランジスタの数（ｎ個）よりも少なく、数個程度（この例では１個（Ｕ［ｎ＋２］））である。

外部端子（ゲート端子）ＰＮｇは、駆動用トランジスタＴＲｄおよび電流センス用トランジスタＴＲｃｓのゲートノード（ゲートパッドＧＰ）に共通に結合される。外部端子（ソース端子）ＰＮｓと外部端子（ケルビン端子）ＰＮｋｓは、それぞれ、駆動用トランジスタＴＲｄのソースノード（ソースパッドＳＰ）に結合される。外部端子（ドレイン端子）ＰＮｄは、駆動用トランジスタＴＲｄ、電流センス用トランジスタＴＲｃｓおよびクランプ用トランジスタＴＲｃｌｐのドレインノード（ドレインパッド）に共通に結合される。

外部端子（電流センス端子）ＰＮｃｓは、電流センス用トランジスタＴＲｃｓのソースノード（電流センスパッドＣＳＰ）に結合される。外部端子（電圧センス端子）ＰＮｄｓは、クランプ用トランジスタＴＲｃｌｐのソースノード（電圧センスパッドＤＳＰ）に結合される。外部端子（クランプ入力端子）ＰＮｃｌｐは、クランプ用トランジスタＴＲｃｌｐのゲートノード（クランプ入力パッドＣＬＰＰ）に結合される。なお、この例では、クランプ入力パッドＣＬＰＰおよびクランプ入力端子ＰＮｃｌｐを設けたが、場合によっては、これらを設けずに、クランプ用トランジスタＴＲｃｌｐのゲートノードを外部端子（ゲート端子）ＰＮｇに結合することも可能である。

図４は、図３（ｂ）における各単位トランジスタの構造例を示す断面図である。図４には、各単位トランジスタＵ［ｋ］の一例として、ＳｉＣ構造の縦型ＭＯＳＦＥＴの構造例が示される。半導体基板ＳＵＢは、ｎ^＋型のＳｉＣ半導体で構成される。半導体基板ＳＵＢ上には、ｎ⁻型のドリフト層ＤＲＦが形成される。ドリフト層ＤＲＦ内には、ｐ型の拡散層ＤＦｐ２が形成され、その中にｎ^＋型の拡散層ＤＦｎと、ｐ^＋型の拡散層ＤＦｐ１とが形成される。ｐ^＋型の拡散層ＤＦｐ１の上部には、ゲート絶縁膜Ｇｏｘを介してゲート層ＧＴが形成される。

主面側において、拡散層ＤＦｐ１および拡散層ＤＦｎは、ソースパッドＳＰに接続され、裏面側において、半導体基板ＳＵＢはドレインパッドＤＰに接続される。ゲート層ＧＴに所定のゲート電圧ＶＧを印加することで拡散層ＤＦｐ２にｎチャネルが形成される。その結果、ソースパッドＳＰに接続される拡散層ＤＦｎと、ドレインパッドＤＰに接続される半導体基板ＳＵＢおよびドリフト層ＤＲＦとがｎチャネルを介して導通する。なお、拡散層ＤＦｐ１は、拡散層ＤＦｐ２への給電層となる。このようなＳｉＣ構造のＭＯＳＦＥＴを用いると、例えば、Ｓｉ構造を用いる場合と比較して、低オン抵抗化が図れ、電力変換装置の低損失化等が可能となる。

以上のように、クランプ用トランジスタＴＲｃｌｐを駆動用トランジスタＴＲｄと同一の半導体チップＣＨＰに形成することで、例えば、クランプ用トランジスタＴＲｃｌｐを別の外部部品で実装する場合と比較して、コストの低減等が可能となる。また、このような１チップ化を前提とすると、パワートランジスタＰＴＲは、例えば、ＩＧＢＴ等よりもＳｉＣ構造のＭＯＳＦＥＴの方が望ましい。ＩＧＢＴの場合、コレクタ・エミッタ間の電圧降下が大きく、さらに、当該電圧降下は、ある程度の温度依存性を有する。その結果、クランプ用トランジスタの電圧降下に伴い、ドレイン電圧ＶＤとドレイン検出電圧ＶＤｓｅｎとの間にある程度の誤差が生じ得る。一方、ＳｉＣ構造のＭＯＳＦＥＴの場合、このような問題は生じ難い。なお、この観点では、ＳｉＣ構造に限らず、Ｓｉ構造のＭＯＳＦＥＴであってもよい。ただし、高耐圧と低オン抵抗を両立する観点からは、ＳｉＣ構造の方が望ましい。

《サージ吸収回路の構成例》
図５は、図２におけるサージ吸収回路の各種構成例を示す回路図である。図２のサージ吸収回路ＳＡＣは、ドレイン電圧ＶＤに重畳し得るノイズ（サージ）を吸収するために設けられる。なお、図２の構成例は、ドレイン電圧ＶＤ側にサージ吸収回路ＳＡＣを備えるが、加えて、ソース電圧ＶＳ（ケルビンソース電圧ＫＳ）側に同じサージ吸収回路ＳＡＣを備えてもよい。

図５において、サージ吸収回路ＳＡＣａは、ドレイン検出電圧ＶＤｓｅｎを抵抗素子Ｒおよび容量Ｃでフィルタリングするロウパスフィルタである。サージ吸収回路ＳＡＣｂは、ドレイン検出電圧ＶＤｓｅｎと接地電源電圧ＧＮＤとの間にツェナーダイオードＺＤを備え、ドレイン検出電圧ＶＤｓｅｎの最大電圧をツェナー電圧に制限する。サージ吸収回路ＳＡＣｃは、ドレイン検出電圧ＶＤｓｅｎと電源電圧ＶＣＣおよび接地電源電圧ＧＮＤとの間にそれぞれダイオードＤ１，Ｄ２を備え、ドレイン検出電圧ＶＤｓｅｎの電圧範囲をほぼ電源電圧ＶＣＣと接地電源電圧ＧＮＤの間に制限する。

サージ吸収回路ＳＡＣｄは、ドレイン検出電圧ＶＤｓｅｎと接地電源電圧ＧＮＤとの間にバリスタ素子ＶＡＲを備え、ドレイン検出電圧ＶＤｓｅｎの最大電圧をバリスタ素子ＶＡＲで定まる電圧に制限する。バリスタ素子ＶＡＲは、両端の差電圧が低い場合には抵抗値が高く、ある程度以上に高くなると急激に抵抗値が低くなる素子である。

《ドライバ装置の主要部の動作》
図６は、図２におけるドライバ装置の主要部の動作例を示すタイミングチャートである。図６において、ＰＷＭ信号ＰＷＭｉがオンレベル（‘Ｈ’レベル）に遷移すると、ドライバＤＲＶを介して、ゲート電圧ＶＧが立ち上がる。これに応じて、端子間電流Ｉｄｓが増加し、その後に、端子間電圧Ｖｄｓ（ドレイン電圧ＶＤ）が減少する。すなわち、例えば、インバータ等において、ハイサイドまたはロウサイドの一方に還流電流が流れている状態でそれを他方の駆動電流に切り替える場合、還流電流が駆動電流に完全に切り替わるまでは、一方の還流ダイオードがオンであるため、ドレイン電圧ＶＤは推移しない。

一方、ＰＷＭ信号ＰＷＭｉがオフレベル（‘Ｌ’レベル）に遷移すると、ドライバＤＲＶを介して、ゲート電圧ＶＧが立ち下がる。これに応じて、端子間電圧Ｖｄｓ（ドレイン電圧ＶＤ）が増加し、その後に、端子間電流Ｉｄｓが減少する。すなわち、ハイサイドまたはロウサイドの一方に駆動電流が流れている状態で、それを他方の還流電流に切り替える場合、ドレイン電圧ＶＤが増加し、他方の還流ダイオードがオンしたのちに、還流電流への切り替え（すなわち端子間電流Ｉｄｓの減少）が始まる。

このように、実際のスイッチング動作では、ドレイン電圧ＶＤは、ＰＷＭ信号ＰＷＭｉがオンレベル（‘Ｈ’レベル）に推移してからある程度の時間を経て推移する。これに伴い、ドレイン検出電圧ＶＤｓｅｎも、ＰＷＭ信号ＰＷＭｉがオンレベルに推移してからある程度の時間を経て安定レベルとなる。サンプリングホールド回路ＳＨは、この安定レベルを取得するため、ＰＷＭ信号ＰＷＭｉのオンレベルへの遷移を受けて、所定の遅延時間Ｔｄｌｙ後にサンプリング動作を開始する。遅延時間Ｔｄｌｙは、例えば、１〜２μｓ等である。

また、サンプリングホールド回路ＳＨは、ＰＷＭ信号ＰＷＭｉのオフレベルへの遷移を受けてホールド動作を開始する。このような動作により、サンプリングホールド回路ＳＨは、ＰＷＭ信号ＰＷＭｉ（パワートランジスタＰＴＲ）のオン期間における定常状態での端子間電圧Ｖｄｓ（ドレイン電圧ＶＤ）を常に出力する。このため、ＰＷＭ変調回路ＰＷＭＭＤやＤＥＳＡＴ回路ＤＳＴは、サンプリングホールド回路ＳＨの出力信号を、特に動作期間を定めることなく処理すればよい。例えば、ＰＷＭ変調回路ＰＷＭＭＤは、図６に示されるように、サンプリングホールド回路ＳＨの出力信号を内部で生成した三角波と常時比較することができ、これによって、端子間電圧Ｖｄｓに応じたＰＷＭデューティを持つＰＷＭ信号ＰＷＭｄｓを生成することができる。

《電圧リミッタの構成（変形例）》
図７は、図１における電圧リミッタの図２とは異なる構成例を示す回路図である。図７に示す電圧リミッタＬＭＴｂは、アンプ回路ＡＭＰ１と、サージ吸収回路ＳＡＣ１，ＳＡＣ２と、ブロッキングダイオードＤｂｋ１，Ｄｂｋ２と、電流源ＩＳ１，ＩＳ２とを備える。ブロッキングダイオードＤｂｋ１およびサージ吸収回路ＳＡＣ１は、駆動用トランジスタＴＲｄのドレイン端子（ＶＤ）とアンプ回路ＡＭＰ１の（＋）入力との間に直列に挿入される。電流源ＩＳ１によってブロッキングダイオードＤｂｋ１に微小電流を流すことで、アンプ回路ＡＭＰ１の（＋）入力電圧は、電流源ＩＳ１の電圧Ｖ１にほぼ制限される。

同様に、ブロッキングダイオードＤｂｋ２およびサージ吸収回路ＳＡＣ２は、駆動用トランジスタＴＲｄのケルビン端子（ＫＳ）とアンプ回路ＡＭＰ１の（−）入力との間に直列に挿入される。電流源ＩＳ２によってブロッキングダイオードＤｂｋ２に微小電流を流すことで、アンプ回路ＡＭＰ１の（−）入力電圧は、電流源ＩＳ１の電圧Ｖ２にほぼ制限される。

一般的なＤＥＳＡＴ回路では、例えば、特許文献２に示されるように、ドレイン電圧ＶＤ側にブロッキングダイオードを設けるような方式が多く用いられる。しかし、このような方式では、ブロッキングダイオードの順方向電圧に伴い電圧誤差が生じ得る。このため、図７の構成例では、２個のブロッキングダイオードＤｂｋ１，Ｄｂｋ２を用いて順方向電圧をキャンセルすることで、電圧誤差の低減を図っている。ただし、この場合、誤差は低減できるが、追加部品が必要となるため、コストや面積の増大を招き得る。この観点では、図２や図３に示したクランプ用トランジスタＴＲｃｌｐを用いることが有益となる。

《温度推定部の構成（応用例）》
図８（ａ）は、図２の温度推定部で生じ得る問題点の一例を示す説明図であり、図８（ｂ）は、図８（ａ）の問題点を解決する温度推定部の構成例を示す概略図である。図８（ａ）に示されるように、実動作において、端子間電圧Ｖｄｓおよび端子間電流Ｉｄｓが小さい範囲ＡＲ１では、相対的に温度依存に伴う変化量が小さくなるため、ジャンクション温度ＴＪの推定精度が低くなる。逆に、端子間電圧Ｖｄｓおよび端子間電流Ｉｄｓが大きい範囲ＡＲ２では、相対的に温度依存に伴う変化量が大きくなるため、ジャンクション温度ＴＪの推定精度が高くなる。

そこで、ジャンクション温度ＴＪの推定精度をより高めるため、次の２つの方式のいずれかを用いることが有益となる。一つ目の方式は、端子間電圧Ｖｄｓまたは端子間電流Ｉｄｓが所定の基準値よりも小さい場合には（すなわち、図８（ａ）の範囲ＡＲ１では）、温度推定を行わない方式である。当該方式は、実装が容易であるが、実動作において、温度推定を行わない期間が存在し得るため、場合によっては、リアルタイム性が損なわれる恐れがある。そこで、二つ目の方式は、図８（ｂ）に示されるように、温度推定部ＰＴＪＵに加重平均フィルタＷＦＬＴを設ける方式である。

加重平均フィルタＷＦＬＴは、各時刻ｔ［１］，ｔ［２］，…で推定した複数のジャンクション温度ＴＪ［ｋ］（ｋ＝１，２，…）を、対応する端子間電圧Ｖｄｓ［ｋ］または端子間電流Ｉｄｓ［ｋ］の大きさで重み付けを行った上で平均化する。具体的には、加重平均フィルタＷＦＬＴは、例えば、各時刻（サンプリングポイント）ｔ［ｋ］（ｋ＝１，…，ｍ）で得られた各ジャンクション温度ＴＪ［ｋ］（ｋ＝１，…，ｍ）に対して、式（１）のような演算を行うことで、平均ジャンクション温度ＴＪａｖｅを算出する。“ｗ［ｋ］（ｋ＝１，…，ｍ）”は、重み係数であり、端子間電圧Ｖｄｓ［ｋ］または端子間電流Ｉｄｓ［ｋ］の大きさに比例する値に定められる。

ＴＪａｖｅ＝（ｗ[１]×ＴＪ［１］＋…＋ｗ［ｍ］×ＴＪ［ｍ］）／（ｗ[１]＋…＋ｗ[ｍ]） …（１）
《電力変換装置の主要部の概略構成（応用例）》
図９は、図１の電力変換装置を更に拡張した構成例を示す概略図である。図９の構成例は、図１の構成例に対して、更に、制御装置ＭＣＵ２が追加されている。制御装置ＭＣＵ２は、例えば、マイクロコントローラ等によって構成され、図１の電力変換装置を含んだ上位システムを管理する。当該上位システムの制御装置ＭＣＵ２と、図１の電力変換装置内の制御装置ＭＣＵとは、通信経路ＣＰＨで結合され、通信インタフェースＣＩＦを介して通信を行う。通信インタフェースＣＩＦには、例えば、ＣＡＮ（Controller Area Network）やＳＰＩ（Serial Peripheral Interface）等の通信プロトコルが適用される。

制御装置ＭＣＵは、推定したジャンクション温度ＴＪの情報を、通信経路ＣＰＨを介して制御装置ＭＣＵ２へ送信する。制御装置ＭＣＵ２は、当該情報に基づいて、例えば、ジャンクション温度ＴＪの推移を記録したり、または、ジャンクション温度ＴＪの推移をディスプレイ上に表示する処理等を行う。ユーザは、当該ジャンクション温度ＴＪの推移に基づいて、例えば、システムの問題点等を把握することができる。

《実施の形態１の主要な効果》
図２０は、本発明の比較例となる電力変換装置の主要部の構成例を示す概略図である。図２０に示す電力変換装置では、パワートランジスタＰＴＲ’内に、温度検出用のダイオードＤｊが搭載される。電圧検出回路ＶＤＥＴ’は、当該ダイオードＤｊの順方向電圧Ｖｆを検出し、制御装置ＭＣＵ’は、当該順方向電圧Ｖｆに基づいてジャンクション温度ＴＪを推定する。

当該方式は、例えば、非特許文献１と同様の方式である。温度検出用のダイオードＤｊは、例えば、多結晶シリコン等で製造される。このため、製造ばらつきが大きく、ジャンクション温度ＴＪの推定誤差が大きくなる恐れがある。また、パワートランジスタＰＴＲ’において、ダイオードＤｊ用の追加の端子や追加の製造プロセスが必要とされるため、コストや実装面積の増大が生じ得る。

一方、特許文献１に示されるように、ダイオードの代わりにサーミスタを用いる方式も考えられる。しかし、この場合、サーミスタがパワートランジスタから離れて配置されるため、ジャンクション温度ＴＪの推定精度が低下する恐れがある。また、特許文献１には、前述したように、サーミスタの検出結果を用いて各種演算を行うことでジャンクション温度を推定する方式が示される。ただし、当該方式では、複雑な演算処理が必要とされ、また、推定アルゴリズムによっては十分な推定精度が得られない恐れがある。さらに、追加部品となるサーミスタや、これに伴う追加の端子が必要となるため、コストや実装面積の増大が生じ得る。

このように、比較例となるジャンクション温度ＴＪの推定方式では、第１の問題点として、推定誤差が大きくなる恐れがある。第２の問題点として、追加部品や、追加端子や、追加の製造プロセス等が必要とされるため、コストの増大や、実装面積の増大等が生じる恐れがある。

一方、実施の形態１の方式では、パワートランジスタＰＴＲの電気的特性を利用してジャンクション温度ＴＪを推定するため、ジャンクション温度ＴＪを高精度に推定することが可能になる。その結果、例えば、パワートランジスタＰＴＲの熱設計に対する要求マージンを小さくできるため、コストの削減等が図れる。

さらに、実施の形態１の方式では、ＤＥＳＡＴ回路ＤＳＴ等の仕組みを流用することで、追加部品や追加端子も特に必要とされず、追加の製造プロセスも不要であるため、高精度なジャンクション温度ＴＪの推定を、低コスト、または、小さい面積オーバヘッドで実現可能になる。この際には、電圧リミッタＬＭＴとして、パワートランジスタＰＴＲ内にクランプ用トランジスタＴＲｃｌｐを設けることで、更なる低コスト化や小面積化が図れる。

なお、端子間電圧Ｖｄｓと端子間電流Ｉｄｓの特性は、詳細には、温度依存性に加えてゲート電圧依存性を持つ。ゲート電圧は、例えば、ドライバ装置ＤＲＩＣに供給される外部電源電圧によって定まり、当該外部電源電圧の値は、仕様上の電圧値に定められる。しかし、実際には、当該外部電源電圧を生成する電源レギュレータの構成等に応じて、仕様上の電圧値に対して誤差が生じる場合がある。このような場合、制御装置ＭＣＵは、ドライバ装置ＤＲＩＣからゲート電圧を取得して、相関情報ＩＶＴＲを補正してもよい。

（実施の形態２）
《モータシステムへの適用例》
図１０（ａ）は、本発明の実施の形態２による電力変換装置を適用したモータシステムの主要部の構成例を示す概略図であり、図１０（ｂ）および図１０（ｃ）は、図１０（ａ）の動作例を示す図である。図１０（ａ）のモータシステムは、負荷駆動端子ＯＵＴに結合されるモータＭＴと、負荷駆動端子ＯＵＴと電源電圧（高電位側電源電圧）Ｖｂｕｓとの間に設けられる駆動用トランジスタＴＲｄｈと、負荷駆動端子ＯＵＴと接地電源電圧（低電位側電源電圧）ＧＮＤとの間に設けられる駆動用トランジスタＴＲｄｌとを備える。明細書では、電源電圧Ｖｂｕｓ側の駆動用トランジスタＴＲｄｈをハイサイドトランジスタと呼び、接地電源電圧ＧＮＤ側の駆動用トランジスタＴＲｄｌをロウサイドトランジスタと呼ぶ。負荷駆動端子ＯＵＴは、モータＭＴに含まれる複数相（例えば３相）の中の１相を駆動する端子となる。

また、図１０（ａ）のモータシステムは、電圧リミッタＬＭＴｈ，ＬＭＴｌと、電圧検出回路ＶＤＥＴｈ，ＶＤＥＴｌと、ドライバＤＲＶｈ，ＤＲＶｌと、制御装置ＭＣＵと、電流センサＩＳＥＮとを備える。電圧リミッタＬＭＴｈ、電圧検出回路ＶＤＥＴｈおよびドライバＤＲＶｈは、ハイサイドトランジスタＴＲｄｈに対応して設けられ、電圧リミッタＬＭＴｌ、電圧検出回路ＶＤＥＴｌおよびドライバＤＲＶｌは、ロウサイドトランジスタＴＲｄｌに対応して設けられる。電流センサＩＳＥＮは、負荷駆動端子ＯＵＴ（モータＭＴ）に流れる負荷電流ＩＬを検出する。制御装置ＭＣＵは、電流センサＩＳＥＮによって検出された負荷電流ＩＬが電流目標値となるように、ハイサイドトランジスタＴＲｄｈおよびロウサイドトランジスタＴＲｄｌのオン・オフを相補のＰＷＭ信号ＰＷＭｉｈ，ＰＷＭｉｌで制御する。

図１０（ｂ）には、制御装置ＭＣＵからの相補のＰＷＭ信号ＰＷＭｉｈ，ＰＷＭｉｌによって切り替えられる各ステートが示される。ステートＳＴ１では、ＰＷＭ信号ＰＷＭｉｈはオン期間（ハイサイドトランジスタＴＲｄｈのゲート電圧ＶＧｈは‘Ｈ’レベル）であり、ＰＷＭ信号ＰＷＭｉｌはオフ期間（ロウサイドトランジスタＴＲｄｌのゲート電圧ＶＧｌは‘Ｌ’レベル）である。ステートＳＴ１では、図１０（ａ）に示されるように、ハイサイドトランジスタＴＲｄｈを介してモータＭＴに負荷電流ＩＬを供給するソース動作が行われる。

ステートＳＴ３では、ＰＷＭ信号ＰＷＭｉｈはオフ期間（ＶＧｈ＝‘Ｌ’レベル）であり、ＰＷＭ信号ＰＷＭｉｌはオン期間（ＶＧｌ＝‘Ｈ’レベル）である。ステートＳＴ３では、図１０（ａ）に示されるように、ロウサイドトランジスタＴＲｄｌを介して負荷電流ＩＬを還流される同期整流動作が行われる。ステートＳＴ２では、ＰＷＭ信号ＰＷＭｉｈ，ＰＷＭｉｌは、共にオフ期間（ＶＧｈ，ＶＧｌ＝‘Ｌ’レベル）である。ステートＳＴ２は、ステートＳＴ１からステートＳＴ３への切り替えに伴うデットタイムで実行される。ステートＳＴ２では、図１０（ａ）に示されるように、ロウサイドの還流ダイオード（図示せず）を介して負荷電流ＩＬを還流される還流動作が行われる。

ステートＳＴ４では、ＰＷＭ信号ＰＷＭｉｈはオフ期間（ＶＧｈ＝‘Ｌ’レベル）、ＰＷＭ信号ＰＷＭｉｌはオン期間（ＶＧｌ＝‘Ｈ’レベル）である。ステートＳＴ４では、図１０（ａ）に示されるように、ロウサイドトランジスタＴＲｄｌを介して、他の相のハイサイドトランジスタ（図示せず）からモータＭＴに供給された負荷電流ＩＬを引き抜くシンク動作が行われる。ステートＳＴ６では、ＰＷＭ信号ＰＷＭｉｈはオン期間（ＶＧｈ＝‘Ｈ’レベル）であり、ＰＷＭ信号ＰＷＭｉｌはオフ期間（ＶＧｌ＝‘Ｌ’レベル）である。ステートＳＴ６では、図１０（ａ）に示されるように、ハイサイドトランジスタＴＲｄｈを介して負荷電流ＩＬを還流される同期整流動作が行われる。ステートＳＴ５は、ステートＳＴ４からステートＳＴ６への切り替えに伴うデットタイムで実行される。ステートＳＴ５では、図１０（ａ）に示されるように、ハイサイドの還流ダイオード（図示せず）を介して負荷電流ＩＬを還流される還流動作が行われる。

このような動作に伴い、ハイサイドの電圧検出回路ＶＤＥＴｈは、ステートＳＴ１において、ハイサイドトランジスタＴＲｄｈにおけるプラス方向の端子間電圧Ｖｄｓ＿Ｈを検出でき、ステートＳＴ６において、ハイサイドトランジスタＴＲｄｈにおけるマイナス方向の端子間電圧Ｖｄｓ＿Ｈを検出できる。また、ロウサイドの電圧検出回路ＶＤＥＴｌは、ステートＳＴ３において、ロウサイドトランジスタＴＲｄｌにおけるマイナス方向の端子間電圧Ｖｄｓ＿Ｌを検出でき、ステートＳＴ４において、ロウサイドトランジスタＴＲｄｌにおけるプラス方向の端子間電圧Ｖｄｓ＿Ｌを検出できる。

ここで、例えば、ハイサイドトランジスタＴＲｄｈおよびロウサイドトランジスタＴＲｄｌを図４に示したようなＳｉＣ構造のＭＯＳＦＥＴで構成する場合、ソース・ドレイン間には、ｐ領域（ＤＦｐ１，ＤＦｐ２）とｎ領域（ＤＲＦ，ＳＵＢ）に伴いｐｎ接合ダイオード（還流ダイオード）が結合される。このため、プラス方向（図４の下から上）に端子間電流Ｉｄｓが流れる場合と、マイナス方向（図４の上から下）に端子間電流Ｉｄｓが流れる場合とで、実施の形態１で述べた相関情報ＩＶＴＲが異なる場合がある。

そこで、制御装置ＭＣＵは、端子間電流Ｉｄｓの各電流方向に対応する２通りの相関情報を保持し、既知の電流方向に応じて当該２通りの相関情報を切り替えてジャンクション温度ＴＪを推定することが望ましい。例えば、制御装置ＭＣＵは、プラス方向（ハイサイドではＶｂｕｓ→ＯＵＴ）の端子間電流Ｉｄｓに応じた相関情報（ＩＶＴＲ（＋）とする）と、マイナス方向（ハイサイドではＯＵＴ→Ｖｂｕｓ）の端子間電流Ｉｄｓに応じた相関情報（ＩＶＴＲ（−）とする）とを保持する。

また、制御装置ＭＣＵは、例えば、図１０（ｃ）に示されるように、プラス方向の負荷電流ＩＬを流している期間のＰＷＭ周期Ｔｐｗｍ１では、ステートＳＴ１→ＳＴ２→ＳＴ３を実行し、マイナス方向の負荷電流ＩＬを流している期間のＰＷＭ周期Ｔｐｗｍ２では、ステートＳＴ４→ＳＴ５→ＳＴ６を実行する。ＰＷＭ周期は、例えば、数十〜数百μｓ等である。このような制御に伴い、制御装置ＭＣＵは、各駆動用トランジスタ（ＴＲｄｈ，ＴＲｄｌ）における端子間電圧Ｖｄｓおよび端子間電流Ｉｄｓの方向も常時把握している。制御装置ＭＣＵは、各ステートの長さ（すなわちＰＷＭデューティ）を制御することで、負荷電流ＩＬの電流値を制御する。

このような動作において、制御装置ＭＣＵは、ハイサイドトランジスタＴＲｄｈのジャンクション温度ＴＪを推定するため、ＰＷＭ周期Ｔｐｗｍ１内のステートＳＴ１ではプラス方向の相関情報（ＩＶＴＲ（＋））を用い、ＰＷＭ周期Ｔｐｗｍ２内のステートＳＴ６ではマイナス方向の相関情報（ＩＶＴＲ（−））を用いる。同様に、制御装置ＭＣＵは、ロウサイドトランジスタＴＲｄｌのジャンクション温度ＴＪを推定するため、ＰＷＭ周期Ｔｐｗｍ１内のステートＳＴ３ではマイナス方向の相関情報（ＩＶＴＲ（−））を用い、ＰＷＭ周期Ｔｐｗｍ２内のステートＳＴ４ではプラス方向の相関情報（ＩＶＴＲ（＋））を用いる。

なお、相関情報（ＩＶＴＲ（＋））と相関情報（ＩＶＴＲ（−））は、必ずしも独立した２個の変換テーブル等である必要はなく、共通化された１個の変換テーブル等であってもよい。具体的には、例えば、共通化された１個の変換テーブルの入力値（端子間電圧および端子間電流）や出力値（ジャンクション温度）を端子間電流の電流方向に応じて適宜補正することで、実質的に２個の変換テーブルとするような形態であってもよい。

《制御装置の概略動作》
図１１（ａ）は、図１０における制御装置の概略的な処理内容の一例を示すフロー図であり、図１１（ｂ）は、図１１（ａ）の補足図である。図１１（ａ）において、制御装置ＭＣＵは、電圧検出回路ＶＤＥＴｈ，ＶＤＥＴｌから端子間電圧Ｖｄｓ＿Ｈ，Ｖｄｓ＿Ｌを取得する（ステップＳ１０１）。詳細には、制御装置ＭＣＵは、図２に示したように、受信したＰＷＭ信号ＰＷＭｏを復調することで各端子間電圧Ｖｄｓ＿Ｈ，Ｖｄｓ＿Ｌを取得する。

次いで、制御装置ＭＣＵは、例えばモータ制御用のソフトウェアによって得られる負荷電流ＩＬの制御情報から、各駆動用トランジスタ（ＴＲｄｈ，ＴＲｄｌ）の端子間電流Ｉｄｓの大きさおよび電流方向を認識する（ステップＳ１０２）。続いて、制御装置ＭＣＵは、電流方向に応じた相関情報ＩＶＴＲを用いて、駆動用トランジスタ（ＴＲｄｈ，ＴＲｄｌ）毎のジャンクション温度ＴＪを推定する（ステップＳ１０３）。図１１（ｂ）の例では、ジャンクション温度ＴＪは１２０℃と推定される。なお、相関情報ＩＶＴＲが変換テーブルの形態で実装される場合、その容量を低減するため、端子間電圧Ｖｄｓ、端子間電流Ｉｄｓおよびジャンクション温度ＴＪの関係は、例えば離散値として保持される。この場合、制御装置ＭＣＵは、各離散値間の補完演算を行うことでジャンクション温度ＴＪを推定する。

次いで、制御装置ＭＣＵは、推定したジャンクション温度ＴＪが予め定めた温度判定値に達したか否かを判定する（ステップＳ１０４）。温度判定値に達した場合、制御装置ＭＣＵは、所定の保護動作を実行する（ステップＳ１０５）。具体的には、制御装置ＭＣＵは、例えば、ＰＷＭデューティ（すなわち負荷電流）を制限することで、ジャンクション温度ＴＪを下げるような保護動作を行う。

《モータシステムの詳細》
図１２は、図１０（ａ）に示されるモータシステムのより詳細な構成例を示す概略図である。図１２のモータシステムは、３相（ｕ，ｖ，ｗ相）の負荷駆動端子ＯＵＴ（ｕ，ｖ，ｗ）に結合される３相のモータＭＴと、３相の負荷駆動端子ＯＵＴ（ｕ，ｖ，ｗ）と接地電源電圧ＧＮＤとの間に設けられるロウサイドトランジスタＴＲｄ（ｌｕ，ｌｖ，ｌｗ）とを有する。３相のロウサイドトランジスタＴＲｄ（ｌｕ，ｌｖ，ｌｗ）は、３相インバータの一部である。すなわち、３相インバータは、図示は省略されているが、実際には図１０（ａ）に示したような３相のハイサイドトランジスタも有する。

また、当該モータシステムは、３相のロウサイドトランジスタおよびハイサイドトランジスタをそれぞれ駆動する複数のドライバ装置ＤＲＩＣと、１個の制御装置ＭＣＵとを備える。複数のドライバ装置ＤＲＩＣは、適宜、モジュール化されてもよい。また、図１２では、ドライバ装置ＤＲＩＣの一部として、ロウサイドトランジスタＴＲｄ（ｌｕ）のドライバＤＲＶｌｕおよび電圧検出回路ＶＤＥＴｌｕが図示され、さらに、ロウサイドトランジスタＴＲｄ（ｌｕ）に対応する電圧リミッタＬＭＴｌｕが図示される。

制御装置ＭＣＵは、例えば、マイクロコントローラ等であり、モータ制御部（負荷制御部）ＭＣＴＵと、温度推定部ＰＴＪＵとを備える。モータ制御部ＭＣＴＵおよび温度推定部ＰＴＪＵは、例えば、プロセッサを用いたプログラム処理によって実装される。モータ制御部ＭＣＴＵは、負荷駆動端子ＯＵＴ（ｕ，ｖ，ｗ）に流れる３相の負荷電流Ｉｕ，Ｉｖ，Ｉｗの値が電流目標値となるように、３相のハイサイドトランジスタおよびロウサイドトランジスタのオン・オフを相補のＰＷＭ信号で制御する。

具体的には、モータ制御部ＭＣＴＵは、電流センサＩＳＥＮを介して３相の負荷電流Ｉｕ，Ｉｖ，Ｉｗを検出する。電流センサＩＳＥＮを用いた電流方式として、例えば、３相に挿入された３個の抵抗素子を用いて３相電流を検出する３シャント方式や、３相の共通接続パス（ＧＮＤパス）に挿入された１個の抵抗素子を用い、アナログディジタル変換器のサンプリングタイミングの工夫によって３相電流を検出する１シャント方式が挙げられる。また、各相にカレントトランスを挿入する方式等も挙げられる。

モータ制御部ＭＣＴＵは、当該検出した３相電流が電流目標値となるようにＰＷＭデューティを定め、それを反映して、３相のハイサイドトランジスタを制御するＰＷＭ信号ＰＷＭｉ（ｈｕ，ｈｖ，ｈｗ）と、３相のロウサイドトランジスタを制御するＰＷＭ信号ＰＷＭｉ（ｌｕ，ｌｖ，ｌｗ）とを生成する。ＰＷＭ信号ＰＷＭｉ（ｈｕ，ｈｖ，ｈｗ）とＰＷＭ信号ＰＷＭｉ（ｌｕ，ｌｖ，ｌｗ）は、相補のＰＷＭ信号となる。ただし、厳密には、デットタイムが含まれる。

また、相補のＰＷＭ信号を生成する際に、モータ制御部ＭＣＴＵは、モータＭＴのホール素子や、あるいは位置センサレス方式の場合には回転角度検出部（または推定部）を備えることでモータＭＴの回転角度を認識している。モータ制御部ＭＣＴＵは、負荷電流がモータＭＴの回転角度（すなわち正弦波信号）と同期するようにタイミング制御を行うことで、例えば、ＰＷＭデューティが正弦波状に順次推移するようなＰＷＭ信号を生成する。このような制御に伴い、モータ制御部ＭＣＴＵは、各ＰＷＭ周期における３相のＰＷＭ信号の論理レベル情報と、それに対応する３相の負荷電流Ｉｕ，Ｉｖ，Ｉｗの情報（電流値および電流方向）とを認識している。すなわち、モータ制御部ＭＣＴＵは、図１０（ｂ）に示した各ステートＳ１〜Ｓ６を３相毎に常時把握している。

温度推定部ＰＴＪＵは、概略的には、モータ制御部ＭＣＴＵからの３相の負荷電流Ｉｕ，Ｉｖ，Ｉｗの情報と、相補のＰＷＭ信号の論理レベル情報とに基づき、ＰＷＭ周期毎に３相のハイサイドトランジスタおよびロウサイドトランジスタに流れる各端子間電流の電流値および電流方向を判別する。そして、温度推定部ＰＴＪＵは、当該判別した電流方向に応じて、図１０（ａ）〜図１０（ｃ）で説明したように、２通りの相関情報ＩＶＴＲ（＋），相関情報ＩＶＴＲ（−）を切り替えることで、３相のハイサイドトランジスタおよびロウサイドトランジスタの各ジャンクション温度ＴＪを推定する。

具体的には、温度推定部ＰＴＪＵは、例えば、端子間電圧・電流ラッチ部ＬＴＵと、演算処理部ＣＡＬＰＵと、相関情報ＩＶＴＲ（＋），ＩＶＴＲ（−）とを備える。端子間電圧・電流ラッチ部ＬＴＵは、モータ制御部ＭＣＴＵから、相補のＰＷＭ信号の論理レベル情報（言い換えれば３相毎のステート情報）と駆動電流Ｉｕ，Ｉｖ，Ｉｗの情報（電流値）とを順次取得する。また、端子間電圧・電流ラッチ部ＬＴＵは、ドライバ装置ＤＲＩＣから、３相のハイサイドトランジスタの端子間電圧（ドレイン電圧）Ｖｄｓ（ｈｕ，ｈｖ，ｈｗ）と、３相のロウサイドトランジスタの端子間電圧Ｖｄｓ（ｌｕ，ｌｖ，ｌｗ）とを取得する。

端子間電圧・電流ラッチ部ＬＴＵは、３相のハイサイドトランジスタに対応する３個のレジスタユニットＲＥＧＵ（ｈｕ，ｈｖ，ｈｗ）と、３相のロウサイドトランジスタに対応する３個のＲＥＧＵ（ｌｕ，ｌｖ，ｌｗ）とを備える。各レジスタユニットＲＥＧＵは、電流値レジスタＲＥＧｉおよび電圧値レジスタＲＥＧｖを備える。端子間電圧・電流ラッチ部ＬＴＵは、３相毎のステート情報に基づくラッチタイミングで、３相の負荷電流Ｉｕ，Ｉｖ，Ｉｗの情報（電流値）を、対応するレジスタユニットＲＥＧＵの電流値レジスタＲＥＧｉに取り込む。同様に、端子間電圧・電流ラッチ部ＬＴＵは、３相毎のステート情報に基づくラッチタイミングで、３相のハイサイドトランジスタおよびロウサイドトランジスタの端子間電圧を、対応するレジスタユニットＲＥＧＵの電圧値レジスタＲＥＧｖに取り込む。

具体例として、図１０（ｃ）に示した負荷電流ＩＬがｕ相の負荷電流Ｉｕであり、モータ制御部ＭＣＴＵがＰＷＭ周期Ｔｐｗｍ１の制御を行っている期間を想定する。当該期間では、端子間電圧・電流ラッチ部ＬＴＵは、ステートＳＴ１のタイミングで、負荷電流ＩｕをレジスタユニットＲＥＧＵ（ｈｕ）の電流値レジスタＲＥＧｉに取り込み、ｕ相のハイサイドトランジスタの端子間電圧Ｖｄｓ（ｈｕ）をレジスタユニットＲＥＧＵ（ｈｕ）の電圧値レジスタＲＥＧｖに取り込む。また、端子間電圧・電流ラッチ部ＬＴＵは、ステートＳＴ３のタイミングで、負荷電流Ｉｕの反転電流値（−Ｉｕ）をレジスタユニットＲＥＧＵ（ｌｕ）の電流値レジスタＲＥＧｉに取り込み、ｕ相のロウサイドトランジスタの端子間電圧Ｖｄｓ（ｌｕ）をレジスタユニットＲＥＧＵ（ｌｕ）の電圧値レジスタＲＥＧｖに取り込む。

演算処理部ＣＡＬＰＵには、例えば、ＰＷＭ周期毎に、３個のレジスタユニットＲＥＧＵ（ｈｕ，ｈｖ，ｈｗ）に保持される３相のハイサイドトランジスタの端子間電圧および端子間電流と、３個のレジスタユニットＲＥＧＵ（ｌｕ，ｌｖ，ｌｗ）に保持される３相のロウサイドトランジスタの端子間電圧および端子間電流とが入力される。演算処理部ＣＡＬＰＵは、例えば、取り込んだ端子間電流（または端子間電圧）の極性に基づき、図１０で説明したように、参照する相関情報ＩＶＴＲ（＋），ＩＶＴＲ（−）を切り替える。

そして、演算処理部ＣＡＬＰＵは、各駆動用トランジスタの端子間電圧および端子間電流と、対応する相関情報とに基づいて、各駆動用トランジスタのジャンクション温度ＴＪを推定する。前述したＰＷＭ周期Ｔｐｗｍ１の具体例の場合、演算処理部ＣＡＬＰＵは、ｕ相のハイサイドトランジスタに対しては相関情報ＩＶＴＲ（＋）を用い、ｕ相のロウサイドトランジスタに対しては相関情報ＩＶＴＲ（−）を用いる。

さらに、演算処理部ＣＡＬＰＵは、いずれかの駆動用トランジスタのジャンクション温度ＴＪが予め定めた温度判定値を超えた場合には、モータ制御部ＭＣＴＵへ過熱検出信号を出力する。これを受けて、モータ制御部ＭＣＴＵは、例えば、ＰＷＭ信号を介して各駆動用トランジスタをオフに固定したり、あるいは、負荷電流を制限して動作を継続する等の保護動作を実行する。

《実施の形態２の主要な効果》
以上、実施の形態２の電力変換装置（モータシステム）を用いることで、実施の形態１で述べた各種効果と同様の効果が得られる。さらに、使用する相関情報ＩＶＴＲを端子間電流Ｉｄｓの方向に応じて切り替えることで、ジャンクション温度ＴＪを、実施の形態１の場合よりも更に高精度に推定することが可能になる。また、実動作において、駆動用トランジスタ毎のジャンクション温度ＴＪの推定期間を適切に定めることが可能になる。

（実施の形態３）
《ドライバ装置（半導体装置）の構成》
図１３は、本発明の実施の形態３による半導体装置の主要部の構成例を示す概略図である。図１３に示すドライバ装置（半導体装置）ＤＲＩＣｂは、図２に示したドライバ装置ＤＲＩＣと比較して、次の点が異なっている。１つ目の相違点として、ドライバ装置ＤＲＩＣｂは、例えば、図２のアンドゲートＡＤ１やオアゲートＯＲ１等を含む制御ロジック回路ＬＧＣを有する。

２つ目の相違点として、ドライバ装置ＤＲＩＣｂは、電流検出回路ＩＤＥＴと、過電流検出回路ＯＣＤを有する。電流検出回路ＩＤＥＴは、パワートランジスタＰＴＲのオン期間におけるソース端子とドレイン端子の端子間電流Ｉｄｓを、電流検出用の抵抗素子Ｒｓによって検出する。具体的には、電流検出回路ＩＤＥＴは、抵抗素子Ｒｓの両端電圧を検出し、所定のゲインで増幅するアンプ回路ＡＭＰ２を備える。過電流検出回路ＯＣＤは、図２のコンパレータＣＭＰ２に対応し、電流検出回路ＩＤＥＴで検出された端子間電流Ｉｄｓ（実際にはそれに比例する電圧値）と所定の電流判定値（実際には、図２のような電圧判定値Ｖｃｐ２）とを比較することでパワートランジスタＰＴＲの過電流や短絡電流の有無を判定する。なお、図２では簡略化されているが、図２の構成例も、より詳細には、このような電流検出回路ＩＤＥＴを備える。

３つ目の相違点として、ドライバ装置ＤＲＩＣｂは、パワートランジスタＰＴＲの過熱の有無を検出する過熱検出回路ＯＨＤを有する。過熱検出回路ＯＨＤは、詳細は後述するが、パワートランジスタＰＴＲのジャンクション温度ＴＪを推定し、それが予め定めた温度判定値を超えた場合に、過熱検出信号ＯＨを出力する。制御ロジック回路ＬＧＣは、過熱検出回路ＯＨＤからの過熱検出信号ＯＨや、過電流検出回路ＯＣＤからの過電流検出信号ＯＣまたは短絡電流検出信号ＳＣや、ＤＥＳＡＴ検出回路ＤＳＴからの検出信号を受けて、ドライバＤＲＶを介して所定の保護動作を行う。例えば、制御ロジック回路ＬＧＣは、過熱検出信号ＯＨを受けた場合には、ドライバＤＲＶを介してパワートランジスタＰＴＲをオフに制御する。

ここで、前述した実施の形態１，２の方式を用いると、制御装置ＭＣＵを用いてジャンクション温度ＴＪを推定でき、その結果に応じてパワートランジスタＰＴＲの保護動作を行うことが可能である。ただし、特に、車載用途などを代表とする高い安全性が求められる用途では、例えば、制御装置ＭＣＵに不具合が発生した場合のフェイルセーフ機能を設けることが望ましい。そこで、ここでは、ドライバ装置ＤＲＩＣ内に過熱検出回路ＯＨＤを設けることで、ドライバ装置ＤＲＩＣでも過熱保護を行う。

制御装置ＭＣＵによる保護動作と、ドライバ装置ＤＲＩＣによる保護動作とを併用する場合、例えば、次のような方法を用いることができる。制御装置ＭＣＵは、パワートランジスタＰＴＲの動作温度範囲の上限値よりも低い温度判定値を用いて、パワートランジスタＰＴＲが当該上限値に達しないように、負荷電流を制限する等の所定の保護動作を行う。一方、ドライバ装置ＤＲＩＣは、制御装置ＭＣＵの温度判定値よりも高く、例えば、当該上限値と同等あるいは若干高めの温度判定値を用いて、パワートランジスタＰＴＲが上限値に達した場合に所定の保護動作を行う。このように、ドライバ装置ＤＲＩＣによる保護動作を制御装置ＭＣＵによる保護動作のフェイルセーフ機能とする場合、ドライバ装置ＤＲＩＣによる温度推定精度は、制御装置ＭＣＵよりもある程度低くてよい。

ここで、ドライバ装置ＤＲＩＣは、通常、アナログ回路を主体に、簡単なディジタル回路を加えたような構成を備える。また、ドライバ装置ＤＲＩＣで、図１０（ｂ）に示したようなステート情報を把握することは容易でない。このため、ドライバ装置ＤＲＩＣでジャンクション温度ＴＪを推定する場合、制御装置ＭＣＵの場合と同様の温度推定部ＰＴＪＵを設けることは困難となる。

そこで、過熱検出回路ＯＨＤは、図１４に示されるような方式を用いてジャンクション温度ＴＪを推定する。図１４（ａ）は、図１３における過熱検出回路の構成例を示す概略図であり、図１４（ｂ）は、図１４（ａ）の動作例を示す補足図である。図１４（ａ）に示す過熱検出回路ＯＨＤは、除算器（温度演算回路）ＤＩＶと、判定回路ＪＧＵとを有する。

除算器ＤＩＶは、電圧検出回路ＶＤＥＴで検出された端子間電圧Ｖｄｓと電流検出回路ＩＤＥＴで検出された端子間電流Ｉｄｓとに基づきパワートランジスタＰＴＲのオン抵抗Ｒｏｎを算出する。具体的には、除算器ＤＩＶは、“Ｒｏｎ＝Ｖｄｓ／Ｉｄｓ”を演算することで、ジャンクション温度ＴＪを推定する。判定回路ＪＧＵは、除算器ＤＩＶによって算出されたオン抵抗Ｒｏｎと所定の抵抗判定値Ｒｔｈとを比較することで過熱の有無を検出し、過熱有りの場合には過熱検出信号ＯＨを出力する。なお、電流検出回路ＩＤＥＴに関しては、過電流検出回路ＯＣＤで用いる構成をそのまま流用できるため、特に、追加で設ける必要はない。

オン抵抗Ｒｏｎは、図１４（ｂ）に示されるように、温度依存性を有する。したがって、適切な抵抗判定値Ｒｔｈを設定すれば、過熱検知が可能となる。ただし、オン抵抗Ｒｏｎは端子間電流Ｉｄｓにも若干依存するため、一定レベルの抵抗判定値Ｒｔｈを用いた場合、端子間電流Ｉｄｓが大きい場合に抵抗判定値Ｒｔｈを超えやすくなる。言い換えれば、端子間電流Ｉｄｓが大きい場合には、ジャンクション温度ＴＪが本来よりも低い場合でも、過熱有りと判定することになる。これは、安全性をより高める方向に働くため、抵抗判定値Ｒｔｈは、一定レベルであっても特に問題は生じない。

なお、除算器ＤＩＶに関しては、アナログ回路で構成することも、ディジタル回路で構成することも可能である。また、ＰＷＭ信号ＰＷＭｉ（パワートランジスタＰＴＲ）のオフ期間では、過熱検出回路ＯＨＤは正しい検出動作を行うことができない。したがって、制御ロジック回路ＬＧＣは、例えば、ＰＷＭ信号ＰＷＭｉ（パワートランジスタＰＴＲ）のオン期間において、過熱検出信号ＯＨを受信するように構成される。

図１５は、図１３における過熱検出回路の別の構成例を示す概略図である。前述したように、抵抗判定値Ｒｔｈが一定レベルの場合、端子間電流Ｉｄｓが大きい場合に、より安全な方向に過熱保護が働くが、場合によっては、当該過熱保護が過剰となる恐れがある。そこで、図１５の過熱検出回路ＯＨＤｂは、図１４（ａ）の構成例に対して、さらに、加算器（判定値補正回路）ＡＤＤを有する。加算器ＡＤＤは、抵抗判定値Ｒｔｈ２を端子間電流Ｉｄｓの大きさに応じて補正する。例えば、加算器ＡＤＤは、図１４（ｂ）に示した特性カーブに基づき、端子間電流Ｉｄｓがある基準値を超える場合には、一定レベルの抵抗判定値（Ｒｔｈ１）に端子間電流Ｉｄｓに比例する補正値を加算した結果を抵抗判定値Ｒｔｈ２として出力すればよい。

《実施の形態３の主要な効果》
以上、実施の形態３の半導体装置を用いることで、実施の形態１で述べた各種効果と同様の効果が得られる。さらに、ドライバ装置ＤＲＩＣでも過熱保護を行うことで、電力変換装置、ひいては、それを含んだシステムの安全性をより高めることが可能になる。

（実施の形態４）
《モータシステムの構成》
図１６は、本発明の実施の形態４によるモータシステムの主要部の構成例を示す概略図である。図１６に示すモータシステムは、負荷駆動端子ＯＵＴ１，ＯＵＴ２間に結合されるモータＭＴと、ハイサイドトランジスタＴＲｄ（ｈ１），ＴＲｄ（ｈ２）およびロウサイドトランジスタＴＲｄ（ｌ１），ＴＲｄ（ｌ２）とを有する。ハイサイドトランジスタＴＲｄ（ｈ１），ＴＲｄ（ｈ２）は、電源電圧Ｖｂｕｓと負荷駆動端子ＯＵＴ１，ＯＵＴ２との間にそれぞれ設けられる。ロウサイドトランジスタＴＲｄ（ｌ１），ＴＲｄ（ｌ２）は、接地電源電圧ＧＮＤと負荷駆動端子ＯＵＴ１，ＯＵＴ２との間にそれぞれ設けられる。

また、当該モータシステムは、電圧リミッタＬＭＴｈ，ＬＭＴｌと、電圧検出回路ＶＤＥＴｈ，ＶＤＥＴｌと、ドライバＤＲＶｈ，ＤＲＶｌと、制御装置ＭＣＵと、電流センサＩＳＥＮと、回転角センサθＳＥＮとを備える。電圧リミッタＬＭＴｈ、電圧検出回路ＶＤＥＴｈおよびドライバＤＲＶｈは、ハイサイドトランジスタＴＲｄ（ｈ１）に対応して設けられ、電圧リミッタＬＭＴｌ、電圧検出回路ＶＤＥＴｌおよびドライバＤＲＶｌは、ロウサイドトランジスタＴＲｄ（ｌ１）に対応して設けられる。また、図示は省略されているが、ハイサイドトランジスタＴＲｄ（ｈ２）およびロウサイドトランジスタＴＲｄ（ｌ２）にも同様の構成が設けられる。

電流センサＩＳＥＮは、モータＭＴの電流Ｉ（ｔ）を検出し、回転角センサθＳＥＮは、モータＭＴの回転角を検出する。制御装置ＭＣＵは、予め、モータＭＴの巻線抵抗と、巻線温度との相関情報ＲＴＲを保持する。制御装置ＭＣＵは、アナログディジタル変換器ＡＤＣ１を用いて電源電圧Ｖｂｕｓの大きさを認識し、アナログディジタル変換器ＡＤＣ２を用いて電流センサＩＳＥＮによるモータＭＴの電流Ｉ（ｔ）の大きさを認識する。また、制御装置ＭＣＵは、回転角センサθＳＥＮの検出結果に基づき、モータＭＴの回転速度を認識する。

図１７（ａ）は、図１６におけるモータの等価回路であり、図１７（ｂ）は、図１７（ａ）の等価回路の動作例を示す波形図である。図１６に示したようなモータシステムでは、パワートランジスタのジャンクション温度ＴＪに加えて、モータＭＴの温度を推定することが求められる場合がある。モータＭＴは、図１７（ａ）に示されるように、印加電圧Ｖ（ｔ）、巻線インダクタンスＬ、巻線抵抗Ｒ（Ｔ）および逆起電圧Ｖｂｅｍｆでモデル化される。

ここで、巻線抵抗Ｒ（Ｔ）は温度Ｔで変動するため不定となるが、巻線インダクタンスＬ、逆起電圧Ｖｂｅｍｆ、印加電圧Ｖ（ｔ）およびモータＭＴの電流Ｉ（ｔ）が分かれば、巻線抵抗Ｒ（Ｔ）を算出できる。巻線インダクタンスＬに関しては、温度依存性が無い固定値として予め定めることが可能である。電流Ｉ（ｔ）に関しては、電流センサＩＳＥＮで検出できる。逆起電圧Ｖｂｅｍｆに関しては、例えば、モータ制御ソフト内部の計算（回転速度×逆起電圧定数）によって算出できる。

したがって、制御装置ＭＣＵは、印加電圧Ｖ（ｔ）が分かれば、巻線抵抗Ｒ（Ｔ）を算出できる。さらに、制御装置ＭＣＵは、図１６に示したように、巻線抵抗Ｒ（Ｔ）と巻線温度の相関情報ＲＴＲ（具体的には、数式や変換テーブル）を予め保持することで、巻線抵抗Ｒ（Ｔ）から巻線温度を推定できる。この推定精度を高めるためには、印加電圧Ｖ（ｔ）を高精度に求める必要がある。すなわち、図１６に示したような電流経路で電流Ｉ（ｔ）が流れる場合、印加電圧Ｖ（ｔ）は、電源電圧Ｖｂｕｓから、ハイサイドトランジスタＴＲｄ（ｈ１）およびロウサイドトランジスタＴＲｄ（ｌ２）の電圧ドロップを差し引いた値となる。図１６の構成例では、この電圧ドロップを電圧検出回路ＶＤＥＴｈ，ＶＤＥＴｌで検出できるため、巻線温度を高精度に推定することが可能になる。

また、図１７（ｂ）には、印加電圧Ｖ（ｔ）に対する電流Ｉ（ｔ）の応答特性が示される。ＰＷＭ信号に伴うステップ状の印加電圧Ｖ（ｔ）（＝Ｖｐ×ｕ（ｔ））に対して、電流Ｉ（ｔ）は、式（２）のように変化する。その結果、時定数τは“Ｌ／Ｒ（Ｔ）”となる。

Ｉ（ｔ）＝｛（Ｖｐ−Ｖｂｅｍｆ）／Ｒ（Ｔ）｝×（１−ｅｘｐ（−（Ｒ（Ｔ）／Ｌ）×ｔ）） …（２）
《制御装置の動作》
図１８は、図１６における制御装置の処理内容の一例を示すフロー図である。図１８において、制御装置ＭＣＵは、ハイサイドトランジスタＴＲｄ（ｈ１）の端子間電圧Ｖｄｓ＿Ｈ１と、ロウサイドトランジスタＴＲｄ（ｈ２）の端子間電圧Ｖｄｓ＿Ｌ２とを、対応する電圧検出回路ＶＤＥＴｈ，ＶＤＥＴｌから取得する（ステップＳ２０１）。また、制御装置ＭＣＵは、アナログディジタル変換器ＡＤＣ１を用いて、電源電圧Ｖｂｕｓと接地電源電圧ＧＮＤの電位差を取得する。そして、これらの情報を用いて、制御装置ＭＣＵは、モータＭＴへの正味の印加電圧Ｖ（ｔ）（＝Ｖｂｕｓ−（Ｖｄｓ＿Ｈ１＋Ｖｄｓ＿Ｌ２））を算出する（ステップＳ２０２）。

次いで、制御装置ＭＣＵは、印加電圧Ｖ（ｔ）に対して応答するモータＭＴの電流Ｉ（ｔ）を電流センサＩＳＥＮを用いて観測する（ステップＳ２０３）。続いて、制御装置ＭＣＵは、回転角センサθＳＥＮに基づく回転速度と既定の逆起電圧定数から逆起電圧Ｖｂｅｍｆを算出し、当該逆起電圧Ｖｂｅｍｆと、モータへの印加電圧Ｖ（ｔ）とに基づき、モータＭＴの巻線（ＲＬ）への印加電圧（＝Ｖ（ｔ）−Ｖｂｅｍｆ）を算出する（ステップＳ２０４）。

次いで、制御装置ＭＣＵは、モータＭＴの巻線（ＲＬ）への印加電圧と、ステップＳ２０３でのモータＭＴの電流Ｉ（ｔ）の観測結果に基づき、モータＭＴの巻線抵抗Ｒ（Ｔ）を算出する（ステップＳ２０５）。詳細には、制御装置ＭＣＵは、図１７（ｂ）に示した時定数τ（＝Ｌ／Ｒ（Ｔ））を算出し、既知の巻線インダクタンスＬを用いて巻線抵抗Ｒ（Ｔ）を算出する。その後、制御装置ＭＣＵは、相関情報ＲＴＲに基づき、巻線抵抗Ｒ（Ｔ）から巻線温度を推定する（ステップＳ２０６）。

《実施の形態４の主要な効果》
以上、実施の形態４のモータシステムを用いることで、モータＭＴへの印加電圧を高精度に算出できるため、巻線抵抗を正確に推定でき、巻線抵抗の温度依存性（相関情報ＲＴＲ）から巻線温度を精度よく推定できる。その結果、モータＭＴの温度管理、過熱保護等が可能になる。

（実施の形態５）
《電力変換装置の製造方法》
図１９は、本発明の実施の形態５による電力変換装置の製造方法において、処理内容の一例を示す模式図である。例えば、実施の形態１の方式では、相関情報ＩＶＴＲに基づいてジャンクション温度ＴＪが推定される。この際に、高精度な推定を行うためには、相関情報ＩＶＴＲが高精度であることが必要とされる。一方、実際のパワートランジスタでは、製造ばらつきに伴い電気的特性にもばらつきが生じ得る。このため、複数のパワートランジスタに対して高精度な相関情報ＩＶＴＲを共通に定めることは困難となる恐れがある。

そこで、図１９に示されるような製造方法を用いることが有益となる。まず、図１９のステップＳ３０１の検査工程において、各種検査装置（ウエハテスト装置、パッケージ品テスト装置等）は、パワートランジスタＰＴＲの電気的特性（例えば、端子間電圧Ｖｄｓ−端子間電流Ｉｄｓ特性やオン抵抗の特性）を検査する。そして、各種検査装置（または、その管理端末等）は、検査結果となる電気的特性のデータをパワートランジスタＰＴＲの識別子に対応付けてサーバに格納する。識別子としては、ロット番号、ウエハマップ、追跡番号等が挙げられる。

次いで、当該パワートランジスタＰＴＲは、製造メーカから組み立てメーカに出荷される。ステップＳ３０２の組み立て工程において、組み立てメーカは、所定の組み立て装置を用いて、電力供給装置に、パワートランジスタＰＴＲ、ドライバ装置ＤＲＩＣ、制御装置ＭＣＵといった各種部品（例えば、図１に示される各部品）を実装する。この際に、例えば、パワートランジスタＰＴＲと制御装置ＭＣＵ（例えば、マイクロコントローラ）の組み合わせは、自由に定められる。

続いて、ステップＳ３０３の相関情報作成工程において、所定の情報処理端末等は、電力供給装置に実装されるパワートランジスタＰＴＲの電気的特性のデータを、当該パワートランジスタＰＴＲの識別子を検索キーとしてサーバから取得する。そして、不揮発性メモリ書き込み装置は、当該パワートランジスタＰＴＲと同一の電力供給装置に実装される制御装置ＭＣＵの相関情報ＩＶＴＲを、サーバから取得した電気的特性のデータに基づき定める。具体的には、例えば、相関情報ＩＶＴＲを始めから定める方式であってもよく、または、予め共通化された相関情報ＩＶＴＲを制御装置ＭＣＵに保持しておき、それに対して、取得したデータに基づく各種補正パラメータを加えるような方式であってもよい。

なお、例えば、制御装置ＭＣＵがマイクロコントローラの場合、相関情報ＩＶＴＲは、フラッシュメモリ等の不揮発性メモリに書き込まれる。不揮発性メモリ書き込み装置は、不揮発性メモリに対して、このような相関情報ＩＶＴＲに加えて、各種ユーザプログラム、ユーザデータ等も書き込む。

《実施の形態５の主要な効果》
以上、実施の形態５の電力変換装置の製造方法を用いることで、実施の形態１で述べた各種効果と同様の効果が得られる。さらに、パワートランジスタ毎にカスタマイズされた相関情報ＩＶＴＲを用いることができるため、パワートランジスタに製造ばらつき等が生じる場合であっても、ジャンクション温度ＴＪを高精度に推定することが可能になる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

《付記》
（１）第１のノード、第２のノードおよび制御入力ノードを備える複数の単位トランジスタが形成され、前記複数の単位トランジスタの配分によって駆動用トランジスタおよびクランプ用トランジスタが設けられる半導体チップと、
前記駆動用トランジスタの前記制御入力ノードに結合される制御入力端子と、
前記駆動用トランジスタの前記第１のノードに結合される第１の端子と、
前記駆動用トランジスタおよび前記クランプ用トランジスタの前記第２のノードに共通に結合される第２の端子と、
前記クランプ用トランジスタの前記制御入力ノードに結合されるクランプ入力端子と、
前記クランプ用トランジスタの前記第１のノードの結合される電圧センス端子と、
を有し、
前記クランプ用トランジスタを構成する前記単位トランジスタの数は、前記駆動用トランジスタを構成する前記単位トランジスタの数よりも少ない、
半導体装置。
（２）前記（１）記載の半導体装置において、
前記半導体チップには、さらに、前記複数の単位トランジスタの配分によって電流センス用トランジスタが設けられ、
前記半導体装置は、さらに、前記電流センス用トランジスタの前記第１のノードに結合される電流センス端子を備え、
前記電流センス用トランジスタの前記制御入力ノードは、前記制御入力端子に結合され、
前記電流センス用トランジスタの前記第２のノードは、前記第２の端子に結合され、
前記電流センス用トランジスタを構成する前記単位トランジスタの数は、前記駆動用トランジスタを構成する前記単位トランジスタの数よりも少ない、
半導体装置。
（３）前記（２）記載の半導体装置において、さらに、
前記駆動用トランジスタの前記第１のノードに結合されるケルビン端子を有する、
半導体装置。
（４）前記（２）記載の半導体装置において、
前記複数の単位トランジスタは、ＳｉＣ構造のＭＯＳＦＥＴである、
半導体装置。
（５）第１のノード、第２のノードおよび制御入力ノードを備える複数の単位トランジスタが形成され、前記複数の単位トランジスタの配分によって駆動用トランジスタ、電流センス用トランジスタおよびクランプ用トランジスタが設けられる半導体チップと、
前記駆動用トランジスタおよび前記電流センス用トランジスタの前記制御入力ノードに結合される制御入力端子と、
前記駆動用トランジスタの前記第１のノードに結合される第１の端子と、
前記駆動用トランジスタ、前記電流センス用トランジスタおよび前記クランプ用トランジスタの前記第２のノードに共通に結合される第２の端子と、
前記電流センス用トランジスタの前記第１のノードに結合される電流センス端子と、
前記クランプ用トランジスタの前記第１のノードの結合される電圧センス端子と、
を有し、
前記電流センス用トランジスタを構成する前記単位トランジスタの数は、前記駆動用トランジスタを構成する前記単位トランジスタの数よりも少なく、
前記クランプ用トランジスタを構成する前記単位トランジスタの数は、前記駆動用トランジスタを構成する前記単位トランジスタの数よりも少ない、
半導体装置。
（６）前記（５）記載の半導体装置において、さらに、
前記クランプ用トランジスタの前記制御入力ノードに結合されるクランプ入力端子を有する、
半導体装置。
（７）前記（５）記載の半導体装置において、
前記クランプ用トランジスタの前記制御入力ノードは、前記制御入力端子に結合される、
半導体装置。
（８）前記（５）記載の半導体装置において、さらに、
前記駆動用トランジスタの前記第１のノードに結合されるケルビン端子を有する、
半導体装置。
（９）第１の負荷駆動端子と、第２の負荷駆動端子との間に結合されるモータと、
高電位側電源電圧と、前記第１の負荷駆動端子との間に設けられるハイサイドトランジスタと、
前記第２の負荷駆動端子と、低電位側電源電圧との間に設けられるロウサイドトランジスタと、
前記モータの電流を検出する電流センサと、
前記ハイサイドトランジスタおよび前記ロウサイドトランジスタのオン・オフをそれぞれ制御し、予め、前記モータの巻線抵抗と、巻線温度との相関情報を保持する制御装置と、
前記ハイサイドトランジスタのオン期間における前記ハイサイドトランジスタの第１の端子と第２の端子の端子間電圧を検出するハイサイド電圧検出回路と、
前記ロウサイドトランジスタのオン期間における前記ロウサイドトランジスタの第１の端子と第２の端子の端子間電圧を検出するロウサイド電圧検出回路と、
を有するモータシステムであって、
前記制御装置は、
前記高電位側電源電圧と前記低電位側電源電圧の電位差と、前記ハイサイド電圧検出回路で検出された前記端子間電圧と、前記ロウサイド電圧検出回路で検出された前記端子間電圧とに基づき前記モータへの印加電圧を算出する第１の処理と、
前記モータへの印加電圧に対して応答する前記モータの電流を前記電流センサを用いて観測する第２の処理と、
前記モータの逆起電圧を算出し、当該逆起電圧と前記モータへの印加電圧とに基づき前記モータの巻線への印加電圧を算出する第３の処理と、
前記モータの巻線への印加電圧と、前記モータの電流の観測結果とに基づき、前記モータの巻線抵抗を算出する第４の処理と、
前記相関情報に基づき前記巻線抵抗から前記巻線温度を推定する第５の処理と、
を実行する、
モータシステム。
（１０）前記（９）記載のモータシステムにおいて、
前記制御装置は、前記第３の処理において、前記モータへの印加電圧に対して応答する前記モータの電流の時定数を算出し、当該時定数と前記モータにおける既知の巻線インダクタンスとに基づき前記巻線抵抗を算出する、
モータシステム。
（１１）制御入力端子、第１の端子および第２の端子を備え、前記第１の端子および前記第２の端子を介して所定の負荷に電力を供給するパワートランジスタと、
前記パワートランジスタとは別の部品で構成され、温度推定部を含み、前記パワートランジスタのオン・オフを制御する制御装置と、
前記パワートランジスタのオン期間における前記第１の端子と前記第２の端子の端子間電圧を検出する電圧検出回路と、
を有する電力変換装置の製造方法であって、
前記温度推定部は、予め、前記第１の端子と前記第２の端子の端子間電圧および端子間電流と、ジャンクション温度との相関情報を保持し、前記電圧検出回路から取得した前記端子間電圧と、既知の端子間電流と、前記相関情報とに基づきジャンクション温度を推定し、
前記製造方法は、
前記パワートランジスタの電気的特性を検査し、検査結果となる電気的特性のデータを前記パワートランジスタの識別子に対応付けてサーバに格納する検査工程と、
電力供給装置に、前記パワートランジスタと、前記制御装置と、前記電圧検出回路とを実装する組み立て工程と、
前記電力供給装置に実装される前記パワートランジスタの電気的特性のデータを、前記パワートランジスタの識別子を検索キーとして前記サーバから取得し、前記パワートランジスタと同一の電力供給装置に実装される前記制御装置の前記相関情報を、前記取得した電気的特性のデータに基づき定める相関情報作成工程と、
を有する、
電力変換装置の製造方法。
（１２）前記（１１）記載の電力変換装置の製造方法において、
前記制御装置は、不揮発性メモリを搭載したマイクロコントローラであり、前記相関情報を前記不揮発性メモリに保持する、
電力変換装置の製造方法。

ＡＤＤ 加算器
ＡＭＰ アンプ回路
ＣＨＰ 半導体チップ
ＣＭＰ コンパレータ
ＤＩＶ 除算器
ＤＲＩＣ ドライバ装置
ＤＲＶ ドライバ
ＤＳＴ ＤＥＳＡＴ検出回路
ＧＮＤ 接地電源電圧
ＩＤＥＴ 電流検出回路
ＩＳＥＮ 電流センサ
ＩＶＴＲ 相関情報
Ｉｄｓ 端子間電流
ＪＧＵ 判定回路
ＬＧＣ 制御ロジック回路
ＬＭＴ 電圧リミッタ
ＭＣＴＵ モータ制御部
ＭＣＵ 制御装置
ＭＥＭ 記憶部
ＭＴ モータ
ＯＣＤ 過電流検出回路
ＯＨＤ 過熱検出回路
ＰＮｃｌｐ クランプ入力端子
ＰＮｃｓ 電流センス端子
ＰＮｄ ドレイン端子
ＰＮｄｓ 電圧センス端子
ＰＮｇ ゲート端子
ＰＮｋｓ ケルビン端子
ＰＮｓ ソース端子
ＰＴＪＵ 温度推定部
ＰＴＲ パワートランジスタ
ＰＷＭ ＰＷＭ信号
ＰＷＭＭＤ ＰＷＭ変調器
ＲＴＲ 相関情報
Ｒｏｎ オン抵抗
Ｒｓ 抵抗素子
ＳＡＣ サージ吸収回路
ＳＨ サンプリングホールド回路
ＳＴ ステート
ＴＪ ジャンクション温度
ＴＲｃｌｐ クランプ用トランジスタ
ＴＲｃｓ 電流センス用トランジスタ
ＴＲｄ 駆動用トランジスタ
Ｔｐｗｍ ＰＷＭ周期
Ｕ 単位トランジスタ
ＶＤＥＴ 電圧検出回路
Ｖｂｕｓ 電源電圧
Ｖｃｌｐ クランプ電圧
Ｖｄｓ 端子間電圧
ＷＦＬＴ 加重平均フィルタ

Claims (21)

1. 制御入力端子、第１の端子および第２の端子を備え、前記第１の端子および前記第２の端子を介して所定の負荷に電力を供給するパワートランジスタと、
   前記制御入力端子を駆動するドライバと、
   温度推定部を含み、前記パワートランジスタのオン・オフを前記ドライバを介して制御する制御装置と、
   前記パワートランジスタのオン期間における前記第１の端子と前記第２の端子の端子間電圧を検出する電圧検出回路と、
   を有する電力変換装置であって、
   前記温度推定部は、予め、前記第１の端子と前記第２の端子の端子間電圧および端子間電流と、ジャンクション温度との相関情報を保持し、前記電圧検出回路から取得した前記端子間電圧と、既知の端子間電流と、前記相関情報とに基づきジャンクション温度を推定する、
   電力変換装置。
2. 請求項１記載の電力変換装置において、さらに、
   前記端子間電圧を、上限値を制限した上で前記電圧検出回路へ伝送する電圧リミッタを有する、
   電力変換装置。
3. 請求項２記載の電力変換装置において、
   前記電圧リミッタは、第２のノードに前記第２の端子が結合され、制御入力ノードに前記上限値を定めるクランプ電圧が印加されるクランプ用トランジスタを備える、
   電力変換装置。
4. 請求項２記載の電力変換装置において、さらに、
   前記電圧検出回路で検出された前記端子間電圧と所定の電圧判定値とを比較することで前記パワートランジスタの非飽和の有無を判定するＤＥＳＡＴ検出回路を有する、
   電力変換装置。
5. 請求項３記載の電力変換装置において、
   前記パワートランジスタは、一つの半導体チップに形成される複数の単位トランジスタの一部で構成され、
   前記クランプ用トランジスタは、前記パワートランジスタと同一の半導体チップを用いて、前記複数の単位トランジスタの他の一部で構成され、
   前記クランプ用トランジスタを構成する前記単位トランジスタの数は、前記パワートランジスタを構成する前記単位トランジスタの数よりも少ない、
   電力変換装置。
6. 請求項５記載の電力変換装置において、さらに、
   前記電圧検出回路で検出された前記端子間電圧と所定の電圧判定値とを比較することで前記パワートランジスタの非飽和の有無を判定するＤＥＳＡＴ検出回路を有する、
   電力変換装置。
7. 請求項１記載の電力変換装置において、
   前記電圧検出回路は、前記パワートランジスタのオン・オフ制御信号を前記制御装置から受け、前記パワートランジスタのオン期間における前記端子間電圧をサンプリングし、当該サンプリング値を前記パワートランジスタのオフ期間で保持するサンプリングホールド回路を有する、
   電力変換装置。
8. 請求項７記載の電力変換装置において、
   前記サンプリングホールド回路は、前記オン・オフ制御信号におけるオンレベルへの遷移を受けて、所定の遅延時間後にサンプリング動作を開始する、
   電力変換装置。
9. 請求項１記載の電力変換装置において、
   前記温度推定部は、前記端子間電流の電流方向に対応する２通りの前記相関情報を保持し、前記既知の端子間電流の電流方向に応じて前記２通りの相関情報を切り替えることで前記ジャンクション温度を推定する、
   電力変換装置。
10. 請求項９記載の電力変換装置において、さらに、
    前記パワートランジスタの一つであり、高電位側電源電圧と負荷駆動端子との間に設けられるハイサイドトランジスタと、
    前記パワートランジスタの他の一つであり、前記負荷駆動端子と低電位側電源電圧との間に設けられるロウサイドトランジスタと、
    を有し、
    前記制御装置は、さらに、前記負荷駆動端子に流れる負荷電流が電流目標値となるように、前記ハイサイドトランジスタおよび前記ロウサイドトランジスタのオン・オフを相補のＰＷＭ信号で制御する負荷制御部を有し、
    前記温度推定部は、前記負荷制御部からの前記負荷電流の情報と、前記相補のＰＷＭ信号の論理レベル情報とに基づき、ＰＷＭ周期毎に前記ハイサイドトランジスタに流れる前記端子間電流の電流値および電流方向と前記ロウサイドトランジスタに流れる前記端子間電流の電流値および電流方向とを判別し、当該判別した電流方向に応じて前記２通りの相関情報を切り替えることで前記ハイサイドトランジスタの前記ジャンクション温度と前記ロウサイドトランジスタの前記ジャンクション温度とを推定する、
    電力変換装置。
11. 請求項１記載の電力変換装置において、
    前記温度推定部は、各時刻で推定した複数の前記ジャンクション温度を、対応する前記端子間電圧または前記端子間電流の大きさで重み付けを行った上で平均化する加重平均フィルタを有する、
    電力変換装置。
12. 制御入力端子、第１の端子および第２の端子を備え、前記第１の端子および前記第２の端子を介して所定の負荷に電力を供給するパワートランジスタと、
    ドライバ装置と、
    温度推定部を含み、前記パワートランジスタのオン・オフを前記ドライバ装置を介して制御する制御装置と、
    を有する電力変換装置であって、
    前記ドライバ装置は、
    前記制御入力端子を駆動するドライバと、
    前記パワートランジスタのオン期間における前記第１の端子と前記第２の端子の端子間電圧を検出する電圧検出回路と、
    前記パワートランジスタのオン期間における前記第１の端子と前記第２の端子の端子間電流を検出する電流検出回路と、
    前記電圧検出回路で検出された前記端子間電圧と前記電流検出回路で検出された前記端子間電流とに基づき前記パワートランジスタのオン抵抗を算出することでジャンクション温度を推定する温度演算回路と、
    を有し、
    前記温度推定部は、予め、前記第１の端子と前記第２の端子の前記端子間電圧および前記端子間電流と、ジャンクション温度との相関情報を保持し、前記電圧検出回路から取得した前記端子間電圧と、既知の端子間電流と、前記相関情報とに基づきジャンクション温度を推定する、
    電力変換装置。
13. 請求項１２記載の電力変換装置において、
    前記ドライバ装置は、さらに、前記温度演算回路によって得られるジャンクション温度が第１の温度判定値を超えた場合に前記ドライバを介して所定の保護動作を行う制御ロジック回路を有し、
    前記制御装置は、前記温度推定部によって得られるジャンクション温度が第２の温度判定値を超えた場合に前記ドライバ装置を介して所定の保護動作を行う、
    電力変換装置。
14. 請求項１３記載の電力変換装置において、
    前記第１の温度判定値は、前記第２の温度判定値よりも高い、
    電力変換装置。
15. 制御入力端子、第１の端子および第２の端子を備え、前記第１の端子および前記第２の端子を介して所定の負荷に電力を供給するパワートランジスタを駆動する半導体装置であって、
    前記制御入力端子を駆動するドライバと、
    前記パワートランジスタのオン期間における前記第１の端子と前記第２の端子の端子間電圧を検出する電圧検出回路と、
    前記パワートランジスタのオン期間における前記第１の端子と前記第２の端子の端子間電流を検出する電流検出回路と、
    前記パワートランジスタの過熱の有無を検出する過熱検出回路と、
    を備え、
    前記過熱検出回路は、前記電圧検出回路で検出された前記端子間電圧と前記電流検出回路で検出された前記端子間電流とに基づき前記パワートランジスタのオン抵抗を算出することでジャンクション温度を推定する温度演算回路を有する、
    半導体装置。
16. 請求項１５記載の半導体装置において
    前記過熱検出回路は、前記温度演算回路によって算出されたオン抵抗と所定の抵抗判定値とを比較することで過熱の有無を検出する、
    半導体装置。
17. 請求項１６記載の半導体装置において、
    前記過熱検出回路は、さらに、前記所定の抵抗判定値を前記端子間電流の大きさに応じて補正する判定値補正回路を有する、
    半導体装置。
18. 請求項１５記載の半導体装置において、さらに、
    前記過熱検出回路によって過熱有りが検出された場合に、前記ドライバを介して前記パワートランジスタをオフに制御する制御ロジック回路を有する、
    半導体装置。
19. 請求項１５記載の半導体装置において、さらに、
    前記電流検出回路で検出された前記端子間電流と所定の電流判定値とを比較することで前記パワートランジスタの過電流の有無を判定する過電流検出回路を有する、
    半導体装置。
20. 請求項１５記載の半導体装置において、さらに、
    前記電圧検出回路で検出された前記端子間電圧と所定の電圧判定値とを比較することで前記パワートランジスタの非飽和の有無を判定するＤＥＳＡＴ検出回路を有する、
    半導体装置。
21. 請求項１５記載の半導体装置において、
    前記パワートランジスタは、
    前記所定の負荷に電力を供給する駆動用トランジスタと、
    前記駆動用トランジスタよりも小さいトランジスタサイズで構成され、前記駆動用トランジスタと前記制御入力端子および前記第２の端子が共通化される電流センス用トランジスタと、
    を有し、
    前記電流検出回路は、前記電流センス用トランジスタの前記第１の端子に結合される抵抗素子の両端電圧を測定する、
    半導体装置。

Images