JP2019117864A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019117864A JP2019117864A JP2017251233A JP2017251233A JP2019117864A JP 2019117864 A JP2019117864 A JP 2019117864A JP 2017251233 A JP2017251233 A JP 2017251233A JP 2017251233 A JP2017251233 A JP 2017251233A JP 2019117864 A JP2019117864 A JP 2019117864A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- semiconductor
- rewiring
- redistribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 147
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000011347 resin Substances 0.000 claims abstract description 69
- 229920005989 resin Polymers 0.000 claims abstract description 69
- 238000007789 sealing Methods 0.000 claims description 54
- 239000004020 conductor Substances 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 262
- 238000000034 method Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】再配線層に対する封止樹脂の密着性を向上させることができる半導体装置およびその製造方法を提供する。【解決手段】パッド１７が形成された第１面８を有する半導体層２と、半導体層２の第１面８を覆うように形成された下地層３と、下地層３上に形成され、パッド１７から半導体層２の第１面８に沿う方向に延びる再配線層４と、再配線層４を覆うように形成された封止樹脂５と、封止樹脂５の第１面３６に配置され、再配線層４と電気的に接続された外部端子７とを含み、下地層３には、再配線層４の端縁３４から再配線層４の下方領域へ半導体層２の第１面８に沿う方向に延びる凹部６が形成されており、封止樹脂５の一部が凹部６を介して再配線層４の下方領域に入り込んでいる。【選択図】図５
Description
本発明は、再配線層を有する半導体装置およびその製造方法に関する。
たとえば、特許文献１は、シリコン基板と、シリコン基板上の端子パッドと、ＷＬ−ＣＳＰの再配線によって端子パッドに接続された接続配線と、接続配線を封止するモールド樹脂（封止樹脂）と、モールド樹脂上のバンプと、モールド樹脂内に形成され、接続配線とバンプとを接続する銅ポストとを備える、半導体装置を開示している。
上記のような半導体装置は、たとえば、配線基板等のランドに外部端子としてのバンプが接続された状態で、配線基板と半導体装置との間に樹脂（アンダーフィル剤）が注入される。そして、アンダーフィル剤を熱硬化させることによって、半導体装置の実装が完了する。
しかしながら、この実装時のアンダーフィル剤による樹脂応力や熱履歴によって、半導体装置内においては、再配線層（接続配線）とモールド樹脂との間に応力がかかることがある。そのため、再配線層に対するモールド樹脂の密着性は、比較的高い方が好ましい。
しかしながら、この実装時のアンダーフィル剤による樹脂応力や熱履歴によって、半導体装置内においては、再配線層（接続配線）とモールド樹脂との間に応力がかかることがある。そのため、再配線層に対するモールド樹脂の密着性は、比較的高い方が好ましい。
そこで、本発明の一実施形態は、再配線層に対する封止樹脂の密着性を向上させることができる半導体装置およびその製造方法を提供する。
本発明の一実施形態に係る半導体装置は、パッドが形成された第１面を有する半導体層と、前記半導体層の前記第１面を覆うように形成された絶縁性の下地層と、前記下地層上に形成され、前記パッドから前記半導体層の前記第１面に沿う方向に延びる再配線層と、前記再配線層を覆うように形成された封止樹脂と、前記封止樹脂の前記半導体層側の面とは反対側の第１面に配置され、前記再配線層と電気的に接続された外部端子とを含み、前記下地層には、前記再配線層の端縁から前記再配線層の下方領域へ前記半導体層の前記第１面に沿う方向に延びる凹部が形成されており、前記封止樹脂の一部が前記凹部を介して前記再配線層の下方領域に入り込んでいる。
本発明の一実施形態に係る半導体装置の製造方法は、パッドが形成された第１面を有する半導体層の前記第１面を覆うように、絶縁性の下地層を形成する工程と、前記半導体層の前記第１面に沿うように、前記パッドから延びる再配線層を形成する工程と、前記再配線層から露出する前記下地層を等方的に除去することによって、前記下地層に、前記再配線層の端縁から前記再配線層の下方領域へ前記半導体層の前記第１面に沿う方向に延びる凹部を形成する工程と、前記再配線層を覆うように、かつ記凹部を介して前記再配線層の下方領域に入り込むように封止樹脂を形成する工程と、前記封止樹脂の前記半導体層側の面とは反対側の第１面に、前記再配線層と電気的に接続されるように外部端子を形成する工程とを含む。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置１の模式的な斜視図である。図２は、図１の半導体装置１の底面図であって、一部を透視して示している。より具体的には、封止樹脂５を透視して示している。図３Ａおよび図３Ｂは、それぞれ、図２の二点鎖線IIIＡおよびIIIＢで囲まれた部分の拡大図である。図４は、本発明の一実施形態に係る半導体装置１の模式的な断面図である。なお、図４は、この実施形態の説明に必要な構成を模式的に示したものであり、図１および図２に示す半導体装置１の特定位置での断面を示すものではない。図５は、図４の二点鎖線Ｖで囲まれた部分の拡大図である。図６は、本発明の一実施形態に係る半導体装置１の要部のＳＥＭ画像を図面化したものである。図７は、図６の要部拡大図である。なお、図６および図７の構造は、図１〜図５に示した構造と完全に一致するものではないが、本発明の特徴を備えているという点では共通している。
図１は、本発明の一実施形態に係る半導体装置１の模式的な斜視図である。図２は、図１の半導体装置１の底面図であって、一部を透視して示している。より具体的には、封止樹脂５を透視して示している。図３Ａおよび図３Ｂは、それぞれ、図２の二点鎖線IIIＡおよびIIIＢで囲まれた部分の拡大図である。図４は、本発明の一実施形態に係る半導体装置１の模式的な断面図である。なお、図４は、この実施形態の説明に必要な構成を模式的に示したものであり、図１および図２に示す半導体装置１の特定位置での断面を示すものではない。図５は、図４の二点鎖線Ｖで囲まれた部分の拡大図である。図６は、本発明の一実施形態に係る半導体装置１の要部のＳＥＭ画像を図面化したものである。図７は、図６の要部拡大図である。なお、図６および図７の構造は、図１〜図５に示した構造と完全に一致するものではないが、本発明の特徴を備えているという点では共通している。
半導体装置１は、パッケージ形式としてＷＬ−ＣＳＰ（Wafer Level Chip Size Package）が適用された半導体装置である。半導体装置１のサイズは、たとえば、長さＬ＝０．３ｍｍ〜１０ｍｍ、幅Ｗ＝０．３ｍｍ〜１０ｍｍ、高さＨ＝０．１ｍｍ〜２ｍｍであってもよい。
半導体装置１は、半導体層２と、下地層３と、再配線層４と、封止樹脂５と、外部端子７とを含む。
半導体装置１は、半導体層２と、下地層３と、再配線層４と、封止樹脂５と、外部端子７とを含む。
半導体層２としては、たとえば、Ｓｉ基板、ＳｉＣ基板等の各種半導体素材を適用できる。半導体層２は、たとえば、５０μｍ〜１０００μｍの厚さを有する四角板状に形成されており、第１面８と、当該第１面８の四辺それぞれから延びる４つの第２面９と、第１面８の反対側の第３面１０とを有している。別の言い方で、第１面８を半導体層２の表面、第２面９を半導体層２の側面、および第３面１０を半導体層２の裏面と称してもよい。
この実施形態では、半導体装置１にＷＬ−ＣＳＰが適用されていることから、半導体層２の側面である第２面９がパッケージ端面として露出している。一方、半導体層２の裏面である第３面１０には、保護層１１が形成されている。
保護層１１は、この実施形態のように、半導体層２の第３面１０の全面を覆っていてもよいし、第３面１０の一部を選択的に露出させるように覆っていてもよい。保護層１１としては、たとえば、エポキシ樹脂等の絶縁材料を適用できる。保護層１１の厚さは、たとえば、５μｍ〜１００μｍである。
保護層１１は、この実施形態のように、半導体層２の第３面１０の全面を覆っていてもよいし、第３面１０の一部を選択的に露出させるように覆っていてもよい。保護層１１としては、たとえば、エポキシ樹脂等の絶縁材料を適用できる。保護層１１の厚さは、たとえば、５μｍ〜１００μｍである。
半導体層２の第１面８には、素子１２が形成されている。素子１２は、たとえば、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）やダイオード等の能動素子、抵抗やキャパシタ等の受動素子を含んでいてもよい。
また、半導体層２の第１面８には、素子１２を覆うように絶縁層１３が形成されている。絶縁層１３は、この実施形態のように、半導体層２の第１面８の全面を覆っていてもよいし、第１面８の一部を選択的に露出させるように覆っていてもよい。
また、半導体層２の第１面８には、素子１２を覆うように絶縁層１３が形成されている。絶縁層１３は、この実施形態のように、半導体層２の第１面８の全面を覆っていてもよいし、第１面８の一部を選択的に露出させるように覆っていてもよい。
絶縁層１３は、半導体層２の第１面８に単層構造として形成されていてもよいし、多層構造として形成されていてもよい。多層構造の絶縁層１３が適用される場合、積層方向に隣り合う絶縁層１３の間に素子１２に電気的に接続される配線を設けることによって、絶縁層１３が多層配線構造として構成されていてもよい。
また、絶縁層１３としては、たとえば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等の絶縁材料を適用できる。
また、絶縁層１３としては、たとえば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等の絶縁材料を適用できる。
絶縁層１３上には、素子１２に電気的に接続された配線１４が形成されている。配線１４としては、たとえば、再配線層４とは異なる材料からなる配線（Ａｌ配線等）を適用できる。
この配線１４を覆うように、表面保護層１５が形成されている。表面保護層１５としては、たとえば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等の絶縁材料を適用できる。
この配線１４を覆うように、表面保護層１５が形成されている。表面保護層１５としては、たとえば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等の絶縁材料を適用できる。
表面保護層１５には、配線１４の一部をパッド１７として露出させる四角形状のパッド開口１６が形成されている。この実施形態では、パッド開口１６から露出するパッド１７は、複数形成されている。
複数のパッド１７は、図２に示すように、半導体層２の第１面８上に多数設けられており、規則的に配列されていてもよいし、不規則的に配列されていてもよい。たとえば、図２の第１パッド群１８のように、複数のパッド１７が互いに等しい間隔を空けて直線状に規則的に配列されていてもよいし、第２パッド群１９のように、複数のパッド１７が互いに等しい間隔を空けて屈曲するように規則的に配列されていてもよい。また、図２の第３パッド群２０のように、複数のパッド１７が互いに異なる間隔を空けて不規則的に配列されていてもよい。
複数のパッド１７は、図２に示すように、半導体層２の第１面８上に多数設けられており、規則的に配列されていてもよいし、不規則的に配列されていてもよい。たとえば、図２の第１パッド群１８のように、複数のパッド１７が互いに等しい間隔を空けて直線状に規則的に配列されていてもよいし、第２パッド群１９のように、複数のパッド１７が互いに等しい間隔を空けて屈曲するように規則的に配列されていてもよい。また、図２の第３パッド群２０のように、複数のパッド１７が互いに異なる間隔を空けて不規則的に配列されていてもよい。
下地層３は、表面保護層１５を覆うように形成されている。下地層３としては、たとえば、ポリイミド樹脂等の樹脂材料を適用できる。また、下地層３の厚さは、３μｍ〜２０μｍである。
下地層３は、図５に示すように、パッド開口１６においては、パッド１７の露出を確保するように、パッド開口１６の周縁部を選択的に覆っている。つまり、下地層３の一部がパッド開口１６に入り込み、パッド開口１６の側面を覆っている。
下地層３は、図５に示すように、パッド開口１６においては、パッド１７の露出を確保するように、パッド開口１６の周縁部を選択的に覆っている。つまり、下地層３の一部がパッド開口１６に入り込み、パッド開口１６の側面を覆っている。
再配線層４は、パッド１７から半導体層２の第１面８に沿って下地層３上に形成されている。再配線層４は、平面形状（底面形状）として、様々な形状を有している。たとえば、図２に示すように、再配線層４は、複数のパッド１７のうち一つのパッド１７に接続された第１再配線層２１や、複数のパッド１７に共通に接続された第２再配線層２２を含んでいてもよい。
図２および図３Ａを参照して、この実施形態では、第１再配線層２１は、パッド１７を覆うようにパッド１７の直上領域に配置され、パッド開口１６を介してパッド１７に接続された第１コンタクト部２３と、パッド１７の直上領域から第１面８に沿う方向に離れた領域であって、外部端子７の直下領域に配置された第１ランド部２４と、第１コンタクト部２３から半導体層２の第１面８に沿って第１ランド部２４まで延びる第１配線部２５とを含む。
この実施形態では、第１再配線層２１に、一つの外部端子７が電気的に接続されていることによって、一つのパッド１７と一つの外部端子７とが一対一で電気的に接続されている。各パッド１７は、図３Ａに示すように、対応する外部端子７に隣接して配置されていてもよい。また、各パッド１７は、図２に示すように（図３Ａのパターンは除く）、対応する外部端子７との間に当該パッド１７と電気的に分離された別の外部端子７を挟むように、離れて配置されていてもよい。互いに対応するパッド１７と外部端子７とが離れている場合、第１配線部２５は、隣り合う別の外部端子７の間の領域を通過するように延びていてもよい。
また、たとえば図３Ａに示すように、第１コンタクト部２３は、平面視（底面視）において、パッド１７よりも大きな四角形状であってもよい。第１ランド部２４は、平面視（底面視）において、外部端子７よりも大きな多角形状であってもよい。第１配線部２５は、平面視（底面視）において、直線状であってもよい。
一方、図２および図３Ｂを参照して、この実施形態では、第２再配線層２２は、複数のパッド１７を一括して覆うようにパッド１７の直上領域に配置され、パッド開口１６を介して複数のパッド１７に接続された第２コンタクト部２６と、パッド１７の直上領域から第１面８に沿う方向に離れた領域であって、外部端子７の直下領域に配置された第２ランド部２７と、第２コンタクト部２６から半導体層２の第１面８に沿って第２ランド部２７まで延びる第２配線部２８とを含む。
一方、図２および図３Ｂを参照して、この実施形態では、第２再配線層２２は、複数のパッド１７を一括して覆うようにパッド１７の直上領域に配置され、パッド開口１６を介して複数のパッド１７に接続された第２コンタクト部２６と、パッド１７の直上領域から第１面８に沿う方向に離れた領域であって、外部端子７の直下領域に配置された第２ランド部２７と、第２コンタクト部２６から半導体層２の第１面８に沿って第２ランド部２７まで延びる第２配線部２８とを含む。
この実施形態では、図３Ｂに示すように、第２再配線層２２に、複数の外部端子７が電気的に接続されていることによって、複数のパッド１７と複数の外部端子７とが一括して電気的に接続されている。
第２再配線層２２に複数の外部端子７が電気的に接続されている場合、一つの外部端子７の直下の第２ランド部２７と、別の外部端子７の直下の第２ランド部２７とは、これら第２ランド部２７よりも狭い幅を有する連結部２９によって接続されていてもよい。また、一つの第２再配線層２２に電気的に接続された複数の外部端子７は、行列パターンで配列された外部端子７において、互いに隣り合う位置であってもよい。
第２再配線層２２に複数の外部端子７が電気的に接続されている場合、一つの外部端子７の直下の第２ランド部２７と、別の外部端子７の直下の第２ランド部２７とは、これら第２ランド部２７よりも狭い幅を有する連結部２９によって接続されていてもよい。また、一つの第２再配線層２２に電気的に接続された複数の外部端子７は、行列パターンで配列された外部端子７において、互いに隣り合う位置であってもよい。
一方、図２に示すように、複数のパッド１７に電気的に接続された第２再配線層２２に、一つの外部端子７が電気的に接続されていてもよい。
また、たとえば図３Ｂに示すように、第２再配線層２２に関して、第２コンタクト部２６、第２ランド部２７および第２配線部２８は、平面視（底面視）において、個々の形状が区別されず、全体として多角形状であってもよい。
また、たとえば図３Ｂに示すように、第２再配線層２２に関して、第２コンタクト部２６、第２ランド部２７および第２配線部２８は、平面視（底面視）において、個々の形状が区別されず、全体として多角形状であってもよい。
次に、図４および図５を参照して、再配線層４の断面形状を説明する。この断面形状は、上記第１再配線層２１および第２再配線層２２に共通する構成であり、図面の明瞭化のため、第１再配線層２１と第２再配線層２２とを区別せずに説明する。
まず、図４に示すように、再配線層４は、一方表面およびその反対側の他方表面がパッド開口１６の内面に沿うように形成された第１層３０と、第１層３０上に形成され、パッド開口１６内に一部が埋め込まれた第２層３１とを含む。第１層３０は、外部端子７（はんだ端子）の下方に配置され、外部端子７をパッド１７に電気的に接続するためのものであり、たとえば、ＵＢＭ（Under Bump Metal）と称してもよい。また、第２層３１は、第１層３０上に形成する際の手法（後述）に基づいて、めっき層と称してもよい。
まず、図４に示すように、再配線層４は、一方表面およびその反対側の他方表面がパッド開口１６の内面に沿うように形成された第１層３０と、第１層３０上に形成され、パッド開口１６内に一部が埋め込まれた第２層３１とを含む。第１層３０は、外部端子７（はんだ端子）の下方に配置され、外部端子７をパッド１７に電気的に接続するためのものであり、たとえば、ＵＢＭ（Under Bump Metal）と称してもよい。また、第２層３１は、第１層３０上に形成する際の手法（後述）に基づいて、めっき層と称してもよい。
第１層３０は、さらに、図５に示すように、パッド１７に近い側の下層３２と、下層３２とは異なる導電材料からなる下層３２上の上層３３とを含み、下層３２は、上層３３の端縁３４に対して上層３３の下方領域へ後退した端縁３５を有している。
また、再配線層４の材料としては、たとえば、第１層３０の下層３２と上層３３とが互いに異なる材料からなり、第２層３１が、第１層３０の上層３３と同じ材料からなっていてもよい。より具体的には、第１層３０の下層３２がＴｉからなり、第１層３０の上層３３がＣｕからなり、第２層３１がＣｕからなっていてもよい。この場合、第１層３０の上層３３と第２層３１とがいずれもＣｕからなるため、これらの界面は、図５に示すように明確に形成されていなくてもよい。つまり、半導体装置１の製造途中において、第１層３０の上層３３と第２層３１とが一体化されていてもよい。また、再配線層４の厚さ（高さ）は、５μｍ〜１５μｍであってもよい。
また、再配線層４の材料としては、たとえば、第１層３０の下層３２と上層３３とが互いに異なる材料からなり、第２層３１が、第１層３０の上層３３と同じ材料からなっていてもよい。より具体的には、第１層３０の下層３２がＴｉからなり、第１層３０の上層３３がＣｕからなり、第２層３１がＣｕからなっていてもよい。この場合、第１層３０の上層３３と第２層３１とがいずれもＣｕからなるため、これらの界面は、図５に示すように明確に形成されていなくてもよい。つまり、半導体装置１の製造途中において、第１層３０の上層３３と第２層３１とが一体化されていてもよい。また、再配線層４の厚さ（高さ）は、５μｍ〜１５μｍであってもよい。
そして、この半導体装置１では、下地層３には、凹部６が形成されている。たとえば、図５に示すように、凹部６は、再配線層４から露出する下地層３の部分に形成され、再配線層４の半導体層２の第１面８側の面（たとえば、下面）４２よりも、半導体層２の第１面８に近い底面４３を有するように形成されている。
凹部６は、図３Ａおよび図３Ｂに示すように、各再配線層４の外方に形成され、平面視で再配線層４から露出する露出部６０と、再配線層４の端縁（この実施形態では、端縁３４）から再配線層４の下方領域へ半導体層２の第１面８に沿う方向に延びて形成され、平面視では再配線層４に覆われて隠れる隠蔽部６１とを含む。
凹部６は、図３Ａおよび図３Ｂに示すように、各再配線層４の外方に形成され、平面視で再配線層４から露出する露出部６０と、再配線層４の端縁（この実施形態では、端縁３４）から再配線層４の下方領域へ半導体層２の第１面８に沿う方向に延びて形成され、平面視では再配線層４に覆われて隠れる隠蔽部６１とを含む。
露出部６０の底面４３は、図７のように、粗面化された凹凸構造６２を有している。
隠蔽部６１は、図３Ａおよび図３Ｂに破線で示すように、各再配線層４の周縁全周に連続して、再配線層４の下方領域に形成されている。つまり、隠蔽部６１は、各再配線層４に独立して形成され、平面視における再配線層４と同じ輪郭を有している。また、各隠蔽部６１は、図５〜図７に示すように、半導体層２の第１面８へ膨出するように湾曲する曲面６３を有している。なお、図７では、絶縁層１３が、複数積層された配線層６４と、これらの配線層６４を接続するビア６５とを含む多層配線構造として示されている。
隠蔽部６１は、図３Ａおよび図３Ｂに破線で示すように、各再配線層４の周縁全周に連続して、再配線層４の下方領域に形成されている。つまり、隠蔽部６１は、各再配線層４に独立して形成され、平面視における再配線層４と同じ輪郭を有している。また、各隠蔽部６１は、図５〜図７に示すように、半導体層２の第１面８へ膨出するように湾曲する曲面６３を有している。なお、図７では、絶縁層１３が、複数積層された配線層６４と、これらの配線層６４を接続するビア６５とを含む多層配線構造として示されている。
また、この実施形態では、凹部６は、図４に示すように、再配線層４から露出する下地層３の部分の全体に形成されており、隣り合う再配線層４の間に跨って形成されている。つまり、一つの再配線層４（たとえば、図４の紙面左側の再配線層４）の隠蔽部６１と、別の再配線層４（たとえば、図４の紙面右側の再配線層４）の隠蔽部６１とが、共通の露出部６０を介して連続している。
封止樹脂５は、再配線層４を覆うように、半導体層２の第１面８側に形成されている。封止樹脂５は、たとえば、１０μｍ〜２００μｍの厚さを有する四角板状に形成されており、半導体層２側の面とは反対側の第１面３６と、当該第１面３６の四辺それぞれから延びる４つの第２面３７とを有している。別の言い方で、第１面３６を封止樹脂５の表面、第２面３７を封止樹脂５の側面と称してもよい。
この実施形態では、半導体装置１にＷＬ−ＣＳＰが適用されていることから、図１に示すように、封止樹脂５の側面である第２面３７がパッケージ端面として露出している。当該封止樹脂５の第２面３７は、半導体層２の第２面９と同一平面上に形成されている。また、封止樹脂５の第１面３６は、半導体装置１において外部端子７が配置される面であり、パッケージの実装面として露出している。
また、封止樹脂５としては、各種樹脂を適用することができ、たとえば、エポキシ樹脂を適用できる。また、封止樹脂５は、図５および図７に示すように、下地層３の凹部６の隠蔽部６１に入り込むことで、再配線層４の端縁３４から再配線層４の下方領域に突出し、再配線層４と下地層３との間に挟まれた第１部分６６を有している。
封止樹脂５の第１面３６には、外部端子７が配置されている。外部端子７は、図２に示すように、平面視（底面視）において、行列パターンで配列されている。この実施形態では、１０×１０のパターンで配列されている。また、外部端子７の材料としては、たとえば、はんだ、Ａｕ／Ｎｉ等を適用でき、この実施形態では、外部端子７が、球状のはんだ端子（はんだバンプ）で構成されている。
封止樹脂５の第１面３６には、外部端子７が配置されている。外部端子７は、図２に示すように、平面視（底面視）において、行列パターンで配列されている。この実施形態では、１０×１０のパターンで配列されている。また、外部端子７の材料としては、たとえば、はんだ、Ａｕ／Ｎｉ等を適用でき、この実施形態では、外部端子７が、球状のはんだ端子（はんだバンプ）で構成されている。
各外部端子７は、この実施形態では、中間導電材３９を介して再配線層４に電気的に接続されている。
中間導電材３９は、封止樹脂５の第１面３６から再配線層４に達するように封止樹脂５を厚さ方向に貫通して設けられている。中間導電材３９は、たとえば、再配線層４（第１ランド部２４および第２ランド部２７）から鉛直に延びる柱状（円柱状）に形成されており、その形態に基づいて、ポストと称してもよい。
中間導電材３９は、封止樹脂５の第１面３６から再配線層４に達するように封止樹脂５を厚さ方向に貫通して設けられている。中間導電材３９は、たとえば、再配線層４（第１ランド部２４および第２ランド部２７）から鉛直に延びる柱状（円柱状）に形成されており、その形態に基づいて、ポストと称してもよい。
中間導電材３９の厚さ（高さ）は、再配線層４の厚さよりも厚く、たとえば、９０μｍ〜１１０μｍであってもよい。そして、各外部端子７は、封止樹脂５の第１面３６に露出する中間導電材３９の端面４０に接合されている。
この実施形態では、図４および図５に示すように、半導体層２の第１面８側に、半導体層２の第２面９に形成された段差によって生じた凹部４５が形成されている。凹部４５は、半導体層２の外周全周にわたって形成されている。
この実施形態では、図４および図５に示すように、半導体層２の第１面８側に、半導体層２の第２面９に形成された段差によって生じた凹部４５が形成されている。凹部４５は、半導体層２の外周全周にわたって形成されている。
この凹部４５は、下地層３の半導体層２側とは反対側の面から半導体層２へ向かって形成されている。凹部４５は、下地層３および半導体層２に跨って形成され、半導体層２の第２面９に対して傾斜した第１壁面４６と、第１壁面４６の半導体層２側の端部において第１壁面４６と連なって形成され、第１壁面４６とは異なる角度で傾斜した第２壁面４７とを有している。第１壁面４６と第２壁面４７とは、たとえば９０°を超える角度で交差している。
そして、封止樹脂５が凹部４５に入り込み、凹部４５に入り込んだ封止樹脂５の部分４８の第２面３７が、図１に示すように、パッケージ端面として露出している。当該封止樹脂５の部分４８の第２面３７は、半導体層２の第２面９と同一平面上に形成され、パッケージ端面においては、その全周にわたって半導体層２の第２面９と封止樹脂５の第２面３７との境界４９が形成されている。
図８Ａ〜図８Ｑは、本発明の一実施形態に係る半導体装置１の製造方法の一部を工程順に示す図である。
半導体装置１を製造するには、図８Ａに示すように、たとえば、ウエハ状の半導体層２（たとえば、２００μｍ〜１０００μｍ厚）が準備され、当該半導体層２に素子１２が形成される。素子１２の形成後、素子１２を覆う絶縁層１３が形成され、絶縁層１３上に配線１４が形成される。
半導体装置１を製造するには、図８Ａに示すように、たとえば、ウエハ状の半導体層２（たとえば、２００μｍ〜１０００μｍ厚）が準備され、当該半導体層２に素子１２が形成される。素子１２の形成後、素子１２を覆う絶縁層１３が形成され、絶縁層１３上に配線１４が形成される。
次に、配線１４を覆うように絶縁層１３上に表面保護層１５が形成され、当該表面保護層１５をパターニングすることによってパッド開口１６が形成され、配線１４の一部がパッド１７として露出する。
次に、たとえば、スピンコート法、スプレーコート法等によって、表面保護層１５上に下地層３が形成される。その後、下地層３をパターニングすることによって、下地層３で覆われていたパッド１７が露出する。パッド開口１６内には、下地層３がパッド開口１６の側面を覆った状態で残ることとなる。
次に、たとえば、スピンコート法、スプレーコート法等によって、表面保護層１５上に下地層３が形成される。その後、下地層３をパターニングすることによって、下地層３で覆われていたパッド１７が露出する。パッド開口１６内には、下地層３がパッド開口１６の側面を覆った状態で残ることとなる。
次に、図８Ｂに示すように、たとえば、スパッタリングによって、下地層３上に再配線層４の第１層３０が形成される。なお、図８Ｂでは示さないが、第１層３０は、下層３２および上層３３（図５参照）がこの順に積層されることによって形成されてもよい。
次に、図８Ｃに示すように、第１層３０上に、たとえばフォトレジスト等のマスク材料が塗布され、このマスク材料をパターニングすることによって、マスク５１が形成される。マスク５１は、再配線層４のパターンと同じパターンを有する開口５２を有している。
次に、図８Ｃに示すように、第１層３０上に、たとえばフォトレジスト等のマスク材料が塗布され、このマスク材料をパターニングすることによって、マスク５１が形成される。マスク５１は、再配線層４のパターンと同じパターンを有する開口５２を有している。
次に、図８Ｄに示すように、たとえば、めっき法によって、再配線層４の第２層３１が、マスク５１の開口５２から露出する第１層３０の部分から成長する。これにより、第１層３０および第２層３１からなる再配線層４が形成される。なお、この段階では、各第２層３１に接する第１層３０は、マスク５１で覆われた部分（マスク５１の下方の部分）を介して互いに連なっている。
次に、図８Ｅに示すように、マスク５１が除去される。
次に、図８Ｆに示すように、たとえばドライフィルム等のマスク材料が塗布（ラミネート）されることによって、再配線層４上にマスク５３が形成される。
次に、図８Ｇに示すように、マスク５３をパターニングすることによって、マスク５３に、中間導電材３９のパターンと同じパターンを有する開口５４が形成される。
次に、図８Ｆに示すように、たとえばドライフィルム等のマスク材料が塗布（ラミネート）されることによって、再配線層４上にマスク５３が形成される。
次に、図８Ｇに示すように、マスク５３をパターニングすることによって、マスク５３に、中間導電材３９のパターンと同じパターンを有する開口５４が形成される。
次に、図８Ｈに示すように、たとえば、めっき法によって、中間導電材３９が、マスク５３の開口５４から露出する再配線層４（第２層３１）の部分から成長する。これにより、再配線層４から鉛直に延びる中間導電材３９が形成される。
次に、図８Ｉに示すように、マスク５３が除去される。
次に、図８Ｊに示すように、たとえば、ウエットエッチングによって、再配線層４の第１層３０のうち、第２層３１から露出する部分が除去される。これにより、隣り合う再配線層４の間に、下地層３が露出する。この際、第１層３０の下層３２（たとえば、Ｔｉ）が、第２層３１や中間導電材３９（たとえば、Ｃｕ）と異なる材料であることによって、第１層３０の上層３３の除去後、下層３２を選択的に除去することができる。また、隣り合う再配線層４間の短絡を防止するために下層３２をオーバーエッチングしてもよく、このオーバーエッチングによって、図５に示すように、下層３２の端縁３５が、上層３３の端縁３４に対して上層３３の下方領域へ後退してもよい。
次に、図８Ｉに示すように、マスク５３が除去される。
次に、図８Ｊに示すように、たとえば、ウエットエッチングによって、再配線層４の第１層３０のうち、第２層３１から露出する部分が除去される。これにより、隣り合う再配線層４の間に、下地層３が露出する。この際、第１層３０の下層３２（たとえば、Ｔｉ）が、第２層３１や中間導電材３９（たとえば、Ｃｕ）と異なる材料であることによって、第１層３０の上層３３の除去後、下層３２を選択的に除去することができる。また、隣り合う再配線層４間の短絡を防止するために下層３２をオーバーエッチングしてもよく、このオーバーエッチングによって、図５に示すように、下層３２の端縁３５が、上層３３の端縁３４に対して上層３３の下方領域へ後退してもよい。
次に、図８Ｋに示すように、たとえば、ダイシングブレード等のカッターが半導体層２の第１面８側から半導体層２の厚さ方向途中部まで入れられることによって、下地層３から半導体層２の厚さ方向途中部に達する溝５５が形成される（ハーフカット）。この際、溝５５が、図５に示すような傾斜角が互いに異なる第１壁面４６および第２壁面４７を有するように、カッターの先端形状を選択してもよい。溝５５は、互いに対向する第１壁面４６および第２壁面４７によって区画され、その底部には、第２壁面４７同士が交差してなる先端部５６が形成される。
次に、図８Ｌに示すように、たとえば、アッシング処理によって、再配線層４から露出する下地層３が等方的にエッチングされる。これにより、前述した形状の凹部６が形成される。
次に、図８Ｍに示すように、再配線層４を覆うように封止樹脂５が形成される。封止樹脂５は、中間導電材３９が完全に隠れる厚さで形成される。この際、凹部６の隠蔽部６１および溝５５にも、封止樹脂５が入り込む。
次に、図８Ｍに示すように、再配線層４を覆うように封止樹脂５が形成される。封止樹脂５は、中間導電材３９が完全に隠れる厚さで形成される。この際、凹部６の隠蔽部６１および溝５５にも、封止樹脂５が入り込む。
次に、図８Ｎに示すように、たとえば、研削、研磨等によって、封止樹脂５が、封止樹脂５の第１面３６側から薄化される。この薄化は、中間導電材３９の端面４０が露出するまで続けられる。これにより、中間導電材３９の端面４０が封止樹脂５の第１面３６から露出する。
次に、図８Ｏに示すように、たとえば、研削、研磨等によって、半導体層２が第３面１０側から薄化される。これにより、半導体層２の厚さが、たとえば、５０μｍ〜１０００μｍとなる。その後、たとえば、スピンコート法、スプレーコート法等によって、半導体層２の第３面１０に保護層１１の樹脂材料が塗布されることによって、保護層１１が形成される。
次に、図８Ｏに示すように、たとえば、研削、研磨等によって、半導体層２が第３面１０側から薄化される。これにより、半導体層２の厚さが、たとえば、５０μｍ〜１０００μｍとなる。その後、たとえば、スピンコート法、スプレーコート法等によって、半導体層２の第３面１０に保護層１１の樹脂材料が塗布されることによって、保護層１１が形成される。
次に、図８Ｐに示すように、封止樹脂５から露出する中間導電材３９の端面４０に外部端子７（たとえば、はんだバンプ）が接合され、たとえば、１８０℃〜２７０℃の温度でリフロー処理が行われる。
次に、図８Ｑに示すように、たとえば、溝５５を形成した時のカッターよりも狭い幅を有するカッターによって、ウエハ状の半導体層２が各半導体装置１（チップ）に切り分けられる。この際、溝５５に残っていた封止樹脂５は、半導体装置１のパッケージ側面（として露出する。以上の工程を経て、前述の半導体装置１が得られる。
次に、図８Ｑに示すように、たとえば、溝５５を形成した時のカッターよりも狭い幅を有するカッターによって、ウエハ状の半導体層２が各半導体装置１（チップ）に切り分けられる。この際、溝５５に残っていた封止樹脂５は、半導体装置１のパッケージ側面（として露出する。以上の工程を経て、前述の半導体装置１が得られる。
以上、この半導体装置１によれば、下地層３に凹部６が形成されており、その凹部６を介して、封止樹脂５の一部（第１部分６６）が再配線層４の下方領域に入り込んでいる。そのため、半導体装置１の実装時に、アンダーフィル剤による樹脂応力や熱履歴によって再配線層４と封止樹脂５との間に応力が加わっても、半導体層２の第１面８に沿う方向においては、封止樹脂５と下地層３との接触面が増え、封止樹脂５の密着性を向上させることができるので、当該応力による影響を抑えることができる。さらに、下地層３の露出部６０に凹凸構造６２が形成されていることからも、半導体層２の第１面８に沿う方向の応力による影響を抑えることができる。
一方、半導体層２の第１面８に交差する方向においては、再配線層４の下方領域に入り込んだ封止樹脂５の第１部分６６のアンカー効果によって、封止樹脂５の密着性を向上させること。その結果、半導体層２の第１面８に交差する方向の応力による影響も抑えることができる。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、半導体層２の第１面８側に凹部４５が形成されていたが、たとえば、図９および図１０に示すように、凹部４５が形成されていなくてもよい。この場合、半導体装置１のパッケージ側面として、半導体層２および封止樹脂５に加えて、下地層３、表面保護層１５および絶縁層１３が露出していてもよい。このような形態は、たとえば、図８Ｑの工程でウエハ状の半導体層２を切断する際に、溝５５を形成した時のカッターよりも広い幅を有するカッターによって、ウエハ状の半導体層２が各半導体装置１（チップ）に切り分ければよい。
また、前述の実施形態では、再配線層４と外部端子７とが、中間導電材３９を介して接続されていたが、たとえば、図１１に示すように、外部端子７が、直接、再配線層４に接続されていてもよい。この場合、封止樹脂５を貫通し、再配線層４の一部を露出させる開口５９が形成されていてもよく、外部端子７は、この開口５９内で再配線層４に接続されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ 半導体層
３ 下地層
４ 再配線層
５ 封止樹脂
６ 凹部
７ 外部端子
８ （半導体層）第１面
９ （半導体層）第２面
１０ （半導体層）第３面
１４ 配線
１７ パッド
２１ 第１再配線層
２２ 第２再配線層
３０ 第１層
３１ 第２層
３２ 下層
３３ 上層
３４ （上層）端縁
３５ （下層）端縁
３６ （封止樹脂）第１面
３７ （封止樹脂）第２面
３９ 中間導電材
４０ （中間導電材）端面
４２ （再配線層）下面
４３ （凹部）底面
４５ 凹部
４６ 第１壁面
４７ 第２壁面
４８ （封止樹脂）凹部内の部分
６０ （凹部）露出部
６１ （凹部）隠蔽部
６２ 凹凸構造
２ 半導体層
３ 下地層
４ 再配線層
５ 封止樹脂
６ 凹部
７ 外部端子
８ （半導体層）第１面
９ （半導体層）第２面
１０ （半導体層）第３面
１４ 配線
１７ パッド
２１ 第１再配線層
２２ 第２再配線層
３０ 第１層
３１ 第２層
３２ 下層
３３ 上層
３４ （上層）端縁
３５ （下層）端縁
３６ （封止樹脂）第１面
３７ （封止樹脂）第２面
３９ 中間導電材
４０ （中間導電材）端面
４２ （再配線層）下面
４３ （凹部）底面
４５ 凹部
４６ 第１壁面
４７ 第２壁面
４８ （封止樹脂）凹部内の部分
６０ （凹部）露出部
６１ （凹部）隠蔽部
６２ 凹凸構造
Claims (18)
- パッドが形成された第１面を有する半導体層と、
前記半導体層の前記第１面を覆うように形成された絶縁性の下地層と、
前記下地層上に形成され、前記パッドから前記半導体層の前記第１面に沿う方向に延びる再配線層と、
前記再配線層を覆うように形成された封止樹脂と、
前記封止樹脂の前記半導体層側の面とは反対側の第１面に配置され、前記再配線層と電気的に接続された外部端子とを含み、
前記下地層には、前記再配線層の端縁から前記再配線層の下方領域へ前記半導体層の前記第１面に沿う方向に延びる凹部が形成されており、
前記封止樹脂の一部が前記凹部を介して前記再配線層の下方領域に入り込んでいる、半導体装置。 - 前記下地層上には、複数の前記再配線層が形成されており、
前記凹部は、隣り合う前記再配線層の間に跨って形成されている、請求項１に記載の半導体装置。 - 前記凹部の周縁は、前記半導体層側へ膨出するように湾曲する曲面を含む、請求項１または２に記載の半導体装置。
- 前記凹部は、前記再配線層の周縁全周に連続して、前記再配線層の下方領域に形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
- 前記凹部の底面は、粗面化されている、請求項１〜４のいずれか一項に記載の半導体装置。
- 前記封止樹脂の前記第１面から前記再配線層に達するように前記封止樹脂を貫通して設けられ、前記再配線層と前記外部端子とを電気的に接続する中間導電材をさらに含む、請求項１〜５のいずれか一項に記載の半導体装置。
- 前記下地層は、前記パッドを露出させる開口を有しており、
前記再配線層は、一方表面およびその反対側の他方表面が前記開口の内面に沿うように形成された第１層と、前記第１層上に形成され、前記開口内に一部が埋め込まれた第２層とを含み、
前記第１層は、前記パッドに近い側の下層と、前記下層とは異なる導電材料からなる前記下層上の上層とを含み、
前記下層は、前記上層の端縁に対して前記上層の下方領域へ後退した端縁を有している、請求項１〜６のいずれか一項に記載の半導体装置。 - 前記第１層の下層がＴｉからなり、前記第１層の上層がＣｕからなり、
前記第２層がＣｕからなる、請求項７に記載の半導体装置。 - 前記半導体層の前記第１面側には、この第１面に交差する前記半導体層の第２面に形成された段差によって生じた凹部が形成されており、
前記封止樹脂は、前記凹部に入り込んでいる、請求項１〜８のいずれか一項に記載の半導体装置。 - 前記下地層は、前記半導体層の前記第１面に交差する前記半導体層の第２面に連続するように、前記半導体層の前記第２面側で露出している、請求項１〜８のいずれか一項に記載の半導体装置。
- 前記半導体層には、複数の前記パッドが配置されており、
前記再配線層は、一つの前記パッドに接続された第１再配線層を含み、
前記第１再配線層には、一つの前記外部端子が電気的に接続されている、請求項１〜１０のいずれか一項に記載の半導体装置。 - 前記半導体層には、複数の前記パッドが配置されており、
前記再配線層は、複数の前記パッドに共通に接続された第２再配線層を含む、請求項１〜１１のいずれか一項に記載の半導体装置。 - 前記第２再配線層には、一つの前記外部端子が電気的に接続されている、請求項１２に記載の半導体装置。
- 前記第２再配線層には、複数の前記外部端子が電気的に接続されている、請求項１２または１３に記載の半導体装置。
- 前記外部端子が、はんだ端子を含む、請求項１〜１４のいずれか一項に記載の半導体装置。
- ＷＬ−ＣＳＰである、請求項１〜１５のいずれか一項に記載の半導体装置。
- パッドが形成された第１面を有する半導体層の前記第１面を覆うように、絶縁性の下地層を形成する工程と、
前記半導体層の前記第１面に沿うように、前記パッドから延びる再配線層を形成する工程と、
前記再配線層から露出する前記下地層を等方的に除去することによって、前記下地層に、前記再配線層の端縁から前記再配線層の下方領域へ前記半導体層の前記第１面に沿う方向に延びる凹部を形成する工程と、
前記再配線層を覆うように、かつ記凹部を介して前記再配線層の下方領域に入り込むように封止樹脂を形成する工程と、
前記封止樹脂の前記半導体層側の面とは反対側の第１面に、前記再配線層と電気的に接続されるように外部端子を形成する工程とを含む、半導体装置の製造方法。 - 前記下地層を等方的に除去する工程は、前記下地層をアッシング処理する工程を含む、請求項１７に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017251233A JP6967962B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017251233A JP6967962B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019117864A true JP2019117864A (ja) | 2019-07-18 |
| JP6967962B2 JP6967962B2 (ja) | 2021-11-17 |
Family
ID=67304612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017251233A Active JP6967962B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6967962B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002240194A (ja) * | 2001-02-16 | 2002-08-28 | Dainippon Printing Co Ltd | ウエットエッチング可能な積層体、絶縁フィルム、及びそれを用いた電子回路部品 |
| JP2007134552A (ja) * | 2005-11-11 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2011091453A (ja) * | 2004-11-16 | 2011-05-06 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US20120235278A1 (en) * | 2011-03-14 | 2012-09-20 | Renesas Electronics Corporation | Semiconductor integrated circuit device, method of manufacturing the same, and electronic system using the same |
| US20160133592A1 (en) * | 2014-11-10 | 2016-05-12 | Rohm Co., Ltd. | Semiconductor device and manufacturing method for the same |
-
2017
- 2017-12-27 JP JP2017251233A patent/JP6967962B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002240194A (ja) * | 2001-02-16 | 2002-08-28 | Dainippon Printing Co Ltd | ウエットエッチング可能な積層体、絶縁フィルム、及びそれを用いた電子回路部品 |
| JP2011091453A (ja) * | 2004-11-16 | 2011-05-06 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2007134552A (ja) * | 2005-11-11 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US20120235278A1 (en) * | 2011-03-14 | 2012-09-20 | Renesas Electronics Corporation | Semiconductor integrated circuit device, method of manufacturing the same, and electronic system using the same |
| JP2012191123A (ja) * | 2011-03-14 | 2012-10-04 | Renesas Electronics Corp | 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム |
| US20160133592A1 (en) * | 2014-11-10 | 2016-05-12 | Rohm Co., Ltd. | Semiconductor device and manufacturing method for the same |
| JP2016092339A (ja) * | 2014-11-10 | 2016-05-23 | ローム株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6967962B2 (ja) | 2021-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10026707B2 (en) | Wafer level package and method | |
| US8569876B2 (en) | Packaged semiconductor chips with array | |
| JP4818005B2 (ja) | 半導体装置及びその製造方法 | |
| US9018757B2 (en) | Mechanisms for forming bump structures over wide metal pad | |
| JP4403407B2 (ja) | 半導体装置およびその製造方法 | |
| US8598720B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP7140530B2 (ja) | 電子部品およびその製造方法 | |
| US20090289364A1 (en) | Semiconductor device and a method for manufacturing the same | |
| JP4959538B2 (ja) | 半導体装置とその製造方法及び電子装置 | |
| JP5245209B2 (ja) | 半導体装置及びその製造方法 | |
| TWI579994B (zh) | 封裝結構 | |
| JP6967962B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4273356B2 (ja) | 半導体装置の製造方法 | |
| JP2007318059A (ja) | 半導体装置及びその製造方法 | |
| JP5006026B2 (ja) | 半導体装置 | |
| JP7066403B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2011014821A (ja) | 半導体装置およびその製造方法 | |
| KR100927749B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP2007287901A (ja) | 半導体装置およびその製造方法 | |
| CN111199933A (zh) | 半导体结构、重布线层结构及其制造方法 | |
| JP5065669B2 (ja) | 半導体装置 | |
| WO2023163223A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4946693B2 (ja) | 半導体装置 | |
| TW201304098A (zh) | 晶圓級晶片尺寸封裝之打線連接結構及其製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211021 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211026 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6967962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |