JP2019114575A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2019114575A
JP2019114575A JP2017244341A JP2017244341A JP2019114575A JP 2019114575 A JP2019114575 A JP 2019114575A JP 2017244341 A JP2017244341 A JP 2017244341A JP 2017244341 A JP2017244341 A JP 2017244341A JP 2019114575 A JP2019114575 A JP 2019114575A
Authority
JP
Japan
Prior art keywords
layer
metal layer
bonding wire
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017244341A
Other languages
English (en)
Inventor
史義 川城
Fumiyoshi Kawashiro
史義 川城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017244341A priority Critical patent/JP2019114575A/ja
Priority to CN201810926077.XA priority patent/CN109950219A/zh
Priority to US16/120,005 priority patent/US20190189584A1/en
Publication of JP2019114575A publication Critical patent/JP2019114575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05561—On the entire surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】信頼性の向上を可能とする半導体装置を提供する。【解決手段】実施形態の半導体装置は、半導体層と、半導体層の上に設けられた電極とを有する半導体チップと、電極に接続されるボンディングワイヤと、を備え、電極は、銅を含む第１の金属層と、第１の金属層と半導体層との間に設けられアルミニウムを含む第２の金属層と、第１の金属層と第２の金属層との間に設けられ第１の金属層及び第２の金属層と異なる材料の第３の金属層を有し、第１の金属層の厚さは、第２の金属層の厚さ及び第３の金属層の厚さよりも厚い。【選択図】図２

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
パワー半導体モジュールでは、半導体チップと回路基板との間、あるいは、半導体チップと電力端子との間の電気的接続を実現するためにボンディングワイヤが使用される。ボンディングワイヤは、その一端が半導体チップに設けられた電極パッドの上に接続される。
パワー半導体モジュールが組み込まれた機器の省エネルギー化のために、パワー半導体モジュールの高密度化、小型化、及び、高温動作化が進められている。パワー半導体モジュールの高密度化、小型化、及び、高温動作化が進められると、電極パッドとボンディングワイヤとの接続部に加わる熱応力が大きくなる。熱応力が大きくなることにより、ボンディングワイヤのオープン不良等の信頼性不良が生じやすくなる。
国際公開第２０１３／０５８０２０号
本発明が解決しようとする課題は、信頼性の向上を可能とする半導体装置およびその製造方法を提供することにある。
本発明の一態様の半導体装置は、半導体層と、前記半導体層の上に設けられた電極とを有する半導体チップと、前記電極に接続されるボンディングワイヤと、を備え、前記電極は、銅を含む第１の金属層と、前記第１の金属層と前記半導体層との間に設けられアルミニウムを含む第２の金属層と、前記第１の金属層と前記第２の金属層との間に設けられ前記第１の金属層及び前記第２の金属層と異なる材料の第３の金属層を有し、前記第１の金属層の厚さは、前記第２の金属層の厚さ及び前記第３の金属層の厚さよりも厚い。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の一部の拡大模式断面図。 第１の実施形態の半導体装置の製造方法の一例の工程フロー図。 第１の実施形態の作用及び効果の説明図。 第２の実施形態の一部の拡大模式断面図。 第３の実施形態の一部の拡大模式断面図。 第３の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の一部の拡大模式断面図。 実施例の測定結果を示す図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
第１の実施形態の半導体装置は、半導体層と、半導体層の上に設けられた電極とを有する半導体チップと、電極に接続されるボンディングワイヤと、を備え、電極は、銅を含む第１の金属層と、第１の金属層と半導体層との間に設けられアルミニウムを含む第２の金属層と、第１の金属層と第２の金属層との間に設けられ第１の金属層及び第２の金属層と異なる材料の第３の金属層を有し、第１の金属層の厚さは、第２の金属層の厚さ及び第３の金属層の厚さよりも厚い。
図１は、第１の実施形態の半導体装置の模式断面図である。図２は、第１の実施形態の一部の拡大模式断面図である。図２は、図１中の点線の円で囲まれた領域の拡大図である。第１の実施形態の半導体装置は、パワー半導体モジュールである。パワー半導体モジュール内にはＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂｒｒｉｅｒ Ｄｉｏｄｅ）が実装されている。
第１の実施形態のパワー半導体モジュールは、ＳＢＤ１０（半導体チップ）、ＳＢＤ１２、ベース板１４、絶縁回路基板１６、第１のはんだ層２０、第２のはんだ層２２、樹脂ケース２６、蓋２８、第１の電力端子３０、第２の電力端子３２、シリコーンゲル３４、ボンディングワイヤ５０を備える。絶縁回路基板１６は、第１の導電層１７、第２の導電層１８、セラミック層１９を有する。
ＳＢＤ１０（半導体チップ）は、半導体層１００と電極パッド２００（電極）を有する。電極パッド２００は、ＯＰＭ（Ｏｖｅｒ Ｐａｄ Ｍｅｔａｌｉｚａｔｉｏｎ）層２０１（第１の金属層）、パッド層２０２（第２の金属層）、バリアメタル層２０３（第３の金属層）を有する。
ＳＢＤ１０、及び、ＳＢＤ１２は、絶縁回路基板１６の上に設けられる。ＳＢＤ１０、及び、ＳＢＤ１２は、例えば６００Ｖ以上の高耐圧のＳＢＤである。ＳＢＤ１０、及び、ＳＢＤ１２は、第２のはんだ層２２によって第１の導電層１７に固定される。第２のはんだ層２２はダイマウント材である。ダイマウント材として、はんだよりも高熱伝導な材料、例えばＡｇ焼結材やＣｕ焼結材が用いられてもよい。ＳＢＤ１０、及び、ＳＢＤ１２は、例えば、シリコン（Ｓｉ）、又は、炭化珪素（ＳｉＣ）を用いたＳＢＤである。
ベース板１４は、例えば、銅を含む金属である。ベース板１４は、例えば、純銅又は銅合金である。ベース板１４は、アルミニウムであっても構わない。また、ベース板１４は、高熱伝導セラミックと金属の複合材料、例えば、炭化珪素とアルミニウムの複合材料であっても構わない。
絶縁回路基板１６は、ＳＢＤ１０とベース板１４との間、及び、ＳＢＤ１２とベース板１４との間に設けられる。絶縁回路基板１６は、ＳＢＤ１０とベース板１４との間、及び、ＳＢＤ１２とベース板１４との間の電気的絶縁を確保する機能を有する。ベース板１４と絶縁回路基板１６との間には、第１のはんだ層２０が設けられる。
絶縁回路基板１６は、第１の導電層１７、第２の導電層１８、セラミック層１９を有する。第１の導電層１７、及び、第２の導電層１８は、例えば、金属膜である。第１の導電層１７、及び、第２の導電層１８は、例えば、銅を含む。第１の導電層１７、及び、第２の導電層１８は、例えば、純銅である。セラミック層１９は、例えば、酸化アルミニウム、窒化シリコン、又は、窒化アルミニウムである
第１のはんだ層２０は、第２の導電層１８とベース板１４との間に設けられる。第１のはんだ層２０は、ベース板１４に絶縁回路基板１６を固定する。
樹脂ケース２６は、絶縁回路基板１６の周囲を囲んで設けられる。樹脂ケース２６の上には樹脂の蓋２８が設けられる。蓋２８は、ベース板１４との間に絶縁回路基板１６を挟む。
また、パワー半導体モジュールの内部には、封止材としてシリコーンゲル３４が充填されている。樹脂ケース２６、ベース板１４、蓋２８、及び、シリコーンゲル３４は、半導体モジュール内の部材を保護又は絶縁する機能を有する。なお、封止材はシリコーンゲルに限られず、例えば、エポキシ系モールド樹脂を用いてもよい。
樹脂ケース２６の上部には、第１の電力端子３０、及び、第２の電力端子３２が設けられている。例えば、第１の電力端子３０はＮ端子、第２の電力端子３２はＰ端子である。樹脂ケース２６の上部に、例えば、図示しないＡＣ出力端子、及び、ゲート端子が設けられる。これらの端子により、パワー半導体モジュールと外部との電気的接続が行われる。
第１の電力端子３０は、ボンディングワイヤ５０を用いて、第１の導電層１７に電気的に接続される。ＳＢＤ１０は、ボンディングワイヤ５０を用いて、第１の導電層１７に電気的に接続される。ＳＢＤ１２は、ボンディングワイヤ５０を用いて、第１の導電層１７に電気的に接続される。第１の導電層１７は、ボンディングワイヤ５０を用いて、第２の電力端子３２に電気的に接続される。また、第１の電力端子３０は導電層１７とボンディングワイヤを用いずに、はんだを介して接合してもよいし、超音波接合等を用いて直接接合しても良い。
半導体層１００は、例えば、単結晶シリコン、又は、単結晶炭化珪素である。半導体層１００は、例えば、ｎ型半導体である。
電極パッド２００は、半導体層１００の上に設けられる。電極パッド２００は、半導体層１００に接して設けられる。電極パッド２００は、例えば、ＳＢＤのアノード電極である。
電極パッド２００は、ＯＰＭ層２０１、パッド層２０２、バリアメタル層２０３を有する。半導体層１００の側から、パッド層２０２、バリアメタル層２０３、ＯＰＭ層２０１の順に設けられる。
ＯＰＭ層２０１は銅（Ｃｕ）を含む。ＯＰＭ層２０１の材料は、銅を含む金属である。ＯＰＭ層２０１の主成分元素は銅である。主成分元素とは、所定の材料中の成分元素の中で最も量の多い成分元素を意味する。
ＯＰＭ層２０１の材料は、例えば、純銅又は銅合金である。ＯＰＭ層２０１は、例えば、銅（Ｃｕ）に、銀（Ａｇ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、クロム（Ｃｒ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの金属元素を含む銅合金である。
ＯＰＭ層２０１の厚さは、パッド層２０２の厚さよりも厚い。ＯＰＭ層２０１の厚さは、バリアメタル層２０３の厚さよりも厚い。ＯＰＭ層２０１の厚さは、例えば、２０μｍ以上３００μｍ以下である。ＯＰＭ層２０１の厚さは、例えば、パッド層２０２の厚さの５倍以上である。
ＯＰＭ層２０１は、半導体層１００とボンディングワイヤ５０との間の線膨張係数の差に起因する熱応力を緩和する。したがって、ＯＰＭ層２０１は、電極パッド２００とボンディングワイヤ５０との接続部の信頼性を向上させる機能を有する。また、ボンディングワイヤ５０の接続時に、半導体層１００やパッド層２０２に印加される機械的衝撃を緩和する機能を有する。
パッド層２０２は、ＯＰＭ層２０１と半導体層１００との間に設けられる。パッド層２０２の材料は、アルミニウム（Ａｌ）を含む金属である。パッド層２０２の主成分元素はアルミニウムである。
パッド層２０２の材料は、例えば、純アルミニウム又はアルミニウム合金である。パッド層２０２の材料は、例えば、アルミニウムにシリコン（Ｓｉ）又は銅（Ｃｕ）を含むアルミニウム合金である。
パッド層の厚さは、例えば、１μｍ以上１０μｍ以下である。
パッド層２０２は、半導体層１００とボンディングワイヤ５０を電気的に接続する機能を有する。
バリアメタル層２０３は、ＯＰＭ層２０１とパッド層２０２との間に設けられる。バリアメタル層２０３は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、及び、タンタル（Ｔａ）から成る群から選ばれる少なくとも一つの金属元素を含む金属である。
バリアメタル層２０３の材料は、例えば、チタン、タングステン、タンタル、窒化チタン、窒化タングステン、窒化タンタル、及び、チタン・タングステン合金から成る群から選ばれる少なくも一つの材料を含む。なお、本明細書中では、金属窒化物も金属として扱うこととする。
バリアメタル層２０３の厚さは、パッド層２０２の厚さよりも薄い。バリアメタル層２０３の厚さは、例えば、０．０１μｍ以上０．２μｍ以下である。
バリアメタル層２０３は、ＯＰＭ層２０１の材料とパッド層２０２の材料との間の反応を抑制し、金属間化合物の形成を抑制する機能を有する。
ボンディングワイヤ５０は電極パッド２００に接続される。ボンディングワイヤ５０は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる少なくとも一つの金属元素を含む金属である。ボンディングワイヤ５０の主成分元素は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、又は、金（Ａｕ）である。
ボンディングワイヤ５０の材料は、例えば、純アルミニウム、又はアルミニウム合金である。また、ボンディングワイヤ５０の材料は、例えば、純銅又は銅合金である。
ボンディングワイヤ５０の形状は円柱形状、又は、リボン形状である。ボンディングワイヤ５０の幅は、例えば、１００μｍ以上６００μｍ以下である。ボンディングワイヤ５０の幅は、ボンディングワイヤ５０の伸長方向に対し垂直な断面における最大幅と定義する。
ボンディングワイヤ５０と電極パッド２００との間には、図示しない金属間化合物が存在していても構わない。ボンディングワイヤ５０の材料と電極パッド２００の材料とが反応することにより、金属間化合物が形成される場合がある。
次に、第１の実施形態の半導体装置の製造方法について説明する。第１の実施形態の半導体装置の製造方法は、半導体層の上に銅を含む第１の金属層をイオンプレーティング法により形成し、第１の金属層の上にボンディングワイヤを接続する。
図３は、第１の実施形態の半導体装置の製造方法の一例の工程フロー図である。
最初に半導体ウェハ（半導体基板）を準備する。次に、半導体ウェハの半導体層１００の上に、パッド層２０２を形成する（Ｓ１０）。例えば、半導体層１００の表面に、アルミニウム膜をスパッタ法により堆積させることで、パッド層２０２を形成する。半導体ウェハ上には複数のＳＢＤ（半導体チップ）が形成されている。
次に、半導体ウェハ上の複数のＳＢＤのデバイス特性を評価し、良品と不良品の判定を行う。
次に、半導体ウェハを切断することにより、複数のＳＢＤに個片化する（Ｓ１２）。半導体ウェハの切断は、例えば、ブレードダイシング法により行う。
次に、個片化されたＳＢＤの中から良品のみを選別する。良品であるＳＢＤのパッド層２０２の上に、バリアメタル層２０３を形成する（Ｓ１４）。例えば、スパッタ法により、パッド層２０２の上にチタン膜を堆積する。
次に、ＳＢＤのバリアメタル層２０３の上に、ＯＰＭ層２０１を形成する（Ｓ１６）。ＯＰＭ層２０１は、イオンプレーティング法により形成される。例えば、バリアメタル層２０３の上に、イオンプレーティング法により銅膜を堆積する。
次に、ＳＢＤを絶縁回路基板１６の上に載置する。ＳＢＤは、例えば、絶縁回路基板１６の上にはんだ付けにより接続される。その後、絶縁回路基板１６の周囲に樹脂ケース２６を取り付ける。
次に、電極パッド２００の上にボンディングワイヤ５０を接続する（Ｓ１８）。ボンディングワイヤ５０は、ＯＰＭ層２０１の表面に接続される。超音波振動を加えながら、ボンディングワイヤ５０をＯＰＭ層２０１の表面に所定の荷重で押し付けることで、ボンディングワイヤ５０の接続が行われる。
その後、樹脂ケース２６内のＳＢＤ及びボンディングワイヤ５０等を封止材で封止し、蓋２８を接着剤等で取り付ける。封止材は、例えば、シリコーンゲル３４である。
以上の製造方法により、第１の実施形態のパワー半導体モジュールが製造される。
次に、第１の実施形態の半導体装置およびその製造方法の作用及び効果について説明する。
パワー半導体モジュールが組み込まれた機器の省エネルギー化のために、パワー半導体モジュールの高密度化、小型化、及び、高温動作化が進められている。パワー半導体モジュールの高密度化、小型化、及び、高温動作化が進められると、電極パッドとボンディングワイヤとの接続部に加わる熱応力が大きくなり、ボンディングワイヤのオープン不良等の信頼性不良が生じやすくなる。
電極パッドとボンディングワイヤとの接続部に加わる熱応力は、半導体層の材料の線膨張係数と、ボンディングワイヤの材料の線膨張係数とに差があることに起因する。通常、半導体層の半導体の線膨張係数よりもボンディングワイヤの金属の線膨張係数が大きい。
線膨張係数の差が大きいと、例えば、半導体チップの発熱によりボンディングワイヤの接続部に加わるせん断応力が大きくなり、ボンディングワイヤに亀裂が生じる。このため、ボンディングワイヤのオープン不良が生じる。
パワー半導体モジュールの高温動作化のために、半導体層の材料としてシリコンよりも耐熱性の高い炭化珪素が用いられる場合がある。炭化珪素の線膨張係数は、シリコンとほぼ同じである。しかし、炭化珪素を用いる場合、半導体層の厚さは一般的にシリコンよりも厚くなる。このため、半導体層の材料とボンディングワイヤの金属の見かけの線膨張係数の差が大きくなり、シリコンの場合よりも熱応力が大きくなる。したがって、炭化珪素が用いられる場合はボンディングワイヤの信頼性に対する要求が更に高くなるといえる。
図４は、第１の実施形態の作用及び効果の説明図である。図４は、比較形態の一部の拡大模式断面図である。比較形態の半導体装置は、パワー半導体モジュールである。図４は、第１の実施形態の図２に相当する図である。
比較形態のパワー半導体モジュールは、電極パッド２００がパッド層単層であり、ＯＰＭ層及びバリアメタル層を備えない点で第１の実施形態と異なっている。
比較形態のパワー半導体モジュールのように、ボンディングワイヤ５０が薄い電極パッド２００に接続される場合、ボンディングワイヤ５０と半導体層１００との間の距離が近い。このため、ボンディングワイヤ５０の接続部に加わるせん断応力が大きくなり、信頼性不良が生じやすい。
また、電極パッド２００の厚さが薄いため、ボンディングワイヤ５０の接続時に、電極パッド２００や半導体層１００に加わる機械的衝撃が大きくなる。よって、電極パッド２００や半導体層１００が損傷するおそれがある。
第１の実施形態のパワー半導体モジュールでは、ボンディングワイヤ５０とパッド層２０２との間に、パッド層２０２よりも厚いＯＰＭ層２０１が設けられる。したがって、ボンディングワイヤ５０と半導体層１００との間の距離が比較形態と比べて大きくなる。したがって、ボンディングワイヤ５０の接続部に加わるせん断応力が小さくなり、パワー半導体モジュールの信頼性が向上する。
また、電極パッド２００の厚さは、比較形態とくらべ厚くなるため、ボンディングワイヤ５０の接続時に、電極パッド２００や半導体層１００に加わる機械的衝撃が小さくなる。よって、電極パッド２００や半導体層１００が損傷するおそれが低減する。
第１の実施形態のパワー半導体モジュールでは、ＯＰＭ層２０１は銅を含み、パッド層２０２はアルミニウムを含む。このため、ＯＰＭ層２０１とパッド層２０２とが接すると、ＯＰＭ層２０１の材料とパッド層２０２の材料とが反応し、ＯＰＭ層２０１とパッド層２０２との間に、銅とアルミニウムの金属間化合物が形成される場合がある。
銅とアルミニウムの金属間化合物の中には、例えば、Ｃｕ９Ａｌ４やＣｕ３Ａｌ２などハロゲンや硫黄に対する耐食性が低いものがあり、電極パッド２００の信頼性を低下させるおそれがある。例えば、形成された金属間化合物が封止材に含まれるハロゲンにより腐食し、パワー半導体モジュールの信頼性が低下するおそれがある。
第１の実施形態のパワー半導体モジュールでは、ＯＰＭ層２０１とパッド層２０２との間に、バリアメタル層２０３が設けられる。バリアメタル層２０３は、ＯＰＭ層２０１の材料とパッド層２０２の材料との間の反応を抑制し、銅とアルミニウムの金属間化合物の形成を抑制する。したがって、電極パッド２００の耐食性が向上し、パワー半導体モジュールの信頼性が向上する。
第１の実施形態の製造方法では、ＯＰＭ層２０１の形成にイオンプレーティング法を用いる。イオンプレーティング法は、反応室内にプラズマを生成することで膜の原料となる金属粒子をイオン化して正に帯電させる。そして、正に帯電した金属粒子を、負に帯電した基板に引き付けて堆積させる。例えば、スパッタ法、蒸着法、めっき法に比べ、密着性が高く、厚い膜を安定して成膜することが可能となる。
したがって、ＯＰＭ層２０１の形成にイオンプレーティング法を用いることで、パワー半導体モジュールの信頼性が向上するとともに、生産性も向上する。
第１の実施形態の製造方法では、良品と不良品との選別後に、良品半導体チップ上へのみＯＰＭ層２０１を形成する。したがって、パワー半導体モジュールの製造コストが低減する。また、半導体ウェハの切断工程等におけるＯＰＭ層２０１の表面酸化を抑制することが容易となる。
また、イオンプレーティング法では、個片化された半導体チップ上への厚膜の成膜が容易にできる。したがって、良品と不良品との選別後に、良品半導体チップ上へのみＯＰＭ層２０１を形成することが容易となる。
ＯＰＭ層２０１の厚さは、２０μｍ以上３００μｍ以下であることが好ましく、３０μｍ以上２００μｍ以下であることがより好ましく、４０μｍ以上１００μｍ以下であることが更に好ましい。上記範囲を下回ると、ボンディングワイヤ５０の接続部に加わるせん断応力が十分に小さくならないおそれがある。また、電極パッド２００や半導体層１００に加わる機械的衝撃が十分に小さくならないおそれがある。上記範囲を上回ると、ＯＰＭ層２０１の形成に要する時間が増大し、製造コストが増大するおそれがある。
ＯＰＭ層２０１は、銅（Ｃｕ）に、銀（Ａｇ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、クロム（Ｃｒ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの金属元素を含む銅合金であることが好ましい。純銅よりも耐熱温度、及び、機械的強度が向上し、高温動作時の信頼性の向上が期待できる。
バリアメタル層２０３は、ＯＰＭ層２０１の材料とパッド層２０２の材料との間の反応を抑制する観点から、チタン、タングステン、及び、タンタルから成る群から選ばれる少なくとも一つの金属元素を含むことが好ましい。上記観点から、バリアメタル層２０３の材料はチタン、タングステン、タンタル、窒化チタン、窒化タングステン、窒化タンタル、及び、チタン・タングステン合金から成る群から選ばれる少なくも一つの材料を含むことが好ましい。
ボンディングワイヤ５０は、銅を含むことが好ましい。ボンディングワイヤ５０の材料は、例えば、純銅又は銅合金であることが好ましい。銅は、例えば、アルミニウムに比べ熱伝導率が大きい。したがって、ボンディングワイヤ５０の接続部の温度上昇が抑制される。よって、ボンディングワイヤ５０の接続部に加わるせん断応力が小さくなり、パワー半導体モジュールの信頼性が向上する。
ボンディングワイヤ５０の幅は、１００μｍ以上６００μｍ以下であることが好ましい。上記範囲を下回ると、通電容量が不足し溶断するおそれがある。上記範囲を上回ると、ボンディングワイヤ５０の接続が困難になるおそれがある。
以上、第１の実施形態によれば、ボンディングワイヤ５０の接続部及び電極パッド２００の信頼性不良が抑制され、信頼性の向上したパワー半導体モジュールおよびその製造方法が実現される。
（第２の実施形態）
第２の実施形態の半導体装置は、半導体層と、半導体層の上に設けられ、銅を含む第１の金属層を有する電極とを有する半導体チップと、電極に接続され、銅を含むコア層と、コア層を覆う被覆層を有するボンディングワイヤと、を備える。第２の実施形態の半導体装置は、ボンディングワイヤが銅を含むコア層と、コア層を覆う被覆層を有する点で第１の実施形態と異なる。以下、第１の実施形態と重複する内容については記述を省略する。
図５は、第２の実施形態の一部の拡大模式断面図である。図５は、第１の実施形態の図２に相当する図である。
ＯＰＭ層２０１は銅（Ｃｕ）を含む。ＯＰＭ層２０１の材料は、銅を含む金属である。ＯＰＭ層２０１の主成分元素は銅である。
ボンディングワイヤ５０は、コア層５１と、コア層５１を覆う被覆層５２を有する。被覆層５２は、電極パッド２００のＯＰＭ層２０１に接する。
コア層５１は銅を含む。コア層の主成分元素は銅である。コア層５１の材料は、例えば、純銅又は銅合金である。
被覆層５２は、例えば、アルミニウム、銀、金、及び、パラジウムから成る群から選ばれる少なくとも一つの金属元素を含む金属である。被覆層５２の材料は、例えば、アルミニウム、又は、銀である。被覆層５２の材料は、例えば、コア層５１よりも耐酸化性の高い材料である。
銅を含むボンディングワイヤ５０は、耐酸化性に劣る。例えば、大気雰囲気中でも酸化が進むため、ボンディングワイヤ５０の管理が困難である。
第２の実施形態のボンディングワイヤ５０は、銅を含むコア層５１の周りに、耐酸化性の高い被覆層５２を有する。銅を含むボンディングワイヤ５０の酸化が抑制されるため、ボンディングワイヤ５０の管理が容易である。よって、パワー半導体モジュールの生産性が向上する。
被覆層５２の材料は、銀であることが好ましい。被覆層５２に含まれる銀と、ＯＰＭ層２０１に含まれる銅とが反応しても、耐食性に劣る金属間化合物は形成されない。したがって、パワー半導体モジュールの信頼性が向上する。
以上、第２の実施形態によれば、第１の実施形態の作用及び効果に加え、更に生産性の向上したパワー半導体モジュールが実現される。
（第３の実施形態）
第３の実施形態の半導体装置は、第１の金属層とコア層が接する点で第２の実施形態と異なる。以下、第２の実施形態と重複する内容については記述を省略する。
図６は、第３の実施形態の一部の拡大模式断面図である。図６は、第１の実施形態の図２に相当する図である。
ＯＰＭ層２０１は銅（Ｃｕ）を含む。ＯＰＭ層２０１の材料は、銅を含む金属である。ＯＰＭ層２０１の主成分元素は銅である。ＯＰＭ層２０１は、例えば、アルミニウムを含まない。
ボンディングワイヤ５０は、コア層５１と、コア層５１を覆う被覆層５２を有する。コア層５１は、電極パッド２００のＯＰＭ層２０１（第１の金属層）に接する。
コア層５１は銅を含む。コア層の主成分元素は銅である。コア層５１の材料は、例えば、純銅又は銅合金である。コア層５１は、例えば、アルミニウムを含まない。
被覆層５２は、例えば、アルミニウム、銀、金、及び、パラジウムから成る群から選ばれる少なくとも一つの金属元素を含む金属である。被覆層５２の材料は、例えば、アルミニウム、又は、銀である。被覆層５２の材料は、例えば、コア層５１よりも耐酸化性の高い材料である。
図７は、第３の実施形態の半導体装置の製造方法の説明図である。
例えば、ボンディングワイヤ５０を電極パッド２００に接続する前に、ワイヤボンダの捨て打ち部３００のアルミニウム面上にボンディングワイヤ５０を仮接続する。そして、ボンディングワイヤ５０の底部（図７に示す破線部分）をカッター等により切断して除去する。
これにより、ボンディングワイヤ５０の底部にコア層５１が露出する。その後、電極パッド２００のＯＰＭ層２０１の表面に、露出したコア層５１を接続する。ＯＰＭ層２０１の表面に、露出したコア層５１が接触する。
銅を含むコア層５１が、銅を含むＯＰＭ層２０１に接することで、コア層５１とＯＰＭ層２０１との間には、耐食性に劣る金属間化合物は形成されない。したがって、パワー半導体モジュールの信頼性が向上する。
また、銅を含むコア層５１が、銅を含むＯＰＭ層２０１に接することで、ボンディングワイヤ５０の接続部の材料の線膨張係数が均一になる。したがって、熱応力が軽減され、パワー半導体モジュールの信頼性が向上する。
以上、第３の実施形態によれば、第２の実施形態の作用及び効果に加え、更に信頼性の向上したパワー半導体モジュールが実現される。
（第４の実施形態）
第４の実施形態の半導体装置は、電極が、第１の金属層とボンディングワイヤとの間に、被覆層と同じ材料の第４の金属層を有し、被覆層と第４の金属層とが接する点で第２の実施形態と異なる。以下、第２の実施形態と重複する内容については記述を省略する。
図８は、第４の実施形態の一部の拡大模式断面図である。図８は、第１の実施形態の図２に相当する図である。
ボンディングワイヤ５０は、コア層５１と、コア層５１を覆う被覆層５２を有する。被覆層５２は、電極パッド２００の表面層２０４に接する。
コア層５１は銅を含む。コア層の主成分元素は銅である。コア層５１の材料は、例えば、純銅又は銅合金である。
被覆層５２は、例えば、アルミニウム、銀、金、及び、パラジウムから成る群から選ばれる少なくとも一つの金属元素を含む金属である。被覆層５２の材料は、例えば、アルミニウム、又は、銀である。被覆層５２の材料は、例えば、コア層５１よりも耐酸化性の高い材料である。
電極パッド２００は、ＯＰＭ層２０１（第１の金属層）、パッド層２０２、バリアメタル層２０３、表面層２０４（第４の金属層）を有する。半導体層１００の側から、パッド層２０２、バリアメタル層２０３、ＯＰＭ層２０１、表面層２０４の順に設けられる。
ＯＰＭ層２０１は銅（Ｃｕ）を含む。ＯＰＭ層２０１の材料は、銅を含む金属である。ＯＰＭ層２０１の主成分元素は銅である。
表面層２０４は、被覆層５２と同じ材料である。表面層２０４は、例えば、アルミニウム、銀、金、及び、パラジウムから成る群から選ばれる少なくとも一つの金属元素を含む金属である。表面層２０４の材料は、例えば、アルミニウム、又は、銀である。
表面層２０４の厚さは、例えば、０．１μｍ以上１０μｍ以下である。
例えば、被覆層５２はボンディングワイヤ５０の接続時の超音波振動により一部又は全部が破壊される。このため、表面層２０４が無く、ＯＰＭ層２０１と被覆層５２の材料が異なると、ボンディングワイヤ５０の接続部の材料の構造が不均質となる。
第４の実施形態では、表面層２０４と被覆層５２とが同じ材料である。このため、被覆層５２の一部又は全部が破壊されたとしても、表面層２０４は残存し、ボンディングワイヤ５０の接続部の材料の構造が均質となる。したがって、例えば、熱応力の分布が均質になり、パワー半導体モジュールの信頼性が向上する。
表面層２０４及び被覆層５２の材料は、銀であることが好ましい。表面層２０４及び被覆層５２に含まれる銀と、ＯＰＭ層２０１に含まれる銅とが反応しても、耐食性に劣る金属間化合物は形成されない。したがって、パワー半導体モジュールの信頼性が向上する。
以上、第４の実施形態によれば、第２の実施形態の作用及び効果に加え、更に信頼性の向上したパワー半導体モジュールが実現される。
（実施例１）
第１の実施形態と同様の構造のパワー半導体モジュールを製造した。半導体チップは炭化珪素を半導体層１００とするＳＢＤである。
電極パッド２００は、ＯＰＭ層２０１（第１の金属層）、パッド層２０２、バリアメタル層２０３を有する。ＯＰＭ層２０１は厚さ２５μｍの純銅膜、パッド層２０２は厚さ４μｍの純アルミニウム膜、バリアメタル層２０３は厚さ０．１μｍの純チタン膜とした。ＯＰＭ層２０１の銅膜は、イオンプレーティング法で形成した。
ボンディングワイヤ５０の材料はアルミニウムとした。ボンディングワイヤ５０の幅（直径）は４００μｍとした。
製造したパワー半導体モジュールについて、パワーサイクル試験を行い、パワーサイクル寿命（故障寿命）を測定した。パワー半導体モジュールのケース温度（Ｔｃ）は７５℃とした。
図９は、実施例の測定結果を示す図である。実施例１のパワーサイクル寿命の測定結果を図９に示す。横軸はデバイスのオン動作時のジャンクション温度（Ｔｊ）とデバイスのオフ動作時のジャンクション温度（Ｔｊ）との差分（ΔＴｊ）、言い換えれば、デバイスのオン動作時のジャンクション温度（Ｔｊ）と、デバイスのオフ動作時のケース温度（Ｔｃ）との差分である。縦軸は故障寿命である。
（実施例２）
第２の実施形態と同様の構造のパワー半導体モジュールを製造した。ボンディングワイヤ５０に、銅のコア層５１とアルミニウムの被覆層５２を有するものを使用した。ボンディングワイヤ５０以外は実施例１と同一の条件とした。ボンディングワイヤ５０の幅（直径）は４００μｍとした。コア層５１の幅（直径）は３００μｍ、被覆層５２の厚さは５０μｍとした。
実施例１と同一の条件で、パワーサイクル試験を行い、パワーサイクル寿命（故障寿命）を測定した。実施例２のパワーサイクル寿命の測定結果を図９に示す。
（比較例１）
電極パッドが、厚さ４μｍのアルミニウム膜の単層であること以外は実施例１と同一の条件で、パワー半導体モジュールを製造した。すなわち、パッド電極にＯＰＭ層２０１及びバリアメタル層２０３が無いこと以外は、実施例１と同一の条件とした。
実施例１と同一の条件で、パワーサイクル試験を行い、パワーサイクル寿命（故障寿命）を測定した。比較例１のパワーサイクル寿命の測定結果を図９に示す。
（比較例２）
電極パッドが、厚さ４μｍのアルミニウム膜の単層であること以外は実施例２と同一の条件で、パワー半導体モジュールを製造した。すなわち、パッド電極にＯＰＭ層２０１及びバリアメタル層２０３が無いこと以外は、実施例２と同一の条件とした。
実施例１と同一の条件で、パワーサイクル試験を行い、パワーサイクル寿命（故障寿命）を測定した。比較例２のパワーサイクル寿命の測定結果を図９に示す。
実施例１の故障寿命は、比較例１の故障寿命と比較して、ΔＴｊ＝１００℃で１．５倍、ΔＴｊ＝７５℃で１．３倍であった。ボンディングワイヤ５０にアルミニウムを用いた場合に、ＯＰＭ層２０１を設けることで信頼性が向上することが確認された。
実施例２の故障寿命は、比較例２の故障寿命と比較して、ΔＴｊ＝１００℃で４．７倍、ΔＴｊ＝７５℃で１５倍であった。ボンディングワイヤ５０に銅のコア層５１とアルミニウムの被覆層５２を有するものを用いた場合に、ＯＰＭ層２０１を設けることで信頼性が向上することが確認された。なお、実施例２はΔＴｊ＝９０℃（図９中の矢印の下のデータ）では故障しておらず、実際の故障寿命は更に長くなることが予想される。
ボンディングワイヤ５０に銅のコア層５１とアルミニウムの被覆層５２を有するものを用いた比較例２の故障寿命は、比較例１の故障寿命と比較して、ΔＴｊ＝１００℃で１．５倍、ΔＴｊ＝７５℃で１．３倍であった。これに対し、実施例２の故障寿命は、比較例１の故障寿命と比較して、ΔＴｊ＝１００℃で７．１倍、ΔＴｊ＝７５℃で１９倍であり大きく改善された。
以上の結果から、銅のコア層５１とアルミニウムの被覆層５２を有するボンディングワイヤ５０と、ＯＰＭ層２０１と、を組み合わせることにより、大幅な信頼性の向上が実現されることが明らかになった。
第１ないし第４の実施形態では、半導体チップとしてＳＢＤを例に説明したが、半導体チップは、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であっても、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であっても、ＳＢＤ以外のダイオードであっても構わない。
第２ないし第４の実施形態では、ＯＰＭ層２０１と異なる材料のパッド層２０２とバリアメタル層２０３を設ける場合を例に説明したが、例えば、パッド層２０２とバリアメタル層２０３を設けず、ＯＰＭ層２０１が半導体層１００に接する構造としても構わない。
第１の実施形態の製造方法では、半導体ウェハの切断後にＯＰＭ層２０１を形成する場合を例に説明したが、半導体ウェハの切断前にＯＰＭ層２０１を形成することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ＳＢＤ（半導体チップ）
５０ ボンディングワイヤ
５１ コア層
５２ 被覆層
１００ 半導体層
２００ 電極パッド（電極）
２０１ ＯＰＭ層（第１の金属層）
２０２ パッド層（第２の金属層）
２０３ バリアメタル層（第３の金属層）
２０４ 表面層（第４の金属層）

Claims (20)

  1. 半導体層と、前記半導体層の上に設けられた電極とを有する半導体チップと、
    前記電極に接続されるボンディングワイヤと、を備え、
    前記電極は、銅を含む第１の金属層と、前記第１の金属層と前記半導体層との間に設けられアルミニウムを含む第２の金属層と、前記第１の金属層と前記第２の金属層との間に設けられ前記第１の金属層及び前記第２の金属層と異なる材料の第３の金属層を有し、
    前記第１の金属層の厚さは、前記第２の金属層の厚さ及び前記第３の金属層の厚さよりも厚い半導体装置。
  2. 前記第３の金属層は、チタン、タングステン、及び、タンタルから成る群から選ばれる少なくとも一つの金属元素を含む請求項１記載の半導体装置。
  3. 前記第３の金属層はチタン、タングステン、タンタル、窒化チタン、窒化タングステン、窒化タンタル、及び、チタン・タングステン合金から成る群から選ばれる少なくも一つの材料を含む請求項１又は請求項２記載の半導体装置。
  4. 前記第１の金属層の厚さは、２０μｍ以上３００μｍ以下である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記ボンディングワイヤは銅を含む請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記ボンディングワイヤは銅を含むコア層と、前記コア層を覆う被覆層を有する請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記被覆層は、アルミニウム、銀、金、及び、パラジウムから成る群から選ばれる少なくとも一つの金属元素を含む請求項６記載の半導体装置。
  8. 前記ボンディングワイヤの幅は、１００μｍ以上６００μｍ以下である請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 半導体層と、前記半導体層の上に設けられ、銅を含む第１の金属層を有する電極とを有する半導体チップと、
    前記電極に接続され、銅を含むコア層と、前記コア層を覆う被覆層を有するボンディングワイヤと、
    を備える半導体装置。
  10. 前記電極は、前記第１の金属層と前記半導体層との間に設けられアルミニウムを含む第２の金属層を有し、前記第１の金属層の厚さは前記第２の金属層の厚さよりも厚い請求項９記載の半導体装置。
  11. 前記電極は、前記第１の金属層と前記第２の金属層との間に設けられ、前記第１の金属層及び前記第２の金属層と異なる材料の第３の金属層を有し、
    前記第１の金属層の厚さは前記第３の金属層の厚さよりも厚い請求項１０記載の半導体装置。
  12. 前記第１の金属層の厚さは、２０μｍ以上３００μｍ以下である請求項９ないし請求項１１いずれか一項記載の半導体装置。
  13. 前記被覆層は、アルミニウム、銀、金、及び、パラジウムから成る群から選ばれる少なくとも一つの金属元素を含む請求項９ないし請求項１２いずれか一項記載の半導体装置。
  14. 前記第１の金属層と前記コア層が接する請求項９ないし請求項１３いずれか一項記載の半導体装置。
  15. 前記電極は、前記第１の金属層と前記ボンディングワイヤとの間に、前記被覆層と同じ材料の第４の金属層を有し、
    前記被覆層と前記第４の金属層とが接する請求項９ないし請求項１４いずれか一項記載の半導体装置。
  16. 前記ボンディングワイヤの幅は、１００μｍ以上６００μｍ以下である請求項９ないし請求項１５いずれか一項記載の半導体装置。
  17. 半導体層の上に銅を含む第１の金属層をイオンプレーティング法により形成し、
    前記第１の金属層の上にボンディングワイヤを接続する半導体装置の製造方法。
  18. 前記第１の金属層を形成する前に、半導体基板の上にアルミニウムを含む第２の金属層を形成し、
    前記第２の金属層を形成した後に、前記半導体基板を切断することにより前記半導体層及び前記第２の金属層を含む半導体チップを形成し、
    前記第２の金属層の上に前記第１の金属層を形成する請求項１７記載の半導体装置の製造方法。
  19. 前記第１の金属層を形成する前に、前記第２の金属層の上に前記第１の金属層及び前記第２の金属層と異なる材料の第３の金属層を形成する請求項１８記載の半導体装置の製造方法。
  20. 前記ボンディングワイヤは、銅を含むコア層と、前記コア層を覆う被覆層を有し、
    前記第１の金属層の上に前記ボンディングワイヤを接続する前に、前記被覆層の一部を除去して前記コア層を露出させ、
    前記ボンディングワイヤを接続する際に、前記第１の金属層と露出した前記コア層とを接触させる請求項１７ないし請求項１９いずれか一項記載の半導体装置の製造方法。





JP2017244341A 2017-12-20 2017-12-20 半導体装置およびその製造方法 Pending JP2019114575A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017244341A JP2019114575A (ja) 2017-12-20 2017-12-20 半導体装置およびその製造方法
CN201810926077.XA CN109950219A (zh) 2017-12-20 2018-08-15 半导体装置及其制造方法
US16/120,005 US20190189584A1 (en) 2017-12-20 2018-08-31 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017244341A JP2019114575A (ja) 2017-12-20 2017-12-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2019114575A true JP2019114575A (ja) 2019-07-11

Family

ID=66816336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017244341A Pending JP2019114575A (ja) 2017-12-20 2017-12-20 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20190189584A1 (ja)
JP (1) JP2019114575A (ja)
CN (1) CN109950219A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021111648A (ja) * 2020-01-07 2021-08-02 東芝デバイス＆ストレージ株式会社 半導体装置
WO2021176996A1 (ja) * 2020-03-04 2021-09-10 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8387238B2 (en) * 2009-06-14 2013-03-05 Jayna Sheats Processes and structures for IC fabrication
JP6100480B2 (ja) * 2012-07-17 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20140175628A1 (en) * 2012-12-21 2014-06-26 Hua Pan Copper wire bonding structure in semiconductor device and fabrication method thereof
JP2018046242A (ja) * 2016-09-16 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021111648A (ja) * 2020-01-07 2021-08-02 東芝デバイス＆ストレージ株式会社 半導体装置
JP7293142B2 (ja) 2020-01-07 2023-06-19 東芝デバイス＆ストレージ株式会社 半導体装置
US11749634B2 (en) 2020-01-07 2023-09-05 Kioxia Corporation Semiconductor device and wire bonding method
WO2021176996A1 (ja) * 2020-03-04 2021-09-10 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20190189584A1 (en) 2019-06-20
CN109950219A (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
US8084861B2 (en) Connection structure semiconductor chip and electronic component including the connection structure and methods for producing the connection structure
CN107210241B (zh) 功率半导体装置
US7879455B2 (en) High-temperature solder, high-temperature solder paste and power semiconductor using same
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9673163B2 (en) Semiconductor device with flip chip structure and fabrication method of the semiconductor device
US8283758B2 (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
US9087833B2 (en) Power semiconductor devices
US20160126197A1 (en) Semiconductor device having a stress-compensated chip electrode
JP5214936B2 (ja) 半導体装置
US9362191B2 (en) Encapsulated semiconductor device
JP2014082367A (ja) パワー半導体装置
US9978701B2 (en) Semiconductor device
CN109075159B (zh) 半导体装置及其制造方法
JP2019114575A (ja) 半導体装置およびその製造方法
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2011023631A (ja) 接合構造体
WO2016189643A1 (ja) 半導体装置の製造方法
CN109478543B (zh) 半导体装置
JP5494559B2 (ja) 半導体装置およびその製造方法
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
US10236244B2 (en) Semiconductor device and production method therefor
US20210384091A1 (en) Power Semiconductor Device with Free-Floating Packaging Concept
TW202027988A (zh) 具有金屬導熱凸塊接墊的陶瓷基板組件、元件及製法
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法