JP2019104987A - 高周波信号伝送に応用される銅箔の製造方法、及び回路基板アセンブリの製造方法 - Google Patents

高周波信号伝送に応用される銅箔の製造方法、及び回路基板アセンブリの製造方法 Download PDF

Info

Publication number
JP2019104987A
JP2019104987A JP2018171636A JP2018171636A JP2019104987A JP 2019104987 A JP2019104987 A JP 2019104987A JP 2018171636 A JP2018171636 A JP 2018171636A JP 2018171636 A JP2018171636 A JP 2018171636A JP 2019104987 A JP2019104987 A JP 2019104987A
Authority
JP
Japan
Prior art keywords
copper foil
layer
copper
high frequency
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018171636A
Other languages
English (en)
Other versions
JP7164366B2 (ja
Inventor
士晴 林
Shih Ching Lin
士晴 林
黼澤 陳
Fu Je Chen
黼澤 陳
國▲ジョウ▼ 陳
Kuo-Chao Chen
國▲ジョウ▼ 陳
▲ユウ▼茹 黄
yu ru Huang
▲ユウ▼茹 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nan Ya Plastics Corp
Original Assignee
Nan Ya Plastics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nan Ya Plastics Corp filed Critical Nan Ya Plastics Corp
Publication of JP2019104987A publication Critical patent/JP2019104987A/ja
Application granted granted Critical
Publication of JP7164366B2 publication Critical patent/JP7164366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/04Electroplating: Baths therefor from solutions of chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/565Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of zinc
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

【課題】本発明が解決しようとする技術的問題は、既存技術の不足点に対して、高周波信号伝送に応用される銅箔及び回路基板アセンブリの製造方法を提供することである。【解決手段】本発明は、高周波信号伝送に応用される銅箔及び回路基板アセンブリの製造方法を開示する。高周波信号伝送に応用される銅箔の製造方法は、まず、電解の方法によって、所定表面を有する生箔層を形成する。続いて、生箔層の所定表面に、複数の銅ノジュールを含む粗化処理層を形成する。粗化処理層を形成するステップは、無ヒ素粗化処理の実施及び無ヒ素硬化処理の実施をさらに含む。続いて、粗化処理層上に表面処理層を形成し、表面処理層を構成する材料は、少なくとも一種の銅以外の金属元素を含み、かつ、前記銅箔中の銅以外の金属元素の総含有量は、400ppmを上回らない。銅箔内の非銅元素の含有量を制御することによって、銅箔のインピーダンスをさらに低減することができる。【選択図】図2

Description

本発明は、電解銅箔及び回路基板アセンブリの製造方法に関し、特に、高周波信号の伝送に応用される銅箔の製造方法、及び高周波信号の伝送に応用される回路基板アセンブリの製造方法に関する。
プリント回路基板に応用される既存の銅箔は、電気めっきにより陰極ドラム上に原箔を形成し、さらに後続の処理工程を経て最終的な製品を形成する。後続の処理には、原箔の粗面に対する粗化処理を含み、これにより原箔の粗面に複数の銅ノジュールを形成して、銅箔と回路基板との間の接着強度を増加させ、つまり、銅箔の剥離強度を増加させる。
近年、電子製品のデータ処理速度及び通信速度は高周波・高速化の傾向にある。現在、大部分の研究はいずれも、高周波信号の伝達時において銅箔表面の形状が伝送損失に大きく影響するという点に注目している。これはつまり、表面粗さの大きい銅箔は、信号の伝送距離が長いと信号の減衰や遅延が起こるということである。また別の面では、伝送の周波数が高いほど、伝送信号が回路表面を流れる表皮効果(skin effect)がより顕著になる。つまり導体内の電流が導体表面に集中する。電流が流れる断面積が減少することにより、インピーダンスが増加して信号の遅延を引き起こす。
このため、現在、業界では、銅箔の表面粗さを低減することにより伝送損失を低減し、高周波信号伝送の需要に合致させることに尽力している。しかし、現在の工程上の制限のため、銅箔の表面粗さをこれ以上低減することはすでに困難になっている。また、銅箔の表面粗さがこれ以上低くなっても、高周波信号伝送損失は減少できるものの銅箔と回路基板との間の接合強度が低くなり、銅箔が回路基板から剥がれやすくなるとともにプリント回路基板の信頼性の下降を招くことになる。
本発明が解決しようとする技術的問題は、既存技術の不足点に対して、高周波信号伝送に応用される銅箔及び回路基板アセンブリの製造方法を提供することである。
本発明が採用する技術的解決手段の1つは、高周波信号伝送に応用される銅箔の製造方法であり、それは、電解の方法によって、所定表面を有する生箔層を形成するステップと、生箔層の所定表面に、複数の銅ノジュールを含む粗化処理層を形成するステップとを含み、前記粗化処理層を形成するステップは、無ヒ素粗化処理の実施及び無ヒ素硬化処理の実施と、粗化処理層上に表面処理層を形成するステップをさらに含み、表面処理層を構成する材料には、少なくとも一種の銅以外の金属元素を含み、かつ、銅箔中の銅以外の金属元素の総含有量は、400ppmを上回らないことに特徴を有する。
本発明に用いられるもう1つの技術的解決手段は、高周波信号伝送に応用される回路基板アセンブリの製造方法であり、それは、上記の製造方法により形成される銅箔を提供するステップを含み、かつ、銅箔は積層面を有し、前記積層面を基板に対向させて銅箔と基板面とを対面積層することに特徴を有する。
本発明の有益な効果は、銅箔内の非銅元素の含有量を制御することにより、銅箔の純度を向上させ、電解銅箔のインピーダンスを下げることにあり、非銅元素には、銅以外の金属元素(例:亜鉛、クロム、ニッケル)及び/又は非金属元素(例:ヒ素)を含むことができる。これにより、本発明の実施形態が提供する電解銅箔は、表面粗さを下げ続けない状況において、電解銅箔の導電度を増加させることができる。このため、本発明の実施形態の電解銅箔を、高周波信号を伝送する回路基板アセンブリに応用した場合、電気的損失が低くなる。また、電解銅箔の表面粗さが一定値に保たれているため、電解銅箔と基板との間の結合強度が電気的損失のために犠牲になることはない。
本発明の特徴と技術的内容をよりよく理解するため、以下の本発明に関する詳細な説明と図面を参照されたい。ただし、提供する図面は参考及び説明のため用いるに過ぎず、本発明を限定するためのものではない。
本発明の実施形態における、高周波信号伝送に応用される銅箔の製造方法のフローチャートである。 図1の高周波信号伝送に応用される銅箔の製造方法を実施するためのシステムの概略図である。 本発明の実施形態における電解銅箔の局所断面概略図である。 図3の電解銅箔の領域IVにおける局所拡大概略図である。 本発明の実施形態における回路基板アセンブリの断面概略図を示している。 本発明の別の実施形態における回路基板アセンブリの断面概略図を示している。 本発明のさらに別の実施形態における回路基板アセンブリの断面概略図を示している。
以下では、特定の具体的な実施形態を通して本発明が開示する「高周波信号伝送に応用される銅箔及び回路基板アセンブリの製造方法」に関する実施方式を説明する。本発明に係る実施形態が提供する、高周波信号伝送に応用される銅箔は、リジッドプリント回路基板(printed circuit board、PCB)又はフレキシブルプリント回路基板(FPC)に応用することができる。前記の高周波信号とは、通常、周波数8GHz以上の高周波信号を指す。
図1及び図2を参照されたい。図1は、本発明の実施形態における、高周波信号伝送に応用される銅箔の製造方法のフローチャートである。図2は、図1の高周波信号伝送に応用される銅箔の製造方法を実施するためのシステムの概略図である。
まず、図1に示す通り、ステップS100において、電解の方法で、所定表面を有する生箔層を形成する。
図2を参考されたい。電解の方法で生箔層を形成するステップには、生箔装置1の提供が含まれ、生箔装置1は少なくとも、電解槽10と、陽極板11と、陰極ドラム12と、ロール13とを含む。
上記を受けて、電解槽10は電解液L0を入れるために用いられる。陽極板11は、電解槽10内に設置されて、電源供給装置E1の正極出力端に電気的に接続される。陽極板11は、イリジウム元素又はその酸化物でチタン板を被覆して形成される。陰極ドラム12は、対応して電解槽10に設置されるとともに、陽極板11の上方に位置する。また、陰極ドラム12は、電源供給装置E1の負極出力端に電気的に接続される。本発明の実施形態において、陰極ドラム12はチタン製のドラムである。
また、本実施形態において、生箔装置1は、電解槽10と流体接続する導流管14をさらに含む。前記の電解液L0は、導流管14を介して電解槽10内に注入され、陽極板11を沈没させ、また陰極ドラム12の一部を電解液L0中に浸漬させる。
本発明の実施形態において、電解液L0中には、銅イオン(Cu2+)、硫酸、及び塩素イオン(Cl)を含むことができ、銅イオン濃度は50〜90g/L、硫酸濃度は50〜120g/L、塩素イオン濃度は1.5ppmを上回らない。
特に説明すべきは、本発明の実施形態において、電解液L0は低濃度添加剤を有するか、さらには完全に添加剤を含まないことである。1つの実施形態において、電解液L0における添加剤の濃度は1ppmを上回らない。前記の添加剤は、有機又は無機の添加剤、例えば、膠液、スルフヒドリル基を有する化合物、タンパク質及び高分子多糖類(HEC)、3‐メルカプト‐1‐プロパンスルホン酸ナトリウム(MPS)、ポリエチレングリコール(polyethylene glycol、PEG)など、既知の添加剤でよく、このうち膠液は、例えば牛膠、3,3’‐ジチオビス(1‐プロパンスルホン酸ナトリウム)(SPS)及び第三級アミン化合物である。別の実施形態において、電解液L0は添加剤を完全に一切含まない。
続いて、図2に示す通り、電源供給装置E1は陽極板11及び陰極ドラム12に直流電を出力し、これにより電解液L0に電流を印加し、電解液L0中の銅イオンを陰極ドラム12の表面に析出させ、生箔層30を形成する。
本発明の実施形態ではまた、生箔層30の微細構造を最適化すること、つまり生箔層30の結晶粒サイズを制御することによって、さらに銅箔3のインピーダンスを低減する。さらに言えば、生箔層30の結晶粒サイズは結晶粒界(grain boundary)の多寡と負の相関があり、つまり生箔層30の結晶粒サイズが大きいほど結晶粒界は少なくなる。一方、生箔層30中の結晶粒界は、電子の伝達を阻害又は妨害する。このため、生箔層30の結晶粒界が少ないほど、銅箔3の電気的性能がよくなる。
説明すべきは、電解液L0の温度が生箔層30の初期結晶粒サイズと関連する点である。通常、生箔層30の初期結晶粒サイズは、電解液L0の温度上昇に伴い上昇する。このため、本発明の実施形態の1つでは、電解の方法で生箔層30を形成するステップにおいて、電解液L0の温度を50〜80℃の間に維持することをさらに含み、これによって生箔層30の初期結晶粒サイズが0.1〜10μmとすることでも、銅箔3のインピーダンス値をさらに向上させることができ、高周波信号伝送の損失低減の助けになる。
別の実施形態においては、まず電解液L0の温度を30〜50℃の間に維持し、これにより生箔層30の初期結晶粒サイズが0.1〜5μmであるようにしてもよい。その後、さらに熱処理を行い、これにより生箔層30の最終結晶粒サイズが5〜10μmであるようにすることができる。熱処理の温度は、通常、初期結晶粒の再成長温度を上回る温度である。実施形態の1つでは、熱処理の温度は125℃〜200℃である。
また、電解液L0を電解して生箔層30を形成する際は、電解液L0を電解槽10内に供給し続ける。具体的に言えば、電解液L0が導流管14を通って電解槽10内に流入し、これにより電解槽10内の電解液L0の銅イオン濃度を維持することができる。実施形態の1つにおいて、流量15〜30m/hrの電解液L1を電解槽10内に供給し続ける。再度図2を参照されたい。陰極ドラム12表面に形成された生箔層30は、陰極ドラム12の表面から剥離するとともに、ロール13によって後続工程へと進む。
さらに述べれば、生箔層30は、粗面30aと、粗面30aに対応する平滑面30bとを有し、平滑面30bは、電解の過程において生箔層30が陰極ドラム12に接触する面であり、このため平滑面30bの粗さは比較的固定される。粗面30aは電解液L0に接触する面である。生箔層30の粗面30a又は平滑面30bは、通常、複数の粒子状突起を有する。実施形態の1つにおいて、生箔層30の粗面30aの十点平均粗さは2μmを上回らず、例えば0.9μm〜1.9μmである。
続いて、再度図2を参照されたい。ステップS200において、生箔層の所定表面に粗化処理層を形成する。また、粗化処理層を形成するステップS200は、無ヒ素粗化処理を少なくとも1回と、無ヒ素硬化処理を少なくとも1回実施することをさらに含む。
本発明の実施形態の1つにおいて、生箔層30は無ヒ素粗化処理を2回と無ヒ素硬化処理を2回経て、これにより生箔層30の所定表面に粗化処理層が形成されており、所定表面とは、粗面30a又は平滑面30bのうち少なくとも一方を指すことができる。
さらに述べれば、無ヒ素粗化処理と無ヒ素硬化処理との回数が増えれば増えるほど、銅箔3と基板との接着強度を増加することができるが、電解銅箔の表面粗さも増すことになる。このため、実際の工程の必要に応じて、無ヒ素粗化処理と無ヒ素硬化処理との回数を増減し、順序を調整してもよい。
説明すべきは、ヒ素は抵抗が高いため、銅箔中のヒ素含有量が高すぎると、銅箔のインピーダンス値も増加する点である。このため、本発明の実施形態では、無ヒ素粗化処理を少なくとも1回と無ヒ素硬化処理を少なくとも1回行うことによって、無ヒ素の粗化処理層を形成している。さらに言えば、無ヒ素粗化処理及び無ヒ素硬化処理の実施時はいずれも無ヒ素めっき液を使用する。
図2を参照されたい。ステップS200を実施するための処理装置2aは、生産ライン上に配置された複数の伝送ユニット20と、少なくとも1つの粗化ユニット21と、少なくとも1つの硬化ユニット22と、複数の洗浄槽23とを含み、粗化ユニット21、硬化ユニット22及び洗浄槽23の数量は、実際の必要に応じて設置する。複数の伝送ユニット20は、あらかじめ設定された工程フローに従い、生箔層30を粗化ユニット21、洗浄槽23及び硬化ユニット22に伝送して処理を行う。
粗化ユニット21は、粗化めっき液L1を収容する粗化槽210と、粗化槽210内に設置される1組の粗化陽極板211とを含む。図2に示す通り、無ヒ素粗化処理を実施する際、生箔層30は、すでに粗化めっき液L1が収容された粗化槽210内に投入される。前述の通り、粗化めっき液L1は無ヒ素めっき液であり、銅3〜40g/Lと、硫酸100〜140g/Lと、タングステン酸イオン(WO 2−)5〜20ppmとを含む。
無ヒ素粗化処理を実施する際、粗化陽極板211と生箔層30とにそれぞれ正電圧と負電圧とを印加し、これにより粗化めっき液L1内の銅イオンが還元され、生箔層30上には複数の瘤状銅粒子が形成される。説明すべきは、本発明の実施形態で用いる粗化めっき液L1は特殊な組成を有し、つまり低濃度の銅を含んでおり、瘤状銅粒子の結晶成長の方向を限定することができるという点である。
さらに言えば、無ヒ素粗化処理を実施する際、粗化めっき液L1中の銅濃度が低いため、銅原子は偏った結晶方向(即ち縦方向)に堆積されるより他ない。言い換えれば、瘤状銅粒子は、生箔層30の粗面30aに略垂直な方向に偏って成長し、生箔層30の粗面30aに略水平な方向には成長しにくい。
また、本発明の実施形態の1つにおいて、無ヒ素粗化処理を実施する際、当該電流密度は20〜80A/dmであり、好適には15〜40A/dmで、サイズの小さな瘤状銅粒子を形成することができる。また、無ヒ素粗化処理を実施する際、粗化めっき液L1の温度は約20〜40℃に維持する。
無ヒ素粗化処理の完了後、無ヒ素硬化処理を実施することで瘤状銅粒子を被覆する銅保護層を形成し、これにより瘤状銅粒子を生箔層30の粗面30a又は平滑面30bに緊密に固定して、「粉落ち」現象を防止する。
図2に示す通り、無ヒ素硬化処理は硬化ユニット22によって実施する。硬化ユニット22は、硬化めっき液L2を収容する硬化槽220と、硬化槽220に設置される1組の硬化陽極板221とを含む。
本実施形態において、生箔層30は、粗化槽210で第1回めっき粗化処理が完了した後、まず伝送ユニット20により洗浄槽23に伝送され洗浄された後、さらに、無ヒ素硬化処理を行うため硬化槽220に伝送される。
無ヒ素硬化処理を実施する際、硬化陽極板221と生箔層30とにそれぞれ正電圧と負電圧とを印加し、これにより硬化めっき液L2内の銅イオンが還元され、生箔層30上には瘤状銅粒子を被覆する銅保護層が形成される。無ヒ素硬化処理を実施する際に使用する硬化めっき液L2も同様に無ヒ素めっき液であり、銅40〜80g/Lと、硫酸70〜100g/Lとを含み、硬化めっき液L2の温度は約50〜70℃に維持する。実施形態の1つにおいて、無ヒ素硬化処理の実施中の電流密度は2〜9A/dmである。
実施形態の1つにおいて、生箔層30は伝送ユニット20により硬化槽220から洗浄槽23に伝送されて洗浄された後、さらに次の粗化槽210又は硬化槽220中に順次送られ、これにより無ヒ素粗化処理及び無ヒ素硬化処理を繰り返し行うことができる。本実施形態において、無ヒ素粗化処理と無ヒ素硬化処理とを実施すれば、複数の銅ノジュールを有する粗化処理層が形成でき、銅ノジュールの形状は、毛羽状又はラグビーボール状である。
続いて、再度図1を参照されたい。ステップS300において、粗化処理層上に表面処理層を形成し、表面処理層を構成する材料は、少なくとも一種の銅以外の金属元素を含む。
説明すべきは、表面処理層は銅箔が酸化しないよう保護することができ、また回路作成中に銅箔が酸性・アルカリ性薬液で腐食しないよう保護することもできるという点である。このため、表面処理層を構成する材料は、通常いずれも、少なくとも一種の銅以外の金属元素を含む。実施形態の1つにおいて、表面処理層を構成する材料は、亜鉛、ニッケル、クロム及びその組み合わせからなる群より選択される。
しかし、これら銅以外の金属元素は、銅箔が酸化又は腐食しないよう保護できるが、一方で銅箔のインピーダンスを増加させる。このため、本発明の実施形態のコンセプトにおいて、高周波信号伝送損失を低減するためには、さらに銅以外の金属元素の含有量を制御することによって、銅箔を保護可能という前提の下でさらに銅箔のインピーダンスを低減する必要がある。実施形態の1つにおいては、銅箔中の銅以外の金属元素の総含有量は400ppmを上回らない。
表面処理層を構成する材料は、金属元素又は合金とすることができる。さらに言えば、実施形態の1つにおいて、表面処理層を構成する材料は、亜鉛、ニッケル、クロム及びその組み合わせからなる群より選択される。表面処理層を構成する材料に亜鉛、クロム、及びニッケルが含まれる場合、銅箔中の亜鉛含有量は50〜175ppmであり、銅箔中のニッケル含有量は20〜155ppmであり、銅箔中のクロム含有量は20〜70ppmであるが、亜鉛元素、ニッケル元素、及びクロム元素の総含有量は400ppmを上回らない。
具体的に言えば、表面処理層を形成するステップには、耐熱層を形成するための耐熱めっき処理の実施と、抗酸化層を形成するための抗酸化めっき処理とを含む。
図2を参照されたい。ステップS300の実施に用いる処理装置2bも同様に生産ライン上に配置された複数の伝送ユニット20と、少なくとも1つの耐熱処理ユニット24と、少なくとも1つの抗酸化処理ユニット25と、複数の洗浄槽23とを含み、耐熱処理ユニット24、抗酸化処理ユニット25及び洗浄槽23の数量は、実際の必要に応じて設置する。複数の伝送ユニット20は、あらかじめ設定された工程フローに従い、無ヒ素粗化処理及び無ヒ素硬化処理を経た生箔層30’を耐熱処理ユニット24及び抗酸化処理ユニット25に伝送して処理を行う。
耐熱処理ユニット24は、第1めっき液L3を収容するための耐熱処理槽240と、耐熱処理槽240内に設置される1組の第1陽極板241とを含む。図2に示す通り、耐熱めっき処理の実施時、粗化後の生箔層30’は第1めっき液L3をあらかじめ収容した耐熱処理槽240に伝送される。また、本実施形態においては、第1めっき液L3中の亜鉛とニッケルとの含有量及び電流密度を制御することにより、銅以外の金属元素の含有量を制御する。
このため、耐熱めっき処理の実施時に、本発明の実施形態で用いる第1めっき液L3の組成には、亜鉛1〜4g/L及びニッケル0.3〜2.0g/Lが含まれ、耐熱めっき処理の実施時に用いる電流密度は0.4〜2.5A/dmである。本実施形態において、耐熱めっき処理の実施時に、第1めっき液L3内の亜鉛イオン及びニッケルイオンが還元され、生箔層30’上に亜鉛合金耐熱層が形成される。
続いて、生箔層30’は伝送ユニット20により抗酸化処理ユニット25に伝送される。類似して、抗酸化処理ユニット25は、第2めっき液L4を収容するための抗酸化処理槽250と、抗酸化処理槽250内に設置される1組の第2陽極板251とを含む。抗酸化めっき処理の実施時に用いる第2めっき液L4の組成には、酸化クロム1〜4g/L及び水酸化ナトリウム5〜20g/Lが含まれ、抗酸化めっき処理の実施時に用いる電流密度は0.3〜3.0A/dmである。抗酸化めっき処理の実施時に、第2めっき液L4内のクロムイオンが還元され、生箔層30’上に抗酸化層が形成される。
つまり、この実施形態において形成される表面処理層は、多層構造を有するとともに、多層構造に少なくとも耐熱層及び抗酸化層が含まれる。耐熱層の厚み及び抗酸化層の厚みと、第1めっき液L3及び第2めっき液L4中の銅以外の金属イオン(例えば、亜鉛イオン、ニッケルイオン、及びクロムイオン)の濃度と、電流密度とを制御することにより、銅箔中の各非銅金属元素の含有量をさらに制御することができる。
さらなる説明が必要なのは、前述の工程は、単に実施形態として、銅箔内の非銅元素(銅以外の金属元素及び非金属元素を含む)の総含有量を、どのようにして450ppmを上回らないようにするかを説明しているに過ぎず、本発明を限定するためのものではないという点である。実際、銅箔内の非銅元素の総含有量が450ppmを上回らないという前提の下で、実際の要求に応じて工程を増減、又は工程中のパラメータを調整してもよい。例を挙げれば、耐熱めっき処理及び抗酸化処理のうち1つのステップを省略する、又は、単一工程において耐熱及び抗酸化の機能を有する表面処理層を形成することが可能である。
また、例えば第1めっき液中の銅以外の金属イオン濃度、第2めっき液の銅以外の金属イオン濃度、耐熱めっき処理実施時の電流密度、及び抗酸化めっき処理実施時の電流密度のような、耐熱めっき処理と抗酸化めっき処理との実施におけるパラメータが、上に挙げた実施形態と少々違っても、耐熱層の厚み及び抗酸化層の厚みを調整することによって銅箔内の非銅元素総含有量を制御することもできる。
本発明の実施形態の1つにおいて、表面処理層の厚みは10〜50Åである。また、表面処理層の厚みと銅箔の総厚との比の値は1.0×10−5〜3.0×10−4であるため、銅箔内の銅以外の金属元素の総含有量が400ppmを上回らないようにできる。ただし、他の実施形態において、表面処理層を構成する材料は、耐熱材料及び抗酸化材料を混合した単層構造を有していてもよく、本発明は限定を行わない。
また、本実施形態の表面処理層は、耐熱材料又は抗酸化材料だけを含むものに限定されず、他の要求に応じて他の材料を添加してもよい。つまり、本発明の実施形態における高周波信号伝送に応用される銅箔及び製造方法は、上述の耐熱処理及び抗酸化処理以外に、シラン(silane)カップリング処理又は他の表面処理の実施をさらに含んでもよい。後続のこれら表面処理において、銅箔内の非銅元素の含有量が増加する可能性がある。しかし、銅箔中の非銅元素の総含有量が450ppmを上回らなければ、いずれも銅箔のインピーダンスを低減でき、このため高周波信号伝送の電気的損失が低減する。
以上に基づき、本発明の実施形態が提供する高周波信号伝送に応用される銅箔の製造方法においては、一概に銅箔の表面粗さの低減により銅箔を高周波信号伝送に応用した際の電気的損失を減少させているわけではなく、生箔層、粗化処理層及び表面処理層を形成するステップにおいて工程パラメータを調整して、生箔層の微細構造を最適化し、非銅元素(非金属元素及び銅以外の金属元素を含む)の含有量を低減することによって銅箔のインピーダンスを低減している。このように、本発明の実施形態が提供する、高周波信号伝送に応用される銅箔の製造方法は、銅箔の表面粗さを下げ続けない状況において、高周波信号伝送時の電気的損失を減少させることができ、それにより当業者の持つ「銅箔の表面粗さを下げ続けなければ高周波伝送損失は低減できない」という技術的偏見を克服し、現在直面している問題を解決する。
本発明の実施形態が提供する製造方法で製造された銅箔は、200℃の加熱を2時間経た後、IPC−TM−650 第2.5.14章に記載の方法に基づき測定を行う。測定の結果、銅箔の表面粗さが2〜3μmであっても、上記の製造方法で製造された銅箔の抵抗値は0.16ohm−gram/mを下回ることができる。
図3は本発明の実施形態における電解銅箔の局所断面概略図である。図4は図3の銅箔の領域IVにおける局所拡大概略図である。本発明の実施形態における銅箔3は、生箔層30と、生箔層30上に位置する粗化処理層31と、粗化処理層31上に位置する表面処理層32とを含む。
生箔層30は、平滑面30aと、平滑面30aに対応する粗面30bとを有する。平滑面30aとは、通常、めっき過程において生箔層30が陰極ドラム(図示せず)に接触する面のことであり、粗面30bは生箔層30が電解液に接する面である。
本発明の実施形態において、生箔層30の結晶粒サイズは、5〜10μmである。説明すべきは、銅箔3の純度が高いほど、導電度がよくなり、また高周波信号伝送時の損失低減の助けになるということである。ただし、高純度の銅箔3を得るための工程難易度及びコストは非常に高い。
前述の通り、本発明の実施形態において、生箔層30の微細構造の最適化、つまり生箔層30の銅結晶粒サイズの制御によっても、銅箔3のインピーダンスはさらに低減される。このため、本発明の実施形態で、生箔層30の結晶粒サイズを5〜10μmに制御することでも、銅箔3のインピーダンス値をさらに向上させることができ、高周波信号伝送の伝送損失の低減の助けになる。本発明の実施形態において、粗化処理層31は無ヒ素の粗化処理層である。実施形態の1つにおいて、粗化処理層31の厚みtは、およそ0.1〜2μmである。
図4に示す通り、粗化処理と硬化処理を経た後の粗化処理層31は複数の銅ノジュール310を含み、かつ、これら銅ノジュール310の形状は、毛羽状又はラグビーボール状である。銅ノジュール310のそれぞれは、粗面30bと平行でない長軸方向に沿って延伸する。前述の通り、ヒ素は抵抗が高いため、電解銅箔中のヒ素含有量が高すぎると、電解銅箔のインピーダンス値も増加する。このため、本発明の実施形態における銅箔3の粗化処理層31は無ヒ素の粗化処理層であり、銅箔3のインピーダンス値をさらに低減でき、高周波信号伝送への応用に有利である。
再度図3を参照されたい。表面処理層32を構成する材料は、金属元素又は合金である。実施形態の1つにおいて、表面処理層32を構成する材料は、亜鉛、クロム、ニッケル及びその組み合わせからなる群より選択できる。前述の通り、銅箔3のインピーダンスを十分低くして伝送損失を減少できるように、表面処理層32は、厚みを一定範囲に制御する必要があるが、一方では銅層が酸化又は腐食しないよう保護もできる。
本発明の実施形態において、表面処理層32の厚みと銅箔3の総厚との比の値は1.0×10−5〜3.0×10−4で、これにより銅箔3のインピーダンスを低減する。実施形態の1つにおいて、銅箔3の総厚Tは6〜400μmであり、表面処理層32の厚みは10〜50Åである。本実施形態において、銅箔3は積層面S1を有し、積層面S1の十点平均粗さは2μm〜3μmとすることができる。
本発明の実施形態における銅箔3の粗化処理層31はヒ素元素を含まず、かつ表面処理層32の厚みと銅箔3の総厚との比の値は低く、銅箔3中に含まれる非銅元素の総含有量を低減できる。このため、本発明の実施形態における銅箔3は低いインピーダンスを有することができる。本発明の実施形態における銅箔3を高周波信号伝送に応用する場合、低い伝送損失を有することができる。
本発明はまた、高周波信号伝送に応用される回路基板アセンブリの製造方法も提供する。図5及び図6を参照されたい。それぞれ、本発明の異なる実施形態における回路基板アセンブリの断面概略図を示している。本発明の実施形態における銅箔は、異なる回路基板アセンブリP1、P2に応用でき、例えばリジッドプリント回路基板(PCB)、フレキシブルプリント回路基板(FPC)、及びその類似物であるが、本発明はこれに限定されない。図5及び図6の回路基板アセンブリP1、P2は、基板4と銅箔3’とを対面積層して形成され、銅箔3’の積層面S1は基板4に対向する。
基板4は、例えばエポキシ樹脂基板、ポリフェニレンオキシド樹脂基板(PPO)、もしくはフッ素系樹脂基板のような高周波基板、又は、ポリイミド、エチレンテレフタレート、ポリカーボネート、液晶高分子、もしくはポリテトラフルオロエチレン等の材料から構成される基板とすることができる。
また、図5の実施形態において、銅箔3’と基板4とを互いに対向させて積層するステップには、接着層5を提供して、これにより銅箔3’と基板4とを接着層5により相互結合させることをさらに含む。
図6の実施形態において、基板4は熱圧着により直接に銅箔3’と接合させることができ、追加で接着層を介する必要はない。本実施形態において、基板4は液晶高分子又はガラス繊維基板(Pre−preg)等の材料から構成することができる。このため、積層の際、基板4は直接に積層面S1に密着する。
この他、本発明の実施形態における高周波信号伝送に応用される回路基板アセンブリの製造方法は、銅箔をエッチングして回路層を形成することをさらに含むことができる。
続いて図7を参照されたい。本発明のさらに別の実施形態における回路基板アセンブリの断面概略図を示している。詳細に言えば、本実施形態の回路基板アセンブリP3を形成する製造方法においては、まず図5又は図6に示す回路基板アセンブリP1又はP2を形成してよい。その後、さらに銅箔3’をエッチングすることで、図7に示す回路層3’’を形成する。エッチングの方式は、現在既知のいずれの技術手段によるものでもよく、ここでは贅述しない。
説明すべきは、試験の結果、本発明の実施形態における銅箔3は、200℃の加熱を2時間経た後のインピーダンス値が0.16ohm−gram/mを下回ることである。このため、本発明の実施形態の回路基板アセンブリP1〜P3において、銅箔3’の積層面S1の表面粗さを2μm以下に下げなくても、高周波信号伝送時の電気的損失を減少させることができる。このため、銅箔3と基板4又は接着層5との間には高い接合強度を有することができ、先行技術における、高周波の伝送損失を低減するために銅箔3と基板4との間の接合強度が犠牲になる可能性があるという問題を解決することができる。
以上をまとめると、本発明の有益な効果は、結晶粒界を減少させるため生箔層30の結晶粒サイズを制御し、また銅箔3中の非銅元素の総含有量を制御することにより、表面粗さを下げ続けない状況において、銅箔3の導電度を増加させることができる点にある。このため、高周波信号を伝送する回路基板アセンブリP1〜P3中に本発明の実施形態における銅箔3を応用した場合、低い電気的損失を有することができる。また、銅箔3の表面粗さは依然一定値に保たれるため、銅箔3と基板4との間の結合強度は、電気的損失低減の犠牲になることはない。
以上に開示した内容は、本発明における好適に実施可能な実施形態に過ぎず、本発明の特許請求の範囲はこのために限定されることはなく、ゆえに、本発明の明細書及び図面の内容を運用して行う等価の技術的改変は、すべて本発明の特許請求の範囲に含まれる。
1 生箔装置
10 電解槽
11 陽極板
12 陰極ドラム
13 ロール
L0 電解液
14 導流管
E1 電源供給装置
2a、2b 処理装置
20 伝送ユニット
21 粗化ユニット
L1 粗化めっき液
210 粗化槽
211 粗化陽極板
22 硬化ユニット
L2 硬化めっき液
220 硬化槽
221 硬化陽極板
23 洗浄槽
24 耐熱処理ユニット
240 耐熱処理槽
241 第1陽極板
L3 第1めっき液
25 抗酸化処理ユニット
250 抗酸化処理槽
L4 第2めっき液
251 第2陽極板
3、3’ 銅箔
30、30’ 生箔層
30a 粗面
30b 平滑面
31 粗化処理層
310 銅ノジュール
32 表面処理層
S1 積層面
t 厚み
T 総厚
P1〜P3 回路基板アセンブリ
4 基板
5 接着層
3” 回路層
S100〜S300 フローステップ

Claims (18)

  1. 電解の方法によって、所定表面を有する生箔層を形成するステップと、前記生箔層の所定表面に、複数の銅ノジュールを含む粗化処理層を形成するステップとを含み、
    前記粗化処理層を形成するステップは、無ヒ素粗化処理の実施及び無ヒ素硬化処理の実施と、粗化処理層上に表面処理層を形成するステップをさらに含み、前記表面処理層を構成する材料には、少なくとも一種の銅以外の金属元素を含み、かつ、銅箔中の銅以外の金属元素の総含有量は、400ppmを上回らないことを特徴とする高周波信号伝送に応用される銅箔の製造方法。
  2. 前記表面処理層の厚みと前記銅箔の総厚との比の値が、1.0×10−5〜3.0×10−4であることを特徴とする請求項1に記載の高周波信号伝送に応用される銅箔の製造方法。
  3. 前記表面処理層の厚みが10〜50Åであることを特徴とする請求項2に記載の高周波信号伝送に応用される銅箔の製造方法。
  4. 前記銅箔は少なくとも一種の非銅元素を含み、かつ前記銅箔中の前記非銅元素の総含有量は450ppm以下であることを特徴とする請求項1に記載の高周波信号伝送に応用される銅箔の製造方法。
  5. 前記表面処理層を構成する材料は、亜鉛、ニッケル、クロム及びその任意の組み合わせからなる群より選択されることを特徴とする請求項1に記載の高周波信号伝送に応用される銅箔の製造方法。
  6. 前記表面処理層を構成する材料には、亜鉛、クロム、及びニッケルを含み、かつ、前記銅箔中の亜鉛含有量は50〜175ppmであり、前記銅箔中のニッケル含有量は20〜155ppmであり、前記銅箔中のクロム含有量は20〜70ppmであることを特徴とする請求項5に記載の高周波信号伝送に応用される銅箔の製造方法。
  7. 前記表面処理層を形成するステップは、亜鉛合金耐熱層を形成するために耐熱めっき処理を行うステップを含み、前記耐熱めっき処理の実施の際に用いる第1めっき液の組成には、亜鉛1〜4g/L及びニッケル0.3〜2.0g/Lが含まれ、前記耐熱めっき処理の実施時に用いる電流密度は0.4〜2.5A/dmであることを特徴とする請求項1に記載の高周波信号伝送に応用される銅箔の製造方法。
  8. 前記表面処理層を形成するステップは、抗酸化層を形成するために抗酸化めっき処理を行うステップをさらに含み、前記抗酸化めっき処理の実施の際に用いる第2めっき液の組成には、酸化クロム1〜4g/L及び水酸化ナトリウム5〜20g/Lが含まれ、前記抗酸化めっき処理の実施時に用いる電流密度は0.3〜3.0A/dmであることを特徴とする請求項7に記載の高周波信号伝送に応用される銅箔の製造方法。
  9. 前記無ヒ素粗化処理の実施の際に用いる粗化めっき液及び前記無ヒ素硬化処理の実施の際に用いる硬化めっき液は、いずれも無ヒ素めっき液であり、前記無ヒ素粗化処理の実施の際、前記粗化めっき液の温度は20〜40℃、電流密度は15〜40A/dmであり、また、前記無ヒ素硬化処理を実施する際の条件は、前記硬化めっき液の温度が50〜70℃、電流密度は2〜9A/dmであることを特徴とする請求項1に記載の高周波信号伝送に応用される銅箔の製造方法。
  10. 前記電解の方法によって前記生箔層を形成するステップにおいて、電解液に電流を印加し、かつ、前記電解液が銅イオン50〜90g/Lと、硫酸50〜120g/Lと、濃度が1.5ppm未満の塩素イオンとを含むこと、をさらに含むことを特徴とする請求項1に記載の高周波信号伝送に応用される銅箔の製造方法。
  11. 前記電解液の温度は50〜80℃であり、かつ、前記生箔層の初期結晶粒サイズは0.1〜10μmであることを特徴とする請求項10に記載の高周波信号伝送に応用される銅箔の製造方法。
  12. 前記電解液の温度は30〜50℃であり、前記生箔層の初期結晶粒サイズは0.1〜5μmであり、かつ、前記製造方法には、熱処理をさらに含み、前記熱処理の温度は、前記初期結晶粒の再成長温度よりも高く、これにより前記生箔層の最終結晶粒サイズが5〜10μmであるようにし、ここで、前記熱処理の温度は125℃〜200℃であることを特徴とする請求項10に記載の高周波信号伝送に応用される銅箔の製造方法。
  13. 前記粗化処理層の厚みは0.1〜2μmであり、前記粗化処理層は、無ヒ素の粗化処理層であり、前記粗化処理層は複数の銅ノジュールを含み、かつ、複数の前記銅ノジュールの形状は毛羽状又はラグビーボール状であることを特徴とする請求項1に記載の高周波信号伝送に応用される銅箔の製造方法。
  14. 前記銅箔は積層面を有し、前記積層面の十点平均粗さは2μm〜3μmであり、かつ、前記銅箔は、200℃の加熱を2時間経た後のインピーダンス値が0.16ohm−gram/mを下回ることを特徴とする請求項1に記載の高周波信号伝送に応用される銅箔の製造方法。
  15. 請求項1〜14のうち1項の製造方法により積層面を有する前記銅箔を提供するステップと、
    前記銅箔の積層面を前記基板に対向し、前記銅箔と基板面とを対面積層するステップと、
    を含むことを特徴とする高周波信号伝送に応用される回路基板アセンブリの製造方法。
  16. 前記基板は高周波基板であり、かつ、前記高周波基板は、エポキシ樹脂基板、ポリフェニレンオキシド樹脂基板、もしくはフッ素系樹脂基板、又は液晶高分子基板であることを特徴とする請求項15に記載の高周波信号伝送に応用される回路基板アセンブリの製造方法。
  17. 前記銅箔と基板面とを対面積層するステップにおいて、接着層を提供して、これにより前記銅箔と前記基板とを前記接着層により相互結合させることをさらに含むことを特徴とする請求項15に記載の高周波信号伝送に応用される回路基板アセンブリの製造方法。
  18. 前記銅箔をエッチングして回路層を形成することをさらに含むことを特徴とする請求項15に記載の高周波信号伝送に応用される回路基板アセンブリの製造方法。
JP2018171636A 2017-12-08 2018-09-13 高周波信号伝送に応用される銅箔の製造方法、及び回路基板アセンブリの製造方法 Active JP7164366B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106143191 2017-12-08
TW106143191A TWI646227B (zh) 2017-12-08 2017-12-08 應用於信號傳輸的銅箔以及線路板組件的製造方法

Publications (2)

Publication Number Publication Date
JP2019104987A true JP2019104987A (ja) 2019-06-27
JP7164366B2 JP7164366B2 (ja) 2022-11-01

Family

ID=65803596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018171636A Active JP7164366B2 (ja) 2017-12-08 2018-09-13 高周波信号伝送に応用される銅箔の製造方法、及び回路基板アセンブリの製造方法

Country Status (4)

Country Link
US (2) US11466379B2 (ja)
JP (1) JP7164366B2 (ja)
CN (1) CN109898106A (ja)
TW (1) TWI646227B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114554703B (zh) * 2022-03-18 2022-09-06 深圳市板明科技股份有限公司 一种印制线路板的超粗化工艺
CN114622253A (zh) * 2022-03-25 2022-06-14 电子科技大学 一种双脉冲快速制备高频基板用铜箔的方法
TWI810087B (zh) * 2022-10-11 2023-07-21 欣興電子股份有限公司 具有低晶界密度的電路板和其形成方法
CN116190021B (zh) * 2023-04-24 2024-03-01 广州方邦电子股份有限公司 一种复合金属箔、印刷线路板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09272994A (ja) * 1996-04-05 1997-10-21 Furukawa Electric Co Ltd:The ファインパターン用電解銅箔
JP2004256910A (ja) * 2003-02-04 2004-09-16 Furukawa Techno Research Kk 高周波回路用銅箔、その製造方法、その製造設備、及び該銅箔を用いた高周波回路
JP2006253345A (ja) * 2005-03-10 2006-09-21 Furukawa Circuit Foil Kk 高純度電解銅箔及びその製造方法
JP2011168887A (ja) * 2010-01-22 2011-09-01 Furukawa Electric Co Ltd:The 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
WO2012043182A1 (ja) * 2010-09-27 2012-04-05 Jx日鉱日石金属株式会社 プリント配線板用銅箔、その製造方法、プリント配線板用樹脂基板及びプリント配線板
CN106086973A (zh) * 2016-06-03 2016-11-09 安徽铜冠铜箔有限公司 一种黑色电子铜箔的表面处理工艺
JP6058182B1 (ja) * 2015-07-27 2017-01-11 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
WO2017026500A1 (ja) * 2015-08-12 2017-02-16 古河電気工業株式会社 表面処理銅箔及びこれを用いて製造される銅張積層板又はプリント配線板
US20190145014A1 (en) * 2017-11-15 2019-05-16 Industrial Technology Research Institute Copper foil for high frequency circuit and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6058182B2 (ja) 1980-04-14 1985-12-18 日本電気硝子株式会社 ガラス組成物
US5431803A (en) * 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
US6132887A (en) * 1995-06-16 2000-10-17 Gould Electronics Inc. High fatigue ductility electrodeposited copper foil
US6132589A (en) * 1998-09-10 2000-10-17 Ga-Tek Inc. Treated copper foil and process for making treated copper foil
TW200535259A (en) * 2004-02-06 2005-11-01 Furukawa Circuit Foil Treated copper foil and circuit board
JP2006103189A (ja) * 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
JP5318886B2 (ja) * 2008-11-25 2013-10-16 Jx日鉱日石金属株式会社 印刷回路用銅箔
JP4948579B2 (ja) * 2009-08-14 2012-06-06 古河電気工業株式会社 高周波伝送特性に優れる耐熱性銅箔及びその製造方法、回路基板、銅張積層基板及びその製造方法
TWI533496B (zh) * 2013-07-23 2016-05-11 Chang Chun Petrochemical Co Electrolytic copper foil
US9955583B2 (en) * 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
CN105050331B (zh) * 2015-07-07 2016-09-07 安徽铜冠铜箔有限公司 一种用于陶瓷基高频覆铜板的高粗糙度电子铜箔的制造方法
KR101954556B1 (ko) * 2015-08-12 2019-03-05 후루카와 덴키 고교 가부시키가이샤 고주파 회로용 동박, 동박 적층판, 프린트 배선 기판
US10190225B2 (en) * 2017-04-18 2019-01-29 Chang Chun Petrochemical Co., Ltd. Electrodeposited copper foil with low repulsive force

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09272994A (ja) * 1996-04-05 1997-10-21 Furukawa Electric Co Ltd:The ファインパターン用電解銅箔
JP2004256910A (ja) * 2003-02-04 2004-09-16 Furukawa Techno Research Kk 高周波回路用銅箔、その製造方法、その製造設備、及び該銅箔を用いた高周波回路
JP2006253345A (ja) * 2005-03-10 2006-09-21 Furukawa Circuit Foil Kk 高純度電解銅箔及びその製造方法
JP2011168887A (ja) * 2010-01-22 2011-09-01 Furukawa Electric Co Ltd:The 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
WO2012043182A1 (ja) * 2010-09-27 2012-04-05 Jx日鉱日石金属株式会社 プリント配線板用銅箔、その製造方法、プリント配線板用樹脂基板及びプリント配線板
JP6058182B1 (ja) * 2015-07-27 2017-01-11 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
WO2017026500A1 (ja) * 2015-08-12 2017-02-16 古河電気工業株式会社 表面処理銅箔及びこれを用いて製造される銅張積層板又はプリント配線板
CN106086973A (zh) * 2016-06-03 2016-11-09 安徽铜冠铜箔有限公司 一种黑色电子铜箔的表面处理工艺
US20190145014A1 (en) * 2017-11-15 2019-05-16 Industrial Technology Research Institute Copper foil for high frequency circuit and method for manufacturing the same

Also Published As

Publication number Publication date
US11466379B2 (en) 2022-10-11
JP7164366B2 (ja) 2022-11-01
US20190182964A1 (en) 2019-06-13
CN109898106A (zh) 2019-06-18
US20210259113A1 (en) 2021-08-19
TW201925541A (zh) 2019-07-01
TWI646227B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
JP2019104987A (ja) 高周波信号伝送に応用される銅箔の製造方法、及び回路基板アセンブリの製造方法
TWI619851B (zh) 具近似絨毛狀銅瘤的電解銅箔與線路板組件的製造方法
TWI619852B (zh) 具近似橄欖球狀銅瘤的電解銅箔與線路板組件的製造方法
EP1117283B1 (en) Printed wiring board and its manufacturing method
US6969557B2 (en) Surface-treated copper foil low-dielectric substrate and copper-clad laminate and printed wiring board using the same
JP6110581B2 (ja) 高周波信号伝送回路形成用表面処理銅箔、銅張積層板及びプリント配線板
JP6893572B2 (ja) 表面処理銅箔の製造方法
JP2013155415A (ja) 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
IE903322A1 (en) Electrodeposited foil with controlled properties for printed¹circuit board applications and procedures and electrolyte¹bath solutions for preparing the same
KR20090009692A (ko) 금속 피복 폴리이미드 기판의 제조 방법
CN104694939A (zh) 一种超低轮廓铜箔的表面处理工艺
KR101695236B1 (ko) 동박, 이를 포함하는 전기부품 및 전지
JP2007131909A (ja) 電解銅箔の製造に用いられる銅電解液及び該銅電解液を用いて得られた電解銅箔
JP4593331B2 (ja) 積層回路基板とその製造方法
KR101224034B1 (ko) 인쇄회로용 동박 및 그 제조방법
TWM560998U (zh) 應用於高頻訊號傳輸的銅箔以及線路板組件
CN106102336B (zh) 一种以空气保护高速传输线路信号稳定性的方法
TWM543249U (zh) 表層具有絨毛狀結構的電解銅箔以及線路板組件
KR102495997B1 (ko) 낮은 휨 변형을 갖는 저조도 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판
JP2006274361A (ja) 電解銅箔及びその電解銅箔の製造方法
WO2022209990A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
JP2017061749A (ja) 表面処理銅箔及びその製造方法
TWM543248U (zh) 表層具有橄欖球狀結構的電解銅箔以及線路板組件
CN116288544A (zh) 一种应用于高频高速pcb的超低轮廓铜箔生产方法
KR20230095677A (ko) 내열성을 가지는 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200916

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201008

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201013

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201106

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201110

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210513

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211228

C141 Inquiry by the administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C141

Effective date: 20220328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220624

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220712

C54 Written response to inquiry

Free format text: JAPANESE INTERMEDIATE CODE: C54

Effective date: 20220719

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220721

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220823

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220926

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221020

R150 Certificate of patent or registration of utility model

Ref document number: 7164366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150