JP2019096808A - 電子部品の製造方法 - Google Patents

Abstract

【課題】本発明は、プリント配線板の錫めっき層と電子素子の電極との接合強度を十分に高めることができる電子部品の製造方法の提供を課題とする。【解決手段】本発明の電子部品の製造方法は、絶縁性を有するベースフィルムと、このベースフィルムに積層され、第１ランド部及び第２ランド部を有する導電パターンとを有するプリント配線板と、上記第１ランド部に電気的に接続される電子素子とを備える電子部品の製造方法であって、上記第２ランド部の外面に錫めっき層を積層する錫めっき層積層工程と、上記錫めっき層積層工程後に、上記第１ランド部及び上記電子素子をリフロー半田付けする第１接続工程とを備え、上記錫めっき層の平均厚さが０．６μｍ以上であり、上記第１接続工程におけるリフローピーク温度が２７０℃以下である。【選択図】図１

Description

本発明は、電子部品の製造方法に関する。

従来、複数の電子素子を実装するためにプリント配線板が用いられている。このプリント配線板は、絶縁性のベースフィルムと、このベースフィルムに積層される導電パターンとを有し、この導電パターンが１の電子素子に電気的に接続される第１ランド部と、他の電子素子に電気的に接続される第２ランド部とを備える。このプリント配線板と電子素子との接続方法としては、例えばリフロー炉を用いた半田接合が広く用いられている。

また、このプリント配線板と電子素子との接続方法としては、ランド部の外面に錫めっき層を積層し、この錫めっき層と電子素子の電極とを合金接合する方法も提案されている。このような合金接続可能なプリント配線板として、例えば銅配線パターンと、この銅配線パターンから連続して設けられるランド部とを有し、このランド部の表面に無電解錫めっきが施されたプリント配線板が発案されている（特開２０１１−６６１８３号公報参照）。

特開２０１１−６６１８３号公報

しかしながら、上記公報に記載のプリント配線板は、熱処理が施された際に錫めっき層に含まれる錫とランド部を構成する銅とが容易に合金化する。特に、上記プリント配線板が上記ランド部に加え、他の電子素子と半田接合される他のランド部を有する場合、この他のランド部及び他の電子素子の電極を接続するためのリフロー処理による熱履歴を受けることで、上記錫及び銅が合金化しやすい。そのため、上記プリント配線板に複数の電子素子を実装した電子部品は、上記錫めっき層と電子素子の電極との接合強度を十分に確保し難い。

本発明は、このような事情に基づいてなされたものであり、プリント配線板の錫めっき層と電子素子の電極との接合強度を十分に高めることができる電子部品の製造方法の提供を課題とする。

上記課題を解決するためになされた本発明の一態様に係る電子部品の製造方法は、絶縁性を有するベースフィルムと、このベースフィルムに積層され、第１ランド部及び第２ランド部を有する導電パターンとを有するプリント配線板と、上記第１ランド部に電気的に接続される電子素子とを備える電子部品の製造方法であって、上記第２ランド部の外面に錫めっき層を積層する錫めっき層積層工程と、上記錫めっき層積層工程後に、上記第１ランド部及び上記電子素子をリフロー半田付けする第１接続工程とを備え、上記錫めっき層の平均厚さが０．６μｍ以上であり、上記第１接続工程におけるリフローピーク温度が２７０℃以下である。

本発明に係る電子部品の製造方法は、プリント配線板の錫めっき層と電子素子の電極との接合強度を十分に高めることができる。

本発明の一実施形態に係る電子部品の製造方法によって製造される電子部品を示す模式的断面図である。 図１の電子部品の製造方法を示すフロー図である。 図１の電子部品の電極の配列を示す模式的部分平面図である。 図１の電子部品の製造方法の第１接続工程後の錫めっき層の外面を示す模式的拡大図である。 図１の電子部品の製造方法の第１接続工程後の電極の模式的部分拡大断面図である。 図１の電子部品とは異なる実施形態に係る電子部品を示す模式的断面図である。 図６の電子部品の製造方法を示すフロー図である。 図６の電子部品の製造方法の第２接続工程を示す模式的部分断面図である。 Ｎｏ．９の電子部品の錫めっき層の外面を示す模式的拡大図である。

［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。

本発明の一態様に係る電子部品の製造方法は、絶縁性を有するベースフィルムと、このベースフィルムに積層され、第１ランド部及び第２ランド部を有する導電パターンとを有するプリント配線板と、上記第１ランド部に電気的に接続される電子素子とを備える電子部品の製造方法であって、上記第２ランド部の外面に錫めっき層を積層する錫めっき層積層工程と、上記錫めっき層積層工程後に、上記第１ランド部及び上記電子素子をリフロー半田付けする第１接続工程とを備え、上記錫めっき層の平均厚さが０．６μｍ以上であり、上記第１接続工程におけるリフローピーク温度が２７０℃以下である。

当該電子部品の製造方法は、第２ランド部の外面に錫めっき層を積層する錫めっき層積層工程と、上記錫めっき層積層工程後に、第１ランド部及び電子素子をリフロー半田付けする第１接続工程とを備えており、この第１接続工程後に上記錫めっき層と他の電子素子の電極とを合金接合することができる。当該電子部品の製造方法は、上記錫めっき層の平均厚さが上記下限以上であり、かつ上記第１接続工程におけるリフローピーク温度が上記上限以下であるので、上記錫めっき層に含まれる錫と上記第２ランド部を構成する金属とが上記錫めっき層の外面で合金化することを抑制することができる。これにより、当該電子部品の製造方法は、上記錫めっき層と他の電子素子の電極との接合強度を十分に高めることができる。

上記第１接続工程後における上記錫めっき層の外面に、錫合金によって形成される１又は複数の第１領域及び合金化していない錫によって形成される１又は複数の第２領域が形成されるとよい。上記第１接続工程後における上記錫めっき層の外面に、錫合金によって形成される第１領域及び合金化していない錫によって形成される第２領域がそれぞれ適度に形成されることで、上記錫めっき層と他の電子素子とをより安定的に電気的に接続することができる。

上記錫めっき層の外面からの上記１又は複数の第２領域の平均厚さとしては、０．４μｍ以下が好ましい。このように、上記錫めっき層の外面からの上記１又は複数の第２領域の平均厚さが上記上限以下であることによって、上記錫めっき層における合金化していない錫の存在割合が高くなり過ぎることに起因する短絡を的確に抑制することができる。

上記導電パターンの主成分が銅であるとよい。このように、上記導電パターンの主成分が銅であることで、微細かつ高密度な回路パターンを比較的低コストで容易に形成しやすい。また、上記導電パターンの主成分が銅である場合、この銅と錫めっき層に含まれる錫とが合金化しやすいが、上述のように、上記錫めっき層の平均厚さを上記下限以上とし、かつ上記第１接続工程におけるリフローピーク温度を上記上限以下とすることで、上記錫めっき層の外面における錫の合金化を十分に抑制することができる。

当該電子部品の製造方法は、上記第１接続工程後に上記錫めっき層及び他の電子素子の電極を共晶接合する第２接続工程をさらに備えるとよい。このように、上記第１接続工程後に上記錫めっき層及び他の電子素子の電極を共晶接合する第２接続工程をさらに備えることによって、上記錫めっき層と他の電子素子の電極とを容易かつ確実に接合することができる。

なお、本発明において、「錫めっき層の平均厚さ」とは、蛍光Ｘ線分析装置を用いて測定される平均厚さをいう。「第２領域の平均厚さ」は、電解式膜厚計で測定される平均厚さをいう。「主成分」とは、最も含有量の多い成分をいい、例えば含有量が５０質量％以上の成分をいい、好ましくは８０質量％以上、より好ましくは９０質量％以上の成分をいう。

［本発明の実施形態の詳細］
本発明の好適な実施形態について、以下に図面を参照しつつ説明する。

［第一実施形態］
当該電子部品の製造方法は、絶縁性を有するベースフィルムと、このベースフィルムに積層され、第１ランド部及び第２ランド部を有する導電パターンとを有するプリント配線板と、上記第１ランド部に電気的に接続される電子素子とを備える電子部品の製造方法である。当該電子部品の製造方法によると、例えば図１の電子部品を製造することができる。以下、当該電子部品の製造方法について、図１の電子部品を製造する場合を例に挙げて説明する。まず、当該電子部品の製造方法を説明するに当たり、図１の電子部品について説明する。

＜電子部品＞
図１の電子部品は、絶縁性を有するベースフィルム２と、ベースフィルム２に積層され、第１ランド部３ａ及び第２ランド部３ｂを有する導電パターン３とを有するプリント配線板１と、第１ランド部３ａに電気的に接続される電子素子（以下、「第１電子素子４」ともいう）とを備える。なお、図１では、第１ランド部３ａ及び第２ランド部３ｂは、いずれもベースフィルム２の同じ面に直接積層されている。しかしながら、第１ランド部３ａ及び第２ランド部３ｂは、ベースフィルム２の同じ面に直接積層される必要はなく、ベースフィルム２の対向面に積層されていてもよい。また、第１ランド部３ａ及び第２ランド部３ｂは、他の層を介してベースフィルム２に積層されていてもよい。加えて、この電子部品は、第１ランド部３ａ及び第２ランド部３ｂ以外の他のランド部をさらに有していてもよい。

（プリント配線板）
プリント配線板１は、フレキシブルプリント配線板であり、可撓性を有する。プリント配線板１は、第２ランド部３ｂの外面（ベースフィルム２と積層される側と反対側の面。以下、同様。）に積層される錫めっき層５を有する。また、プリント配線板１は、ベースフィルム２の導電パターン３が積層される面側にカバーレイ６が積層されている。このカバーレイ６は、ベースフィルム２及び導電パターン３の一部には積層されていない。第１ランド部３ａ及び第２ランド部３ｂは、この導電パターン３のカバーレイ６が積層されていない領域に形成されている。換言すると、導電パターン３の外面側に露出した領域の一部が第１ランド部３ａ及び第２ランド部３ｂを構成している。

（電子素子）
第１電子素子４は、第１ランド部３ａに半田層７によって接続されている。第１電子素子４としては、特に限定されるものではなく、例えば発光ダイオード、温度センサ、チップ抵抗器等、通常の回路基板を構成する各種電子部品が挙げられる。

＜製造方法＞
続いて、当該電子部品の製造方法について詳説する。図２に示すように、当該電子部品の製造方法は、第２ランド部３ｂの外面に錫めっき層５を積層する錫めっき層積層工程と、上記錫めっき層積層工程後に、第１ランド部３ａ及び第１電子素子４をリフロー半田付けする第１接続工程とを備える。当該電子部品の製造方法は、錫めっき層５の平均厚さが０．６μｍ以上であり、上記第１接続工程におけるリフローピーク温度が２７０℃以下である。

なお、当該電子部品の製造方法は、上記錫めっき層積層工程よりも前に、ベースフィルム２を用意する工程（ベースフィルム用意工程）と、ベースフィルム２の表面に導電パターン３を積層する工程（導電パターン積層工程）と、ベースフィルム２の導電パターン３が積層された面側にカバーレイ６を積層する工程（カバーレイ積層工程）とをさらに備えていてもよい。加えて、当該電子部品の製造方法は、上記錫めっき層積層工程後に、プリント配線板１を熱処理する工程（熱処理工程）を備えていてもよい。

当該電子部品の製造方法は、第２ランド部３ｂの外面に錫めっき層５を積層する錫めっき層積層工程と、上記錫めっき層積層工程後に、第１ランド部３ａ及び第１電子素子４をリフロー半田付けする第１接続工程とを備えており、この第１接続工程後に錫めっき層５と他の電子素子の電極とを合金接合することができる。錫めっき層５に他の電子素子の電極を合金接合するに当たり、上記第１接続工程で、錫めっき層５に含まれる錫と第２ランド部３ｂを構成する金属とが錫めっき層５の外面で合金化し過ぎると、錫めっき層５と他の電子素子の電極との接合に用いられるろう材の形成量が不十分となり、プリント配線板１と他の電子素子とを十分強固に接合することができない。これに対し、当該電子部品の製造方法は、錫めっき層５の平均厚さが上記下限以上であり、かつ上記第１接続工程におけるリフローピーク温度が上記上限以下であるので、錫めっき層５に含まれる錫と第２ランド部３ｂを構成する金属とが錫めっき層５の外面で合金化することを抑制することができる。これにより、当該電子部品の製造方法は、錫めっき層５と他の電子素子の電極との接合強度を十分に高めることができる。

（ベースフィルム用意工程）
上記ベースフィルム用意工程では、プリント配線板１を構成するベースフィルム２を用意する。このベースフィルム２は可撓性及び柔軟性を有する。ベースフィルム２は合成樹脂を主成分とする。ベースフィルム２の主成分としては、例えばポリイミド、液晶ポリエステル、ポリエチレンテレフタレート、ポリエチレンナフタレート、フッ素樹脂等の軟質材が挙げられる。これらの中でも、絶縁性、柔軟性、耐熱性等に優れるポリイミドが好ましい。また、ベースフィルム２は、多孔化されたものでもよく、充填材、添加剤等を含んでもよい。

ベースフィルム２の厚さは、特に限定されないが、例えばベースフィルム２の平均厚さの下限としては、５μｍが好ましく、１２μｍがより好ましい。一方、ベースフィルム２の平均厚さの上限としては、２ｍｍが好ましく、１．６ｍｍがより好ましい。ベースフィルム２の平均厚さが上記下限より小さいと、ベースフィルム２の強度が不十分となるおそれがある。逆に、ベースフィルム２の平均厚さが上記上限を超えると、薄型化が要求される電子機器への適用が困難となるおそれや可撓性が不十分となるおそれがある。

（導電パターン積層工程）
上記導電パターン積層工程では、例えばベースフィルム２の表面に金属箔の貼着、金属蒸着、金属微粒子の焼結等によって金属層を積層したうえ、この金属層にレジストパターン等のマスキングを施してエッチングすることで、サブトラクティブ法によってベースフィルム２の表面に導電パターン３を形成する。また、上記導電パターン積層工程では、上記サブトラクティブ法に換えて、セミアディティブ法により導電パターン３を形成してもよい。

上述のように、導電パターン３は、第１ランド部３ａ及び第２ランド部３ｂを含んでいる。導電パターン３の主成分としては、導電性を有するものであれば特に限定されるものではなく、例えば銅、銀、白金、ニッケル等が挙げられる。中でも、導電パターン３の主成分としては、銅が好ましい。導電パターン３の主成分が銅であることで、微細かつ高密度な回路パターンを比較的低コストで容易に形成しやすい。また、導電パターン３の主成分が銅である場合、この銅と錫めっき層５に含まれる錫とが合金化しやすい。しかしながら、当該電子部品の製造方法は、上述のように錫めっき層５の平均厚さ及び第１接続工程におけるリフローピーク温度を制御することで、錫めっき層５の外面における錫及び銅の合金化を抑制し、錫めっき層５と他の電子素子との接合強度を十分に高めることができる。

導電パターン３は、複数の第２ランド部３ｂを有している。複数の第２ランド部３ｂは、全領域に亘って略均一な厚さで形成されている。また上述のように、各第２ランド部３ｂは、外面に錫めっき層５が積層されている。この第２ランド部３ｂ及び錫めっき層５の積層体は、他の電子素子の電極と接続される電極１１を構成している。

複数の第２ランド部３ｂの平均厚さの下限としては、２μｍが好ましく、５μｍがより好ましい。一方、複数の第２ランド部３ｂの平均厚さの上限としては、５０μｍが好ましく、４０μｍがより好ましい。上記平均厚さが上記下限より小さいと、他の電子素子の電極との接合が容易でなくなるおそれがある。逆に、上記平均厚さが上記上限を超えると、第２ランド部３ｂが不要に厚くなり、プリント配線板１の薄型化を十分に促進することができないおそれがある。

複数の第２ランド部３ｂは、それぞれ線状に構成されており、例えば平面視直線状に設けられている。また、複数の第２ランド部３ｂは、幅方向に並列に配設されている。特に本実施形態では、複数の第２ランド部３ｂは、図３に示すように、ベースフィルム２の表面に全体として略四角環状に配設されており、この四角環状の各直線部分において、この直線部分の延在方向と第２ランド部３ｂの幅方向とが平行になるよう、並列に配設されている。複数の第２ランド部３ｂは、上記四角環状の各直線部分の延在方向に略等ピッチで配設されている。

複数の第２ランド部３ｂの幅は略等しい。複数の第２ランド部３ｂの平均幅の下限としては、３μｍが好ましく、５μｍがより好ましい。上記平均幅が上記下限より小さいと、他の電子素子の電極との接合強度が十分に得られないおそれがある。一方、複数の第２ランド部３ｂの平均幅の上限としては、４０μｍが好ましく、３０μｍであってもよく、２５μｍであってもよい。当該電子部品の製造方法は、錫めっき層５の平均厚さ及び上記第１接続工程におけるリフローピーク温度を制御することで、他の電子素子の電極との接合時に形成されるろう材の量を適切に制御することができるので、複数の第２ランド部３ｂの平均幅を上記上限以下とした場合でも、プリント配線板１の電極１１と他の電子素子の電極との接合強度を十分に確保することができる。

並列に配設される複数の第２ランド部３ｂにおいて、隣接する第２ランド部３ｂの平均間隔の下限としては、５μｍが好ましく、１０μｍがより好ましい。上記平均間隔が上記下限より小さいと、隣接する電極１１間の短絡を的確に抑制することができないおそれがある。一方、隣接する第２ランド部３ｂの平均間隔の上限としては、４０μｍが好ましく、３０μｍであってもよく、２５μｍであってもよい。当該電子部品の製造方法は、錫めっき層５の平均厚さ及び上記第１接続工程におけるリフローピーク温度を制御することで、他の電子素子の電極との接合時に形成されるろう材の量を適切に制御することができるので、隣接する第２ランド部３ｂの平均間隔を上記上限以下とした場合でも、隣接する電極１１間の短絡を十分に抑制することができる。

（カバーレイ積層工程）
上記カバーレイ積層工程では、第１ランド部３ａ及び第２ランド部３ｂが外面側に露出するように、ベースフィルム２及び導電パターン３の所定領域にカバーレイ６を積層する。上記カバーレイ積層工程におけるカバーレイ６の積層手順は、特に限定されるものではなく、公知の手順を採用可能である。

カバーレイ６は、プリント配線板１において主に導電パターン３を保護する層であり、市販のソルダーレジスト等が用いられる。カバーレイ６の形成材料としては、絶縁性を有する限り特に限定されず、ポリイミド、エポキシ樹脂、フェノール樹脂、アクリル樹脂、ポリエステル、熱可塑性ポリイミド、ポリエチレンテレフタレート、フッ素樹脂、液晶ポリマー等の樹脂を主成分とするものが使用することができる。また、カバーレイ６は絶縁層と接着剤層との２層構造体とすることも可能である。カバーレイ６が２層構造体である場合、上記接着剤層を構成する接着剤としては、特に限定されるものではなく、例えばナイロン樹脂系、エポキシ樹脂系、ブチラール樹脂系、アクリル樹脂系などの各種樹脂系の接着剤を用いることができる。

カバーレイ６の平均厚さ（ベースフィルム２の表面からカバーレイ６の外面までの平均距離）の下限としては、２５μｍが好ましく、３５μｍがより好ましく、４５μｍがさらに好ましい。一方、カバーレイ６の平均厚さの上限としては、２００μｍが好ましく、１８０μｍがより好ましく、１６０μｍがさらに好ましい。カバーレイ６の平均厚さが上記下限より小さいと、絶縁性が不十分となるおそれがある。逆に、カバーレイ６の平均厚さが上記上限を超えると、プリント配線板１が不要に厚くなるおそれがある。

（錫めっき層積層工程）
上記錫めっき層積層工程では、第２ランド部３ｂの外面に錫めっきを施す。これにより、錫めっき層５は、第２ランド部３ｂの外面に直接積層される（つまり、錫めっき層５及び第２ランド部３ｂの間には他の層が介在しない）。本実施形態において、上記錫めっき層積層工程では、錫めっき層５を第２ランド部３ｂのベースフィルム２と積層される側の面以外の全面に積層する。上記錫めっきとしては、電気錫めっき及び無電解錫めっきが挙げられ、より緻密な錫めっき層５を形成する点から無電解錫めっきを用いることが好ましい。錫めっき層５は、電極１１の外面側の最表層を構成しており、特に本実施形態では電極１１のベースフィルム２と積層される側の面以外の全領域における最表層を構成している。

上記錫めっき層積層工程では、得られる錫めっき層５の平均厚さ（第２ランド部３ｂの外面に積層される部分の平均厚さ）を０．６μｍ以上に調節する。錫めっき層５の平均厚さの下限としては、０．８μｍが好ましい。一方、錫めっき層５の平均厚さの上限としては、２．０μｍが好ましく、１．８μｍがより好ましい。上記平均厚さが上記下限より小さいと、錫めっき層５の外面で、錫めっき層５に含まれる錫と第２ランド部３ｂを構成する金属とが合金化し過ぎるおそれがあり、これにより錫めっき層５と他の電子素子の電極との接合に用いられるろう材の形成量を十分に確保し難くなるおそれがある。また、上記平均厚さが上記下限より小さいと、錫めっき層５の外面において錫合金によって形成される領域（後述の第１領域１２）が偏在するおそれがあり、これにより他の電子素子の電極との接合強度が部分的に不十分になるおそれがある。逆に、上記平均厚さが上記上限を超えると、錫めっき層５と他の電子素子の電極との接合時に形成されるろう材の量を制御し難くなるおそれがある。

（第１接続工程）
上記第１接続工程では、リフロー炉を用いた半田リフローにより第１ランド部３ａ及び第１電子素子４の電極を半田層７で接続する。なお、当該電子部品の製造方法は、実装される電子部品の個数等に応じて上記第１接続工程を複数回行ってもよい。

上記第１接続工程におけるリフローピーク温度の上限としては、上述のように２７０℃であり、２６０℃が好ましい。一方、上記第１接続工程におけるリフローピーク温度の下限としては、２４０℃が好ましく、２５０℃がより好ましい。上記第１接続工程におけるリフローピーク温度が上記上限を超えると、錫めっき層５の外面で、錫めっき５に含まれる錫と第２ランド部３ｂを構成する金属とが合金化し過ぎるおそれがあり、これによりプリント配線板１の第２ランド部３ｂと他の電子素子の電極との接合に用いられるろう材の形成量が不十分となるおそれがある。また、上記第１接続工程におけるリフローピーク温度が上記上限を超えると、錫めっき層５の外面において錫合金によって形成される第１領域１２が偏在するおそれがあり、これにより他の電子素子の電極との接合強度が部分的に不十分になるおそれがある。逆に、上記第１接続工程におけるリフローピーク温度が上記下限より低いと、半田の溶融が不十分となり第１ランド部３ａ及び第１電子素子４の電極を的確に接続することができないおそれがある。

上記第１接続工程における処理時間としては、第１ランド部３ａ及び第１電子素子４の電極を的確に接続できる限り特に限定されるものではなく、例えば２秒以上３０秒以下とすることができる。

図４に示すように、当該電子部品の製造方法では、上記第１接続工程後における錫めっき層５の外面に、錫合金によって形成される１又は複数の第１領域１２及び合金化していない錫によって形成される１又は複数の第２領域１３が形成されることが好ましい。つまり、当該電子部品の製造方法では、上記第１接続工程による熱処理によって、錫めっき層５の外面の一部に１又は複数の第１領域１２が形成することが好ましい。また、上記第１接続工程後における錫めっき層５の外面には、第２領域１３中に複数の第１領域１２が点在する海島構造が形成されることが好ましい。さらに、複数の第１領域１２は、第２領域１３中に略等密度で配置されることが好ましい。当該電子部品の製造方法は、上記第１接続工程後における錫めっき層５の外面に、錫合金によって形成される第１領域１２及び合金化していない錫によって形成される第２領域１３がそれぞれ適度に形成されることで、錫めっき層５と他の電子素子とをより安定的に電気的に接続することができる。

錫めっき層５の外面における１又は複数の第１領域１２の合計占有面積率の上限としては、８０％が好ましく、７０％がより好ましい。一方、錫めっき層５の外面における１又は複数の第１領域１２の合計占有面積率の下限としては、２％が好ましく、１０％がより好ましい。上記合計占有面積率が上記上限を超えると、他の電子素子の電極との接合に用いられるろう材の形成量が不十分となり、他の電子素子との所望の接合強度が得られないおそれがある。逆に、上記合計占有面積率が上記下限に満たないと、他の電子素子の電極との接合時に形成されるろう材の量が多くなることで隣接する電極１１間で短絡を生じるおそれがある。また、当該電子部品の製造方法では、全ての錫めっき層５の外面における１又は複数の第１領域１２の合計占有面積率が上記範囲内であることが好ましい。なお、「錫めっき層の外面における１又は複数の第１領域の合計占有面積率」とは、エネルギー分散型Ｘ線（ＥＤＸ）分析装置を用いて測定される値をいう。

錫めっき層５の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域１２の占有面積率の上限としては９０％が好ましく、８０％がより好ましく、７０％がさらに好ましい。上記占有面積率が上記上限を超えると、上記単位面積中の第２領域１３の占有面積が不十分となることで、他の電子素子の電極との接合強度が部分的に不十分となり、十分に安定した合金接合ができないおそれがある。一方、上記占有面積率の下限としては、０．１％が好ましく、１％がより好ましい。上記占有面積率が上記下限に満たないと、他の電子素子の電極との接合時に形成されるろう材の量が部分的に過剰となることで隣接する電極１１間で短絡を生じるおそれがある。また、当該電子部品の製造方法では、錫めっき層５の外面に設定可能な全ての上記単位面積において最大面積を有する１つの第１領域１２の占有面積率が上記範囲内であることが好ましい。なお、「錫めっき層の外面の３００μｍ^２の単位面積」は、対向する２辺が電極の長手方向及び幅方向と平行に延びる矩形領域によって設定することができる。より具体的には、「錫めっき層の外面の３００μｍ^２の単位面積」は、対向する２辺が電極の長手方向及び幅方向と平行に延びる正方形領域によって設定することが可能であり、電極の幅が不足してこの正方形領域を設定することができない場合には、一対の短辺の長さが電極の幅方向長さと等しい長方形領域によって設定することが可能である。また、「錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率」とは、エネルギー分散型Ｘ線（ＥＤＸ）分析装置を用いて測定される値をいう。

第２領域１３は、図５に示すように、錫めっき層５の外面からベースフィルム２側に向けて一定の厚さを有している。第２領域１３の厚さは、均一であってもよいが、一般的には部分毎に不均一である。

錫めっき層５の外面からの１又は複数の第２領域１３の平均厚さ（錫めっき層５の外面に設けられる全ての第２領域１３の厚さの平均値）の上限としては、０．４μｍが好ましく、０．３μｍがより好ましい。上記平均厚さが上記上限を超えると、他の電子素子の電極との接合時に形成されるろう材の量が多くなることで隣接する電極１１間で短絡を生じるおそれがある。一方、上記平均厚さの下限としては、０．０５μｍが好ましく、０．１０μｍがより好ましい。上記平均厚さが上記下限より小さいと、他の電子素子との接合に用いられるろう材の形成量が不十分となり、電子部品との所望の接合強度を得られないおそれがある。

（熱処理工程）
上記熱処理工程では、例えばウィスカの生成を抑制するために熱処理を行う。上記熱処理工程の熱処理温度の上限は、上記第１接続工程におけるリフローピーク温度以下であることが好ましい。ウィスカの生成を抑制するために行う熱処理工程の熱処理温度としては例えば１００℃以上１４０℃以下とすることができる。また、この熱処理工程の熱処理時間としては、１時間以上３時間以下とすることができる。

［第二実施形態］
次に、図６を参照して、図１の電子部品の電極１１と他の電子素子（以下、「第２電子素子２１」ともいう）の電極２３とが接合された電子部品の製造方法について説明する。

図７に示すように、当該電子部品の製造方法は、第２ランド部３ｂの外面に錫めっき層５を積層する錫めっき層積層工程と、上記錫めっき層積層工程後に、第１ランド部３ａ及び第１電子素子４をリフロー半田付けする第１接続工程と、上記第１接続工程後に錫めっき層５及び第２電子素子２１の電極２３を共晶結合する第２接続工程とを備える。また、当該電子部品の製造方法は、上記錫めっき層積層工程よりも前に、ベースフィルム２を用意する工程（ベースフィルム用意工程）と、ベースフィルム２の表面に導電パターン３を積層する工程（導電パターン積層工程）と、ベースフィルム２の導電パターン３が積層された面側にカバーレイ６を積層する工程（カバーレイ積層工程）とをさらに備えていてもよい。加えて、当該電子部品の製造方法は、上記錫めっき層積層工程後に、プリント配線板１を熱処理する工程（熱処理工程）を備えていてもよい。なお、当該電子部品の製造方法は、上記第２接続工程を備える以外、第一実施形態における当該電子部品の製造方法と同様の手順で行うことができる。そのため、以下では、上記第２接続工程についてのみ説明する。

まず、上記第２接続工程を説明するに当たり、上記第２接続工程で接続される第２電子素子２１について説明する。

（電子素子）
第２電子素子２１は、例えばＩＣチップ等の半導体チップである。第２電子素子２１は、本体２２と、本体２２に積層される電極２３とを備える。電極２３は、プリント配線板１の電極１１と外面同士が突き合わせられるように、プリント配線板１の電極１１と平面視略同一形状かつ同一間隔で配設されている。電極２３の主成分としては、例えば金、銀、錫、ニッケル等の金属が挙げられ、中でもプリント配線板１の電極１１とＡｕ−Ｓｎ共晶接合により容易かつ確実に接合可能な金が好ましい。なお、プリント配線板１の電極１１とＡｕ−Ｓｎ共晶接合可能な電子部品２１の電極２３の構成として、例えば電極本体の外面に金めっき層が積層された構成を採用することも可能である。

（第２接続工程）
上記第２接続工程では、図８に示すように、プリント配線板１の電極１１及び第２電子素子２１の電極２３の外面同士を対向させた状態で、プリント配線板１を電子部品２１と熱プレスする。上記第２接続工程によって、プリント配線板１の錫めっき層５及び第２電子素子２１の電極２３の外面側の一部が溶融し、例えばＡｕ−Ｓｎ共晶接合によって電極同士が合金で接合される。これにより、図６に示すように、例えばＡｕ−Ｓｎ共晶合金によって形成され、プリント配線板１の電極１１及び第２電子素子２１の電極２３を接合する接合部３２を有する電子部品が製造される。

〔接合部〕
接合部３２は、例えばＡｕ−Ｓｎ共晶合金を含む。接合部３２は、プリント配線板１の第２ランド部３ｂ及び第２電子素子２１の電極２３を接続する。接合部３２は、第２ランド部３ｂの厚さ方向基端側から先端側に向けて、かつ第２電子素子２１の電極２３の厚さ方向基端側から先端側に向けて徐々に拡幅しており、第２ランド部３ｂ及び電極２３の中間位置で幅が最も大きくなっている。接合部３２がＡｕ−Ｓｎ共晶合金を含む場合、接合部３２におけるＡｕの含有量の下限としては、５０質量％が好ましく、６０質量％がより好ましい。一方、接合部３２におけるＡｕの含有量の上限としては、９５質量％が好ましく、９３質量％がより好ましい。また、接合部３２がＡｕ−Ｓｎ共晶合金を含む場合、接合部３２におけるＳｎの含有量の下限としては、５質量％が好ましく、７質量％がより好ましい。一方、接合部３２におけるＳｎの含有量の上限としては、５０質量％が好ましく、４０質量％がより好ましい。

プリント配線板１の電極１１及び第２電子素子２１の電極２３が共晶結合される場合、上述の熱プレス時に第２電子素子２１の電極２３の外面側の一部が溶融し、この外面側に含まれるＡｕが錫めっき層５に含まれるＳｎと共晶合金を形成する。これにより、第２電子素子２１の電極２３の外面は厚さ方向先端側に向かって凸なアーチ状に形成される。さらに、当該電子部品の製造方法では、上述の熱プレス時にプリント配線板１の第２ランド部３ｂの外面側の一部が溶融し、第２ランド部３ｂの外面が厚さ方向先端側に向かって凸なアーチ状に形成される。

上記第２接続工程における熱プレス温度の下限としては、２５０℃が好ましく、２７０℃がより好ましい。一方、上記熱プレス温度の上限としては、５００℃が好ましく、４７０℃がより好ましい。上記熱プレス温度が上記下限に満たないと、電極同士の接合強度が不十分となるおそれがある。逆に、上記熱プレス温度が上記上限を超えると、上記熱プレス温度が不要に高くなり、電子部品が劣化するおそれがある。

上記第２接続工程における圧力の下限としては、２ＭＰａＧが好ましく、５ＭＰａＧがより好ましい。一方、上記圧力の上限としては、５０ＭＰａＧが好ましく、３０ＭＰａＧがより好ましい。上記圧力が上記下限に満たないと、電極同士の接合強度が不十分となるおそれがある。逆に、上記圧力が上記上限を超えると、電子部品が劣化するおそれがある。

上記第２接続工程における熱プレス時間の下限としては、０．２秒が好ましく、０．４秒がより好ましい。一方、上記熱プレス時間の上限としては、２０秒が好ましく、１０秒がより好ましい。上記熱プレス時間が上記下限に満たないと、電極同士の接合強度が不十分となるおそれがある。逆に、上記熱プレス時間が上記上限を超えると、電子部品の生産効率が低下するおそれや電子部品が劣化するおそれがある。

当該電子部品の製造方法は、上記第１接続工程後に錫めっき層５及び第２電子素子２１の電極２３を共晶接合する第２接続工程をさらに備えるので、プリント配線板１の電極１１と第２電子素子２１の電極２３とを容易かつ確実に接合することができる。

［その他の実施形態］
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記実施形態の構成に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

例えば当該電子部品の製造方法では、上記第１接続工程後に錫めっき層の外面に必ずしも上述の１又は複数の第１領域が形成されなくてもよい。

上記プリント配線板は、必ずしも可撓性を有するフレキシブルプリント配線板でなくてもよい。上記プリント配線板は、例えばベースフィルムの主成分として、紙フェノール、紙エポキシ、ガラスコンポジット、ガラスエポキシ、ガラス基材等の硬質材を用いたリジッドプリント配線板であってもよい。

上記錫めっき層は、第２ランド部の外面に積層される限り、必ずしも第２ランド部のベースフィルムと積層される側の面以外の全面に積層される必要はない。

上記熱処理工程は、ウィスカの生成を抑制するために行われる必要はない。また、上記熱処理工程は、複数回行われてもよく、例えばウィスカの生成を抑制するための第１熱処理工程、及びその他の目的で行われる第２熱処理工程を有していてもよい。さらに、上記熱処理工程は、上述の上記錫めっき層積層工程後に行われる限り、上記第１接続工程前に行われてもよく、第１接続工程後に行われてもよい。加えて、当該電子部品の製造方法は、上記錫めっき層積層工程前に、他の熱処理工程を有していてもよい。

上記第２接続工程で接続される電子素子は、上記プリント配線板の電極と電気的に接続される他の電極を有する限り、その具体的構成は上述の実施形態の構成に限定されるものではない。

以下、実施例によって本発明をさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。

［Ｎｏ．１］
（電子部品）
ポリイミドを主成分とする平均厚さ２５μｍのベースフィルムを用意し、このベースフィルムの表面に複数の第１ランド部及び複数の第２ランド部を有する銅箔製の導電パターンを積層した。上記複数の第２ランド部は、平均幅２５μｍの平面視直線状であり、隣接する第２ランド部の平均間隔を２５μｍとして並列に形成した。続いて、この第２ランド部の外面に無電解錫めっきを施すことで錫めっき層を積層し（錫めっき層積層工程）、プリント配線板を製造した。この錫めっき層は、第２ランド部のベースフィルムとの積層面以外の全面に積層した。さらに、このプリント配線板の第１ランド部と電子素子とをリフロー半田付けによって接続することで（リフロー半田付け工程）、Ｎｏ．１の電子部品を製造した。この電子部品の錫めっき層の外面には、図４に示すように、錫−銅合金によって形成される複数の第１領域及び合金化していない錫によって形成される１つの第２領域が形成されており、複数の第１領域が第２領域中に点在する海島構造が形成されていた。また、複数の第１領域は第２領域中に略等密度で配置されていた。Ｎｏ．１の電子部品の錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ、リフロー条件及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率を表１に示す。なお、錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率は以下の測定方法によって測定した。

＜錫めっき層の平均厚さ＞
錫めっき層の平均厚さは、蛍光Ｘ線分析装置（株式会社日立ハイテクサイエンス製の「ＳＦＴ９３００」を用いて測定した。

＜錫めっき層の外面からの第２領域の平均厚さ＞
錫めっき層の外面からの第２領域の平均厚さは、電解式膜厚計（株式会社電測製の「ＧＣＴ−３１１」）を用いて測定した。

＜錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率＞
エネルギー分散型Ｘ線（ＥＤＸ）分析装置（ＢＲＵＫＥＲ社製の「ＱＵＡＮＴＡＸ ＦｌａｔＱＵＡＤ」）を用いて、錫めっき層の外面について倍率５０００倍で撮像したうえ、対向する２辺が第２ランド部の長手方向及び幅方と平行に延びる３００μｍ^２の正方形領域を設定し、この正方形領域内における最大面積を有する１つの第１領域の占有面積率を測定した。

［Ｎｏ．２］
第２ランド部の外面への錫めっき層の積層後、かつリフロー半田付けの前に表１の条件でウィスカの生成を抑制するための熱処理を行った（熱処理工程）以外はＮｏ．１と同様の手順でＮｏ．２の電子部品を製造した。得られた電子部品の錫めっき層の外面には、錫−銅合金によって形成される複数の第１領域及び合金化していない錫によって形成される１つの第２領域が形成されており、複数の第１領域が第２領域中に点在する海島構造が形成されていた。また、複数の第１領域は第２領域中に略等密度で配置されていた。Ｎｏ．２の電子部品の錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ、ウィスカの生成を抑制するための熱処理条件、リフロー条件及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率を表１に示す。

［Ｎｏ．３］
リフロー半田付け回数を変えた以外はＮｏ．２と同様の手順でＮｏ．３の電子部品を製造した。得られた電子部品の錫めっき層の外面には、錫−銅合金によって形成される複数の第１領域及び合金化していない錫によって形成される１つの第２領域が形成されており、複数の第１領域が第２領域中に点在する海島構造が形成されていた。また、複数の第１領域は第２領域中に略等密度で配置されていた。Ｎｏ．３の電子部品の錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ、ウィスカの生成を抑制するための熱処理条件、リフロー条件及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率を表１に示す。

［Ｎｏ．４］
リフロー半田付け回数を変えた以外はＮｏ．２と同様の手順でＮｏ．４の電子部品を製造した。得られた電子部品の錫めっき層の外面には、錫−銅合金によって形成される複数の第１領域及び合金化していない錫によって形成される１つの第２領域が形成されており、複数の第１領域が第２領域中に点在する海島構造が形成されていた。また、複数の第１領域は第２領域中に略等密度で配置されていた。Ｎｏ．４の電子部品の錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ、ウィスカの生成を抑制するための熱処理条件、リフロー条件及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率を表１に示す。

［Ｎｏ．５］
リフロー半田付け回数を変えた以外はＮｏ．２と同様の手順でＮｏ．５の電子部品を製造した。得られた電子部品の錫めっき層の外面には、錫−銅合金によって形成される複数の第１領域及び合金化していない錫によって形成される１つの第２領域が設けられており、複数の第１領域が第２領域中に点在する海島構造が形成されていた。また、複数の第１領域は第２領域中に略等密度で配置されていた。Ｎｏ．５の電子部品の錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ、ウィスカの生成を抑制するための熱処理条件、リフロー条件及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率を表１に示す。

［Ｎｏ．６］
Ｎｏ．２と同様の手順でＮｏ．６の電子部品を製造した。得られた電子部品の錫めっき層の外面の全面には、錫−銅合金からなる第１領域が形成されており、上述の第２領域は全く形成されていなかった。Ｎｏ．６の電子部品の錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ、ウィスカの生成を抑制するための熱処理条件、リフロー条件及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率を表１に示す。

［Ｎｏ．７］
リフロー半田付け温度を変えた以外はＮｏ．２と同様の手順でＮｏ．７の電子部品を製造した。得られた電子部品の錫めっき層の外面には、錫−銅合金によって形成される１つの第１領域及び合金化していない錫によって形成される複数の第２領域が形成されており、複数の第２領域が第１領域中に点在する海島構造が形成されていた。Ｎｏ．７の電子部品の錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ、ウィスカの生成を抑制するための熱処理条件、リフロー条件及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率を表１に示す。

［Ｎｏ．８］
リフロー半田付け回数を変えた以外はＮｏ．７と同様の手順でＮｏ．８の電子部品を製造した。得られた電子部品の錫めっき層の外面の全面には、錫−銅合金からなる第１領域が形成されており、上述の第２領域は全く形成されていなかった。Ｎｏ．８の電子部品の錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ、ウィスカの生成を抑制するための熱処理条件、リフロー条件及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率を表１に示す。

［Ｎｏ．９］
Ｎｏ．７と同様の手順でＮｏ．９の電子部品を製造した。得られた電子部品の錫めっき層の外面には、図９に示すように、錫−銅合金によって形成される１つの第１領域４１及び合金化していない錫によって形成される複数の第２領域４２が形成されており、複数の第２領域４２が第１領域４１中に点在する海島構造が形成されていた。また、複数の第２領域４２は偏在しており、錫めっき層の外面には部分的に第２領域４２の占有面積率の低い部分が形成されていた。Ｎｏ．９の電子部品の錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ、ウィスカの生成を抑制するための熱処理条件、リフロー条件及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率を表１に示す。

［Ｎｏ．１０］
リフロー半田付け回数を変えた以外はＮｏ．９と同様の手順でＮｏ．１０の電子部品を製造した。得られた電子部品の錫めっき層の外面には、Ｎｏ．９と同様、錫−銅合金によって形成される１つの第１領域及び合金化していない錫によって形成される複数の第２領域が形成されており、複数の第２領域が第１領域中に点在する海島構造が形成されていた。また、複数の第２領域は偏在しており、錫めっき層の外面には部分的に第２領域の占有面積率の低い部分が形成されていた。Ｎｏ．１０の電子部品の錫めっき層の平均厚さ、錫めっき層の外面からの第２領域の平均厚さ、ウィスカの生成を抑制するための熱処理条件、リフロー条件及び錫めっき層の外面の３００μｍ^２の単位面積における最大面積を有する１つの第１領域の占有面積率を表１に示す。

［品質評価］
（試験材）
シリコンを主成分とする平均厚さ２００μｍの基板の表面に、平均厚さ３０μｍ、かつ平均幅２５μｍの平面視直線状の金箔製の電極を平均幅２５μｍで並列に積層し、電子素子を模した試験材を製造した。

Ｎｏ．１〜Ｎｏ．１０の電子部品の第２ランド部及び錫めっき層によって形成される電極及び上記試験材の電極を対向させ、プレス温度４００℃、圧力２０ＭＰａＧ、プレス時間５秒の条件で熱プレスすることでＮｏ．１〜Ｎｏ．１０の電子部品の電極と上記試験材の電極とを接続した（第２接続工程）。

＜共晶結合の有無＞
Ｎｏ．１〜Ｎｏ．１０について、プリント配線板及び上記試験材の電極同士の対向方向と平行な接合部の任意の１０箇所の断面を、エネルギー分散型Ｘ線（ＥＤＸ）分析装置（ＢＲＵＫＥＲ社製の「ＱＵＡＮＴＡＸ ＦｌａｔＱＵＡＤ」）を用いて倍率５０００倍で撮像し、Ａｕ−Ｓｎ共晶結合の有無を観察し、以下の基準で評価した。この評価結果を表２に示す。なお、表２では１０箇所の測定断面のうち、評価Ａであった個数（断面数）、及び評価Ｂであった個数（断面数）を記載している。
Ａ：Ａｕ−Ｓｎ共晶結合が形成されている。
Ｂ：Ａｕ−Ｓｎ共晶結合が形成されていない。

［評価結果］
表２に示すように、錫めっき層の平均厚さが０．６μｍ以上で、かつ第１接続工程におけるリフローピーク温度が２７０℃以下であるＮｏ．１〜Ｎｏ．５の電子部品は、錫めっき層の外面において複数の第１領域が第２領域中に略等密度で配置されており、かつ錫めっき層の外面からの第２領域の平均厚さが０．４μｍ以下であり、プリント配線板の電極及び試験材の電極が共晶接合されている。これにより、錫めっき層の平均厚さ及び第１接続工程におけるリフローピーク温度が適切に制御される場合、第１接続工程の回数や、この第１接続工程におけるリフローピーク温度以下の熱処理工程の有無に関わらず、プリント配線板の電極及び試験材の電極が共晶接合することが分かる。

これに対し、Ｎｏ．６の電子部品は、錫めっき層の平均厚さが小さ過ぎるため、第１接続工程におけるリフローピーク温度が２６０℃であっても、錫めっき層の外面の全面が合金化している。また、Ｎｏ．７、Ｎｏ．８の電子部品は、第１接続工程におけるリフローピーク温度が２８０℃と高過ぎるため、錫めっき層の平均厚さが１．０μｍであっても、錫めっき層の外面のほぼ全面が合金化している。その結果、Ｎｏ．６及びＮｏ．７、Ｎｏ．８の電子部品は、プリント配線板の電極及び試験材の電極が共晶接合していない。

さらに、Ｎｏ．９及びＮｏ．１０の電子部品は、第１接続工程におけるリフローピーク温度が２８０℃と高過ぎるため、錫めっき層の平均厚さを１．５μｍと比較的大きくしても、錫めっき層の外面において第２領域が散点的に偏在している。その結果、Ｎｏ．９及びＮｏ．１０の電子部品は、プリント配線板の電極と試験材の電極とが十分に共晶接合していない。

以上のように、本発明に係る電子部品の製造方法は、プリント配線板の錫めっき層と電子素子の電極との接合強度を十分に高めることができるので、プリント配線板にＩＣチップが実装するのに適している。

１ プリント配線板
２ ベースフィルム
３ 導電パターン
３ａ 第１ランド部
３ｂ 第２ランド部
４ 第１電子素子
５ 錫めっき層
６ カバーレイ
７ 半田層
１１ 電極
１２，４１ 第１領域
１３，４２ 第２領域
２１ 第２電子素子
２２ 本体
２３ 電極
３２ 接合部

Claims (5)

1. 絶縁性を有するベースフィルムと、このベースフィルムに積層され、第１ランド部及び第２ランド部を有する導電パターンとを有するプリント配線板と、上記第１ランド部に電気的に接続される電子素子とを備える電子部品の製造方法であって、
   上記第２ランド部の外面に錫めっき層を積層する錫めっき層積層工程と、
   上記錫めっき層積層工程後に、上記第１ランド部及び上記電子素子をリフロー半田付けする第１接続工程と
   を備え、
   上記錫めっき層の平均厚さが０．６μｍ以上であり、
   上記第１接続工程におけるリフローピーク温度が２７０℃以下である電子部品の製造方法。
2. 上記第１接続工程後における上記錫めっき層の外面に、錫合金によって形成される１又は複数の第１領域及び合金化していない錫によって形成される１又は複数の第２領域が形成される請求項１に記載の電子部品の製造方法。
3. 上記錫めっき層の外面からの上記１又は複数の第２領域の平均厚さが０．４μｍ以下である請求項２に記載の電子部品の製造方法。
4. 上記導電パターンの主成分が銅である請求項１、請求項２又は請求項３に記載の電子部品の製造方法。
5. 上記第１接続工程後に上記錫めっき層及び他の電子素子の電極を共晶接合する第２接続工程をさらに備える請求項１から請求項４のいずれか１項に記載の電子部品の製造方法。

Images