JP2019087589A - 薄膜抵抗素子の製造方法および薄膜抵抗素子 - Google Patents

Abstract

【課題】電極と抵抗体の位置ずれを解消して、より小型化した薄膜抵抗素子の製造方法を提供する。【解決手段】薄膜抵抗素子の薄膜抵抗の形成工程において抵抗体パターンマスクのアライメントの位置ずれがないので、表面電極１３ａ，１３ｂの辺部にアライメントの位置ずれを考慮したマージンを設ける必要がない。その結果、表面電極１３ａ，１３ｂとその下層部分に対応する下地抵抗体層１２ｃ，１２ｄとが形状および面積においてほぼ同一となり、下地抵抗体層の４つの辺部分が表面電極１３ａ，１３ｂから露出しない。【選択図】図２

Description

本発明は、例えば薄膜チップ型抵抗器等の薄膜抵抗素子およびその製造方法に関する。

薄膜抵抗素子（薄膜チップ型抵抗器）は、例えばニッケル（Ｎｉ）とクロム（Ｃｒ）等の金属をセラミック基板上にスパッタリングまたは真空蒸着により着膜して合金化し、さらに、フォトリソグラフィ等により所定形状に加工してなる抵抗器である。このような抵抗器は、高精度のチップ抵抗器として電子機器等において広く使用されている。

薄膜抵抗の製造方法として、例えば特許文献１は、レーザートリミングにより抵抗値を変化させる際、マスク作成時の位置決め誤差、抵抗パターン作成時の位置決め誤差等があっても、トリミング用抵抗の抵抗長を長くしたり、あるいは抵抗の面積を広くしなくても目的とする抵抗幅Ｗを少ない誤差で実現する微細薄膜抵抗の作成方法を開示している。特許文献１では、この方法により、抵抗の最小幅を維持してトップハット型のレーザトリミング用抵抗において必要とする抵抗値を得ている。

また、特許文献２は、メタルマスクを使用して溶射法により基板上に抵抗体を形成する際、そのメタルマスクの開口部周囲で滲みが生じる従来の技術に鑑みて、基板上の抵抗体形成予定領域のうち所定のシート抵抗値に対応した形状と配置で開口部を形成した複数枚のメタルマスクを順次使用して、基板上に多種類のシート抵抗値を有する複数の抵抗体を溶射法により形成する方法を開示している。

特開平８−３１６２３号公報（特許第３５２４５８７号公報） 特開昭５８−１２３７０１号公報

薄膜抵抗をスパッタにより形成した後、フォトリソ工程でパターニングする際にマスクずれが発生しやすいことが、従来より知られている。そこで、多数個取り基板に、薄膜形成により抵抗素子を形成する場合、露光マスクの位置ずれを考慮して、設計予定素子のサイズよりも幅、長さにおいて一定のゆとり領域（マージン）を持たせた設計方法が提案されている。例えば、上記の特許文献２は、レジスト膜に対するメタルマスクの合わせずれを考慮して、開口部の大きさを抵抗体形成予定領域よりも大きくする方法を採用している。

ここで、従来の薄膜抵抗素子の製造方法で発生するマスクずれについて説明する。図７は、従来の薄膜抵抗素子の製造工程を示す断面図である。図７（ａ）は、絶縁基板であるアルミナ基板１０１の上面に抵抗体１０２と電極１０３を成膜し、その上にフォトレジスト１０４を塗布してなる基板１００に対して、電極パターンマスク１０５を用いて紫外線を照射し、露光する工程である。続いて、図７（ｂ）に示す現像処理によるレジストのパターニング、図７（ｃ）に示すエッチングによる電極形成の後、図７（ｄ）に示すようにレジストを除去して洗浄する。そして、レジストが除去された基板上に、図７（ｅ）に示すようにレジスト１０７を塗布する。

次に、図７（ｆ）に示す工程において、上記のようにレジストが塗布された基板に対して抵抗体パターンマスク１０９を用いて紫外線を照射し、露光する。その後、図７（ｇ）〜（ｉ）に示す現像、抵抗体エッチング、レジストの除去により薄膜抵抗素子１１５を得る。このような製造工程のうち、図７（ｆ）に示す抵抗体のパターニング工程において、抵抗体パターンマスク１０９のアライメント位置精度に応じた露光部分１１０ａ〜１１０ｃの位置ずれが生じる。その結果、図７（ｉ）示すように長手方向両端部の電極パターン１０３ａ，１０３ｂと抵抗体パターン１１２とに位置ずれが生じる。

近年において素子の超小型化が要求され、さらには、超高抵抗値あるいは超低抵抗値の要求を満たす受動部品が求められていることから、薄膜抵抗素子においても、必要な抵抗体を限られた設計面積内に確保しなければならない。そのため、上記のような位置ずれを考慮して設計予定素子のサイズよりも幅、長さにゆとり（マージン）を持たせることは、素子設計に大きな負荷となる。

すなわち、薄膜抵抗素子において抵抗体の面積を限られた範囲内で最大限に確保しようとすると、電極面積が充分に確保できなくなり、チェック端子による抵抗値の検査が困難になるなど、自由度のきかない設計困難な状況となるだけでなく、さらなる小型化の要求に応えることができない。

本発明は、上述した課題に鑑みてなされたものであり、その目的とするところは、薄膜抵抗素子（薄膜チップ型抵抗器）の薄膜抵抗の形成工程において電極と抵抗体の位置ずれを解消して、より小型化した薄膜抵抗素子の製造方法を提供することである。

上記の目的を達成し、上述した課題を解決する一手段として以下の構成を備える。すなわち、本発明の薄膜抵抗素子の製造方法は、絶縁基板上に抵抗膜を薄膜形成し、該抵抗膜の上面に電極膜を形成した後、該電極膜の上面にフォトレジスト膜を形成する着膜工程と、上記電極膜より一対の電極を形成する電極膜パターニング工程と、上記抵抗膜より所定の抵抗体パターンを形成する抵抗膜パターニング工程とを備え、上記電極膜パターニング工程において、所定部分が半透過光膜からなるフォトマスクを用いて上記フォトレジスト膜を露光することを特徴とする。

例えば、上記抵抗膜のうち前記半透過光膜に対応した部分に上記抵抗体パターンが形成されることを特徴とする。また、例えば、上記抵抗膜パターニング工程において、上記フォトレジスト膜のうち上記抵抗体パターンに対応するフォトレジスト膜をＯ₂アッシングで除去することを特徴とする。

また、本発明の薄膜抵抗素子は、絶縁基板上に薄膜形成した抵抗膜をパターニングして形成された抵抗体パターンと、上記抵抗膜の上面に積層して形成した電極膜をパターニングして形成された一対の電極とを備え、上記抵抗体パターンのうち上記一対の電極それぞれの下層に位置する下地抵抗体層は、上記積層方向から見たときに所定部位を除いて該一対の電極から露出していないことを特徴とする。

例えば、上記所定部位は、上記下地抵抗体層が、上記抵抗体パターンのうち上記一対の電極間に延伸するパターンの最端部と接続する部位であることを特徴とする。また、例えば、上記一対の電極それぞれと上記下地抵抗体層は、平面形状および面積がほぼ同一であることを特徴とする。

本発明によれば、薄膜抵抗素子の表面電極の辺部に、抵抗体パターンマスクのアライメントの位置ずれを考慮したアライメントマージンを設ける必要がなくなり、抵抗素子における抵抗体領域と電極面積の設計の自由度を向上できる。

本発明の実施の形態例に係る薄膜抵抗素子の製造工程を時系列で示すフローチャートである。 図１の工程に対応したチップ型抵抗器を長手方向の中心線に沿って切断したときの断面図である。 本実施の形態例に係るチップ型抵抗器における電極層と抵抗層との関係を説明する図であり、（ａ）は表面電極の４辺部にアライメントマージンを設けた様子を示し、（ｂ）はアライメントマージンを設けないときの様子であり、（ｃ）は、下地抵抗体層の辺部分が電極から露出していない様子を示す平面図である。 本実施の形態例に係るチップ型抵抗器の製造方法により奏される技術的な効果のうち、第１の技術的効果を示す平面図である。 本実施の形態例に係るチップ型抵抗器の製造方法により奏される技術的な効果のうち、第２の技術的効果を示す平面図である。 本実施の形態例に係るチップ型抵抗器の製造方法により奏される技術的な効果のうち、第３の技術的効果を示す平面図である。 従来の薄膜抵抗素子の製造工程を示す断面図である。

以下、本発明に係る実施の形態例について添付図面を参照して詳細に説明する。図１は、本発明の実施の形態例に係る薄膜抵抗素子（以下、単にチップ型抵抗器ともいう。）の製造工程を時系列で示すフローチャートである。また、図２は、図１に示す工程に対応したチップ型抵抗器を長手方向の中心線に沿って切断したときの断面図である。

図１のステップＳ１１において、図２（ａ）に示すように、例えば、アルミナ材からなる絶縁基板１１の上面全体に、スパッタリングを用いてニッケル−クロム（Ｎｉ−Ｃｒ）系合金等からなる抵抗体層１２と、銅（Ｃｕ）等の金属からなる電極層１３を薄膜形成（着膜）する。続くステップＳ１３では、電極層１３の上面にフォトレジスト１４を塗布して基板１０を作製する。

ステップＳ１５において、図２（ａ）に示すように、フォトマスク１５をフォトレジスト１４に密着し、不図示の光源から紫外線を照射して露光する。そして、現像処理によってレジストのパターニングを行う。フォトマスク１５は、後述するエッチングパターン等に対応させた複数の光透過率を有する。すなわち、図２（ａ）に示すようにフォトマスク１５は、中間露光を行う半透過光膜１８を有し、さらに、露光を行うための透過膜１６と、未露光部分を形成するための遮光膜１７で構成されている。半透過光膜１８は、例えば酸化クロム、モリブデンーシリコン合金等からなり、遮光膜１７は、例えばクロム等からなる。

このようにフォトマスク１５は、複数の異なる光透過率を有するので、図２（ａ）において太線２１で示すようにフォトレジスト１４の露光量に差が生じる。また、現像後のフォトレジスト１４は、図２（ｂ）に示すように、未露光部分１４ｃ，１４ｄはそのまま残るが、半透過光膜１８に対応する部分１４ａ，１４ｂが露光量に応じた厚さで残り、透過膜１６に対応する部分は消失する。その結果、フォトレジスト１４に段差ができる。

ステップＳ１７では、図２（ｃ）に示すように、銅（Ｃｕ）等からなる電極層１３に対するエッチングにより、符号７３ａ〜７３ｃに対応する部位を溶解して所定形状の電極を形成し、洗浄する。続くステップＳ１９では、図２（ｄ）に示すように、抵抗体層１２のみのエッチングにより抵抗体パターン１２ａ，１２ｂを形成する。

ステップＳ２１において、Ｏ₂アッシングによりレジスト１４の膜厚の減少（膜減り）、あるいは剥離を行った後、洗浄する。図２（ｅ）は、Ｏ₂アッシング後の素子構造を示しており、図２（ｄ）のレジスト１４ｃ，１４ｄがＯ₂アッシングにより膜減りして、図２（ｅ）のレジスト１４ｅ，１４ｆとなり、図２（ｄ）のレジスト１４ａ，１４ｂがＯ₂アッシングで除去されたことが分かる。すなわち、Ｏ₂アッシングにより抵抗体パターン１２ａ，１２ｂの上部のレジストのみが除去されている。

なお、Ｏ₂アッシングとは、プラズマを照射することにより酸素がオゾンに変わり、そのオゾンが有機物を分解する仕組みを利用したドライエッチングの一種であり、本実施の形態例では、フォトレジストをプラズマで反応させて分解・除去している。

ステップＳ２３では、銅（Ｃｕ）エッチングにより、図２（ｅ）の電極層１３ｃ，１３ｄを除去し、チップ型抵抗器の表面電極となる電極層（ここでは、便宜上、符号１３ａ，１３ｂを付してある。）のみを残した後、洗浄して、抵抗体パターン１２ａ，１２ｂを露出する（図２（ｆ）参照）。その後、ステップＳ２５において、図２（ｇ）に示すように、図２（ｆ）のレジスト１４ｅ，１４ｆを除去する。

次に、図示は省略するがステップＳ２７において、表面電極間の抵抗値をもとにレーザビームにより抵抗体に切れ込み（トリミング溝）を入れることで、抵抗体の抵抗値を調整する。続くステップＳ２９では、図２（ｇ）の基板３０の抵抗体パターンと表面電極の一部を覆うように、例えば熱硬化性のエポキシ樹脂等の保護膜を形成する。そして、ステップＳ３１では、あらかじめ基板に設けた分割用の溝に沿って絶縁基板を分割し、続くステップＳ３３で端面電極を設けるための端面処理を行う。

より詳細には、上記のステップＳ３１，Ｓ３３において、基板に設けた一次分割用の溝を分割ラインとして短冊状に分割し（レーザースクライブ等）、分割した基板を積み重ねる。そして、積み重ねた基板の両側面部に金属材料をスパッタリングにより着膜して端面電極を形成する。また、端面電極を形成した基板を二次分割用の溝にしたがって個片に分割することで、薄膜チップ型抵抗器を得る。なお、チップ型抵抗器のはんだ付け時の信頼性確保のため、端面電極と表面電極の一部を覆うようにめっき層（ニッケルおよび錫めっき等による外部電極）を形成してもよい。

次に、本実施の形態例に係るチップ型抵抗器における電極層と抵抗層との関係について説明する。上述したように、従来のチップ型抵抗器では抵抗体パターンマスクのアライメントの位置ずれを考慮して、例えば、図３（ａ）に示すように、抵抗体層３３ａのうち表面電極３２ａ，３２ｂの下層に位置する抵抗体層の面積が表面電極３２ａ，３２ｂよりも大きくなるように、表面電極３２ａ，３２ｂ各々の４辺部分においてアライメントマージン３５ａ，３５ｂ（図３（ａ）の斜線部分）を設けている。

これに対して、本実施の形態例に係るチップ型抵抗器では、上記のように抵抗体パターンマスクのアライメントの位置ずれが発生しない。そのため、図３（ｂ）に示すように、抵抗体層３３ｂのうち表面電極３２ａ，３２ｂの下層部分（下地抵抗体層とも呼ぶ。）において、表面電極３２ａ，３２ｂの４辺に対応する部位にアライメントマージンを設ける必要がない。その結果、表面電極３２ａ，３２ｂと下地抵抗体層は、それらを積層方向から見たときほぼ同一といえる形状となり、面積もほぼ同一となる。換言すれば、チップ型抵抗器の厚さ方向において、表面電極と下地抵抗体層の縁部が重なりあった状態で、ほぼ同じ位置にあり、下地抵抗層は表面電極の端部（辺部）から大きく露出していない。つまり、アライメントマージンが形成されることなく表面電極の下層に抵抗体層が形成される。

上述した下地抵抗層と表面電極との関係について、図２に示すチップ型抵抗器の断面図を参照して、より具体的に検証する。図２（ｇ）に示すように、基板３０において表面電極１３ａ，１３ｂと下地抵抗体層１２ｃ，１２ｄの電極間において対向する縁部１９ａ，１９ｂは、厚さ方向（積層方向）においてほぼ同一断面となって形成されている。図示しないがより正確には、表面電極１３ａ，１３ｂの縁部は、図２（ｇ）のような鋭角ではなく、エッチング液に晒されることにより緩やかな傾斜角を有している。

上記のように表面電極と下地抵抗体層は、形状および面積がほぼ同一となることから、図２（ｇ）において破線Ｆで囲んだ部位を積層方向から見たときの平面図である図３（ｃ）に示すように、下地抵抗体層１２ｄと、表面電極間に延伸する抵抗体パターン３１との接続部位Ｇを除いて、下地抵抗体層１２ｄの４つの辺部分２２〜２５は電極１３ｂから露出していないことが分かる。

次に、本実施の形態例に係るチップ型抵抗器の製造方法により奏される技術的な効果について説明する。最初に、第１の技術的な効果として、抵抗体領域の拡大効果について説明する。図４（ａ）は、表面電極４２ａ，４２ｂの辺部に抵抗体のアライメントマージン４５ａ，４５ｂ（図の斜線部分）を設けたチップ型抵抗器４０ａを平面図である。また、図４（ｂ）は、表面電極４２ａ，４２ｂの辺部に抵抗体のアライメントマージンを設けていないチップ型抵抗器４０ｂの平面図である。

図４（ａ）に示すように、チップ型抵抗器４０ａにおいて抵抗体パターンが形成された領域を抵抗体領域Ａとした場合、図４（ｂ）のチップ型抵抗器４０ｂの抵抗体領域Ｃでは、アライメントマージンを設けていない分の面積を増加できる。具体的には、チップ型抵抗器４０ｂの抵抗体領域Ｃ＝抵抗体領域Ａ＋抵抗体領域Ｂ１＋抵抗体領域Ｂ２となり、アライメントマージンを設けた場合に比べて抵抗体領域Ｂ１＋Ｂ２の領域分を増やすことができる。

例えば、図４に示すチップ型抵抗器のサイズが０．３ｍｍ×０．６ｍｍの場合、チップ型抵抗器４０ｂの抵抗体領域Ｃにおいて、抵抗体領域Ｂ１＋Ｂ２の増加分、すなわち、抵抗体領域Ａに対して１４．３％増やすことができる。このように、チップ型抵抗器において表面電極の辺部に抵抗体のアライメントマージンを設けないことで、抵抗体領域を拡大できるという技術的な効果が得られる。

次に、第２の技術的な効果としての電極面積の拡大効果について説明する。図５（ａ）は、図４（ａ）と同様、表面電極４２ａ，４２ｂの周辺に抵抗体のアライメントマージン４５ａ，４５ｂを設けたチップ型抵抗器４０ａの平面図である。一方、図５（ｂ）は、図５（ａ）において白抜き矢印で示すように表面電極４２ａ，４２ｂをＸ方向とＹ方向に拡大し、アライメントマージン４５ａ，４５ｂを設けた下層抵抗体層と同一サイズとなるように面積を拡大した表面電極５２ａ，５２ｂを備えるチップ型抵抗器４０ｃの平面図である。

このように、アライメントマージン４５ａ，４５ｂの最外辺部と同一になるまで表面電極の面積を拡大することで、チップ型抵抗器のサイズが０．３ｍｍ×０．６ｍｍの場合、図５（ｂ）の拡大後の表面電極５２ａ，５２ｂの領域は、図５（ａ）の拡大前の電極領域に対して４４．２％増やすことができる。このように電極領域を増やすことで、トリミングや抵抗値の測定時において測定用プローブの接触範囲が広がり、安定かつ正確な抵抗値測定が可能となる。

さらに、第３の技術的な効果として、抵抗体領域と電極面積の双方を拡大した場合に奏される効果について説明する。図６（ａ）は図４（ａ）と同様、表面電極４２ａ，４２ｂの辺部に抵抗体のアライメントマージン４５ａ，４５ｂを設けたチップ型抵抗器４０ａの平面図である。これに対して、図６（ｂ）は、図４（ｂ）と同様に表面電極４２ａ，４２ｂの辺部に抵抗体のアライメントマージンを設けず、それに相当する抵抗体領域の面積を増加するとともに、図中の白抜き矢印で示すように表面電極４２ａ，４２ｂのＸ方向（抵抗器の短手方向）の寸法を、アライメントマージン４５ａ，４５ｂのＸ方向の最外辺部と同一になるまで延ばして、表面電極６２ａ，６２ｂの面積を拡大した例を示している。

図６（ｂ）に示す例では、チップ型抵抗器４０ｄの抵抗体領域については、図４（ｂ）と同様、抵抗体領域Ｃ＝抵抗体領域Ａ＋抵抗体領域Ｂ１＋抵抗体領域Ｂ２となる。したがって、図６（ｂ）に示す例によれば、抵抗体領域と電極面積の双方を拡大した場合、アライメントマージンを設けた場合と比較して抵抗体領域Ｂ１＋Ｂ２の領域分の抵抗体面積を増加（１４．３％）でき、同時に、表面電極６２ａ，６２ｂの寸法延長による電極面積の増大（２５％）を実現できる。

なお、上記の実施の形態例では、０．３ｍｍ×０．６ｍｍサイズのチップ型抵抗器を例示したが、これに限定されず、他のサイズのチップ型抵抗器であってもよい。また、本発明を適用可能なチップ型抵抗器として、通常の短辺電極のチップ抵抗器のみならず、大電力に対応できる長辺電極のチップ抵抗器にも適用できる。

以上説明したように、本実施の形態例に係るチップ型抵抗器の製造方法では、半透過光膜を設けたフォトマスク（ハーフマスク）によるフォトレジスト膜の露光工程を設けることで、抵抗体パターンマスクのアライメントの位置ずれを回避できるので、表面電極の辺部に抵抗体層のアライメントマージンを確保する必要がない。これにより、抵抗器の上面の面積を最大限に利用して抵抗体有効領域の増加、あるいは電極領域の増加、あるいは抵抗体有効領域と電極領域の双方を増加できる。

また、電極パターンマスクと抵抗体パターンマスクといった２種類のマスクを使用せず、半透過光膜を含む複数の光透過率を有する１種類のフォトマスクによる１回の露光および１回の現像によって電極膜パターニングと抵抗膜パターニングを行える。すなわち、露光部位の形成と、中間露光部位の形成と、未露光部位の形成という異なる３段階の露光を１回の露光で実現できるので、レジストの塗布回数およびレジストの剥離回数を減らし、抵抗体層より所定の抵抗体パターンを形成するフォトリソプロセスの簡略化ができることと相俟って、チップ型抵抗素子の製造工程を大幅に短縮できる。

さらには、チップ型抵抗素子の製造工程の短縮、簡略化にともない、製造上の欠陥の発生リスクが減り、歩留まりを向上でき、同時に、工程作業時間としてのタクトタイムを短縮できる。

１０，３０ 基板
１１ 絶縁基板
１２，３３ａ，３３ｂ 抵抗体層
１２ａ，１２ｂ，３１ 抵抗体パターン
１２ｃ，１２ｄ 下地抵抗体層
１３，１３ｃ，１３ｄ 電極層
１３ａ，１３ｂ，３２ａ，３２ｂ，４２ａ，４２ｂ，５２ａ，５２ｂ，６２ａ，６２ｂ 表面電極
１４，１４ａ〜１４ｆ フォトレジスト
１５ フォトマスク
１６ 透過膜
１７ 遮光膜
１８ 半透過光膜
１９ａ，１９ｂ 縁部
２２〜２５ 下地抵抗体層の辺部分
３５ａ，３５ｂ，４５ａ，４５ｂ アライメントマージン
４０ａ〜４０ｄ チップ型抵抗器

Claims (6)

1. 絶縁基板上に抵抗膜を薄膜形成し、該抵抗膜の上面に電極膜を形成した後、該電極膜の上面にフォトレジスト膜を形成する着膜工程と、
   前記電極膜より一対の電極を形成する電極膜パターニング工程と、
   前記抵抗膜より所定の抵抗体パターンを形成する抵抗膜パターニング工程と、を備え、
   前記電極膜パターニング工程において、所定部分が半透過光膜からなるフォトマスクを用いて前記フォトレジスト膜を露光することを特徴とする薄膜抵抗素子の製造方法。
2. 前記抵抗膜のうち前記半透過光膜に対応した部分に前記抵抗体パターンが形成されることを特徴とする請求項１に記載の薄膜抵抗素子の製造方法。
3. 前記抵抗膜パターニング工程において、前記フォトレジスト膜のうち前記抵抗体パターンに対応するフォトレジスト膜をＯ₂アッシングで除去することを特徴とする請求項１に記載の薄膜抵抗素子の製造方法。
4. 絶縁基板上に薄膜形成した抵抗膜をパターニングして形成された抵抗体パターンと、
   前記抵抗膜の上面に積層して形成した電極膜をパターニングして形成された一対の電極と、
   を備え、
   前記抵抗体パターンのうち前記一対の電極それぞれの下層に位置する下地抵抗体層は、前記積層方向から見たときに所定部位を除いて該一対の電極から露出していないことを特徴とする薄膜抵抗素子。
5. 前記所定部位は、前記下地抵抗体層が、前記抵抗体パターンのうち前記一対の電極間に延伸するパターンの最端部と接続する部位であることを特徴とする請求項４に記載の薄膜抵抗素子。
6. 前記一対の電極それぞれと前記下地抵抗体層は、平面形状および面積がほぼ同一であることを特徴とする請求項４に記載の薄膜抵抗素子。