JP2019075423A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2019075423A JP2019075423A JP2017198936A JP2017198936A JP2019075423A JP 2019075423 A JP2019075423 A JP 2019075423A JP 2017198936 A JP2017198936 A JP 2017198936A JP 2017198936 A JP2017198936 A JP 2017198936A JP 2019075423 A JP2019075423 A JP 2019075423A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor chip
- tsv
- semiconductor
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】熱エネルギーを効率良く排熱すること。【解決手段】複数の外形形状の異なる半導体チップを備える半導体装置であって、複数の半導体チップが垂直方向に重なりあう面へ第一の貫通TSVを設置し、複数の半導体チップが垂直方向に重ならない面へ第二の貫通TSVを設置し、第一の貫通TSVは、垂直方向に対向する位置の貫通TSVと接続用バンプを介して接続され、第二の貫通TSVは、垂直方向に対向する位置の高熱伝導率ヒートスプレッダ材と接続用バンプを介して接続される構造をなすことを特徴とする。【選択図】図1
Description
本発明は、半導体装置に関する。
製品機能の拡大に伴いPoPをはじめとした積層型半導体チップセットが多くの製品に搭載されているが、半導体動作速度も上昇している為、積層構造半導体パッケージの内部に大量の熱エネルギーが蓄積する状況になっている。
このような積層構造半導体パッケージ熱こもりへ対処する為、特許文献1には、半導体チップの回路領域外の部分へ放熱用TSVを設置することが提案されている。
現在の積層型半導体チップセットは、製品機能充実に伴う回路拡大、処理データ量増量に伴う動作速度上昇、半導体製造プロセス微細化などの要因により、発熱量が非常に大きくなっている。半導体発熱量増大は半導体信号ジッターを悪化させるとともに、消費電力を増大させ、製品トータルの安定的な動作を阻害する為、積層型半導体チップセット単体として、更なる放熱効率改善が求められている。
従って、本発明の目的は、半導体装置において、多数の半導体チップを積層した構成において、高密度な回路動作によって発生する膨大な熱エネルギーを効率良く排熱できる放熱構造を提供することにある。
上記の目的を達成するために、本発明に係る半導体装置は、
複数の外形寸法の異なる半導体チップを備える積層型半導体装置であって、前記複数の半導体チップが垂直方向に重なりあう面へ第一の貫通TSVを設置し、前記複数の半導体チップが垂直方向に重ならない面へ第二の貫通TSVを設置し、前記第一の貫通TSVは、垂直方向に対向する位置の貫通TSVと接続用バンプを介して接続され、前記第二の貫通TSVは、垂直方向に対向する位置の高熱伝導率ヒートスプレッダ材と接続用バンプを介して接続される構造をなすことを特徴とする。
複数の外形寸法の異なる半導体チップを備える積層型半導体装置であって、前記複数の半導体チップが垂直方向に重なりあう面へ第一の貫通TSVを設置し、前記複数の半導体チップが垂直方向に重ならない面へ第二の貫通TSVを設置し、前記第一の貫通TSVは、垂直方向に対向する位置の貫通TSVと接続用バンプを介して接続され、前記第二の貫通TSVは、垂直方向に対向する位置の高熱伝導率ヒートスプレッダ材と接続用バンプを介して接続される構造をなすことを特徴とする。
本発明に係る半導体装置によれば、効率良く放熱でき、消費電力抑制、安定動作などの効果をもたらす。
以下、図面を参照しながら、本発明の実施の形態における半導体装置を詳細に説明する。
(実施例1)
図2は、積層半導体ユニットの積層構成を示す概念図である。
図2は、積層半導体ユニットの積層構成を示す概念図である。
図2において、102はヒートスプレッダ層、111は第一層の半導体チップ層、112は第二層の半導体チップ層、113は第三層の半導体チップ層、101はインターポーザ基板を示す。
図1は、図2積層半導体ユニットを図2中表記のA−A断面で切断した場合の積層半導体ユニット垂直断面構成図である。図3はヒートスプレッダの平面図、図4は第一層の半導体チップ層の平面図、図5は第二層の半導体チップ層の平面図、図6は第三層の半導体チップ層の平面図、図7はインターポーザ基板の平面図である。
図1、図2、図3、図4、図5、図6、図7において、121はヒートスプレッダ材で、高熱伝導率のAlなどで構成する。131は上下層間の熱伝導を行うバンプで、高熱伝導率かつ低電気抵抗率のAuなどで構成する。135は半導体チップのTSVで、高熱伝導率かつ低電気抵抗率のCuなどで構成する。141は半導体チップのシリコン基板である。142は半導体チップの絶縁層で一般的に二酸化シリコンで構成される。143は半導体チップの放熱メタル層で、GND層と共用してもよい。171はインターポーザ基材で、シリコンあるいはガラスエポキシ樹脂などで構成する。172はランドで高熱伝導率かつ低電気抵抗率のAuなどで構成する。173はBGAボールで鉛フリー半田などで構成する。図1、図2のように積層組立、一体化された積層半導体ユニットはマザー基板へ半田実装され、ある機能ブロックの半導体ユニットとして動作する。
また、図2、図3、図4、図5、図6、図7において、161はインターポーザ基板の組立基準点、164は第三層の半導体チップ層の組立基準点である。そして、165は第二層の半導体チップ層の組立基準点、166は第一層の半導体チップ層の組立基準点、167はヒートスプレッダ層の組立基準点である。
このように構成された半導体ユニットの上層半導体チップと下層半導体チップの接合方法は、対向バンプ同士を圧接し、接合する手法である。上層半導体チップと下層半導体チップがバンプ接合される事により、半導体チップ内部回路動作において発生する熱エネルギーは、放熱メタル層、TSV、バンプ、ヒートスプレッダを介し、積層半導体ユニット周囲外気へ放出される。図8が、この放熱経路の概略の熱等価回路である。
図8において、Tjはジャンクション温度、Taは周囲外気温度を示す。そして、Rjgはジャンクションと放熱メタル層間の熱抵抗、Rgndは放熱メタル層の熱抵抗、RtsvはTSVの熱抵抗、Rbumpはバンプの熱抵抗である。そして、Rsprdはヒートスプレッダの熱抵抗、Rsaはヒートスプレッダと周囲外気間の熱抵抗、Rsioは半導体チップ絶縁層の熱抵抗、Rsiは半導体チップシリコン基板の熱抵抗である。図8のように放熱経路が並列に存在する熱等価回路となる場合、並列系を構成する複数の直列系の中に極めて低い熱抵抗要素が含まれていると、放熱エネルギーの殆どがその並列系を通らず、他方の並列系へ集中して通過する。ここで半導体チップ絶縁層の熱抵抗Rsioは他の抵抗要素に比較し、二桁も抵抗値が高い為、並列する二つの放熱経路のうち、放熱エネルギーの殆どがRsioが存在しない側の系を集中して通過する。従って、高い放熱性を維持する為に、半導体チップ絶縁層を貫通するTSVを通過する放熱路の多数確保、つまりより多数のTSVを配置する必要がある。
しかしながら、高密度化の著しい半導体チップにおいて、動作素子や配線がレイアウトされている有効回路領域内に多数の放熱用TSVを配置する事は極めて困難である。従って、本実施例の構成では、放熱用TSVの数を、図2、151で示す有効回路領域の外郭線の内側に少数とし、有効回路領域の外側に多数とする事により放熱路を確保している。つまり、並列して存在する放熱路中において主となる放熱路は、熱源ジャンクションから、放熱メタル層、TSV、バンプ、ヒートスプレッダ、周囲外気という経路となる。すなわち、熱抵抗が高いRsioが存在しない側の系の熱抵抗値がより低くなるため、半導体チップ絶縁層の構成を変えずに、効率の良い放熱ができる。
さらに本実施例の構成は、半導体チップ積層による熱こもり対策を追加して施す。つまり、複数積層された半導体チップの中で、周囲外気とその熱源ジャンクションとの熱抵抗の最も高くなる最下層半導体チップと周囲外気との間の熱抵抗を低減する対策を施す。
すなわち、最下層半導体チップ113の最外周TSVは、第二層半導体チップ112のTSVとは接続せず、第二層半導体チップと同じ高さに配置されたヒートスプレッダ材121へバンプ131を介し、接続する。そして、第二層半導体チップ112の最外周TSVは、最上層半導体チップ111のTSVとは接続せず、最上層半導体チップと同じ高さに配置されたヒートスプレッダ材121へバンプ131を介し、接続する。
つまり、このような構成とする為には、積層される半導体チップの外形寸法を最下層から最上層へ向けて小さくする必要がある。そして、積層される半導体チップの外形寸法を最下層から最上層へ向けて大きさを調整する領域は、有効回路外領域の範囲で寸法調整する必要がある。
なお、本実施例では、直上層半導体チップのTSVとは接続せず直上層半導体チップと同じ高さに配置されたヒートスプレッダ材と接続するTSVの配列位置を、最外一周のみのTSVとしたが、最外周複数列のTSVとしてもよい。また、直上層半導体チップのTSVとは接続せず直上層半導体チップと同じ高さに配置されたヒートスプレッダ材と接続するTSVは、全TSVを対象とせず、一部のTSVのみに限定してもよい。
本発明を本実施例のように構成する事により、最上層半導体チップはその下層半導体チップより、放熱用TSV本数が減り、かつ、半導体チップ積層時のTSV位置合わせも簡易化される為、加工コストが軽減する。
本発明を本実施例のように構成する事により、最上層半導体チップはその下層半導体チップより、放熱用TSV本数が減り、かつ、半導体チップ積層時のTSV位置合わせも簡易化される為、加工コストが軽減する。
(実施例2)
第二実施例では、積層半導体ユニットを構成する半導体チップの数、すなわち半導体チップ層数がさらに多数となる例を示す。
第二実施例では、積層半導体ユニットを構成する半導体チップの数、すなわち半導体チップ層数がさらに多数となる例を示す。
図12は、積層半導体ユニットの積層構成を示す概念図である。
図12において、102はヒートスプレッダ層、111は第一層の半導体チップ層、112は第二層の半導体チップ層、113は第三層の半導体チップ層、114は第四層の半導体チップ層、115は第五層の半導体チップ層、101はインターポーザ基板を示す。
図9は、図12積層半導体ユニットを図12中表記のB−B断面で切断した場合の積層半導体ユニット垂直断面構成図である。図3はヒートスプレッダの平面図、図4は第一層の半導体チップ層の平面図、図5は第二層の半導体チップ層の平面図、図6は第三層の半導体チップ層の平面図、図7はインターポーザ基板の平面図である。図10は第四層の半導体チップ層の平面図、図11は第五層の半導体チップ層の平面図である。第一実施例の積層構成概念図、図2と第二実施例の積層構成概念図、図12、および、第一実施例の積層半導体ユニット垂直断面構成図、図1と第二実施例の積層半導体ユニット垂直断面構成図、図9では、同要素に同一符号を与え、構成を揃え概略説明は省略した。また、図3、図4、図5、図6、図7、図10、図11の各層平面図も同要素に同一符号を与え、構成を揃え概略説明は省略した。
また、図10、図11、図12において、162は第五層の半導体チップ層の組立基準点である。そして、163は第四層の半導体チップ層の組立基準点である。
第二実施例の構成は、第一実施例の半導体チップ積層による熱こもり対策を拡張したものである。つまり、第一の放熱先を周囲外気、第二の放熱先を半導体チップの実装筐体とし、周囲外気、および、筐体とその熱源ジャンクションとの間の熱抵抗が最も高くなる最中層半導体チップと、周囲外気、および、筐体との間の熱抵抗低減対策を施す。
すなわち、最中(第三)層半導体チップ113の最外周TSVは、第二層半導体チップ112のTSVとは接続せず、第二層半導体チップと同じ高さに配置されたヒートスプレッダ材121へバンプ131を介し、接続する。そして、第二層半導体チップ112の最外周TSVは、最上層半導体チップ111のTSVとは接続せず、最上層半導体チップと同じ高さに配置されたヒートスプレッダ材121へバンプ131を介し、接続する。同様に、最中(第三)層半導体チップ113の最外周TSVは、第四層半導体チップ114のTSVとは接続せず、第四層半導体チップと同じ高さに配置されたヒートスプレッダ材121へバンプ131を介し、接続する。そして、第四層半導体チップ114の最外周TSVは、最下層半導体チップ115のTSVとは接続せず、最下層半導体チップと同じ高さに配置されたヒートスプレッダ材121へバンプ131を介し、接続する。
つまり、このような構成とする為には、積層される半導体チップの外形寸法を最中層から最上層へ向けて小さくし、さらに、積層される半導体チップの外形寸法を最中層から最下層へ向けて小さくする必要がある。そして、積層される半導体チップの外形寸法を最中層から最上層、さらに、最中層から最下層へ向けて大きさを調整する領域は、有効回路外領域の範囲で寸法調整する必要がある。
なお、第二実施例では、シリコン基板の最も広い層を、5層中の中央となる第三層としたが、第二層、あるいは、第四層といった別の層として構成してもよい。実装筐体と周囲外気間との熱抵抗により最も熱のこもる層位置が決まる為、実装筐体の構成によっては別の層とした方が効率良く放熱ができる場合もある。
さらに、本発明を第二実施例のように構成する事により、半導体チップの積層層数が増大しても効率良く放熱ができる。つまり、積層層数が非常に多くなった場合であっても、最中層を広く、上下層を狭くし、シリコン基板垂直断面が樽型となるような半導体ユニット断面構成とする事により、効率良く放熱ができる。また、半導体ユニットから直接外気への放熱経路に加え、並行した放熱経路として、放熱面大である筐体経由の放熱口も追加できる。
101 インターポーザ基板、102 ヒートスプレッダ層、
111 第一層の半導体チップ層、112 第二層の半導体チップ層、
113 第三層の半導体チップ層
111 第一層の半導体チップ層、112 第二層の半導体チップ層、
113 第三層の半導体チップ層
Claims (3)
- 複数の外形形状の異なる半導体チップを備える半導体装置であって、
前記複数の半導体チップが垂直方向に重なりあう面へ第一の貫通TSVを設置し、
前記複数の半導体チップが垂直方向に重ならない面へ第二の貫通TSVを設置し、
前記第一の貫通TSVは、垂直方向に対向する位置の貫通TSVと接続用バンプを介して接続され、
前記第二の貫通TSVは、垂直方向に対向する位置の高熱伝導率ヒートスプレッダ材と接続用バンプを介して接続される構造をなすことを特徴とする半導体装置。 - 前記外形寸法の異なる半導体チップを積層した状態の各層半導体チップシリコン部の垂直断面形状が略三角形となる構造をなすことを特徴とする請求項1に記載の半導体装置。
- 前記外形寸法の異なる半導体チップを積層した状態の各層半導体チップシリコン部の垂直断面形状が略菱形となる構造をなすことを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017198936A JP2019075423A (ja) | 2017-10-13 | 2017-10-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017198936A JP2019075423A (ja) | 2017-10-13 | 2017-10-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019075423A true JP2019075423A (ja) | 2019-05-16 |
Family
ID=66543287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017198936A Pending JP2019075423A (ja) | 2017-10-13 | 2017-10-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019075423A (ja) |
-
2017
- 2017-10-13 JP JP2017198936A patent/JP2019075423A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11302592B2 (en) | Semiconductor package having a stiffener ring | |
US20170141095A1 (en) | Package with SoC and Integrated Memory | |
TWI685923B (zh) | 半導體封裝 | |
TWI678774B (zh) | 改善疊合式結構內邏輯晶片的熱效能 | |
TWI506743B (zh) | 半導體裝置的熱能管理結構及其製造方法 | |
KR20120010616A (ko) | 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법 | |
KR20130007049A (ko) | 쓰루 실리콘 비아를 이용한 패키지 온 패키지 | |
KR102170197B1 (ko) | 패키지 온 패키지 구조들 | |
US11145566B2 (en) | Stacked silicon package assembly having thermal management | |
JPWO2010050087A1 (ja) | 積層型半導体装置及びその製造方法 | |
KR100585227B1 (ko) | 열 방출 특성이 개선된 반도체 적층 패키지 및 이를이용한 메모리 모듈 | |
KR101403554B1 (ko) | 열 방출 효율이 우수한 방열 유닛 탑재형 인쇄회로기판 및 그 적층 패키지 | |
KR101111423B1 (ko) | 열방출 수단을 갖는 적층 칩 반도체 패키지 | |
US20080258288A1 (en) | Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same | |
JP5767695B2 (ja) | 半導体装置 | |
KR20090119772A (ko) | 반도체 장치 | |
US9760132B2 (en) | Stiffening electronic packages by disposing a stiffener ring between substrate center area and conductive pad | |
JP2011035352A (ja) | 半導体装置 | |
TWI615925B (zh) | 半導體裝置 | |
JP4919689B2 (ja) | モジュール基板 | |
US20130214425A1 (en) | Dual side package on package | |
JP2019075423A (ja) | 半導体装置 | |
JP2010258254A (ja) | 半導体装置 | |
JP2017004997A (ja) | 半導体装置 | |
JP4657262B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20191125 |